JP3807003B2 - Ａ／ｄ変換装置 - Google Patents
Ａ／ｄ変換装置 Download PDFInfo
- Publication number
- JP3807003B2 JP3807003B2 JP826697A JP826697A JP3807003B2 JP 3807003 B2 JP3807003 B2 JP 3807003B2 JP 826697 A JP826697 A JP 826697A JP 826697 A JP826697 A JP 826697A JP 3807003 B2 JP3807003 B2 JP 3807003B2
- Authority
- JP
- Japan
- Prior art keywords
- converter
- analog signal
- value
- switching circuit
- resistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Landscapes
- Analogue/Digital Conversion (AREA)
- Monitoring And Testing Of Transmission In General (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明はアナログ信号をディジタル信号に変換するＡ／Ｄ変換装置に関する。
【０００２】
【従来の技術】
従来、Ａ／Ｄ変換装置は、センサー等により得られるアナログ信号をマイクロコンピュータ等のディジタル信号処理装置に伝える目的で、アナログ値の最小値〜最大値をその大きさに応じたディジタル値（例えば８ビットＡ／Ｄ変換回路ならば００Ｈ〜ＦＦＨ）に割り付けるように動作していた。
【０００３】
そして、回路のＨｉ故障あるいはＬｏ故障を防止するため、通常動作ではディジタル値のＦＦＨからの一定領域と、００Ｈからの一定領域にならないようなアナログ値を設定していた。
【０００４】
図３に従来のＡ／Ｄ変換装置の構成を示しており、１はＡ／Ｄ変換部であり、アナログ信号を入力し、アナログ値の大きさに応じたディジタル値の信号を次段に出力する。２はディジタル基準電圧装置であり、異常領域としてアナログ電圧のグランドから一定領域と電圧から一定領域を、またその領域以外を動作領域とし、その値をディジタル値の情報として、あらかじめ設定してある。
【０００５】
３は比較装置でありＡ／Ｄ変換部１とディジタル基準電圧装置２の各ディジタル信号を比較し、Ａ／Ｄ変換部１からのディジタル信号が、ディジタル基準電圧装置２に記憶してある動作領域であれば前記ディジタル信号を異常領域であれば異常信号を出力するように構成されている。
【０００６】
そしてこのＡ／Ｄ変換装置では、アナログ信号側の回路が正常動作する領域と回路故障時異常動作する領域があらかじめ求められており、各値をディジタル値としてディジタル基準電圧装置２に記憶させ、比較装置３で比較することによりアナログ信号側の回路の異常を検出していた。
【０００７】
【発明が解決しようとする課題】
しかしながら、上記構成ではアナログ信号線の断線、Ａ／Ｄ変換部１と比較装置３間の断線等によりディジタル値が不定となり、ディジタル基準電圧装置２に記憶した動作領域に入れば、アナログ信号側の異常を検出できないという課題を有していた。
【０００８】
【課題を解決するための手段】
この課題を解決するために本発明は、従来のＡ／Ｄ変換装置に加え、スイッチング回路を所定条件で交互にオープンとショートを繰り返すことで、アナログ信号と前記アナログ信号を分圧した信号をデジタル値に変換して記憶し、記憶したアナログ信号と分圧信号の比を、分圧比に基づいて定めた期待値範囲と比較し、かつ、記憶したアナログ信号が予め定めた動作領域内か否かを判定し、比較装置で２つの比較結果が共に正常であると判断した場合に、記憶したアナログ信号を正常値として出力するように構成したものである。
【０００９】
上記発明によれば、スイッチング有無の時間的に違う２つの値の比が、抵抗体で定まる分圧比に基づいて設定された期待値範囲に入っているか否かを判定するので、アナログ信号線の断線等により生じるデジタル値の不定は時間的に違う２つの値の比が前記記憶部の期待値範囲から外れるために検出することができると共に、アナログ信号そのものの値も同時に検出可能となり、精度よくアナログ信号側の異常を検出できる。
【００１０】
【発明の実施の形態】
本発明の請求項１に記載の発明は、Ａ／Ｄ変換部と、このＡ／Ｄ変換部に信号線に設けた第１の抵抗体Ｒ１と、この抵抗体Ｒ１よりＡ／Ｄ変換部側のアナログ信号線に接続された第２の抵抗体Ｒ２と、前記第２の抵抗体Ｒ２に接続されたスイッチング回路と、前記Ａ／Ｄ変換部と前記スイッチング回路とに接続され一定時間毎に繰り返し前記Ａ／Ｄ変換部へのアナログ信号の入力指示を行うと共にアナログ信号が前記Ａ／Ｄ変換部に入力された所定時間後に前記スイッチング回路にオープンとショートを交互に指示するスイッチング判定装置と、前記スイッチング回路がオープンの時とショートの時の前記Ａ／Ｄ変換部からのそれぞれの出力値を記憶する記憶装置と、前記第１の抵抗体と第２の抵抗体の抵抗値の比に基づいて定めた期待値範囲と前記記憶手段のそれぞれの出力値の比を求めた演算値とを比較する第１の比較手段と前記記憶手段に記憶されたオープン時の出力値が予め定めた動作領域内であるか否かを判定する第２の比較手段を有する比較装置とを備え、前記比較装置において２つの比較手段が共に正常であると判断した場合に、前記記憶手段に記憶されたオープン時の出力値を正常値として出力する構成としたものである。
【００１１】
そして、アナログ信号線の断線やＡ／Ｄ変換部の出力部の断線等で生じるディジタル信号の不定値は次のように検出可能となる。スイッチング回路がオープンの状態でスイッチング判定装置はＡ／Ｄ変換部に指示し、アナログ信号を入力、ディジタル値に変換後、その値をオープン時記憶装置に記憶させる。その後、スイッチング判定装置は、スイッチング回路に指示を出しショートさせる。その後、アナログ信号が安定する一定時間後に再びスイッチング判定装置はＡ／Ｄ変換部に指示し、アナログ信号を入力、ディジタル値に変換後、その値をショート時記憶装置に記憶させている。その後スイッチング判定装置は、スイッチング回路に指示を出しオープンさせる。オープン時記憶装置とショート時記憶装置にディジタル値が記憶終了した後、スイッチング判定装置は比較装置に指示を与える。前記比較装置は２つの比較判定を行う。まずオープン時記憶装置の記憶データとショート時記憶装置のデータ間の比を計算し、自らにあらかじめ設定してある、アナログ信号とＡ／Ｄ変換部間に設けた抵抗Ｒ1と、Ａ／Ｄ変換部と、スイッチング回路間に設けた抵抗Ｒ2によりＲ2／（Ｒ1＋Ｒ2）で求めたアナログ値をディジタル値に変換し公差を含めた期待値範囲と比較し、範囲内であれば合判定を行う。時間的に違うデータの比を求め、その比が一定範囲内であることを確認することで前述したディジタル信号の不定値を検出することが可能となる。
【００１２】
この発明によると、スイッチング判定装置の指示により、アナログ信号がＡ／Ｄ変換部に入力されたとき、スイッチング回路がオープン時およびショート時のＡ／Ｄ変換部から出力されるディジタル信号を受信した比較装置がその比をとって、期待値範囲から外されたと判定すれば、Ａ／Ｄ変換部のアナログ信号線の断線や出力部の断線等で生じるディジタル信号の不定状態を検出でき、装置動作を停止する等により不定動作を防止できる。
【００１３】
以下、本発明の実施例について図面を参照し説明する。
（実施例１）
図１は本発明のＡ／Ｄ変換装置の構成を、図２は本発明のＡ／Ｄ変換装置のタイミングチャートである。図１において、４は抵抗（Ｒ1）であり、アナログ信号とＡ／Ｄ変換部５間に設ける。６も抵抗（Ｒ2）であり、Ａ／Ｄ変換部５とスイッチング回路７の間に設ける。
【００１４】
８はスイッチング判定装置でＡ／Ｄ変換部５、スイッチング回路７、オープン時記憶装置９、ショート時記憶装置１０、比較装置１１に決まった時間に動作指示を与えると共に繰り返し同一の指示を行う。
【００１５】
ディジタル基準電圧装置１２はあらかじめディジタル値が設定してあり、比較装置１１が判断する際の比較基準の一つを与える。
【００１６】
このように構成されたＡ／Ｄ変換装置の動作について図２を用いて説明する。図においてｔ1はスイッチング回路７がオープン状態である。スイッチング判定装置８は、Ａ／Ｄ変換部５に指示し、アナログ信号を入力してディジタル値に変換後、その値をオープン時記憶装置９に記憶させる。
【００１７】
アナログ信号入力後のｔ1'にスイッチング判定装置８は、スイッチング回路７に指示し、ショートさせる。その後、アナログ信号が安定する一定時間後（例えばｔ2−ｔ1'：１０〜５０m秒）に再びスイッチング判定装置８はＡ／Ｄ変換部５に指示し、アナログ信号を入力してディジタル値に変換後、その値をショート時記憶装置１０に記憶させる。
【００１８】
ここで、アナログ信号はスイッチング回路７がショートしていることよりＲ1／（Ｒ1＋Ｒ2）の比で減少している。抵抗１（Ｒ1）と抵抗２（Ｒ2）の選定にあたっては、スイッチング回路７がショーとした際にＲ1，Ｒ2を介して流れる電流による影響が無視できる値に設定する。
【００１９】
また、前述のｔ2−ｔ1'は、アナログ信号の変化に比べ充分短い値が必要である。
【００２０】
例えばアナログ信号の変化がＡ／Ｄ変換部５の変化として現れる時間、すなわちアナログ信号の最も速い変化がＡ／Ｄ変換部５の出力を１ビット変化させるのに要する時間に比べ１／１０以下にする。
【００２１】
アナログ信号入力後のｔ2'にスイッチング判定装置８は、スイッチング回路７に指示し、オープンさせる。オープン時記憶装置９とショート時記憶装置１０にディジタル値が記憶終了した後、ｔ3のタイミングでスイッチング判定装置８は比較装置１１に指示を与える。
【００２２】
比較装置１１は２つの比較判定を行う。まずオープン時記憶装置９の記憶データと、ショート時記憶装置１０のデータ間の比を計算し、自らにあらかじめ設定してあるＲ1／（Ｒ1＋Ｒ2）で求めた比をディジタル値に変換する。
【００２３】
そして、公差（Ｒ1，Ｒ2の抵抗値バラツキｔ2−ｔ1間のアナログ値の変化、スイッチング回路７ショート時のサチュレーション電圧等を考慮し±１〜５ビットに設定）を含めた期待値範囲と比較し、範囲内であれば合判定を行う。
【００２４】
次の比較はオープン時記憶装置９の記憶データがディジタル基準電圧装置１２にあらかじめ設定してある動作領域（アナログ信号側の故障の大部分が電源電圧固定、あるいはグランド電圧固定となることから、ディジタル信号の異常領域は、例えば８ビットならば００Ｈ〜０ＦＨおよびＦ０Ｈ〜ＦＦＨを設定し、動作領域を１０Ｈ〜ＥＦＨ等に設定してある）内であるかを比較し、領域内であれば合判定を行う。
【００２５】
比較装置１１は、この２つの判定が両方合ならば、オープン時記憶装置５の記憶データを正常値として、片方が否ならば異常の旨を次段に出力する。そして以上の動作を繰り返し行う（ｔ4，ｔ4'，ｔ5，ｔ5'，ｔ6は繰り返し）。
【００２６】
このことに、従来のアナログ信号側の回路の故障検出に加え、時間的に違うデータの比を求め、その比が一定範囲内であることを確認することで、従来検出できなかったアナログ信号の断線や、Ａ／Ｄ変換部５の出力部の断線等で生じるディジタル信号の不定値の検出が可能となる。
【００２７】
【発明の効果】
以上の説明から明らかなように本発明のＡ／Ｄ変換装置によれば、従来検出できなかったアナログ信号の断線や、Ａ／Ｄ変換部の出力部の断線等で生じるディジタル信号の不定値の検出ができるため、アナログ信号側の回路や、Ａ／Ｄ変換部等を含むシステムの異常検出ができ、異常時にはシステム動作を停止する等の対策が可能となり、より安全なＡ／Ｄ変換装置となるという有利な効果が得られる。
【図面の簡単な説明】
【図１】本発明のＡ／Ｄ変換装置のブロック構成図
【図２】同装置のタイミングチャート
【図３】従来のＡ／Ｄ変換装置のブロック構成図
【符号の説明】
４、６ 抵抗
５ Ａ／Ｄ変換部
７ スイッチング回路
８ スイッチング判定装置
９ オープン時記憶装置
１０ ショート時記憶装置
１１ 比較装置
【発明の属する技術分野】
本発明はアナログ信号をディジタル信号に変換するＡ／Ｄ変換装置に関する。
【０００２】
【従来の技術】
従来、Ａ／Ｄ変換装置は、センサー等により得られるアナログ信号をマイクロコンピュータ等のディジタル信号処理装置に伝える目的で、アナログ値の最小値〜最大値をその大きさに応じたディジタル値（例えば８ビットＡ／Ｄ変換回路ならば００Ｈ〜ＦＦＨ）に割り付けるように動作していた。
【０００３】
そして、回路のＨｉ故障あるいはＬｏ故障を防止するため、通常動作ではディジタル値のＦＦＨからの一定領域と、００Ｈからの一定領域にならないようなアナログ値を設定していた。
【０００４】
図３に従来のＡ／Ｄ変換装置の構成を示しており、１はＡ／Ｄ変換部であり、アナログ信号を入力し、アナログ値の大きさに応じたディジタル値の信号を次段に出力する。２はディジタル基準電圧装置であり、異常領域としてアナログ電圧のグランドから一定領域と電圧から一定領域を、またその領域以外を動作領域とし、その値をディジタル値の情報として、あらかじめ設定してある。
【０００５】
３は比較装置でありＡ／Ｄ変換部１とディジタル基準電圧装置２の各ディジタル信号を比較し、Ａ／Ｄ変換部１からのディジタル信号が、ディジタル基準電圧装置２に記憶してある動作領域であれば前記ディジタル信号を異常領域であれば異常信号を出力するように構成されている。
【０００６】
そしてこのＡ／Ｄ変換装置では、アナログ信号側の回路が正常動作する領域と回路故障時異常動作する領域があらかじめ求められており、各値をディジタル値としてディジタル基準電圧装置２に記憶させ、比較装置３で比較することによりアナログ信号側の回路の異常を検出していた。
【０００７】
【発明が解決しようとする課題】
しかしながら、上記構成ではアナログ信号線の断線、Ａ／Ｄ変換部１と比較装置３間の断線等によりディジタル値が不定となり、ディジタル基準電圧装置２に記憶した動作領域に入れば、アナログ信号側の異常を検出できないという課題を有していた。
【０００８】
【課題を解決するための手段】
この課題を解決するために本発明は、従来のＡ／Ｄ変換装置に加え、スイッチング回路を所定条件で交互にオープンとショートを繰り返すことで、アナログ信号と前記アナログ信号を分圧した信号をデジタル値に変換して記憶し、記憶したアナログ信号と分圧信号の比を、分圧比に基づいて定めた期待値範囲と比較し、かつ、記憶したアナログ信号が予め定めた動作領域内か否かを判定し、比較装置で２つの比較結果が共に正常であると判断した場合に、記憶したアナログ信号を正常値として出力するように構成したものである。
【０００９】
上記発明によれば、スイッチング有無の時間的に違う２つの値の比が、抵抗体で定まる分圧比に基づいて設定された期待値範囲に入っているか否かを判定するので、アナログ信号線の断線等により生じるデジタル値の不定は時間的に違う２つの値の比が前記記憶部の期待値範囲から外れるために検出することができると共に、アナログ信号そのものの値も同時に検出可能となり、精度よくアナログ信号側の異常を検出できる。
【００１０】
【発明の実施の形態】
本発明の請求項１に記載の発明は、Ａ／Ｄ変換部と、このＡ／Ｄ変換部に信号線に設けた第１の抵抗体Ｒ１と、この抵抗体Ｒ１よりＡ／Ｄ変換部側のアナログ信号線に接続された第２の抵抗体Ｒ２と、前記第２の抵抗体Ｒ２に接続されたスイッチング回路と、前記Ａ／Ｄ変換部と前記スイッチング回路とに接続され一定時間毎に繰り返し前記Ａ／Ｄ変換部へのアナログ信号の入力指示を行うと共にアナログ信号が前記Ａ／Ｄ変換部に入力された所定時間後に前記スイッチング回路にオープンとショートを交互に指示するスイッチング判定装置と、前記スイッチング回路がオープンの時とショートの時の前記Ａ／Ｄ変換部からのそれぞれの出力値を記憶する記憶装置と、前記第１の抵抗体と第２の抵抗体の抵抗値の比に基づいて定めた期待値範囲と前記記憶手段のそれぞれの出力値の比を求めた演算値とを比較する第１の比較手段と前記記憶手段に記憶されたオープン時の出力値が予め定めた動作領域内であるか否かを判定する第２の比較手段を有する比較装置とを備え、前記比較装置において２つの比較手段が共に正常であると判断した場合に、前記記憶手段に記憶されたオープン時の出力値を正常値として出力する構成としたものである。
【００１１】
そして、アナログ信号線の断線やＡ／Ｄ変換部の出力部の断線等で生じるディジタル信号の不定値は次のように検出可能となる。スイッチング回路がオープンの状態でスイッチング判定装置はＡ／Ｄ変換部に指示し、アナログ信号を入力、ディジタル値に変換後、その値をオープン時記憶装置に記憶させる。その後、スイッチング判定装置は、スイッチング回路に指示を出しショートさせる。その後、アナログ信号が安定する一定時間後に再びスイッチング判定装置はＡ／Ｄ変換部に指示し、アナログ信号を入力、ディジタル値に変換後、その値をショート時記憶装置に記憶させている。その後スイッチング判定装置は、スイッチング回路に指示を出しオープンさせる。オープン時記憶装置とショート時記憶装置にディジタル値が記憶終了した後、スイッチング判定装置は比較装置に指示を与える。前記比較装置は２つの比較判定を行う。まずオープン時記憶装置の記憶データとショート時記憶装置のデータ間の比を計算し、自らにあらかじめ設定してある、アナログ信号とＡ／Ｄ変換部間に設けた抵抗Ｒ1と、Ａ／Ｄ変換部と、スイッチング回路間に設けた抵抗Ｒ2によりＲ2／（Ｒ1＋Ｒ2）で求めたアナログ値をディジタル値に変換し公差を含めた期待値範囲と比較し、範囲内であれば合判定を行う。時間的に違うデータの比を求め、その比が一定範囲内であることを確認することで前述したディジタル信号の不定値を検出することが可能となる。
【００１２】
この発明によると、スイッチング判定装置の指示により、アナログ信号がＡ／Ｄ変換部に入力されたとき、スイッチング回路がオープン時およびショート時のＡ／Ｄ変換部から出力されるディジタル信号を受信した比較装置がその比をとって、期待値範囲から外されたと判定すれば、Ａ／Ｄ変換部のアナログ信号線の断線や出力部の断線等で生じるディジタル信号の不定状態を検出でき、装置動作を停止する等により不定動作を防止できる。
【００１３】
以下、本発明の実施例について図面を参照し説明する。
（実施例１）
図１は本発明のＡ／Ｄ変換装置の構成を、図２は本発明のＡ／Ｄ変換装置のタイミングチャートである。図１において、４は抵抗（Ｒ1）であり、アナログ信号とＡ／Ｄ変換部５間に設ける。６も抵抗（Ｒ2）であり、Ａ／Ｄ変換部５とスイッチング回路７の間に設ける。
【００１４】
８はスイッチング判定装置でＡ／Ｄ変換部５、スイッチング回路７、オープン時記憶装置９、ショート時記憶装置１０、比較装置１１に決まった時間に動作指示を与えると共に繰り返し同一の指示を行う。
【００１５】
ディジタル基準電圧装置１２はあらかじめディジタル値が設定してあり、比較装置１１が判断する際の比較基準の一つを与える。
【００１６】
このように構成されたＡ／Ｄ変換装置の動作について図２を用いて説明する。図においてｔ1はスイッチング回路７がオープン状態である。スイッチング判定装置８は、Ａ／Ｄ変換部５に指示し、アナログ信号を入力してディジタル値に変換後、その値をオープン時記憶装置９に記憶させる。
【００１７】
アナログ信号入力後のｔ1'にスイッチング判定装置８は、スイッチング回路７に指示し、ショートさせる。その後、アナログ信号が安定する一定時間後（例えばｔ2−ｔ1'：１０〜５０m秒）に再びスイッチング判定装置８はＡ／Ｄ変換部５に指示し、アナログ信号を入力してディジタル値に変換後、その値をショート時記憶装置１０に記憶させる。
【００１８】
ここで、アナログ信号はスイッチング回路７がショートしていることよりＲ1／（Ｒ1＋Ｒ2）の比で減少している。抵抗１（Ｒ1）と抵抗２（Ｒ2）の選定にあたっては、スイッチング回路７がショーとした際にＲ1，Ｒ2を介して流れる電流による影響が無視できる値に設定する。
【００１９】
また、前述のｔ2−ｔ1'は、アナログ信号の変化に比べ充分短い値が必要である。
【００２０】
例えばアナログ信号の変化がＡ／Ｄ変換部５の変化として現れる時間、すなわちアナログ信号の最も速い変化がＡ／Ｄ変換部５の出力を１ビット変化させるのに要する時間に比べ１／１０以下にする。
【００２１】
アナログ信号入力後のｔ2'にスイッチング判定装置８は、スイッチング回路７に指示し、オープンさせる。オープン時記憶装置９とショート時記憶装置１０にディジタル値が記憶終了した後、ｔ3のタイミングでスイッチング判定装置８は比較装置１１に指示を与える。
【００２２】
比較装置１１は２つの比較判定を行う。まずオープン時記憶装置９の記憶データと、ショート時記憶装置１０のデータ間の比を計算し、自らにあらかじめ設定してあるＲ1／（Ｒ1＋Ｒ2）で求めた比をディジタル値に変換する。
【００２３】
そして、公差（Ｒ1，Ｒ2の抵抗値バラツキｔ2−ｔ1間のアナログ値の変化、スイッチング回路７ショート時のサチュレーション電圧等を考慮し±１〜５ビットに設定）を含めた期待値範囲と比較し、範囲内であれば合判定を行う。
【００２４】
次の比較はオープン時記憶装置９の記憶データがディジタル基準電圧装置１２にあらかじめ設定してある動作領域（アナログ信号側の故障の大部分が電源電圧固定、あるいはグランド電圧固定となることから、ディジタル信号の異常領域は、例えば８ビットならば００Ｈ〜０ＦＨおよびＦ０Ｈ〜ＦＦＨを設定し、動作領域を１０Ｈ〜ＥＦＨ等に設定してある）内であるかを比較し、領域内であれば合判定を行う。
【００２５】
比較装置１１は、この２つの判定が両方合ならば、オープン時記憶装置５の記憶データを正常値として、片方が否ならば異常の旨を次段に出力する。そして以上の動作を繰り返し行う（ｔ4，ｔ4'，ｔ5，ｔ5'，ｔ6は繰り返し）。
【００２６】
このことに、従来のアナログ信号側の回路の故障検出に加え、時間的に違うデータの比を求め、その比が一定範囲内であることを確認することで、従来検出できなかったアナログ信号の断線や、Ａ／Ｄ変換部５の出力部の断線等で生じるディジタル信号の不定値の検出が可能となる。
【００２７】
【発明の効果】
以上の説明から明らかなように本発明のＡ／Ｄ変換装置によれば、従来検出できなかったアナログ信号の断線や、Ａ／Ｄ変換部の出力部の断線等で生じるディジタル信号の不定値の検出ができるため、アナログ信号側の回路や、Ａ／Ｄ変換部等を含むシステムの異常検出ができ、異常時にはシステム動作を停止する等の対策が可能となり、より安全なＡ／Ｄ変換装置となるという有利な効果が得られる。
【図面の簡単な説明】
【図１】本発明のＡ／Ｄ変換装置のブロック構成図
【図２】同装置のタイミングチャート
【図３】従来のＡ／Ｄ変換装置のブロック構成図
【符号の説明】
４、６ 抵抗
５ Ａ／Ｄ変換部
７ スイッチング回路
８ スイッチング判定装置
９ オープン時記憶装置
１０ ショート時記憶装置
１１ 比較装置
Claims (1)
- Ａ／Ｄ変換部と、このＡ／Ｄ変換部に信号線を介して接続された第１の抵抗体と、前記信号線に接続された第２の抵抗体と、前記第２の抵抗体に接続されたスイッチング回路と、前記Ａ／Ｄ変換部と前記スイッチング回路とに接続され一定時間毎に繰り返し前記Ａ／Ｄ変換部へのアナログ信号の入力指示を行うと共にアナログ信号が前記Ａ／Ｄ変換部に入力された所定時間後に前記スイッチング回路にオープンとショートを交互に指示するスイッチング判定装置と、前記スイッチング回路がオープンの時とショートの時の前記Ａ／Ｄ変換部からのそれぞれの出力値を記憶する記憶装置と、前記第１の抵抗体と第２の抵抗体の抵抗値の比に基づいて定めた期待値範囲と前記記憶手段のそれぞれの出力値の比を求めた演算値とを比較する第１の比較手段と前記記憶手段に記憶されたオープン時の出力値が予め定めた動作領域内であるか否かを判定する第２の比較手段を有する比較装置とを備え、前記比較装置において２つの比較手段が共に正常であると判断した場合に、前記記憶手段に記憶されたオープン時の出力値を正常値として出力するＡ／Ｄ変換装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP826697A JP3807003B2 (ja) | 1997-01-21 | 1997-01-21 | Ａ／ｄ変換装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP826697A JP3807003B2 (ja) | 1997-01-21 | 1997-01-21 | Ａ／ｄ変換装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH10209863A JPH10209863A (ja) | 1998-08-07 |
| JP3807003B2 true JP3807003B2 (ja) | 2006-08-09 |
Family
ID=11688365
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP826697A Expired - Lifetime JP3807003B2 (ja) | 1997-01-21 | 1997-01-21 | Ａ／ｄ変換装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3807003B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4692343B2 (ja) * | 2006-03-17 | 2011-06-01 | 住友電装株式会社 | 車載用ｅｃｕ |
| JP5033754B2 (ja) * | 2008-10-08 | 2012-09-26 | 日立オートモティブシステムズ株式会社 | Ａｄ変換装置およびａｄ変換装置の故障検出方法 |
| JP2019012962A (ja) * | 2017-06-30 | 2019-01-24 | 東芝三菱電機産業システム株式会社 | 半導体装置 |
-
1997
- 1997-01-21 JP JP826697A patent/JP3807003B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH10209863A (ja) | 1998-08-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100724130B1 (ko) | Ａ/ｄ 변환기 고장 검출 장치 | |
| US5786641A (en) | Failure detection system for detecting a failure in a power converter | |
| US6335611B1 (en) | Current monitoring circuit for secondary battery | |
| JP4853021B2 (ja) | アナログデジタル変換装置とそれを用いた車両用電源装置 | |
| US5432514A (en) | Method and apparatus for detecting abnormality in analog-to-digital converter | |
| JP3807003B2 (ja) | Ａ／ｄ変換装置 | |
| JP3423196B2 (ja) | インバータ回路 | |
| JPH10117484A (ja) | 常時商用給電型交流無停電電源回路 | |
| JPH11278237A (ja) | アナログ信号入力回路の故障診断方法及び装置 | |
| JP3491526B2 (ja) | Ｉｃチップの異常検出装置 | |
| JP6860633B2 (ja) | センサ及びセンサをチェックする方法 | |
| JPH10209864A (ja) | Ａ／ｄ変換装置 | |
| JP3697986B2 (ja) | 組電池 | |
| JP2008288824A (ja) | マイクロコンピュータの自己診断装置とそれを用いた電源装置 | |
| JPH0830992B2 (ja) | アナログ出力回路の故障検出装置 | |
| US6539322B1 (en) | Sensor device | |
| JP2001275344A (ja) | スイッチング電源回路 | |
| JPH07327329A (ja) | 無停電電源装置 | |
| JP2669165B2 (ja) | 電力変換器の過負荷検出装置 | |
| JPH1042488A (ja) | 電源装置 | |
| JPH02129881A (ja) | 酸化亜鉛形避雷器の劣化監視システム | |
| KR100960258B1 (ko) | 컨버터와 인버터 일체형 전력 변환장치 | |
| JP2648604B2 (ja) | 欠相検出装置 | |
| JPH04325866A (ja) | 直流電源装置 | |
| JP3812693B2 (ja) | 車両の運転状態検出装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040114 |
|
| RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20040213 |
|
| RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20050623 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20051226 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060110 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060303 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060425 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060508 |
|
| S801 | Written request for registration of abandonment of right |
Free format text: JAPANESE INTERMEDIATE CODE: R311801 |
|
| ABAN | Cancellation of abandonment | ||
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090526 Year of fee payment: 3 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |