JP3800962B2

JP3800962B2 - Electro-optical device, electronic apparatus, and projection display device

Info

Publication number: JP3800962B2
Application number: JP2001007911A
Authority: JP
Inventors: 孝胡桃澤
Original assignee: Seiko Epson Corp
Current assignee: Seiko Epson Corp
Priority date: 2001-01-16
Filing date: 2001-01-16
Publication date: 2006-07-26
Anticipated expiration: 2021-01-16
Also published as: JP2002215106A

Description

【０００１】
【発明の属する技術分野】
本発明は、画像情報の表示に用いて好適な電気光学装置および電子機器並びに投射型表示装置に関する。
【０００２】
【背景技術】
電気光学装置、例えば、電気光学材料として液晶を用いた液晶表示装置は、陰極線管（ＣＲＴ）に代わるディスプレイデバイスとして、各種情報処理機器の表示部や液晶テレビなどに広く用いられている。ここで、従来の電気光学装置は、例えば、次のように構成されている。すなわち、従来の電気光学装置は、マトリクス状に配列した画素電極と、この画素電極に接続されたＴＦＴ（Thin Film Transistor：薄膜トランジスタ）のようなスイッチング素子などが設けられた素子基板と、画素電極に対向する対向電極が形成された対向基板と、これら両基板との問に充填された電気光学材料たる液晶とから構成される。
【０００３】
そして、このような構成において、走査線を介してスイッチング素子に走査信号を印加すると、当該スイッチング素子が導通状態となる。この導通状態の際に、データ線を介して画素電極に、階調に応じた電圧の画像信号を印加すると、当該画素電極および対向電極の間の液晶層に画像信号の電圧に応じた電荷が蓄積される。電荷蓄積後、当該スイッチング素子をオフ状態としても、当該液晶層における電荷の蓄積は、液晶層自身の容量性や蓄積容量などによって維持される。このように、各スイッチング素子を駆動させ、蓄積させる電荷量を階調に応じて制御すると、画素毎に液晶の配向状態が変化するので、画素毎に光が変調され表示する濃度が変化することになる。このため、階調を表示することが可能となるのである。
【０００４】
この際、各画素の液晶層に電荷を蓄積させるのは１画面を表示するための期間に対して、その一部の期間で良いため、第１に、走査線駆動回路によって、各走査線を順次選択するとともに、その走査線の選択期間において、第２に、データ線駆動回路によって、データ線を順次選択し、第３に、選択されたデータ線に、階調に応じた電圧の画像信号をサンプリングする構成により、走査線およびデータ線を複数の画素について共通化した時分割マルチプレックス駆動が可能となる。
【０００５】
これにより、各画素毎に着目すると、液晶層に印加される電圧は、理想的には１画面を表示するために必要なフレーム周期の周期を半周期とする方形波状になる。しかし、実際にはＴＦＴにおいてリーク電流が生じるため、液晶層への印加電圧は完全な方形波状にならず、フレーム周期内で徐々にその絶対値が低下する。このため、予めリーク電流の影響を加味して、液晶層に印加される電圧を補正しておくことが一般的である。
【０００６】
【発明が解決しようとする課題】
しかし、このリーク電流は、液晶層に照射される光の照度に応じて大きく変動し、またＴＦＴの経年変化によっても変動するため、画一的に補正を行うことは困難である。特に、液晶プロジェクタ等においては、液晶パネルに対する照度が強く、しかもランプ温度、連続点灯時間に応じてランプの輝度変化があり、個々の機器でも照度が異なり、さらにＲＧＢ各色によって（光の波長が異なるため）ＴＦＴへの照射エネルギーが異なるため、ＴＦＴのリーク電流の大きさが異なる。このような様々な状況に対応して階調特性を調整することは、きわめて煩雑であった。なお、液晶プロジェクタのランプの輝度を自動測定し階調特性を補正する技術は知られている（特開平１０−５５０３０号公報）が、かかる技術ではＴＦＴの経年変化等に対応できないという問題がある。
この発明は上述した事情に鑑みてなされたものであり、ＴＦＴ等スイッチング素子のリーク電流に対して階調特性を自動的に補正できる電気光学装置および電子機器並びに投射型表示装置を提供することを目的としている。
【０００７】
【課題を解決するための手段】
上記課題を解決するため本発明にあっては、下記構成を具備することを特徴とする。なお、括弧内は例示である。
素子基板（１０１）上に配置され、画素電圧が印加される複数の画素電極（１１８）と、選択期間に導通状態になることにより、前記画素電圧を前記画素電極に印加し、非選択期間に非導通状態となることにより、前記画素電圧を前記画素電極に保持するスイッチング素子（１１６）と、前記スイッチング素子（１１６）のダミー素子（３０２）を含む電流源と、前記電流源に流れる電流に応じて前記画素電圧を補正する補正回路（二次ガンマ補正回路２０２）とを有し、前記電流源は、所定の電圧が印加された端子と前記補正回路との間に並列接続された複数の前記ダミー素子を有することを特徴とする。
また、素子基板上に配置され、画素電圧が印加される複数の画素電極と、選択期間に導通状態になることにより、前記画素電圧を前記画素電極に印加し、非選択期間に非導通状態となることにより、前記画素電圧を前記画素電極に保持するスイッチング素子（１１６）と、前記スイッチング素子を光照射から遮光する遮光膜（データ線１１４）と、前記スイッチング素子のダミー素子（３０２）を含む電流源と、前記電流源に流れる電流に応じて前記画素電圧を補正する補正回路（二次ガンマ補正回路２０２）とを有することを特徴とする。
さらに、請求項２記載の電気光学装置において、前記ダミー素子を光照射から遮光する遮光膜（遮光ライン３８２）を有することを特徴とする。
さらに、前記スイッチング素子は、ＴＦＴからなることを特徴とする。
さらに、前記ダミー素子は前記スイッチング素子と同一工程で製造されることを特徴とする。
さらに、前記電流源は、前記素子基板（１０１）上に配設された第１のライン（３６０）と、該第１のライン（３６０）に略平行に配設された第２のライン（３６４）と、該第１および第２のラインの間に介挿された第３のライン（３６２）と、該第３のライン（３６２）上に形成された複数のダミー素子（３０２）と、前記第１または第２のラインの何れかと前記第３のライン（３６２）とを接続する第１のリード線（３８０）と、前記第１のライン（３６０）と前記複数のダミー素子の入力端とを接続する第２のリード線（３６８，……，３６８）と、前記第２のライン（３６０）と前記複数のダミー素子の出力端とを接続する第３のリード線（３７４，……，３７４）とを有し、前記第１のラインと前記所定の電圧が印加された端子とが接続されるとともに、前記第２のラインと前記補正回路とが接続されることを特徴とする。
また、光源（１４３１）と、前記光源からの光を変調する光変調装置（１００Ｒ，１００Ｇ，１００Ｂ）と、前記光変調装置により変調された光を投射する投射レンズ（１４３７）を有する投射型表示装置（１４３０）において、前記光変調装置は、素子基板（１０１）上に配置され、画素電圧が印加される複数の画素電極（１１８）と、選択期間に導通状態になることにより、前記画素電圧を前記画素電極に印加し、非選択期間に非導通状態となることにより、前記画素電圧を前記画素電極に保持するスイッチング素子（１１６）と、前記スイッチング素子を光照射から遮光する遮光膜（データ線１１４）と、前記スイッチング素子のダミー素子（３０２）を含む電流源と、前記電流源に流れる電流に応じて前記画素電圧を補正する補正回路（二次ガンマ補正回路２０２）とを有し、前記電流源は、所定の電圧が印加された端子と前記補正回路との間に並列接続された複数の前記ダミー素子を有することを特徴とする。
さらに、投射型表示装置において、前記電流源は、前記素子基板（１０１）上に配設された第１のライン（３６０）と、該第１のライン（３６０）に略平行に配設された第２のライン（３６４）と、該第１および第２のラインの間に介挿された第３のライン（３６２）と、該第３のライン（３６２）上に形成された複数のダミー素子（３０２）と、前記第１または第２のラインの何れかと前記第３のラインとを接続する第１のリード線（３８０）と、前記第１のラインと前記複数のダミー素子の入力端とを接続する第２のリード線（３６８，……，３６８）と、前記第２のラインと前記複数のダミー素子の出力端とを接続する第３のリード線（３７４，……，３７４）とを有し、前記第１のラインと前記所定の電圧が印加された端子とが接続されるとともに、前記第２のラインと前記補正回路とが接続されることを特徴とする。
【０００８】
【発明の実施の形態】
１．実施形態の構成
１．１．全体構成
次に、本発明の一実施形態の電気光学装置の構成を図１，図２を参照し説明する。
なお、図２は主として電気光学装置の素子基板に実装される部分、図１は主として素子基板とは別体として実装される回路部分のブロック図である。図１において電気光学装置には、図示せぬ上位装置から８ビットのビデオデータ、その垂直同期信号Ｖｓｙｎｃ、水平同期信号Ｈｓｙｎｃ、画素クロックＣＬＫおよびＩ²ＣＢＵＳ（登録商標）制御信号が供給される。２０２は二次ガンマ補正回路であり、該ビデオデータの階調特性を補正し、９ビットのバス幅で、階調補正された補正ビデオデータを出力する。
【０００９】
２０４は多相展開回路であり、該補正ビデオデータを、多相展開（ここでは６層展開）する。すなわち、補正ビデオデータにおける各ドットの画素値の持続時間が６倍に伸張され、６ドットの画素値を同時にラッチできるようにこれらのタイミングが補正される。次に、２０６はデータ反転・非反転選択回路であり、１ドット毎に画素値の極性が反転するように、これら画素値の一部を反転させる。２０８はデジタル／アナログ（Ｄ／Ａ）コンバータであり、データ反転・非反転選択回路２０６から出力された画素値をアナログ信号である多相ビデオデータＶＩＤ１〜６に変換し出力する。この多相ビデオデータＶＩＤ１〜６は、ビデオアンプ２１０−１〜６を介して増幅される。
【００１０】
２１２はＩ^２Ｃ制御回路であり、Ｉ^２ＣＢＵＳ制御信号に基づいて、電気光学装置内の各部を制御する。２１４はＬＣＤタイミング発生回路であり、水平同期信号Ｈｓｙｎｃ、垂直同期信号Ｖｓｙｎｃに基づいて、各種タイミング信号を生成する。これらタイミング信号のうち、主要なものについて説明しておく。なお、これらタイミング信号の波形例を図８に示しておく。
【００１１】
まず、ＣＬＸは、電気光学装置の表示用のクロック信号であり、画素クロックＣＬＫの相数倍（ここでは６倍）のクロック周期を有し、デューティ比５０％の信号である。／ＣＬＸはその反転信号である（なお、本明細書において、反転信号には信号名の先頭に「／」を付すこととする）。
ＤＸはラインスタートパルスであり、電気光学装置における各ラインの先頭において立ち上がる。
ＮＲＧはプリチャージ信号であり、プリチャージを行うべきタイミングすなわちラインスタートパルスＤＸよりも若干早く立ち上がる。
ＥＮＢ１，ＥＮＢ２はラッチイネーブル信号であり、多相ビデオデータＶＩＤ１〜６が安定するタイミングにおいて交互にＨレベルに立ち上がる信号である。
ＣＬＹは電気光学装置のラインクロック信号であり、所定のラインクロック周期を有し、デューティ比５０％の信号である。
ＤＹはフレームスタートパルスであり、電気光学装置における各フレームの先頭において立ち上がる。
ＢＩＡＳＯおよびＢＩＡＳＥは奇数ドット極性信号および偶数ドット極性信号であり、対応する画素に対する液晶層への印加電圧の極性（換言すれば対応するビデオデータＶＩＤ１〜６の極性）を示す信号である。すなわち、印加電圧の極性は、これらの信号がＬレベルであれば正極性、Ｈレベルであれば負極性であることを示す。
【００１２】
２１６はＤ／Ａコンバータであり、Ｉ^２ＣＢＵＳ制御信号から必要なアナログ信号を生成する。Sub Brightnessは輝度調整信号であり、ユーザのパネル操作等に基づく輝度調整指令を示す信号である。Bias_COMは輝度調整信号Sub Brightnessの基準電位信号である。ＮＲＳＨはプリチャージ電位最大値信号、ＮＲＳＬはプリチャージ電位最小値信号であり、各々プリチャージ電位の最大値と最小値とを示す。ＬＣＣＯＭは対向電極電位であり、対向電極に印加される。
【００１３】
２２２は差動アンプであり、輝度調整信号Sub Brightnessおよび基準電位信号Bias_COMの差分を増幅し、その結果をゲイン信号として奇数ドットのビデオデータＶＩＤ１，３，５を出力するビデオアンプ２１０−１，３，５に与える。同様に、差動アンプ２２４は、輝度調整信号Sub Brightnessおよび基準電位信号Bias_COMの差分を増幅し、その結果をゲインとして偶数ドットのビデオデータＶＩＤ２，４，６を出力するビデオアンプ２１０−２，４，６に与える。
【００１４】
２１８，２２０はスイッチング回路であり、輝度調整信号Sub Brightnessおよび基準電位信号Bias_COMをストレート接続またはクロス接続して差動アンプ２２２，２２４に供給する。スイッチング回路２１８，２２０の接続状態（ストレートまたはクロス）は、極性信号ＢＩＡＳＯ，ＢＩＡＳＥに応じて相補的に切り換えられる。これにより、ビデオアンプ２１０−１，３，５およびビデオアンプ２１０−２，４，６には、それぞれ極性が異なり絶対値の等しいゲイン信号が供給されることになる。
【００１５】
次に、２３０，２３２は差動アンプであり、プリチャージ電位最大値信号ＮＲＳＨおよびプリチャージ電位最小値信号ＮＲＳＬの差分を増幅し、各々奇数ドットプリチャージ電位ＮＲＳ１および偶数ドットプリチャージ電位ＮＲＳ２を出力する。２２６，２２８はスイッチング回路であり、スイッチング回路２１８，２２０と同様に、極性信号ＢＩＡＳＯ，ＢＩＡＳＥに応じて相補的に接続状態（ストレートまたはクロス）を切り換えてプリチャージ電位最大値信号ＮＲＳＨおよびプリチャージ電位最小値信号ＮＲＳＬを差動アンプ２３０，２３２に供給する。これにより、プリチャージ電位ＮＲＳ１，ＮＲＳ２は、それぞれ極性が異なり絶対値の等しい電位になる。
【００１６】
次に、図２において、素子基板上における表示領域１０１ａには、図においてＸ（行）方向に延在して複数本の走査線１１２が形成されている。また、複数本のデータ線１１４が、Ｙ（列）方向に沿って延在して形成されている。そして、画素１１０は、走査線１１２とデータ線１１４との各交差に対応して設けられて、マトリクス状に配列されている。ここで、説明の便宜上、本実施形態では、走査線１１２の総本数をｍ本とし、データ線１１４の総本数をｎ本として（ｍ、ｎはそれぞれ２以上の整数）、ｍ行×ｎ列のマトリクス型表示装置として説明する。
【００１７】
１．２．画素の構成
画素１１０の具体的な構成としては、例えば、図３（ａ）に示されるものが挙げられる。この構成では、トランジスタ（ＭＯＳ型ＦＥＴ）１１６のゲート端が走査線１１２に、ソース端がデータ線１１４に、ドレイン端が画素電極１１８に、それぞれ接続されるとともに、画素電極１１８と対向電極１０８との間に電気光学材料たる液晶１０５が挟持されて液晶層が形成されている。ここで、対向電極１０８は、後述するように、実際には画素電極１１８と対向するように対向基板に一面に形成される透明電極である。また、画素電極１１８は蓄積容量１１９の一端に接続され、蓄積容量１１９の他端には所定電圧ＶＳＳＸ，ＶＳＳＹが印加され、液晶層に蓄積される電荷のリークを防止している。なお、この実施形態では、蓄積容量１１９を画素電極１１８と所定電圧ＶＳＳＸ，ＶＳＳＹとの間に形成したが、画素電極１１８と対向電極１０８間、画素電極１１８と接地電位ＧＮＤ間、あるいは画素電極１１８とゲート線間等に形成しても良い。
【００１８】
ここで、図３（ａ）に示される構成では、トランジスタ１１６として一方のチャネル型のみが用いられているために、オフセット電圧が必要となるが、図３（ｂ）に示されるように、Ｐチャネル型トランジスタとＮチャネル型トランジスタとを相補的に組み合わせた構成とすれば、オフセット電圧の影響をキャンセルすることができる。ただし、この相補型構成では、走査信号として互いに排他的レベルを供給する必要が生じるため、１行の画素１１０に対して走査線１１２ａ，１１２ｂの２本の走査線が必要となる。
【００１９】
１．３．二次ガンマ補正回路２０２の構成
次に、二次ガンマ補正回路２０２の詳細構成を図５を参照し説明するが、その前提としてトランジスタ（ＭＯＳ型ＦＥＴ）を用いた照度測定の原理について説明しておく。トランジスタのゲート端とドレイン端（ソース端でもよい）を接続し、ソース−ドレイン間に０.３〜２[V]程度の電圧VDDを印加すると、ドレイン端にはほとんど電流が流れない。しかし、ここでトランジスタに光を照射すると、照度に応じたリーク電流がドレイン端に流れる。
【００２０】
電流の大きさはトランジスタの生成プロセス等に応じて異なるが、ポリシリコンプロセスによって形成されたトランジスタの一例では、５００[lx]で２０[fA]，５００[klx]で２０[pA]，１[Mlx]で１５０[pA]程度のリーク電流が発生する。従って、ドレイン電流を測定することにより、照度を測定することが可能になる。但し、トランジスタ１個あたりのリーク電流はきわめて低いレベルであるため、数百〜数千個程度のトランジスタを並列接続してリーク電流を測定すると好適である。
【００２１】
図５において３０２，……，３０２は画素ドライブ用トランジスタ１１６と同一プロセスにおいて素子基板内に形成された測定用トランジスタであり、数百〜数千個程度並列接続されている。従って、素子基板に光が照射されると、これら測定用トランジスタの並列回路にリーク電流Ｉdlが流れる。３０４，３０６は抵抗器、３０８はオペアンプであり、これらによって増幅器が形成されている。すなわち、リーク電流Ｉdlに対して、該増幅器より「−Ｉdl・R2」の電圧が出力される。
【００２２】
３１０はアナログ／デジタル（Ａ／Ｄ）コンバータであり、この増幅結果に基づいて、リーク電流Ｉdlの測定値をデジタル値として出力する。３１２はルックアップテーブルであり、リーク電流Ｉdlが所定の基準値であると仮定した状態におけるビデオデータの階調補正特性が記憶されている。すなわち、液晶の透過率は印加電圧に応じて図７(a)に示すようにノンリニアに変化する（ノーマリーホワイトの場合）ため、同図(b)に示すように、ビデオデータの階調に応じて透過率がリニアに変化するように、ビデオデータの階調に対応して液晶層に印加すべき電圧指令値がルックアップテーブル３１２に記憶されているのである。但し、リーク電流の増加に応じて、同図(a)の特性は同図(c)のように変化する。すなわち、リーク電流が増加すると、同一の透過率を得るためにより高い電圧を印加する必要が生じる。図５において３１４はリーク補正回路であり、リーク電流Ｉdlの測定値に基づいて上記電圧指令値を補正し、その結果を多相展開回路２０４に供給する。この補正は、具体的には液晶への印加電圧の増幅率を変化させるものであり、デジタル的な演算によって可能である。
また図５では、デジタル的な演算による例を挙げたが、オペアンプ３０８からの電圧値を用い、アナログ増幅することによっても補正できる。ただし、デジタル演算では非線型な演算が可能であり、液晶の非線型特性も加味したより細かい調整が可能であること、液晶材料が変更された場合にも演算データを簡単に変更可能である利点を有する。
【００２３】
１．４．ドライバ等の構成
説明を再び図２に戻す。２５２，２５４はＹドライバであり、ｍ個（走査線１１２の本数）のラッチ回路から構成されている。Ｙドライバ２５２，２５４においては、フレームの最初に供給されるフレームスタートパルスＤＹがラインクロック信号ＣＬＹの立上がりおよび立下がりタイミングに同期して各ラッチ回路に順次転送され、ラッチされた結果が走査線１１２の各々に走査信号Ｇ1,Ｇ2,Ｇ3,…,Ｇmとして順次排他的に供給される。なお、Ｙドライバ２５２，２５４は全く同一の走査信号Ｇ1,Ｇ2,Ｇ3,…,Ｇmを走査線１１２の両端から供給するが、これは走査線１１２上のインピーダンスや寄生容量等の影響を最小限に抑制するためである。
【００２４】
次に、２５０はＸドライバであり、ｋ個（データ線１１４の本数／６）のラッチ回路（図示せず）から構成されている。Ｘドライバ２５０においては、各ラインの最初に供給されるラインスタートパルスＤＸがクロック信号ＣＬＸの立上がりおよび立下がりタイミングに同期して各ラッチ回路に順次転送され、ラッチされた結果が信号Ｐ1,Ｐ2,Ｐ3,…,Ｐkとして出力される。図８に示すように、信号Ｐ1,Ｐ2,Ｐ3,…,Ｐkはクロック信号ＣＬＸの１／２周期づつオーバーラップしている。
【００２５】
２５８−１〜ｋはアンド回路であり、上記信号Ｐｉ（但し、ｉ=1,2,3, …,k）の添字ｉが奇数である場合は信号Ｐｉとラッチイネーブル信号ＥＮＢ１との論理積をラッチ信号Ｑｉとして出力する一方、添字ｉが偶数である場合は信号Ｐｉとラッチイネーブル信号ＥＮＢ２との論理積をラッチ信号Ｑｉとして出力する。この結果、ラッチ信号Ｑｉは、順次排他的に出力される。
【００２６】
２５６はサンプルホールド回路であり、データ線１１４毎に設けられたトランジスタによって構成されている。各トランジスタは、順次６個づつ組になっており、各組を成すトランジスタのゲート端には、ラッチ信号Ｑ1，Ｑ2，……，Ｑkが印加される。これにより、その時点におけるビデオデータＶＩＤ１〜６が、対応する６本のデータ線１１４に印加される。２６０はプリチャージ回路であり、データ線１１４毎に設けられた複数のトランジスタから構成されている。これらトランジスタのゲート端に、プリチャージ信号ＮＲＧが印加されると、奇数ドットに対応するデータ線１１４には奇数ドットプリチャージ電位ＮＲＳ１が、偶数ドットに対応するデータ線１１４には偶数ドットプリチャージ電位ＮＲＳ２が同時に印加される。
【００２７】
１．５．液晶装置の構成
次に、上述した電気光学装置の構造について、図４(a)，(b)を参照して説明する。ここで、同図(a)は、電気光学装置１００の構成を示す平面図であり、同図(b)は、同図(a)におけるＡ−Ａ´断面図である。これらの図において１０１は素子基板であり、その上面に画素電極１１８などが形成されている。１０２は対向基板であり、その下面に対向電極１０８が形成されている。素子基板１０１および対向電極１０８は、互いにシール材１０４によって一定の間隙を保って貼り合わせられ、この間隙に電気光学材料としての液晶１０５が挟持されている。なお、実際には、シール材１０４には切欠部分があって、ここを介して液晶１０５が封入された後、封止材により封止されるが、これらの図においては省略されている。ここで、素子基板１０１および対向基板１０２はガラスや石英などの非晶質基板である。そして、画素電極１１８等は、素子基板１０１に半導体簿膜を堆積して成るＴＦＴによって形成されている。すなわち、電気光学装置１００は、透過型として用いられることになる。
【００２８】
さて、素子基板１０１において、シール材１０４の内側かつ表示領域１０１ａの外側領域には、各種回路が形成されている。すなわち、図上で表示領域１０１ａの左右にはＹドライバ２５２，２５４が形成され、上方にはプリチャージ回路２６０が、また下方にはＸドライバ２５０が形成されている。さらに、表示領域１０１ａの右上，左上，右下，左下方向の領域３０２ａにおいては、多数の測定用トランジスタ３０２，……，３０２が形成されている。
【００２９】
また、素子基板１０１において、Ｘドライバ２５０が形成される領域の外側であって、シール材１０４を隔てた領域１０７には、複数の接続端子が形成され、ここから外側からの制御信号や電源電圧などが入力される。一方、対向基板１０２の対向電極１０８は、基板貼合部分における４隅のうち少なくとも１箇所において設けられた導通材（図示省略）と、領域１０７に設けられた接続端子とを介して、対向電極電位ＬＣＣＯＭが対向電極１０８に印加される。
【００３０】
ほかに、対向基板１０２には、電気光学装置１００の用途に応じて、例えば、直視型であれば、第１に、ストライプ状や、モザイク状、トライアングル状等に配列したカラーフィルタが設けられ、第２に、例えば、金属材料や樹脂などからなる遮光膜（ブラックマトリクス）が設けられる。なお、色光変調の用途の場合には、例えば、後述するプロジェクタのライトバルブとして用いる場合には、カラーフィルタは形成されない。また、直視型の場合、電気光学装置１００に光を素子基板１０１側から照射するバックライトが必要に応じて設けられる。
【００３１】
さらに、素子基板１０１およげ対向基板１０２の電極形成面には、それぞれ所定の方向にラビング処理された配向膜（図示省略）など設けられて、電圧無印加状態における液晶分子の配向方向を規定する一方、対向基板１０２の側には、配向方向に応じた偏光子（図示省略）が設けられる。ただし、液晶１０５として、高分子中に微小粒として分散させた高分子分散型液晶を用いれば、前述の配向膜や偏光子などが不要となる結果、光利用効率が高まるので、高輝度化や低消費電力化などの点において有効である。
【００３２】
１．６．トランジスタの素子構造
次に、素子基板１０１上における画素用のトランジスタ１１６の構造を図６(a)を参照し説明する。
図６(a)においてデータ線１１４は縦方向に延在して設けられ、走査線１１２はデータ線１１４から絶縁されつつ横方向に延在して設けられている。そして、両者の交差箇所において走査線１１２の上部にトランジスタ１１６が形成され、同時にトランジスタ１１６のゲート端が走査線１１２に接続されている。また、交差箇所近傍においてデータ線１１４にはコンタクト３５２が形成され、ここからトランジスタ１１６の上方に向かってリード線３５４が形成され、該リード線３５４の先端がトランジスタ１１６のソース端に接続されている。
【００３３】
また、画素電極１１８においてもコンタクト３５６が形成され、ここからデータ線１１４に向かい途中で折れ曲がってトランジスタ１１６の上方に向かうリード線３５８が形成されている。そして、該リード線３５８の先端がトランジスタ１１６のドレイン端に接続されている。電気光学装置１００が後述するプロジェクタのライトバルブとして用いられる場合には、素子基板１０１側から光が照射される。従って、データ線１１４はトランジスタ１１６に照射される光を減衰させ、リーク電流を低減させる遮光膜としての役割を兼ねている。
【００３４】
次に、測定用トランジスタ３０２，……，３０２の構造を同図(b)を参照し説明する。図において３６０はソースライン、３６２はゲートライン、３６４はドレインラインであり、平行に延在して形成されている。ゲートライン３６２およびドレインライン３６４の端部には、各々コンタクト３７６，３７８が形成され、両ラインはリード線３８０を介して結合されている。ゲートライン３６２上には、ほぼ等間隔に測定用トランジスタ３０２，……，３０２が形成されている。
【００３５】
これら測定用トランジスタ３０２，……，３０２の形成位置を挟むように、ソースライン３６０およびドレインライン３６４には、コンタクト３６６，……，３６６および３７２，……，３７２が形成されている。そして、コンタクト３６６，……，３６６および３７２，……，３７２から測定用トランジスタ３０２，……，３０２の上方に向かって、リード線３６８，……，３６８および３７４，……，３７４が形成されている。リード線３６８，……，３６８の先端は測定用トランジスタ３０２，……，３０２のソース端に接続され、リード線３７４，……，３７４の先端はこれらトランジスタのドレイン端に接続されている。
【００３６】
そして、ソースライン３６０には、電圧VDDが印加され、図５に示した測定用トランジスタ３０２，……，３０２の並列回路が実現されている。また、各測定用トランジスタ３０２，……，３０２の下方には、ゲートライン３６２等と直交する方向に遮光ライン３８２，……，３８２が形成されている。これら遮光ライン３８２，……，３８２は、図６(a)におけるデータ線１１４に代えて照射光を減衰させるために設けられたものであり、測定用トランジスタ３０２のリーク電流と画素用トランジスタ１１６のリーク電流特性との間にほぼリニアな比例関係を付与することが可能になる。
【００３７】
２．実施形態の動作
次に、上述した実施形態に係る電気光学装置の動作について説明する。図８は、この電気光学装置の動作を説明するためのタイミングチャートである。まず、フレームスタートパルスＤＹがＹドライバ２５２，２５４に供給されると、クロック信号ＣＬＹにしたがった転送によって、走査信号Ｇ1,Ｇ2,Ｇ3,…,Ｇmが１フレーム内で順次排他的に出力される。
【００３８】
さて、走査信号Ｇ1,Ｇ2,Ｇ3,…,Ｇmは、それぞれクロック信号ＣＬＹの半周期に相当するパルス幅を有し、また、上から数えて１本目の走査線１１２に対応する走査信号Ｇ1は、スタートパルスＤＹが供給された後、クロック信号ＣＬＹが最初に立ち上がってから、少なくともクロック信号ＣＬＹの半周期だけ遅延して出力される。そして、各走査信号Ｇ1,Ｇ2,Ｇ3,…,Ｇmが立ち上がると、プリチャージ信号ＮＲＧおよびラインスタートパルスＤＸが順次立ち上がる。
【００３９】
まず、上から１本目の走査線１１２に走査信号Ｇ1が供給されると、表示領域１０１ａ内の１段目の画素１１０内のトランジスタ１１６は全てオン状態になるが、各データ線１１４は全てハイインピーダンス状態になっているため、蓄積容量１１９および画素電極１１８の電位は変化しない。ここでプリチャージ信号ＮＲＧが立ち上がると、プリチャージ回路２６０内のトランジスタが全てオン状態に設定される。これにより、奇数ドットに対応するデータ線１１４には奇数ドットプリチャージ電位ＮＲＳ１が、偶数ドットに対応するデータ線１１４には偶数ドットプリチャージ電位ＮＲＳ２が同時に印加される。従って、１段目の全ての画素１１０には、プリチャージ電位ＮＲＳ１またはＮＲＳ２が書き込まれる。
【００４０】
次に、ラインスタートパルスＤＸがＸドライバ２５０に供給されると、クロック信号ＣＬＸに同期して該ラインスタートパルスＤＸがＸドライバ２５０内でシフトされてゆく。そして、クロック信号ＣＬＸの１／２周期づつオーバーラップする信号Ｐ1,Ｐ2,Ｐ3,…,Ｐkが、該シフトされたラインスタートパルスＤＸに基づいて順次出力される。一方、ＬＣＤタイミング発生回路２１４から出力されるラッチイネーブル信号ＥＮＢ１，ＥＮＢ２は、多相ビデオデータＶＩＤ１〜６が安定するタイミングにおいて交互にＨレベルに立ち上がる。
【００４１】
また、アンド回路２５８−１〜ｋにおいては、上記信号Ｐｉ（但し、ｉ=1,2,3,…,k）の添字ｉが奇数である場合は信号Ｐｉとラッチイネーブル信号ＥＮＢ１との論理積をラッチ信号Ｑｉとして出力する一方、添字ｉが偶数である場合は信号Ｐｉとラッチイネーブル信号ＥＮＢ２との論理積をラッチ信号Ｑｉとして出力する。この結果、ラッチ信号Ｑｉは、ビデオデータＶＩＤ１〜６が安定する期間、順次排他的に出力される。
【００４２】
ここで、走査信号Ｇ1が立ち上がり、さらに信号Ｐ1が立ち上がる期間の動作についてさらに詳細に説明しておく。信号Ｐ1が立ち上がった後暫くするとラッチイネーブル信号ＥＮＢ１が立ち上がり、これと同期してラッチ信号Ｑ1が立ち上がる。これにより、図２のサンプルホールド回路２５６内で最左端ないし左から６番目のトランジスタがオン状態になり、ビデオデータＶＩＤ１〜６が左から１本目ないし６本目のデータ線１１４に印加される。
【００４３】
その際、上から１本目の走査線１１２にはＨレベルの電圧が印加されているから、該走査線１１２と左から１本目ないし６本目のデータ線１１４との交差に対応する６個のトランジスタ１１６を介して、蓄積容量１１９および画素電極１１８にビデオデータＶＩＤ１〜６すなわち電圧が印加され、蓄積容量１１９および画素電極１１８が充電される。なお、１本目の走査線１１２と、左から７本目以降のデータ線１１４との交差に対応するトランジスタ１１６もオン状態になるが、これらデータ線１１４はハイインピーダンス状態になっているため、蓄積容量１１９および画素電極１１８の電位は変化しない。
【００４４】
以後、同様にラッチ信号Ｑ2，Ｑ3，……，Ｑkが順次立ち上がってゆくと、データ線１１４に６本づつ排他的にビデオデータＶＩＤ１〜６が供給され、上から１段目のトランジスタ１１６の６個づつにこれらビデオデータＶＩＤ１〜６が書き込まれてゆく。そして、１段目の画素１１０に対する書き込みが全て終了すると、上から２本目の走査線１１２には走査信号Ｇ2が供給され（Ｈレベルの電圧が印加され）、２段目の画素１１０に対して、２段目のビデオデータＶＩＤ１〜６が順次書き込まれてゆく。以降同様な動作が、ｍ本目の走査線１１２に対応する走査信号Ｇｍが出力されるまで繰り返され、表示領域１０１ａ全体に渡ってビデオデータが書き込まれる。さらに、フレームスタートパルスＤＹが再び供給されると、表示領域１０１ａ全体に渡ってビデオデータが書き込まれる。以下同様な動作が、フレームスタートパルスＤＹが供給される毎に繰り返される。
【００４５】
なお、画素１１０に書き込まれたビデオデータ（画素電圧）は、次のフレームでプリチャージされるまで保持されると理想的であるが、実際には図８の最下段に示すように、リーク電流によって画素電圧の絶対値が低下してゆく。ここで、実線はリーク電流が少ない場合の画素電圧特性であり、一点鎖線はリーク電流が多い場合の画素電圧特性である。本実施形態においては、画素用トランジスタ１１６に生ずるリーク電流にほぼ比例するリーク電流が測定用トランジスタ３０２，……，３０２を介して検出され、リーク補正回路３１４によって階調のずれを補償するように信号レベルが補正されるから、リーク電流の増減が生じたとしても、高品質な画像を得ることが可能である。
【００４６】
３．電子機器の具体例
３．１．＜プロジェクタ＞
次に、上述した電気光学装置を具体的な電子機器に用いた例のいくつかについて説明する。
まず、上記実施形態に係る電気光学装置をライトバルブとして用いた投射型表示装置であるプロジェクタ１４３０について説明する。
図１２は、投射型表示装置の要部を示す概略構成図である。図中、１４３１は光源、１４４２，１４４４はダイクロイックミラー、１４４３，１４４８，１４４９は反射ミラー、１４４５は入射レンズ、１４４６はリレーレンズ、１４４７は出射レンズ、１００Ｒ，１００Ｇ，１００Ｂは上記電気光学装置による液晶光変調装置、１４５１はクロスダイクロイックプリズム、１４３７は投射レンズを示す。光源１４３１はメタルハライド等のランプ１４４０とランプの光を反射するリフレクタ１４４１とからなる。青色光・緑色光反射のダイクロイックミラー１４４２は、光源１４３１からの光束のうちの赤色光を透過させるとともに、青色光と緑色光とを反射する。透過した赤色光は反射ミラー１４４３で反射されて、赤色光用液晶光変調装置１００Ｒに入射される。一方、ダイクロイックミラー４２で反射された色光のうち緑色光は緑色光反射のダイクロイックミラー１４４４によって反射され、緑色光用液晶光変調装置１００Ｇに入射される。一方、青色光は第２のダイクロイックミラー１４４４も透過する。青色光に対しては、長い光路による光損失を防ぐため、入射レンズ１４４５、リレーレンズ１４４６、出射レンズ１４４７を含むリレーレンズ系からなる導光手段が設けられ、これを介して青色光が青色光用液晶光変調装置１００Ｂに入射される。各光変調装置により変調された３つの色光はクロスダイクロイックプリズム１４５１に入射する。このプリズムは４つの直角プリズムが貼り合わされ、その内面に赤光を反射する誘電体多層膜と青光を反射する誘電体多層膜とが十字状に形成されている。これらの誘電体多層膜によって３つの色光が合成されて、カラー画像を表す光が形成される。合成された光は、投射光学系である投射レンズ１４３７によってスクリーン１４５２上に投射され、画像が拡大されて表示される。
【００４７】
次に、図９(a)は、反射型の上記実施形態に係る電気光学装置をライトバルブとして用いたプロジェクタの構成を示す平面図である。この図に示されるように、プロジェクタ１１００内部には、偏光照明装置１１１０がシステム光軸ＰＬに沿って配置されている。この偏光照明装置１１１０において、ランプ１１１２からの出射光は、リフレクタ１１１４による反射で略平行な光束となって、第１のインテグレータレンズ１１２０に入射する。これにより、ランプ１１１２からの出射光は、複数の中間光束に分割される。この分割された中間光束は、第２のインテグレータレンズを光入射側に有する偏光変換素子１１３０によって、偏光方向がほぼ揃った一種類の偏光光束（ｓ偏光光束）に変換されて、偏光照明装置１１１０から出射されることとなる。
【００４８】
さて、偏光照明装置１１１０から出射されたｓ偏光光束は、偏光ビームスプリッタ１１４０のｓ偏光光束反射面１１４１によって反射される。この反射光束のうち、青色光（Ｂ）の光束がダイクロイックミラー１１５１の青色光反射層にて反射され、反射型の電気光学装置１００Ｂによって変調される。また、ダイクロイックミラー１１５１の青色光反射層を透過した光束のうち、赤色光（Ｒ）の光束は、ダイクロイックミラー１１５２の赤色光反射層にて反射され、反射型の電気光学装置１００Ｒによって変調される。一方、ダイクロイックミラー１１５１の青色光反射層を透過した光束のうち、緑色光（Ｇ）の光束は、ダイクロイックミラー１１５２の赤色光反射層を透過して、反射型の電気光学装置１００Ｇによって変調される。
【００４９】
このようにして、電気光学装置１００Ｒ，１００Ｇ，１００Ｂによってそれぞれ色光変調された赤色、緑色、青色の光は、ダイクロイックミラー１１５２、１１５１、偏光ビームスプリッタ１１４０によって順次合成された後、投写光学系１１６０によって、スクリーン１１７０に投写されることとなる。なお、電気光学装置１００Ｒ、１００Ｂおよび１００Ｇには、ダイクロイックミラー１１５１、１１５２によって、Ｒ、Ｇ、Ｂの各原色に対応する光束が入射するので、カラーフィルタは必要ない。
【００５０】
３．２．＜モバイル型コンピュータ＞
次に、上記電気光学装置を、モバイル型のパーソナルコンピュータに適用した例について説明する。図９(b)は、このパーソナルコンピュータの構成を示す正面図である。図において、モバイル型コンピュータ１２００は、キーボード１２０２を備えた本体部１２０４と、表示ユニット１２０６とから構成されている。この表示ユニット１２０６は、先に述べた電気光学装置１００の後方にバックライトを付加することにより構成されている。
【００５１】
３．３．＜携帯電話器＞
さらに、上記電気光学装置を、携帯電話器に適用した例について説明する。図９(c)は、この携帯電話器の構成を示す斜視図である。図において、携帯電話器１３００は、複数の操作ボタン１３０２のほか、受話口１３０４、送話口１３０６とともに、電気光学装置１００を備えるものである。この電気光学装置１００にも、必要に応じてその後方にバックライトが設けられる。
【００５２】
３．４．＜その他＞
電子機器としては、以上説明した他にも、液晶テレビや、ビューファインダ型、モニタ直視型のビデオテープレコーダ、カーナビゲーション装置、ページャ、電子手帳、電卓、ワードプロセッサ、ワークステーション、テレビ電話、ＰＯＳ端末、タッチパネルを備えた機器等などが挙げられる。そして、これらの各種電子機器に対して、上述した電気光学装置が適用可能なのは言うまでもない。
【００５３】
４．変形例
本発明は上述した実施形態に限定されるものではなく、例えば以下のように種々の変形が可能である。
（１）上記実施形態においては、測定用トランジスタ３０２，……，３０２の下方に遮光ライン３８２，……，３８２を設け、測定用トランジスタ３０２，……，３０２のリーク電流特性が画素用トランジスタ１１６の特性に略比例するようにした（図６(b)参照）。しかし、測定用トランジスタ３０２，……，３０２のリーク電流とトランジスタ１１６のリーク電流との関係が既知であるならば、同図(c)に示すように遮光ライン３８２，……，３８２を除去してもよい。かかる構成によれば、測定用トランジスタ３０２，……，３０２に光が直接照射されるため、より大きなリーク電流を得ることが可能になる。
【００５４】
（２）また、測定用トランジスタ３０２，……，３０２を配置する領域３０２ａも、図４に示す位置に限定されるものではない。例えば、図１１に示すように、シール材１０４の内側であって、Ｙドライバ２５２，２５４、プリチャージ回路２６０およびＸドライバ２５０の外側の領域に領域３０２ａを設け、ここに測定用トランジスタ３０２，……，３０２を形成してもよい。
【００５５】
（３）電気光学装置１００の駆動回路は、図１，図２に示すものに限られず、種々の方式の駆動回路を用いることができる。その一例を図１０に示す。図において二次ガンマ補正回路２０２は、上記実施形態のものと同様に構成されている。４０４は１相／２相展開回路であり、二次ガンマ補正回路２０２から出力されたビデオデータを２相のビデオデータに展開する。４０６はデータ反転・非反転選択回路であり、該２相のビデオデータのうち一方を反転し、他方を非反転状態に設定する。
【００５６】
４０８，４１０はＤ／Ａコンバータであり、４０６から出力された２相のビデオデータをそれぞれアナログ信号に変換する。変換されたビデオデータは、差動アンプ４１２，４２４を介してサンプルホールド回路４１６に供給される。サンプルホールド回路４１６はこれらビデオデータをラッチし、多相ビデオデータＶＩＤ１〜６として出力する。この変形例においても、測定用トランジスタ３０２，……，３０２から出力されるリーク電流Ｉdlに基づいて、リーク補正回路３１４によって信号レベルが補正される。この信号レベルの補正は、2次ガンマ補正２０２において行われる。これにより、上記実施形態と同様にリーク電流の増減が生じたとしても、高品質な画像を得ることが可能である。
【００５７】
（４）また、上記実施形態においては、電気光学装置を構成する素子基板１０１をガラスや石英などの非晶質基板とし、ここに半導体簿膜を堆積してＴＦＴを形成したが、本発明は、これに限られない。例えば、素子基板１０１を不透明な半導体基板によって構成し、画素電極１１８をアルミニウムなどの反射性金属から形成し、対向基板１０２をガラスなどから構成すると、電気光学装置１００を反射型として用いることができる。
【００５８】
（５）さらに、上記実施形態は本発明を液晶を用いた電気光学装置に適用した例を説明したが、他の電気光学装置、特に、画素に印加する電圧等に応じて階調表示を行う電気光学装置のすべてに適用可能である。このような電気光学装置としてはエレクトロルミネッセンス（ＥＬ）装置やプラズマディスプレイ（ＰＤＰ）装置などが考えられる。特に有機ＥＬの場合は、液晶のような交流駆動をする必要が無く、極性反転をしなくて良い。ＥＬやＰＤＰの場合、自発光素子であるため外部から強烈な光は入力されないが、自発光素子に近い位置にＴＦＴが配置されているため、この光によってスイッチング素子（ＴＦＴ）に光リークが発生する。この場合、先の実施例のようにパネルの周辺に光リーク検出素子を設けても良いが、より高精度な表示を実現するためには画素毎に光リーク検出素子を作り、制御することによって光リークによる画質劣化のない高画質な表示が可能である。
【００５９】
（６）上記実施形態においては、走査信号Ｇ1,Ｇ2,Ｇ3,…,Ｇmを順次排他的に出力することによって走査線１１２を上から順に選択する例を挙げたが、走査線１１２の選択順序はこれに限定されるものではなく、例えば走査信号を「Ｇ1,Ｇ11,Ｇ21,…,Ｇ2,Ｇ12,Ｇ22,…,Ｇ3,Ｇ13,Ｇ23,…」の如く、複数ライン毎に飛ばしながら出力し、１フレーム内で全ラインの走査線１１２を選択するようにしてもよい。また、２系統のＹドライバ２５２，２５４が必ずしも同一の走査信号を出力する必要はなく、例えばＹドライバ２５２は奇数ライン、Ｙドライバ２５４は偶数ラインの走査信号を交互に出力するようにしてもよい。
【００６０】
【発明の効果】
以上説明したように本発明によれば、素子基板１０１上に配設された電流源から第１のリーク電流に対応する第２のリーク電流が出力され、この第２のリーク電流に基づいて、補正回路が画素電圧を補正するから、スイッチング素子の第１のリーク電流に対して、階調特性を自動的に補正することが可能である。
【図面の簡単な説明】
【図１】本発明の一実施形態の電気光学装置の電気的構成を示すブロック図（１／２）である。
【図２】本発明の一実施形態の電気光学装置の電気的構成を示すブロック図（２／２）である。
【図３】上記実施形態における画素の構成例を示す図である。
【図４】上記実施形態における電気光学装置の構造図である。
【図５】二次ガンマ補正回路２０２の詳細構成を示すブロック図である。
【図６】画素用のトランジスタ１１６、測定用トランジスタ３０２，……，３０２およびその周辺部分の構造図である。
【図７】二次ガンマ補正回路２０２の動作説明図である。
【図８】上記実施形態の電気光学装置のタイミングチャートである。
【図９】同電気光学装置を適用した各種電子機器の例を示す図である。
【図１０】上記実施形態の変形例における要部のブロック図である。
【図１１】上記実施形態の他の変形例における電気光学装置の構造図である。
【図１２】上記電気光学装置を適用したプロジェクタの概略構成図である。
【符号の説明】
１００……電気光学装置
１００Ｒ，１００Ｇ，１００Ｂ……液晶光変調装置
１０１……素子基板
１０１ａ……表示領域
１０２……対向基板
１０４……シール材
１０５……液晶
１０７……領域
１０８……対向電極
１１０……画素
１１２……走査線
１１４……データ線
１１６……画素用トランジスタ（スイッチング素子）
１１８……画素電極
１１９……蓄積容量
２０２……二次ガンマ補正回路
２０４……多相展開回路
２０６……データ反転・非反転選択回路
２０８……Ｄ／Ａコンバータ
２１０−１〜６……ビデオアンプ
２１２……Ｉ^２Ｃ制御回路
２１４……ＬＣＤタイミング発生回路
２１６……Ｄ／Ａコンバータ
２１８，２２０……スイッチング回路
２２２，２２４……差動アンプ
２２６，２２８……スイッチング回路
２３０，２３２……差動アンプ
２５０……Ｘドライバ
２５２，２５４……Ｙドライバ
２５６……サンプルホールド回路
２５８−１〜ｋ……アンド回路
２６０……プリチャージ回路
３０２，……，３０２……測定用トランジスタ（電流源）
３０２ａ……領域
３０４，３０６……抵抗器
３０８……オペアンプ
３１０……Ａ／Ｄコンバータ
３１２……ルックアップテーブル
３１４……リーク補正回路
３５２……コンタクト
３５４……リード線
３５６……コンタクト
３５８……リード線
３６０……ソースライン（第１のライン）
３６２……ゲートライン（第３のライン）
３６４……ドレインライン（第２のライン）
３６６，……，３６６……コンタクト
３６８，……，３６８……リード線
３７２，……，３７２……コンタクト
３７４，……，３７４……リード線
３７６，３７８……コンタクト
３８０……リード線
３８２，……，３８２……遮光ライン
４０６……データ反転・非反転選択回路
４０８，４１０……Ｄ／Ａコンバータ
４１２，４２４……差動アンプ
４１６……サンプルホールド回路
１４３０……プロジェクタ
１４３１……光源
１４３７……投射レンズ[0001]
BACKGROUND OF THE INVENTION
The present invention relates to an electro-optical device, an electronic apparatus, and a projection display device suitable for use in displaying image information.
[0002]
[Background]
An electro-optical device, for example, a liquid crystal display device using liquid crystal as an electro-optical material, is widely used as a display device in place of a cathode ray tube (CRT) in a display unit of various information processing devices, a liquid crystal television, and the like. Here, the conventional electro-optical device is configured as follows, for example. In other words, a conventional electro-optical device includes a pixel electrode arranged in a matrix, an element substrate provided with a switching element such as a TFT (Thin Film Transistor) connected to the pixel electrode, and a pixel electrode. It is composed of a counter substrate on which counter electrodes facing each other are formed, and a liquid crystal as an electro-optical material filled between the two substrates.
[0003]
In such a configuration, when a scanning signal is applied to the switching element via the scanning line, the switching element becomes conductive. In this conductive state, when an image signal having a voltage corresponding to the gradation is applied to the pixel electrode through the data line, a charge corresponding to the voltage of the image signal is applied to the liquid crystal layer between the pixel electrode and the counter electrode. Accumulated. After the charge accumulation, even if the switching element is turned off, the charge accumulation in the liquid crystal layer is maintained by the capacitance of the liquid crystal layer itself, the storage capacity, and the like. In this way, when each switching element is driven and the amount of charge to be stored is controlled according to the gradation, the alignment state of the liquid crystal changes for each pixel, so that the light density is modulated and the display density changes for each pixel. become. Therefore, it is possible to display gradation.
[0004]
At this time, since the charge is accumulated in the liquid crystal layer of each pixel during a part of the period for displaying one screen, first, each scanning line is set by the scanning line driving circuit. In the scanning line selection period, secondly, the data lines are sequentially selected by the data line driving circuit, and thirdly, an image signal having a voltage corresponding to the gradation is applied to the selected data line. With this configuration, time-division multiplex driving in which the scanning line and the data line are made common to a plurality of pixels becomes possible.
[0005]
As a result, when attention is paid to each pixel, the voltage applied to the liquid crystal layer ideally has a square wave shape with the half of the period of the frame period necessary for displaying one screen. However, since a leakage current actually occurs in the TFT, the voltage applied to the liquid crystal layer does not become a complete square wave, and its absolute value gradually decreases within the frame period. For this reason, it is common to correct the voltage applied to the liquid crystal layer in advance in consideration of the influence of the leakage current.
[0006]
[Problems to be solved by the invention]
However, since this leakage current varies greatly depending on the illuminance of light applied to the liquid crystal layer, and also varies depending on the aging of the TFT, it is difficult to make a uniform correction. In particular, in liquid crystal projectors and the like, the illuminance on the liquid crystal panel is strong, and the luminance of the lamp varies depending on the lamp temperature and the continuous lighting time. Because the irradiation energy to the TFT is different, the magnitude of the leakage current of the TFT is different. It has been extremely complicated to adjust the gradation characteristics in response to such various situations. A technique for automatically measuring the luminance of the lamp of the liquid crystal projector and correcting the gradation characteristics is known (Japanese Patent Laid-Open No. 10-55030), but such a technique has a problem that it cannot cope with the aging of the TFT. .
The present invention has been made in view of the above-described circumstances, and provides an electro-optical device, an electronic apparatus, and a projection display device capable of automatically correcting gradation characteristics with respect to a leakage current of a switching element such as a TFT. It is aimed.
[0007]
[Means for Solving the Problems]
In order to solve the above problems, the present invention is characterized by having the following configuration. The parentheses are examples.
A plurality of pixel electrodes (118) disposed on the element substrate (101) and applied with a pixel voltage are brought into a conductive state during a selection period, so that the pixel voltage is applied to the pixel electrode and a non-selection period. Due to the non-conducting state, a switching element (116) that holds the pixel voltage in the pixel electrode, a current source including a dummy element (302) of the switching element (116), and a current flowing through the current source And a correction circuit (secondary gamma correction circuit 202) that corrects the pixel voltage in response. The current source includes a plurality of terminals connected in parallel between a terminal to which a predetermined voltage is applied and the correction circuit. It has the dummy element.
In addition, a plurality of pixel electrodes which are arranged on the element substrate and to which a pixel voltage is applied are brought into a conduction state during a selection period, whereby the pixel voltage is applied to the pixel electrode and a non-conduction state is brought into a non-selection period. Thus, a switching element (116) for holding the pixel voltage at the pixel electrode, a light shielding film (data line 114) for shielding the switching element from light irradiation, and a dummy element (302) for the switching element are included. It has a current source and a correction circuit (secondary gamma correction circuit 202) for correcting the pixel voltage in accordance with a current flowing through the current source.
The electro-optical device according to claim 2, further comprising a light-shielding film (light-shielding line 382) that shields the dummy element from light irradiation.
Further, the switching element is made of a TFT.
Further, the dummy element is manufactured in the same process as the switching element.
Further, the current source includes a first line (360) disposed on the element substrate (101) and a second line (364) disposed substantially parallel to the first line (360). ), A third line (362) interposed between the first and second lines, a plurality of dummy elements (302) formed on the third line (362), A first lead wire (380) connecting either the first line or the second line and the third line (362); the first line (360); and input terminals of the plurality of dummy elements; , 368), and third leads (374,..., 370) connecting the second line (360) and the output ends of the plurality of dummy elements. 374), the first line and a terminal to which the predetermined voltage is applied; It is connected, and said second line and said correction circuit is connected.
Further, a projection display having a light source (1431), a light modulation device (100R, 100G, 100B) that modulates light from the light source, and a projection lens (1437) that projects light modulated by the light modulation device. In the device (1430), the light modulation device is arranged on the element substrate (101) and is in a conductive state during a selection period with a plurality of pixel electrodes (118) to which a pixel voltage is applied, whereby the pixel voltage Is applied to the pixel electrode and becomes non-conductive during a non-selection period, whereby a switching element (116) that holds the pixel voltage in the pixel electrode and a light-shielding film (data that shields the switching element from light irradiation) Line 114), a current source including a dummy element (302) of the switching element, and a correction circuit for correcting the pixel voltage in accordance with a current flowing through the current source. (Secondary gamma correction circuit 202), and the current source includes a plurality of dummy elements connected in parallel between a terminal to which a predetermined voltage is applied and the correction circuit. .
Furthermore, in the projection type display device, the current source is disposed substantially parallel to the first line (360) disposed on the element substrate (101) and the first line (360). A second line (364), a third line (362) interposed between the first and second lines, and a plurality of dummy elements formed on the third line (362) (302), a first lead wire (380) connecting either the first or second line and the third line, the first line, and input terminals of the plurality of dummy elements, , And a third lead wire (374,..., 374) that connects the second line and the output ends of the plurality of dummy elements. And the first line and the terminal to which the predetermined voltage is applied are connected. With the, characterized in that said second line and said correction circuit is connected.
[0008]
DETAILED DESCRIPTION OF THE INVENTION
1. Configuration of the embodiment
1.1. overall structure
Next, the configuration of the electro-optical device according to the embodiment of the invention will be described with reference to FIGS.
FIG. 2 is a block diagram of a part mainly mounted on the element substrate of the electro-optical device, and FIG. 1 is a block diagram of a circuit part mainly mounted separately from the element substrate. In FIG. 1, the electro-optical device includes 8-bit video data, its vertical synchronization signal Vsync, horizontal synchronization signal Hsync, pixel clocks CLK and I from a host device (not shown). ² A CBUS® control signal is provided. A secondary gamma correction circuit 202 corrects gradation characteristics of the video data and outputs corrected video data with gradation corrected with a 9-bit bus width.
[0009]
Reference numeral 204 denotes a multi-phase expansion circuit, which multi-phase expands (here, 6 layers) the corrected video data. That is, the duration of the pixel value of each dot in the corrected video data is expanded by 6 times, and these timings are corrected so that the pixel value of 6 dots can be latched simultaneously. Next, a data inversion / non-inversion selection circuit 206 inverts some of these pixel values so that the polarity of the pixel value is inverted every dot. A digital / analog (D / A) converter 208 converts the pixel value output from the data inversion / non-inversion selection circuit 206 into multiphase video data VID1 to 6 that are analog signals, and outputs them. The multiphase video data VID1-6 are amplified via the video amplifiers 210-1-6.
[0010]
212 is I ² C control circuit, I ² Based on the C BUS control signal, each unit in the electro-optical device is controlled. An LCD timing generation circuit 214 generates various timing signals based on the horizontal synchronization signal Hsync and the vertical synchronization signal Vsync. Among these timing signals, main ones will be described. An example of waveforms of these timing signals is shown in FIG.
[0011]
First, CLX is a clock signal for display of the electro-optical device, and has a clock cycle that is the number of phases of the pixel clock CLK (here, 6 times) and a duty ratio of 50%. / CLX is the inverted signal (in this specification, “/” is added to the head of the signal name of the inverted signal).
DX is a line start pulse, and rises at the head of each line in the electro-optical device.
NRG is a precharge signal, and rises slightly earlier than the timing at which precharge should be performed, that is, the line start pulse DX.
ENB1 and ENB2 are latch enable signals which are alternately raised to the H level at the timing when the multiphase video data VID1 to VID6 are stabilized.
CLY is a line clock signal of the electro-optical device, has a predetermined line clock cycle, and has a duty ratio of 50%.
DY is a frame start pulse, and rises at the head of each frame in the electro-optical device.
BIASO and BIASE are an odd dot polarity signal and an even dot polarity signal, and are signals indicating the polarity of the voltage applied to the liquid crystal layer for the corresponding pixel (in other words, the polarity of the corresponding video data VID1 to VID6). That is, the polarity of the applied voltage indicates that the polarity is positive if these signals are L level, and the polarity is negative if these signals are H level.
[0012]
216 is a D / A converter, and I ² A necessary analog signal is generated from the C BUS control signal. Sub Brightness is a brightness adjustment signal, and is a signal indicating a brightness adjustment command based on a user's panel operation or the like. Bias_COM is a reference potential signal of the brightness adjustment signal Sub Brightness. NRSH is a precharge potential maximum value signal, and NRSL is a precharge potential minimum value signal, which indicate the maximum value and the minimum value of the precharge potential, respectively. LCCOM is a counter electrode potential and is applied to the counter electrode.
[0013]
A differential amplifier 222 amplifies the difference between the luminance adjustment signal Sub Brightness and the reference potential signal Bias_COM, and outputs the odd-dot video data VID1, 3, 5 using the result as a gain signal. , 5. Similarly, the differential amplifier 224 amplifies the difference between the brightness adjustment signal Sub Brightness and the reference potential signal Bias_COM, and outputs the even-dot video data VID2, 4, 6 using the result as a gain. , 6.
[0014]
Reference numerals 218 and 220 denote switching circuits, which supply the luminance adjustment signal Sub Brightness and the reference potential signal Bias_COM to the differential amplifiers 222 and 224 by straight connection or cross connection. The connection state (straight or cross) of the switching circuits 218 and 220 is switched complementarily according to the polarity signals BIASO and BIASE. As a result, the video amplifiers 210-1, 3, 5 and the video amplifiers 210-2, 4, 6 are supplied with gain signals having different polarities and equal absolute values.
[0015]
Next, reference numerals 230 and 232 denote differential amplifiers that amplify the difference between the precharge potential maximum value signal NRSH and the precharge potential minimum value signal NRSL and output the odd dot precharge potential NRS1 and the even dot precharge potential NRS2, respectively. To do. Reference numerals 226 and 228 denote switching circuits, and similarly to the switching circuits 218 and 220, the precharge potential maximum value signal NRSH and the precharge potential are switched by complementarily switching the connection state (straight or cross) according to the polarity signals BIASO and BIASE. The minimum value signal NRSL is supplied to the differential amplifiers 230 and 232. As a result, the precharge potentials NRS1 and NRS2 have different polarities and equal absolute values.
[0016]
Next, in FIG. 2, a plurality of scanning lines 112 are formed in the display region 101a on the element substrate, extending in the X (row) direction in the drawing. A plurality of data lines 114 are formed extending along the Y (column) direction. The pixels 110 are provided corresponding to the intersections of the scanning lines 112 and the data lines 114, and are arranged in a matrix. Here, for convenience of explanation, in this embodiment, the total number of scanning lines 112 is m, the total number of data lines 114 is n (m and n are each an integer of 2 or more), and m rows × n columns. The matrix type display device will be described.
[0017]
1.2. Pixel configuration
As a specific configuration of the pixel 110, for example, the one shown in FIG. In this configuration, the gate end of the transistor (MOS type FET) 116 is connected to the scanning line 112, the source end is connected to the data line 114, the drain end is connected to the pixel electrode 118, and the pixel electrode 118, the counter electrode 108, A liquid crystal layer 105 is formed by sandwiching a liquid crystal 105 as an electro-optical material between them. Here, as will be described later, the counter electrode 108 is actually a transparent electrode formed on one surface of the counter substrate so as to face the pixel electrode 118. In addition, the pixel electrode 118 is connected to one end of the storage capacitor 119, and predetermined voltages VSSX and VSSY are applied to the other end of the storage capacitor 119 to prevent leakage of charges accumulated in the liquid crystal layer. In this embodiment, the storage capacitor 119 is formed between the pixel electrode 118 and the predetermined voltages VSSX and VSSY. However, the storage capacitor 119 is formed between the pixel electrode 118 and the counter electrode 108, the pixel electrode 118 and the ground potential GND, or the pixel electrode 118. And may be formed between the gate lines.
[0018]
Here, in the configuration shown in FIG. 3A, since only one channel type is used as the transistor 116, an offset voltage is required. However, as shown in FIG. If the channel transistor and the N channel transistor are combined in a complementary manner, the influence of the offset voltage can be canceled. However, in this complementary configuration, it is necessary to supply mutually exclusive levels as scanning signals, so two scanning lines 112a and 112b are required for one row of pixels 110.
[0019]
1.3. Configuration of secondary gamma correction circuit 202
Next, the detailed configuration of the secondary gamma correction circuit 202 will be described with reference to FIG. 5, and the principle of illuminance measurement using a transistor (MOS type FET) will be described as a premise thereof. When the gate end and drain end (or source end) of the transistor are connected and a voltage VDD of about 0.3 to 2 [V] is applied between the source and drain, almost no current flows through the drain end. However, when the transistor is irradiated with light here, a leak current corresponding to the illuminance flows to the drain end.
[0020]
Although the magnitude of the current varies depending on the transistor generation process and the like, in an example of a transistor formed by a polysilicon process, 20 [fA] at 500 [lx], 20 [pA] at 1 500 [klx], 1 [ A leak current of about 150 [pA] occurs at Mlx]. Therefore, the illuminance can be measured by measuring the drain current. However, since the leakage current per transistor is extremely low, it is preferable to measure leakage current by connecting several hundred to several thousand transistors in parallel.
[0021]
5, reference numerals 302,..., 302 are measurement transistors formed in the element substrate in the same process as the pixel drive transistor 116, and are connected in parallel in the hundreds to thousands. Therefore, when the element substrate is irradiated with light, a leak current Idl flows through the parallel circuit of these measurement transistors. Reference numerals 304 and 306 denote resistors, and reference numeral 308 denotes an operational amplifier, which form an amplifier. That is, a voltage of “−Idl · R2” is output from the amplifier with respect to the leakage current Idl.
[0022]
An analog / digital (A / D) converter 310 outputs a measured value of the leakage current Idl as a digital value based on the amplification result. Reference numeral 312 denotes a look-up table that stores gradation correction characteristics of video data in a state where the leak current Idl is assumed to be a predetermined reference value. That is, the transmissivity of the liquid crystal changes nonlinearly as shown in FIG. 7A according to the applied voltage (in the case of normally white). Therefore, as shown in FIG. The voltage command value to be applied to the liquid crystal layer corresponding to the gradation of the video data is stored in the lookup table 312 so that the transmittance changes linearly accordingly. However, as the leakage current increases, the characteristics shown in FIG. 4A change as shown in FIG. That is, when the leakage current increases, it is necessary to apply a higher voltage to obtain the same transmittance. In FIG. 5, reference numeral 314 denotes a leak correction circuit, which corrects the voltage command value based on the measured value of the leak current Idl, and supplies the result to the multiphase expansion circuit 204. Specifically, this correction is to change the amplification factor of the voltage applied to the liquid crystal, and can be performed by digital calculation.
In FIG. 5, an example of digital calculation is given, but correction can also be performed by analog amplification using the voltage value from the operational amplifier 308. However, non-linear calculation is possible with digital calculation, and fine adjustments can be made taking into account the non-linear characteristics of the liquid crystal, and the calculation data can be easily changed even if the liquid crystal material is changed Have
[0023]
1.4. Driver configuration
The description returns to FIG. 2 again. Reference numerals 252 and 254 denote Y drivers, each of which includes m (the number of scanning lines 112) latch circuits. In the Y drivers 252 and 254, the frame start pulse DY supplied at the beginning of the frame is sequentially transferred to each latch circuit in synchronization with the rising and falling timings of the line clock signal CLY, and the latched result is the scanning line 112. , Gm are sequentially supplied exclusively as scanning signals G1, G2, G3,. The Y drivers 252 and 254 supply exactly the same scanning signals G1, G2, G3,..., Gm from both ends of the scanning line 112, which minimizes the influence of impedance, parasitic capacitance, etc. on the scanning line 112. This is to suppress it.
[0024]
Next, reference numeral 250 denotes an X driver, which includes k (the number of data lines 114/6) latch circuits (not shown). In the X driver 250, the line start pulse DX supplied at the beginning of each line is sequentially transferred to each latch circuit in synchronization with the rise and fall timings of the clock signal CLX, and the latched result is the signals P1, P2, and so on. P3,..., Pk are output. As shown in FIG. 8, the signals P1, P2, P3,..., Pk overlap each other by 1/2 period of the clock signal CLX.
[0025]
258-1 to k are AND circuits, and when the subscript i of the signal Pi (where i = 1, 2, 3,..., K) is an odd number, the logical product of the signal Pi and the latch enable signal ENB1 is obtained. On the other hand, when the subscript i is an even number, the logical product of the signal Pi and the latch enable signal ENB2 is output as the latch signal Qi. As a result, the latch signal Qi is sequentially output exclusively.
[0026]
Reference numeral 256 denotes a sample and hold circuit, which is constituted by a transistor provided for each data line 114. Each transistor is a set of 6 in order, and latch signals Q1, Q2,..., Qk are applied to the gate ends of the transistors in each set. Thereby, the video data VID 1 to 6 at that time are applied to the corresponding six data lines 114. Reference numeral 260 denotes a precharge circuit, which includes a plurality of transistors provided for each data line 114. When a precharge signal NRG is applied to the gate ends of these transistors, the odd dot precharge potential NRS1 is applied to the data line 114 corresponding to the odd dot, and the even dot precharge potential is applied to the data line 114 corresponding to the even dot. NRS2 is applied simultaneously.
[0027]
1.5. Configuration of liquid crystal device
Next, the structure of the above-described electro-optical device will be described with reference to FIGS. 4 (a) and 4 (b). 1A is a plan view showing the configuration of the electro-optical device 100, and FIG. 1B is a cross-sectional view taken along the line AA ′ in FIG. In these drawings, reference numeral 101 denotes an element substrate on which a pixel electrode 118 and the like are formed. Reference numeral 102 denotes a counter substrate, on which a counter electrode 108 is formed. The element substrate 101 and the counter electrode 108 are bonded to each other with a certain gap by a sealant 104, and a liquid crystal 105 as an electro-optical material is sandwiched in the gap. Actually, the sealing material 104 has a cut-out portion, and after the liquid crystal 105 is sealed through this, the sealing material 104 is sealed with a sealing material, but is omitted in these drawings. Here, the element substrate 101 and the counter substrate 102 are amorphous substrates such as glass and quartz. The pixel electrode 118 and the like are formed by TFTs formed by depositing a semiconductor film on the element substrate 101. That is, the electro-optical device 100 is used as a transmission type.
[0028]
Now, in the element substrate 101, various circuits are formed inside the sealing material 104 and outside the display area 101a. That is, Y drivers 252 and 254 are formed on the left and right sides of the display area 101a in the figure, a precharge circuit 260 is formed above, and an X driver 250 is formed below. Further, in the area 302a in the upper right, upper left, lower right, and lower left directions of the display area 101a, a large number of measurement transistors 302,.
[0029]
Further, in the element substrate 101, a plurality of connection terminals are formed outside the region where the X driver 250 is formed and separated from the sealing material 104, and control signals and power supply voltages from the outside are formed from here. Etc. are entered. On the other hand, the counter electrode 108 of the counter substrate 102 is connected to the counter electrode via a conductive material (not shown) provided in at least one of the four corners of the substrate bonding portion and a connection terminal provided in the region 107. A potential LCCOM is applied to the counter electrode 108.
[0030]
In addition, the counter substrate 102 is first provided with a color filter arranged in a stripe shape, a mosaic shape, a triangle shape, or the like according to the use of the electro-optical device 100, for example, if it is a direct view type. Second, a light shielding film (black matrix) made of, for example, a metal material or resin is provided. In the case of use of color light modulation, for example, when used as a light valve of a projector described later, no color filter is formed. In the case of the direct view type, the electro-optical device 100 is provided with a backlight for irradiating light from the element substrate 101 side as necessary.
[0031]
Further, an alignment film (not shown) that is rubbed in a predetermined direction is provided on the electrode formation surfaces of the element substrate 101 and the counter substrate 102, respectively, to define the alignment direction of the liquid crystal molecules when no voltage is applied. A polarizer (not shown) corresponding to the orientation direction is provided on the counter substrate 102 side. However, if a polymer dispersion type liquid crystal dispersed as fine particles in a polymer is used as the liquid crystal 105, the above-described alignment film, polarizer and the like are not required, so that the light utilization efficiency is increased. This is effective in terms of reducing power consumption.
[0032]
1.6. Transistor element structure
Next, the structure of the pixel transistor 116 on the element substrate 101 will be described with reference to FIG.
In FIG. 6A, the data line 114 extends in the vertical direction, and the scanning line 112 extends in the horizontal direction while being insulated from the data line 114. A transistor 116 is formed above the scanning line 112 at the intersection of the two, and at the same time, the gate end of the transistor 116 is connected to the scanning line 112. Further, a contact 352 is formed on the data line 114 in the vicinity of the intersection, and a lead wire 354 is formed from there to the upper side of the transistor 116, and the leading end of the lead wire 354 is connected to the source end of the transistor 116. .
[0033]
In addition, a contact 356 is also formed in the pixel electrode 118, and a lead wire 358 that is bent in the middle of the pixel electrode 118 toward the data line 114 and directed upward of the transistor 116 is formed. The leading end of the lead wire 358 is connected to the drain end of the transistor 116. When the electro-optical device 100 is used as a light valve of a projector described later, light is irradiated from the element substrate 101 side. Therefore, the data line 114 also serves as a light-shielding film that attenuates light irradiated to the transistor 116 and reduces leakage current.
[0034]
Next, the structure of the measuring transistors 302,..., 302 will be described with reference to FIG. In the figure, 360 is a source line, 362 is a gate line, and 364 is a drain line, which extend in parallel. Contacts 376 and 378 are formed at the ends of the gate line 362 and the drain line 364, respectively, and both lines are coupled via a lead wire 380. On the gate line 362, measurement transistors 302,..., 302 are formed at approximately equal intervals.
[0035]
Contacts 366,..., 366 and 372,..., 372 are formed on the source line 360 and the drain line 364 so as to sandwich the formation positions of the measurement transistors 302,. Lead wires 368, ..., 368 and 374, 374, ..., 374 are formed from the contacts 366, ..., 366, 372, ..., 372 to above the measuring transistors 302, ..., 302. ing. The tips of the lead wires 368,..., 368 are connected to the source ends of the measuring transistors 302,..., 302, and the tips of the lead wires 374, ..., 374 are connected to the drain ends of these transistors.
[0036]
The voltage VDD is applied to the source line 360, and the parallel circuit of the measuring transistors 302,..., 302 shown in FIG. Further, light shielding lines 382,..., 382 are formed below the measurement transistors 302,..., 302 in a direction orthogonal to the gate lines 362 and the like. These light shielding lines 382,..., 382 are provided for attenuating the irradiation light instead of the data line 114 in FIG. 6A, and the leakage current of the measuring transistor 302 and the pixel transistor 116 are changed. A substantially linear proportional relationship can be given to the leakage current characteristics.
[0037]
2. Operation of the embodiment
Next, the operation of the electro-optical device according to the above-described embodiment will be described. FIG. 8 is a timing chart for explaining the operation of the electro-optical device. First, when the frame start pulse DY is supplied to the Y drivers 252 and 254, the scanning signals G1, G2, G3,..., Gm are sequentially output exclusively within one frame by the transfer according to the clock signal CLY. .
[0038]
The scanning signals G1, G2, G3,..., Gm each have a pulse width corresponding to a half cycle of the clock signal CLY, and the scanning signal G1 corresponding to the first scanning line 112 counted from the top is After the start pulse DY is supplied, the clock signal CLY rises for the first time and is output with a delay of at least a half cycle of the clock signal CLY. When the scanning signals G1, G2, G3,..., Gm rise, the precharge signal NRG and the line start pulse DX sequentially rise.
[0039]
First, when the scanning signal G1 is supplied to the first scanning line 112 from the top, all the transistors 116 in the first stage pixel 110 in the display area 101a are turned on, but all the data lines 114 are all high. Since the impedance state is established, the potentials of the storage capacitor 119 and the pixel electrode 118 do not change. Here, when the precharge signal NRG rises, all the transistors in the precharge circuit 260 are set to an on state. As a result, the odd dot precharge potential NRS1 is simultaneously applied to the data lines 114 corresponding to the odd dots, and the even dot precharge potential NRS2 is simultaneously applied to the data lines 114 corresponding to the even dots. Accordingly, the precharge potential NRS1 or NRS2 is written to all the pixels 110 in the first stage.
[0040]
Next, when the line start pulse DX is supplied to the X driver 250, the line start pulse DX is shifted in the X driver 250 in synchronization with the clock signal CLX. Then, signals P1, P2, P3,..., Pk that overlap every 1/2 cycle of the clock signal CLX are sequentially output based on the shifted line start pulse DX. On the other hand, latch enable signals ENB1 and ENB2 output from LCD timing generation circuit 214 alternately rise to the H level at the timing when multiphase video data VID1 to VID6 are stabilized.
[0041]
In the AND circuits 258-1 to 258 -k, when the subscript i of the signal Pi (where i = 1, 2, 3,..., K) is an odd number, the logical product of the signal Pi and the latch enable signal ENB1 is obtained. Is output as the latch signal Qi, and when the subscript i is an even number, the logical product of the signal Pi and the latch enable signal ENB2 is output as the latch signal Qi. As a result, the latch signal Qi is sequentially output exclusively during the period when the video data VID1 to 6 are stabilized.
[0042]
Here, the operation during the period when the scanning signal G1 rises and the signal P1 rises will be described in more detail. A short while after the signal P1 rises, the latch enable signal ENB1 rises, and the latch signal Q1 rises in synchronization therewith. As a result, the sixth transistor from the leftmost to the left in the sample hold circuit 256 in FIG. 2 is turned on, and the video data VID1 to 6 are applied to the first to sixth data lines 114 from the left.
[0043]
At this time, since the H-level voltage is applied to the first scanning line 112 from the top, the six transistors corresponding to the intersection of the scanning line 112 and the first to sixth data lines 114 from the left. The video data VID 1 to 6, that is, voltages are applied to the storage capacitor 119 and the pixel electrode 118 through 116, and the storage capacitor 119 and the pixel electrode 118 are charged. Note that the transistor 116 corresponding to the intersection of the first scanning line 112 and the seventh and subsequent data lines 114 from the left is also turned on. However, since these data lines 114 are in a high impedance state, the storage capacitor The potentials of 119 and the pixel electrode 118 do not change.
[0044]
Thereafter, similarly, when the latch signals Q2, Q3,..., Qk sequentially rise, the video data VID1 to 6 are supplied exclusively to the data lines 114, and 6 of the transistor 116 in the first stage from the top. These video data VID1 to 6 are written individually. When all writing to the first stage pixel 110 is completed, the scanning signal G2 is supplied to the second scanning line 112 from the top (a voltage of H level is applied), and the second stage pixel 110 is applied. Second-stage video data VID1 to 6 are sequentially written. Thereafter, the same operation is repeated until the scanning signal Gm corresponding to the mth scanning line 112 is output, and the video data is written over the entire display area 101a. When the frame start pulse DY is supplied again, video data is written over the entire display area 101a. Thereafter, the same operation is repeated every time the frame start pulse DY is supplied.
[0045]
Note that the video data (pixel voltage) written in the pixel 110 is ideally held until precharged in the next frame, but actually, as shown in the lowermost stage of FIG. As a result, the absolute value of the pixel voltage decreases. Here, the solid line is the pixel voltage characteristic when the leak current is small, and the alternate long and short dash line is the pixel voltage characteristic when the leak current is large. In the present embodiment, a leak current that is substantially proportional to the leak current generated in the pixel transistor 116 is detected through the measurement transistors 302,..., 302, and the gradation correction is compensated by the leak correction circuit 314. Since the signal level is corrected, it is possible to obtain a high-quality image even if the leakage current increases or decreases.
[0046]
3. Specific examples of electronic devices
3.1. <Projector>
Next, some examples in which the above-described electro-optical device is used in a specific electronic apparatus will be described.
First, a projector 1430 that is a projection display device using the electro-optical device according to the above-described embodiment as a light valve will be described.
FIG. 12 is a schematic configuration diagram showing a main part of the projection display device. In the figure, 1431 is a light source, 1442 and 1444 are dichroic mirrors, 1443, 1448 and 1449 are reflection mirrors, 1445 is an entrance lens, 1446 is a relay lens, 1447 is an exit lens, and 100R, 100G and 100B are liquid crystals by the electro-optical device. An optical modulator, 1451 is a cross dichroic prism, and 1437 is a projection lens. The light source 1431 includes a lamp 1440 such as a metal halide and a reflector 1441 that reflects the light of the lamp. The blue light / green light reflecting dichroic mirror 1442 transmits the red light of the light flux from the light source 1431 and reflects the blue light and the green light. The transmitted red light is reflected by the reflection mirror 1443 and is incident on the liquid crystal light modulator for red light 100R. On the other hand, green light out of the color light reflected by the dichroic mirror 42 is reflected by the dichroic mirror 1444 that reflects green light and is incident on the liquid crystal light modulation device 100G for green light. On the other hand, the blue light also passes through the second dichroic mirror 1444. For blue light, in order to prevent light loss due to a long optical path, a light guide means including a relay lens system including an incident lens 1445, a relay lens 1446, and an output lens 1447 is provided, and the blue light is transmitted through the blue light. Incident on the liquid crystal light modulation device 100B. The three color lights modulated by the respective light modulation devices are incident on the cross dichroic prism 1451. In this prism, four right-angle prisms are bonded together, and a dielectric multilayer film that reflects red light and a dielectric multilayer film that reflects blue light are formed in a cross shape on the inner surface. These dielectric multilayer films combine the three color lights to form light representing a color image. The synthesized light is projected onto the screen 1452 by the projection lens 1437 which is a projection optical system, and the image is enlarged and displayed.
[0047]
Next, FIG. 9A is a plan view showing a configuration of a projector using the reflection type electro-optical device according to the embodiment as a light valve. As shown in this figure, in the projector 1100, a polarization illumination device 1110 is disposed along the system optical axis PL. In this polarization illumination device 1110, the light emitted from the lamp 1112 becomes a substantially parallel light beam as reflected by the reflector 1114, and enters the first integrator lens 1120. Thereby, the emitted light from the lamp 1112 is divided into a plurality of intermediate light beams. The divided intermediate light beam is converted into a single type of polarized light beam (s-polarized light beam) having substantially the same polarization direction by a polarization conversion element 1130 having a second integrator lens on the light incident side, and the polarized illumination device 1110 It will be emitted from.
[0048]
Now, the s-polarized light beam emitted from the polarization illumination device 1110 is reflected by the s-polarized light beam reflecting surface 1141 of the polarization beam splitter 1140. Of this reflected light beam, the blue light (B) light beam is reflected by the blue light reflecting layer of the dichroic mirror 1151 and modulated by the reflective electro-optical device 100B. Of the light beams that have passed through the blue light reflecting layer of the dichroic mirror 1151, the red light (R) light beam is reflected by the red light reflecting layer of the dichroic mirror 1152, and is modulated by the reflective electro-optical device 100R. . On the other hand, among the light beams transmitted through the blue light reflecting layer of the dichroic mirror 1151, the green light (G) light beam is transmitted through the red light reflecting layer of the dichroic mirror 1152 and modulated by the reflective electro-optical device 100G. .
[0049]
In this way, the red, green, and blue lights that have been color-light modulated by the electro-optical devices 100R, 100G, and 100B are sequentially combined by the dichroic mirrors 1152 and 1151, and the polarization beam splitter 1140, and then are projected by the projection optical system 1160. Is projected on the screen 1170. In addition, since the light beams corresponding to the primary colors of R, G, and B are incident on the electro-optical devices 100R, 100B, and 100G by the dichroic mirrors 1151, 1152, a color filter is not necessary.
[0050]
3.2. <Mobile computer>
Next, an example in which the electro-optical device is applied to a mobile personal computer will be described. FIG. 9B is a front view showing the configuration of this personal computer. In the figure, a mobile computer 1200 includes a main body 1204 having a keyboard 1202 and a display unit 1206. The display unit 1206 is configured by adding a backlight behind the electro-optical device 100 described above.
[0051]
3.3. <Mobile phone>
Further, an example in which the electro-optical device is applied to a mobile phone will be described. FIG. 9 (c) is a perspective view showing the configuration of this mobile phone. In the figure, a cellular phone 1300 includes the electro-optical device 100 together with a plurality of operation buttons 1302, an earpiece 1304, and a mouthpiece 1306. The electro-optical device 100 is also provided with a backlight behind it as necessary.
[0052]
3.4. <Others>
In addition to the above-described electronic devices, liquid crystal televisions, viewfinder type, monitor direct-view type video tape recorders, car navigation devices, pagers, electronic notebooks, calculators, word processors, workstations, videophones, POS terminals, Examples include a device equipped with a touch panel. Needless to say, the above-described electro-optical device can be applied to these various electronic devices.
[0053]
4). Modified example
The present invention is not limited to the above-described embodiment, and various modifications can be made as follows, for example.
(1) In the above embodiment, the light shielding lines 382,..., 382 are provided below the measuring transistors 302,..., 302, and the leakage current characteristics of the measuring transistors 302,. (See FIG. 6B). However, if the relationship between the leakage current of the measuring transistors 302,..., 302 and the leakage current of the transistor 116 is known, the light shielding lines 382,..., 382 are removed as shown in FIG. May be. According to such a configuration, the measurement transistors 302,..., 302 are directly irradiated with light, so that a larger leakage current can be obtained.
[0054]
(2) The region 302a in which the measurement transistors 302,..., 302 are arranged is not limited to the position shown in FIG. For example, as shown in FIG. 11, a region 302a is provided inside the sealing material 104 and outside the Y drivers 252, 254, the precharge circuit 260, and the X driver 250, and the measurement transistors 302,. ..., 302 may be formed.
[0055]
(3) The drive circuit of the electro-optical device 100 is not limited to that shown in FIGS. 1 and 2, and various types of drive circuits can be used. An example is shown in FIG. In the figure, the secondary gamma correction circuit 202 is configured in the same manner as in the above embodiment. Reference numeral 404 denotes a one-phase / two-phase expansion circuit, which expands the video data output from the secondary gamma correction circuit 202 into two-phase video data. A data inversion / non-inversion selection circuit 406 inverts one of the two-phase video data and sets the other to a non-inversion state.
[0056]
Reference numerals 408 and 410 denote D / A converters, which convert the two-phase video data output from 406 into analog signals, respectively. The converted video data is supplied to the sample and hold circuit 416 via the differential amplifiers 412 and 424. The sample hold circuit 416 latches these video data and outputs them as multiphase video data VID1-6. Also in this modification, the signal level is corrected by the leak correction circuit 314 based on the leak current Idl output from the measurement transistors 302,. This signal level correction is performed in the secondary gamma correction 202. Thereby, even if the increase or decrease of the leakage current occurs as in the above embodiment, a high quality image can be obtained.
[0057]
(4) In the above embodiment, the element substrate 101 constituting the electro-optical device is an amorphous substrate such as glass or quartz, and a semiconductor film is deposited on the element substrate 101 to form a TFT. Not limited to this. For example, when the element substrate 101 is made of an opaque semiconductor substrate, the pixel electrode 118 is made of a reflective metal such as aluminum, and the counter substrate 102 is made of glass or the like, the electro-optical device 100 can be used as a reflection type. .
[0058]
(5) Further, although the above embodiment has described an example in which the present invention is applied to an electro-optical device using liquid crystal, gradation display is performed according to other electro-optical devices, in particular, voltages applied to the pixels. Applicable to all electro-optical devices. Examples of such an electro-optical device include an electroluminescence (EL) device and a plasma display (PDP) device. In particular, in the case of organic EL, there is no need to perform AC driving as in liquid crystal, and polarity inversion is not necessary. In the case of EL and PDP, since intense light is not input from the outside because it is a self-luminous element, a light leak occurs in the switching element (TFT) due to this TFT being disposed near the self-luminous element. To do. In this case, a light leak detection element may be provided around the panel as in the previous embodiment, but in order to realize a more accurate display, a light leak detection element is formed and controlled for each pixel. High-quality display without image quality degradation due to light leakage is possible.
[0059]
(6) In the above embodiment, the scanning line 112 is selected in order from the top by sequentially outputting the scanning signals G1, G2, G3,..., Gm. Is not limited to this. For example, the scanning signal is output while skipping every plural lines as "G1, G11, G21, ..., G2, G12, G22, ..., G3, G13, G23, ...". You may make it select the scanning line 112 of all the lines within 1 frame. Further, the two systems of Y drivers 252 and 254 do not necessarily output the same scanning signal. For example, the Y driver 252 may alternately output scanning signals of odd lines and the Y driver 254 may output even lines. .
[0060]
【The invention's effect】
As described above, according to the present invention, the second leakage current corresponding to the first leakage current is output from the current source disposed on the element substrate 101, and based on the second leakage current, Since the correction circuit corrects the pixel voltage, it is possible to automatically correct the gradation characteristics with respect to the first leakage current of the switching element.
[Brief description of the drawings]
FIG. 1 is a block diagram (1/2) illustrating an electrical configuration of an electro-optical device according to an embodiment of the invention.
FIG. 2 is a block diagram (2/2) illustrating an electrical configuration of an electro-optical device according to an embodiment of the invention.
FIG. 3 is a diagram illustrating a configuration example of a pixel in the embodiment.
FIG. 4 is a structural diagram of the electro-optical device in the embodiment.
5 is a block diagram showing a detailed configuration of a secondary gamma correction circuit 202. FIG.
6 is a structural diagram of a pixel transistor 116, measurement transistors 302,..., 302 and their peripheral portions.
7 is an operation explanatory diagram of the secondary gamma correction circuit 202. FIG.
FIG. 8 is a timing chart of the electro-optical device according to the embodiment.
FIG. 9 is a diagram illustrating examples of various electronic devices to which the electro-optical device is applied.
FIG. 10 is a block diagram of a main part in a modification of the embodiment.
FIG. 11 is a structural diagram of an electro-optical device according to another modification of the embodiment.
FIG. 12 is a schematic configuration diagram of a projector to which the electro-optical device is applied.
[Explanation of symbols]
100: Electro-optical device
100R, 100G, 100B ... Liquid crystal light modulator
101 …… Element substrate
101a …… Display area
102 ... Counter substrate
104 …… Seal material
105 …… LCD
107 …… Region
108 …… Counter electrode
110 …… Pixel
112 ... Scanning line
114 …… Data line
116 ... Pixel transistor (switching element)
118 …… Pixel electrode
119 …… Storage capacity
202 …… Secondary gamma correction circuit
204 …… Polyphase expansion circuit
206 ... Data inversion / non-inversion selection circuit
208 …… D / A converter
210-1-6 ... Video amplifier
212 …… I ² C control circuit
214 …… LCD timing generation circuit
216 …… D / A converter
218, 220 ... Switching circuit
222,224 ... Differential amplifier
226,228 ... Switching circuit
230,232 …… Differential amplifier
250 …… X driver
252,254 ... Y driver
256 …… Sample hold circuit
258-1 to k ... AND circuit
260 …… Precharge circuit
302, ..., 302 ... Measuring transistor (current source)
302a …… Area
304, 306 ... Resistor
308 …… Operational amplifier
310 ... A / D converter
312: Look-up table
314 ... Leak correction circuit
352 …… Contact
354 …… Lead wire
356 …… Contact
358 …… Lead wire
360 …… Source line (first line)
362 ... Gate line (third line)
364... Drain line (second line)
366 …………, 366 …… Contact
368, ..., 368 ... Lead wire
372, ..., 372 ... Contact
374, ..., 374 ... Lead wire
376,378 …… Contact
380 …… Lead wire
382 ..., 382 ... Shading line
406 …… Data inversion / non-inversion selection circuit
408, 410 ... D / A converter
412 424... Differential amplifier
416 ... Sample hold circuit
1430 …… Projector
1431 …… Light source
1437 Projection lens

Claims

A plurality of pixel electrodes disposed on the element substrate and applied with a pixel voltage;
A switching element that applies the pixel voltage to the pixel electrode by becoming conductive in a selection period and holds the pixel voltage in the pixel electrode by becoming non-conductive in a non-selection period;
A current source including a dummy element of the switching element;
A correction circuit for correcting the pixel voltage in accordance with a current flowing through the current source;
Have
The electro-optical device, wherein the current source includes a plurality of dummy elements connected in parallel between a terminal to which a predetermined voltage is applied and the correction circuit.

The current source is
A first line disposed on the element substrate;
A second line disposed parallel to the first line;
A third line interposed between the first and second lines;
A plurality of dummy elements formed on the third line;
A first lead connecting the second line and the third line;
A second lead wire connecting the first line and the input ends of the plurality of dummy elements;
A third lead wire connecting the second line and the output ends of the plurality of dummy elements;
Have
The electro-optical device according to claim 1, wherein the first line and a terminal to which the predetermined voltage is applied are connected, and the second line and the correction circuit are connected. .

The electro-optical device according to claim 1, further comprising a light shielding film that shields the switching element from light irradiation.

The electro-optical device according to claim 1, further comprising a light-shielding film that shields the dummy element from light irradiation.

The electro-optical device according to claim 1, wherein the switching element includes a TFT.

The electro-optical device according to claim 1, wherein the dummy element is manufactured in the same process as the switching element.

An electronic apparatus comprising the electro-optical device according to claim 1.

In a projection display device having a light source, a light modulation device that modulates light from the light source, and a projection lens that projects light modulated by the light modulation device,
The light modulation device includes:
A plurality of pixel electrodes disposed on the element substrate and applied with a pixel voltage;
A switching element that applies the pixel voltage to the pixel electrode by becoming conductive in a selection period and holds the pixel voltage in the pixel electrode by becoming non-conductive in a non-selection period;
A light-shielding film that shields the switching element from light irradiation;
A current source including a dummy element of the switching element;
A correction circuit for correcting the pixel voltage in accordance with a current flowing through the current source;
Have
The projection display device, wherein the current source includes a plurality of the dummy elements connected in parallel between a terminal to which a predetermined voltage is applied and the correction circuit.

The current source is
A first line disposed on the element substrate;
A second line disposed parallel to the first line;
A third line interposed between the first and second lines;
A plurality of dummy elements formed on the third line;
A first lead connecting the second line and the third line;
A second lead wire connecting the first line and the input ends of the plurality of dummy elements;
A third lead wire connecting the second line and the output ends of the plurality of dummy elements;
The projection display according to claim 8, wherein the first line and a terminal to which the predetermined voltage is applied are connected, and the second line and the correction circuit are connected. apparatus.