JP3796960B2 - オペレーションターミナル - Google Patents
オペレーションターミナル Download PDFInfo
- Publication number
- JP3796960B2 JP3796960B2 JP13510198A JP13510198A JP3796960B2 JP 3796960 B2 JP3796960 B2 JP 3796960B2 JP 13510198 A JP13510198 A JP 13510198A JP 13510198 A JP13510198 A JP 13510198A JP 3796960 B2 JP3796960 B2 JP 3796960B2
- Authority
- JP
- Japan
- Prior art keywords
- data
- audio
- monitor
- output
- stored
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Description
【０００１】
【発明の属する技術分野】
この発明は、音声データを用いて音声ガイドするオペレーションターミナルに関するものである。
【０００２】
【従来の技術】
図８は、従来のモニタ装置の内部構成を示すブロック図である。
図において、１０１はオペレーションターミナルとしてのモニタ装置、１０２はモニタ装置１０１の全体を制御するＣＰＵ、１０３はＣＰＵ１０２のバスに接続されプログラムを格納するＲＯＭ、１０４はプログラム途中の演算結果等を一時的に格納するＲＡＭ、１０５は通常ＲＯＭあるいはフラッシュＲＯＭで構成され、表示器に表示する内容を予め記憶しておくモニタデータメモリ、１０６はＣＰＵ１０２および表示コントローラ１０７の両方からアドレスバス、データバスを介してアクセスできるＶＲＡＭであり、アドレスバス、データバス、リードイネーブル、ライトイネーブル信号等のコントロール信号をそれぞれ２系統持っている。１０７は表示デバイス１０９用の信号を作り出す表示コントローラであり、使用する表示デバイス１０９の種類にマッチした特性を持ち、表示デバイス１０９の表示タイミング、或は、バス構成によりその特性が決定される。１０８は実際に表示デバイス１０９に必要な信号、例えば赤、緑、青のそれぞれの色の構成を表すＲＧＢ信号等を作り出す表示デバイスインタフェース回路（以下、表示Ｉ／Ｆと称す）、１０９は表示Ｉ／Ｆ１０８から出力された信号に基づき画像を表示する表示デバイス、１１０はキーボード１１１からキー入力が発生した場合、モニタ装置１０１のＣＰＵ１０２に事象を知らせるキー入力Ｉ／Ｆ、１１２はモニタ装置１０１のモニタ対象となるプログラマブルコントローラ２０との通信を行う通信Ｉ／Ｆ、２０はモニタ装置１０１と接続されたプログラマブルコントローラである。
【０００３】
図９は、モニタデータメモリ１０５に表示させるべき内容（表示画面、モニタ条件等）であるモニタデータを記憶させるときの構成を示した該略図である。
図において、３０はモニタデータを作成するためのツールで、通常パソコンなどが用いられる。３１はパソコン３０上でモニタ装置１０１に表示したい画面の固定部分の作画、及び可変部分である表示部のモニタ条件、モニタしたい演算結果が格納されているシーケンサのデバイス番号等の設定を行うためのＳ／Ｗパッケージ、３２はパソコン３０及びＳ／Ｗパッケージ３１で作成したモニタデータをモニタデータメモリ１０５にコピーするための例えばＲＯＭライタである。
ここで、作成したモニタデータをＲＯＭライタ３２を使いコピーしたモニタデータメモリ１０５を、モニタ装置１０１に装着することにより、或いは、モニタデータメモリ１０５をフラッシュＲＯＭで構成した場合は、通信を用いてモニタデータを転送することにより、モニタ装置１０１はモニタデータメモリ１０５の内容に基づき表示器にモニタ画像を表示する。
【０００４】
図１０は、モニタデータメモリ１０５内部に格納されるモニタデータの内容を示した図である。
図に示されるように、モニタデータは、モニタデータメモリ全体の構成に関する情報を格納する先頭アドレス情報ヘッダ５０、表示デバイス１０９にどのような図形を表示するかを格納するキャンバス図形情報５１、プログラマブルコントローラ２０のどのデバイスをモニタするかのモニタ条件設定情報５２、各画面に表示する文字の情報であるテキストキャンバス設定情報５３、その他の補助機能情報５４に分けられる。
【０００５】
ここで、先頭アドレス情報ヘッダ５０は、格納されているモニタデータメモリ１０５のトータルサイズ、及びキャンバス画面データ情報ヘッダ５１、モニタ条件設定情報５２、テキストキャンバス設定情報５３、補助機能情報５４等の各画面データの格納される位置をそれぞれ指し示すアドレス等から構成される。
【０００６】
キャンバス図形情報５１には、トータルの画面数、及び、各画面ごとのキャンバス図形の先頭アドレスが格納されるキャンバス図形情報ヘッダ５１ａ、及びその後に各画面毎の、主に直線、丸、四角形などの図形の種類を示す部分と、細線、太線、破線などの線の種類を示す部分と、色を示す部分と、その図形を画面上のどこに配置するかの座標を示し、これらが複数集まることにより表示させる１画面分のキャンパス図形を構成するキャンバス図形データ５１ｂが格納されている。なお、キャンバス図形情報５１は、図形の種類、線の種類、色、座標が複数集まることにより１画面分のデータが構成される。
【０００７】
モニタ条件設定情報５２には、モニタ条件を設定している画面数、及び、各画面ごとのモニタ条件設定情報５２ｂが格納されている先頭アドレス格納５２ａ、及びその後に各画面毎に数値表示、文字列表示、部品表示などのモニタの種類を示す部分と、表示の位置と、プログラマコントローラのデバイスを参照するタイミングを示すモニタタイミング部とから構成される各画面に対応するモニタ条件設定情報５２ｂが格納されている。なお、モニタ条件設定情報５２ｂは、モニタの種類、表示位置、モニタタイミングが複数集まることにより１画面分のデータが構成される。
【０００８】
テキストキャンバス設定情報５３は、テキストキャンバスの設定されている画面数、及び、各画面ごとのテキストキャンバスデータ５３ｂの先頭アドレスが格納されるテキストキャンバス設定情報ヘッダ５３ａ、及びその後にテキストの文字数、表示位置、文字列コードから構成されるテキストキャンバスデータ５３ｂが格納されている。なお、キャンバステキストデータ５３ｂは、テキストの文字数、表示位置、文字列コードが複数集まることにより１画面分のデータが構成される。
【０００９】
補助機能情報５４は、設定されているそれぞれの補助機能先頭アドレスが格納されている補助機能情報ヘッダ５４ａ、その後にそれぞれの補助機能を動作させるための条件であるレポートデータ５４ｂ、アナウンスデータ５４ｃが格納されている。
【００１０】
図１０に示されるモニタデータは、通常、パソコン３０等でモニタデータ作成用のＳ／Ｗパッケージ３１を動作させて作成する。このとき設定するデータは表示デバイス１０９に表示する基本的な図形の部分と、その中に表示させたい文字、あるいは、プログラマブルコントローラに接続しプログラマブルコントローラ内部のデバイスをモニタリングする場合は、どのデバイスの情報を表示するか、あるいは、キー入力に対してどのデバイスの内容を変更するか等を設定する。
【００１１】
以上のように作成されたデータを、図９に示すようにパソコン３０等からＲＳ２３２Ｃ等のシリアルＩ／ＦでＲＯＭライタ３２へ転送し、その後、ＲＯＭライタ３２によりモニタデータメモリ１０５へデータを書き込む。
通常、モニタデータメモリ１０５は、ＲＯＭ等のメモリが使用され、モニタデータメモリ１０５へデータを書き込むことによりＲＯＭの中にモニタデータが格納される。そのＲＯＭをモニタ装置に実装することによりユーザが作成した画面の上でプログラマブルコントローラのデバイスをモニタ、あるいはキー入力を可能にする。
【００１２】
次に図８を用いて従来のオペレーションターミナルの動作について説明する。なお、モニタ装置１０１が、プログラマブルコントローラ２０に接続され、プログラマブルコントローラ２０のモニタを行う場合について説明する。
モニタ装置１０１において、ＣＰＵ１０２は予めＲＯＭ１０３の中に格納されたマイクロプログラムに従って演算及び表示処理等を実行する。
表示処理時、ＣＰＵ１０２は、モニタデータメモリ５に格納されたモニタデータを逐次読み出し、このモニタデータを基にモニタすべきデータを収集すべく、通信Ｉ／Ｆ１１２を介してプログラマブルコントローラ２０と通信を行い、モニタデータ中のモニタ条件設定情報５２に基づき、プログラマブルコントローラ２０内の演算結果が格納されているデバイスの内容等をプログラマブルコントローラ２０から読みだし、そのデバイスの内容をワークＲＡＭ４に格納する。
【００１３】
その後、ＣＰＵ１０２は、モニタデータ中に格納されているキャンバス図形情報５１、テキストキャンバス設定情報５３に基づき、１画面分の固定表示部分を求め、ワークＲＡＭ１０４から読み出した可変表示部分であるデバイスの内容とを合成し、ＶＲＡＭ１０６に書き込む。
そして、表示コントローラ１０７は、ＣＰＵ１０２がＶＲＡＭ１０６上に書いたデータを読み込み、表示Ｉ／Ｆ１０８に出力する。
表示Ｉ／Ｆ１０８は、表示デバイス１０９の特性にあった出力に信号を変換し、表示デバイス１０９に出力する。例えばＬＣＤの場合は、電圧及び、電流を使用するＬＣＤに見合ったレベルに変換し、ＣＲＴのようにＲＧＢ入力を持つ表示デバイス１０９に対しては、ＲＧＢ信号に変換して出力することにより、所定のモニタ結果を表示デバイス１０９に表示する。
【００１４】
また、キーボード１１１からのキー入力により、キー入力Ｉ／Ｆ１１０を介してＣＰＵ１０２に対し、割り込みを発生した場合は、モニタデータで指定されるデバイス番号に基づいてプログラマブルコントローラ２０の内部デバイス情報を変更する。
【００１５】
次に、音声出力を可能としたモニタ装置について説明する。
図１１は、従来の２チャンネルの音声出力を可能とするための表示器ブロック図である。
図において、図８と同一符号は、同一または相当する構成を示している。
１１３は一時的に音声データを蓄えておく音声用バッファメモリ、１１４は音声用バッファメモリ１１３のメモリのアドレスを生成し音声用バッファメモリ１１４からの音声データを取り出すと共に、メモリより読み出したデータを所定のクロックに同期しシリアルデータに変換し出力する音声制御回路、１１５は音声制御回路１１４より出力されるシリアルデータを逐次アナログデータに変換するＤ／Ａ変換回路、１１６はアナログデータに含まれるサンプリング周波数以上の周波数成分をカットオフするフィルタ回路である。
なお、図１１において、音声用バッファメモリ１１３ａ、１１３ｂ、音声制御回路１１４ａ、１１４ｂ、Ｄ／Ａ変換回路１１５ａ、１１５ｂ、フィルタ回路１１６ａ、１１６ｂは、２ｃｈの音声出力の関係上、それぞれ２個づつ設けられている。
【００１６】
次に、従来の２チャンネル音声出力を有する場合の動作について説明する。
ＣＰＵ２は音声発声の条件が整ったことにより、モニタデータメモリ１０５に予め格納されている音声データを、音声用バッファメモリ１１３に書き込みを行い、発音開始信号を音声制御回路１１４に出力する。
音声制御回路１１４では、音声用クロック信号をカウントし、タイミングに合わせて逐次音声用バッファメモリ１１３から読みだし、シリアルデータに変換してＤ／Ａ変換回路１１５に出力する。
【００１７】
そして、Ｄ／Ａ変換回路１１５は、入力されたデジタル値を逐次アナログデータに変換し、フィルタ回路１１６に出力する。
フィルタ回路１１６では、所定のサンプリング周波数以上の周波数成分をカットし、スピーカなどの出力機器に出力する。
２ｃｈの音声出力を実現するには、音声制御回路１１３ａおよび、音声用バッファメモリ１１２を２回路用意し、それぞれの回路にて同じ処理を行っていた。
【００１８】
【発明が解決しようとする課題】
従来のオペレーションターミナルは以上のように構成されており、出力するチャンネルに応じた音声用バッファメモリ、音声制御回路、Ｄ／Ａ変換回路が必要となっており、回路構成が複雑となってしまうと共に、個々の回路のための製造コストが多くかかってしまうといった問題点があった。また、回路構成の複雑化に伴い、回路実装面積の増大してしまうといった問題点もあった。
【００１９】
本発明は、かかる問題点を解決するためになされたもので、音声出力するための回路構成を簡略化するオペレーションターミナルを得ることを目的とする。
【００２０】
【課題を解決するための手段】
この発明にかかるオペレーションターミナルは、格納された表示情報に基づき表示デバイスを介して所定のモニタ表示を行うと共に、格納された音声データに基づき音声出力を行うオペレーションターミナルにおいて、出力するチャンネル数に応じて、上記音声データをそれぞれ交互に格納する音声用バッファメモリと、この音声用バッファメモリに格納されたチャンネル毎の音声データを読み出し、出力する音声制御手段と、この音声制御手段から受けた音声データを、出力するチャンネルに分配し音声出力を行う変換回路と、を備え、音声制御手段が、音声用バッファメモリへアクセスするためのアドレスを生成する際に、カウンタにおける出力ビットの出力範囲を変更しアドレスとして出力すると共に、出力するチャンネル数に応じて、カウンタのインクリメント数を変更するものである。
【００２４】
【発明の実施の形態】
実施の形態１．
図１は、本発明におけるオペレーションターミナルのブロック図である。
図において、１はモニタ装置、２はモニタ装置１の全体を制御するＣＰＵ、３はＣＰＵ２のバスに接続されプログラムを格納するＲＯＭ、４はプログラム途中の演算結果等を一時的に格納するＲＡＭ、５は通常ＲＯＭあるいはフラッシュＲＯＭで構成され、表示器に表示する内容を予め記憶しておくモニタデータメモリ、６はＣＰＵ２および表示コントローラ７の両方からアドレスバス、データバスを介してアクセスできるＶＲＡＭであり、アドレスバス、データバス、リードイネーブル、ライトイネーブル信号等のコントロール信号をそれぞれ２系統持っている。７は表示デバイス９用の信号を作り出す表示コントローラであり、使用する表示デバイス９の種類にマッチした特性を持ち、表示デバイス９の表示タイミング、或は、バス構成によりその特性が決定される。８は実際に表示デバイス９に必要な信号、例えば赤、緑、青のそれぞれの色の構成を表すＲＧＢ信号等を作り出す表示デバイスインタフェース回路（以下、表示Ｉ／Ｆと称す）、９は表示Ｉ／Ｆ８から出力された信号に基づき画像を表示する表示デバイス、１０はキーボード１１からキー入力が発生した場合、モニタ装置１のＣＰＵ２に事象を知らせるキー入力Ｉ／Ｆ、１２はモニタ装置１のモニタ対象となるプログラマブルコントローラ２０との通信を行う通信Ｉ／Ｆ、１３は一時的に音声データを蓄えておく音声用バッファメモリ、１４は音声用バッファメモリ１３のアクセス権の調停や、メモリのアドレスを生成し音声用バッファメモリ１１４からの音声データを取り出すと共に、、メモリより読み出したデータをクロックに同期しシリアルデータに変換し出力する音声制御回路、１５は音声制御回路１４より出力されるシリアルデータを逐次アナログデータに変換するＤ／Ａ変換回路、１６はアナログデータに含まれるサンプリング周波数以上の周波数成分をカットオフするフィルタ回路、２０はモニタ装置１と接続され、モニタ対象となるプログラマブルコントローラである。
【００２５】
図２は、音声制御回路の詳細構成を示すブロック図である。
図において、１４１は音声用クロック信号ＯＳＣＬＫを分周し、１ｃｈ、２ｃｈを示すクロック信号（ＬＲＣＬＫ）を生成する分周回路、１４２は音声用クロック信号ＯＳＣＬＫを所定のサンプリング周波数に応じてカウントするカウンタ回路、１４３は、カウンタ回路のカウント値に応じて、音声用バッファメモリ１３のアドレスを生成するアドレス生成回路、１４４はＣＰＵ側のアドレスとアドレス生成回路により生成された音声側のアドレス、および、リードライト信号をタイミングに応じて音声用バッファメモリに出力する調停回路、１４５は音声用バッファメモリ１３のデータバスの方向をコントロールするゲート回路、１４６は音声用バッファメモリ１３より読み出されたデータを音声用クロック信号ＯＳＣＬＫに同期して、１ビットづつシリアルデータとして送出するシフトレジスタ回路である。
【００２６】
図３は、アドレス生成回路１４３内部で作成されるアドレス（ＯＡＤＲ）を作成する際の概念を示した図である。
図４は、音声制御回路のタイミングを示す、タイミングチャートである。
【００２７】
図５は、モニタデータメモリ内部に格納されるモニタデータの内容を示した図である。
図に示されるように、モニタデータは、モニタデータメモリ全体の構成に関する情報を格納する先頭アドレス情報ヘッダ５０、表示デバイス９にどのような図形を表示するかを格納するキャンバス図形情報５１、プログラマブルコントローラ２０のどのデバイスをモニタするかのモニタ条件設定情報５２、各画面に表示する文字の情報であるテキストキャンバス設定情報５３、その他の補助機能情報５４に分けられる。
【００２８】
ここで、先頭アドレス情報ヘッダ５０は、格納されているモニタデータメモリ５のトータルサイズ、及びキャンバス画面データ情報ヘッダ５１、モニタ条件設定情報５２、テキストキャンバス設定情報５３、補助機能情報５４等の各画面データの格納される位置をそれぞれ指し示すアドレス等から構成される。
【００２９】
キャンバス図形情報５１には、トータルの画面数、及び、各画面ごとのキャンバス図形の先頭アドレスが格納されるキャンバス図形情報ヘッダ５１ａ、及びその後に各画面毎の、主に直線、丸、四角形などの図形の種類を示す部分と、細線、太線、破線などの線の種類を示す部分と、色を示す部分と、その図形を画面上のどこに配置するかの座標を示し、これらが複数集まることにより表示させる１画面分のキャンパス図形を構成するキャンバス図形データ５１ｂが格納されている。なお、キャンバス図形情報５１は、図形の種類、線の種類、色、座標が複数集まることにより１画面分のデータが構成される。
【００３０】
モニタ条件設定情報５２には、モニタ条件を設定している画面数、及び、各画面ごとのモニタ条件設定情報５２ｂが格納されている先頭アドレス格納５２ａ、及びその後に各画面毎に数値表示、文字列表示、部品表示などのモニタの種類を示す部分と、表示の位置と、プログラマコントローラのデバイスを参照するタイミングを示すモニタタイミング部とから構成される各画面に対応するモニタ条件設定情報５２ｂが格納されている。なお、モニタ条件設定情報５２ｂは、モニタの種類、表示位置、モニタタイミングが複数集まることにより１画面分のデータが構成される。
【００３１】
テキストキャンバス設定情報５３は、テキストキャンバスの設定されている画面数、及び、各画面ごとのテキストキャンバスデータ５３ｂの先頭アドレスが格納されるテキストキャンバス設定情報ヘッダ５３ａ、及びその後にテキストの文字数、表示位置、文字列コードから構成されるテキストキャンバスデータ５３ｂが格納されている。なお、キャンバステキストデータ５３ｂは、テキストの文字数、表示位置、文字列コードが複数集まることにより１画面分のデータが構成される。
【００３２】
補助機能情報５４は、設定されているそれぞれの補助機能先頭アドレスが格納されている補助機能情報ヘッダ５４ａ、その後にそれぞれの補助機能を動作させるための条件であるレポートデータ５４ｂ、アナウンスデータ５４ｃ、音声データ５４ｄが格納されている。
【００３３】
図５に示されるモニタデータは、通常、パソコン３０等でモニタデータ作成用のＳ／Ｗパッケージ３１を動作させて作成する。このとき設定するデータは表示デバイス９に表示する基本的な図形の部分と、その中に表示させたい文字、あるいは、プログラマブルコントローラに接続しプログラマブルコントローラ内部のデバイスをモニタリングする場合は、どのデバイスの情報を表示するか、あるいは、キー入力に対してどのデバイスの内容を変更するか等を設定する。
【００３４】
以上のように作成されたデータを、従来例で示した動作と同様に図８に示すようにパソコン３０等からＲＳ２３２Ｃ等のシリアルＩ／ＦでＲＯＭライタ３２へ転送し、その後、ＲＯＭライタ３２によりモニタデータメモリ５へデータを書き込み、或いは、フラッシュＲＯＭいて構成されたモニタデータメモリ５への通信に基づく書き込みを行う。
通常、モニタデータメモリ５は、ＲＯＭ等のメモリが使用され、モニタデータメモリ５へデータを書き込むことによりＲＯＭの中にモニタデータが格納される。そのＲＯＭをモニタ装置に実装することによりユーザが作成した画面の上でプログラマブルコントローラのデバイスをモニタ、あるいはキー入力を可能にする。
【００３５】
図６は、音声バッファメモリに格納されるデータの構成を示す図である。
図に示されるように、音声出力が１ｃｈ出力の場合は、音声データは、連続したアドレス順に順次配置されているが、音声出力が２ｃｈ出力の場合は、１ｃｈ、２ｃｈの音声データがｃｈ１のデータ、ｃｈ２のデータという順番で交互に連続したアドレスに配置されている。
【００３６】
図７は、表音文字列を示す図である。
【００３７】
次に図を用いて、オペレーションターミナル１の動作について説明する。
なお、モニタ装置１が、プログラマブルコントローラ２０に接続され、プログラマブルコントローラ２０のモニタを行う場合について説明する。
【００３８】
モニタ装置１において、ＣＰＵ２は予めＲＯＭ３の中に格納されたマイクロプログラムに従って演算及び表示処理等を実行する。
表示処理時、ＣＰＵ２は、モニタデータメモリ５に格納されたモニタデータを逐次読み出し、このモニタデータを基にモニタすべきデータを収集すべく、通信Ｉ／Ｆ１２を介してプログラマブルコントローラ２０と通信を行い、モニタデータ中のモニタ条件設定情報５２に基づき、プログラマブルコントローラ２０内の演算結果が格納されているデバイスの内容等をプログラマブルコントローラ２０から読みだし、そのデバイスの内容をワークＲＡＭ４に格納する。
その後、ＣＰＵ２は、モニタデータ中に格納されているキャンバス図形情報５１、テキストキャンバス設定情報５３に基づき、１画面分の固定表示部分を求め、ワークＲＡＭ４から読み出した可変表示部分であるデバイスの内容とを合成し、ＶＲＡＭ６に書き込む。
そして、表示コントローラ７は、ＣＰＵ２がＶＲＡＭ６上に書いたデータを読み込み、表示Ｉ／Ｆ８に出力する。
表示Ｉ／Ｆ８は、表示デバイス９の特性にあった出力に信号を変換し、表示デバイス９に出力する。例えばＬＣＤの場合は、電圧及び、電流を使用するＬＣＤに見合ったレベルに変換し、ＣＲＴのようにＲＧＢ入力を持つ表示デバイス９に対しては、ＲＧＢ信号に変換して出力することにより、所定のモニタ結果を表示デバイス９に表示する。
【００３９】
また、キーボード１１からのキー入力により、キー入力Ｉ／Ｆ１０を介してＣＰＵ２に対し、割り込みを発生した場合は、モニタデータで指定されるデバイス番号に基づいてプログラマブルコントローラ２０の内部デバイス情報を変更する。
【００４０】
一方、ＣＰＵ２は音声発声の条件が整ったことにより、モニタデータメモリ５に予め格納されている音声データを音声用バッファメモリ１３に書き込みを行い、発音開始信号を音声制御回路１４に出力する。
音声制御回路１４では、音声用クロック信号をカウントし、タイミングに合わせて逐次音声用バッファメモリ１３から読みだし、シリアルデータに変換してＤ／Ａ変換回路１５に出力する。
そして、Ｄ／Ａ変換回路１５は、入力されたデジタル値を逐次アナログデータに変換し、フィルタ回路１６に出力する。
フィルタ回路１６では、所定のサンプリング周波数以上の周波数成分をカットし、スピーカなどの出力機器に出力する。
【００４１】
なお、音声用バッファメモリ１３に予め格納されている音声データは、ＣＰＵアドレスバス、ＣＰＵライト信号により、音声用バッファメモリ１３に格納すべきアドレスを指定され、ＣＰＵデータバスを介して（ゲート回路１４５でバス接続が切り換えられ）音声用バッファメモリ１３に所定のタイミングで書込まれている。
【００４２】
次に、音声制御回路において、音声バッファメモリ１３からデジタル化された音声データを読みだし、音声に変換するまでの動作について説明する。
一般に音声などのアナログデータは、再生するデータ周波数の２倍以上のサンプリング周波数によりサンプリングされた瞬時値をデジタル値として保有し、このデジタル値を計算機上のデータとして扱う場合が多い。このとき、何ビットのデジタル値に変換するかでデータの分解能が決定される。そして、このデジタル値を再度、アナログデータに変換してもとのアナログデータを再生することにより音声が得られる。
【００４３】
図２において、音声制御回路１４の基準クロックとして音声用クロック信号ＯＳＣＬＫがカウンタ回路１４２に常に入力されている。この基準クロックは、サンプリング周波数の周期内に、デジタル値の分解能（デジタル値のビット数）をシリアルデータとして送出できればよいため、１６回以上変化すればよい。
本実施の形態では、例えば、サンプリング周波数１１ｋＨｚ、基準クロック（ＯＳＣＬＫ）５００ｋＨｚ、デジタル値の分解能１６ｂｉｔとして説明する。
【００４４】
ＣＰＵ２からの発音開始信号ＯＳＴＡＲＴが“Ｈ”でイネーブルになったことにより、カウンタ回路１４２は初期値である“２２”をＣＯＵＮＴＲＥＧにロードする。それと同時にシフトレジスタイネーブル信号（ＯＤＥＮＡＢ）＝“Ｈ”つまり、ディスエブルの状態とし、音声用バッファメモリ１３のアドレス０番地より音声データを読みだす。
ここで、シフトレジスタイネーブル信号（ＯＤＥＮＡＢ）は、“Ｌ”の期間シリアルデータを出力可能とするための信号である。
なお、音声用バッファメモリ１３には、発音の条件が整った事により、モニタデータメモリ５内部の音声データ５４ｄがモニタデータとして転送され、所定のアドレスにあらかじめ格納されている。
【００４５】
その後、音声用クロック信号ＯＳＣＬＫの立ち下がりに同期して、カウンタ値（ＣＯＵＮＴＲＥＧ）をデクリメントする。
カウンタ値（ＣＯＵＮＴＲＥＧ）の値が“１６”になると、シフトレジスタイネーブル信号（ＯＤＥＮＡＢ）＝“Ｌ”つまり、シフトレジスタイネーブルとなる。
さらに、カウンタがデクリメントされ、カウンタ値（ＣＯＵＮＴＲＥＧ）の値が“１５”になると、音声用バッファメモリ１３より読み出した音声データを、音声用クロック信号ＯＳＣＬＫの立ち下がりに同期してシフトレジスタ１４６にてシリアルデータに変換して出力する。
【００４６】
そして、カウンタ回路１４２は、そのカウント値（ＣＯＵＮＴＲＥＧ）が“０”になると、分周回路１４１により分周されたＬＲＣＬＫ信号を反転させてＤ／Ａ変換回路１５に出力すると同時にシフトレジスタイネーブル信号（ＯＤＥＮＡＢ）＝“Ｈ”とする。
Ｄ／Ａ変換回路１５は、分解能１６ｂｉｔであるため、ＬＲＣＬＫ信号が反転すると、シリアルデータ１６ｂｉｔ長のみをデジタル入力と判断しアナログデータに変換する。
通常このＬＲＣＬＫ信号１周期が音声出力のサンプリング周期（本実施の形態の場合１１ｋＨｚ）と一致する。
【００４７】
また、カウント値（ＣＯＵＮＴＲＥＧ）の値が“０”となると、ＬＲＣＬＫ信号が反転のタイミングと同時に、音声用バッファメモリ１３から音声データを読み出すためのアドレス（ＯＡＤＲ）をインクリメントし、次のアドレスの音声データを読みだし、シフトレジスタ１４６へ転送する。と共に、カウント値（ＣＯＵＮＴＲＥＧ）の値は、初期値である“２２”となる。
【００４８】
ここで、アドレス（ＯＡＤＲ）について、説明すると、ＬＲＣＬＫ信号が反転し再度反転するサイクルを１サイクルとし、アドレス生成回路１４３では半サイクル毎にアドレス（ＯＡＤＲ）をインクリメントする。
【００４９】
ＬＲＣＬＫ信号の半周期毎のアドレス（ＯＡＤＲ）の生成について、図３を用いて説明すると、アドレス生成回路１４３において、音声用バッファメモリ１３のアドレスバスへは、Ａ１ビットより接続している。
つまり、音声用バッファメモリ１３に接続されるアドレスの値は、カウンタが０，１，２，３，４，５，６，・・とカウントされる度にＡ１ビット以降の出力（ＯＡＤＲ）は、０，０，１，１，２，２，・・と変化していく。
ここで、音声出力が１ｃｈであれば、カウンタのアドレスを“１”づつインクリメントし、２ｃｈであれば、カウンタのアドレスを“２”づつインクリメントするよう予め設定されているので、音声出力が１ｃｈであれば、カウンタを１づつインクリメントし、Ａ１ビット以降の出力（ＯＡＤＲ）は、０（カウンタ０対応），０（カウンタ１対応），１（カウンタ２対応），１（カウンタ３対応），２（カウンタ４対応），・・と変化していく。
一方、音声出力が２ｃｈであれば、カウンタを２づつインクリメントしていくので、Ａ１ビット以降の出力（ＯＡＤＲ）は、０（カウンタ０対応），１（カウンタ２対応），２（カウンタ４対応），３（カウンタ６対応），・・と変化していく。
従って、音声用バッファメモリ１２に入力されるアドレスは１ｃｈ出力時はＬＲＣＬＫ信号半周期毎に０，０，１，１，２，２，・・となり、同じアドレスを２回アクセスすることになる。また２ｃｈ出力時は、０，１，２，３，・・となりＬＲＣＬＫ信号半周期毎に連続したアドレスへ１回づつアクセスする。
【００５０】
その後同様にカウンタ値（ＣＯＵＮＴＲＥＧ）をデクリメントし、カウンタ値が“１６”になると、シフトレジスタイネーブル信号（ＯＤＥＮＡＢ）＝“Ｌ”とし、シフトレジスタ１４６は、カウンタ回路１４２より出力されるシフトレジスタイネーブル信号（ＯＤＥＮＡＢ）＝“Ｌ”を受け取ると、音声用クロック信号ＯＳＣＬＫに同期して音声データをシリアルデータに変換して出力する。
このような動作を繰り返し、逐次、音声用バッファメモリ１３より音声データを読みだし、Ｄ／Ａ変換回路１５よりアナログデータを出力する。
なお、Ｄ／Ａ変換回路１５は、音声制御回１４から送られてくるＬＲＣＬＫ信号に基づき、ｃｈ１、ｃｈ２の何れかから出力する音声データかを判断し、送信されたシリアルデータを所定のフィルタ回路１６に送信することにより音声出力を行わせる。
この判断は、例えば、ＬＲＣＬＫの立ち上がり、立ち下がりで判別できる。
【００５１】
次に、図５におけるモニタデータ中の音声データ５４ｄを、表音文字列に変換し格納する場合について説明する。
これは、Ｓ／Ｗパッケージ３１にて予め作成し、モニタデータのダウンロード時に本体モニタデータメモリ５に格納される。
具体的には、図６に示されるように、例えば、“今日は晴天です”というメッセージ４０は、波形データ４１で示す波形となる。この波形データ４１をデジタル値として扱うため、決められた時間でサンプリングし、その時間毎の電圧値を分解能に応じたデジタル値として記憶する。
この場合、仮に前述のメッセージが１秒間のメッセージとすると、１１ｋＨｚ、１６ｂｉｔの分解能でサンプリングした場合に必要なメモリサイズは１１０００×１６ｂｉｔとなってしまう。そこで、前述の“今日は晴天です”というメッセージ４０を、一度表音文字列４２に変換する。
この表音文字列に変換した場合、実際に発音する音は通常の文字列１バイト、発音に伴うアクセント／イントネーション１バイトの合計２バイトで構成される。従って、前述のメッセージを表音文字列に変換した場合、“文字数×２”バイトのデータ長となる。
この表音文字列をモニタデータメモリ５に格納しておき、必要に応じてその表音文字列をＳ／Ｗにより音声データに変換し音声バッファメモリに書き込むことにより、音声データのデータ量を削減できる。
【００５２】
本実施の形態によれば、音声データの格納をアドレス順に応じてｃｈ１、ｃｈ２と交互に格納した音声用バッファメモリに対して、音声制御回路がアクセスするアドレスを制御し、Ｄ／Ａ変改回路に対して、シリアルデータと、ＬＲＣＬＫ信号を出力することにより、Ｄ／Ａ変換回路において、ｃｈ１、ｃｈ２に応じた音声出力をすることができ、音声制御回路、Ｄ／Ａ変換回路、音声用バッファメモリをそれぞれ１つの構成で行うことができるので、回路構成が大幅に簡略化でき、実装面積の削減、部品点数、コストの削減を図ることができる。
なお、本実施の形態において、音声用バッファメモリを１つの構成として説明したが、音声制御回路においてｃｈに応じてアクセルするアドレスを変更することができることから、複数設けてもよい。
【００５３】
【発明の効果】
この発明は、以上に説明したように構成されているので、以下に記載されるような効果を奏する。
【００５４】
この発明にかかるオペレーションターミナルは、格納された表示情報に基づき表示デバイスを介して所定のモニタ表示を行うと共に、格納された音声データに基づき音声出力を行うオペレーションターミナルにおいて、出力するチャンネル数に応じて、上記音声データをそれぞれ交互に格納する音声用バッファメモリと、この音声用バッファメモリに格納されたチャンネル毎の音声データを読み出し、出力する音声制御手段と、この音声制御手段から受けた音声データを、出力するチャンネルに分配し音声出力を行う変換回路と、を備え、音声制御手段が、音声用バッファメモリへアクセスするためのアドレスを生成する際に、カウンタにおける出力ビットの出力範囲を変更しアドレスとして出力すると共に、出力するチャンネル数に応じて、カウンタのインクリメント数を変更するので、アクセスするためのアドレスを容易に作成することができ、音声出力するための回路構成を簡略化することができる。
【図面の簡単な説明】
【図１】 本発明におけるオペレーションターミナルの構成を示すブロック図である。
【図２】 音声制御回路の詳細を示すブロック図である。
【図３】 アドレス生成回路内部で作成されるアドレスを作成する際の概念を示した図である。
【図４】 音声制御回路のタイミングを示すタイミングチャートである。
【図５】 モニタデータメモリの内容を示す図である。
【図６】 音声用バッファメモリの内容を示す図である。
【図７】 表音文字列を示す図である。
【図８】 従来におけるオペレーションターミナルの構成を示すブロック図である。
【図９】 モニタデータメモリに表示内容を記憶させるための構成図である。
【図１０】 モニタデータメモリの内容を示す図である。
【図１１】 音声出力機能を備えたオペレーションターミナルの構成を示すブロック図である。
【符号の説明】
１ モニタ装置、２ ＣＰＵ、３ ＲＯＭ、４ ＲＡＭ、５ モニタデータメモリ、６ ＶＲＡＭ、７ 表示コントローラ、８ 表示Ｉ／Ｆ、９ 表示デバイス、１０ キー入力Ｉ／Ｆ、１１ キーボード、１２ 通信Ｉ／Ｆ、１３ 音声用バッファメモリ、１４ 音声制御回路、１５ Ｄ／Ａ変換回路、１６ フィルタ回路、２０ プログラマブルコントローラ、１４１ 分周回路、１４２ カウンタ回路、１４３ アドレス生成回路、１４４ 調停回路、１４５ ゲート回路、１４６ シフトレジスタ。
【発明の属する技術分野】
この発明は、音声データを用いて音声ガイドするオペレーションターミナルに関するものである。
【０００２】
【従来の技術】
図８は、従来のモニタ装置の内部構成を示すブロック図である。
図において、１０１はオペレーションターミナルとしてのモニタ装置、１０２はモニタ装置１０１の全体を制御するＣＰＵ、１０３はＣＰＵ１０２のバスに接続されプログラムを格納するＲＯＭ、１０４はプログラム途中の演算結果等を一時的に格納するＲＡＭ、１０５は通常ＲＯＭあるいはフラッシュＲＯＭで構成され、表示器に表示する内容を予め記憶しておくモニタデータメモリ、１０６はＣＰＵ１０２および表示コントローラ１０７の両方からアドレスバス、データバスを介してアクセスできるＶＲＡＭであり、アドレスバス、データバス、リードイネーブル、ライトイネーブル信号等のコントロール信号をそれぞれ２系統持っている。１０７は表示デバイス１０９用の信号を作り出す表示コントローラであり、使用する表示デバイス１０９の種類にマッチした特性を持ち、表示デバイス１０９の表示タイミング、或は、バス構成によりその特性が決定される。１０８は実際に表示デバイス１０９に必要な信号、例えば赤、緑、青のそれぞれの色の構成を表すＲＧＢ信号等を作り出す表示デバイスインタフェース回路（以下、表示Ｉ／Ｆと称す）、１０９は表示Ｉ／Ｆ１０８から出力された信号に基づき画像を表示する表示デバイス、１１０はキーボード１１１からキー入力が発生した場合、モニタ装置１０１のＣＰＵ１０２に事象を知らせるキー入力Ｉ／Ｆ、１１２はモニタ装置１０１のモニタ対象となるプログラマブルコントローラ２０との通信を行う通信Ｉ／Ｆ、２０はモニタ装置１０１と接続されたプログラマブルコントローラである。
【０００３】
図９は、モニタデータメモリ１０５に表示させるべき内容（表示画面、モニタ条件等）であるモニタデータを記憶させるときの構成を示した該略図である。
図において、３０はモニタデータを作成するためのツールで、通常パソコンなどが用いられる。３１はパソコン３０上でモニタ装置１０１に表示したい画面の固定部分の作画、及び可変部分である表示部のモニタ条件、モニタしたい演算結果が格納されているシーケンサのデバイス番号等の設定を行うためのＳ／Ｗパッケージ、３２はパソコン３０及びＳ／Ｗパッケージ３１で作成したモニタデータをモニタデータメモリ１０５にコピーするための例えばＲＯＭライタである。
ここで、作成したモニタデータをＲＯＭライタ３２を使いコピーしたモニタデータメモリ１０５を、モニタ装置１０１に装着することにより、或いは、モニタデータメモリ１０５をフラッシュＲＯＭで構成した場合は、通信を用いてモニタデータを転送することにより、モニタ装置１０１はモニタデータメモリ１０５の内容に基づき表示器にモニタ画像を表示する。
【０００４】
図１０は、モニタデータメモリ１０５内部に格納されるモニタデータの内容を示した図である。
図に示されるように、モニタデータは、モニタデータメモリ全体の構成に関する情報を格納する先頭アドレス情報ヘッダ５０、表示デバイス１０９にどのような図形を表示するかを格納するキャンバス図形情報５１、プログラマブルコントローラ２０のどのデバイスをモニタするかのモニタ条件設定情報５２、各画面に表示する文字の情報であるテキストキャンバス設定情報５３、その他の補助機能情報５４に分けられる。
【０００５】
ここで、先頭アドレス情報ヘッダ５０は、格納されているモニタデータメモリ１０５のトータルサイズ、及びキャンバス画面データ情報ヘッダ５１、モニタ条件設定情報５２、テキストキャンバス設定情報５３、補助機能情報５４等の各画面データの格納される位置をそれぞれ指し示すアドレス等から構成される。
【０００６】
キャンバス図形情報５１には、トータルの画面数、及び、各画面ごとのキャンバス図形の先頭アドレスが格納されるキャンバス図形情報ヘッダ５１ａ、及びその後に各画面毎の、主に直線、丸、四角形などの図形の種類を示す部分と、細線、太線、破線などの線の種類を示す部分と、色を示す部分と、その図形を画面上のどこに配置するかの座標を示し、これらが複数集まることにより表示させる１画面分のキャンパス図形を構成するキャンバス図形データ５１ｂが格納されている。なお、キャンバス図形情報５１は、図形の種類、線の種類、色、座標が複数集まることにより１画面分のデータが構成される。
【０００７】
モニタ条件設定情報５２には、モニタ条件を設定している画面数、及び、各画面ごとのモニタ条件設定情報５２ｂが格納されている先頭アドレス格納５２ａ、及びその後に各画面毎に数値表示、文字列表示、部品表示などのモニタの種類を示す部分と、表示の位置と、プログラマコントローラのデバイスを参照するタイミングを示すモニタタイミング部とから構成される各画面に対応するモニタ条件設定情報５２ｂが格納されている。なお、モニタ条件設定情報５２ｂは、モニタの種類、表示位置、モニタタイミングが複数集まることにより１画面分のデータが構成される。
【０００８】
テキストキャンバス設定情報５３は、テキストキャンバスの設定されている画面数、及び、各画面ごとのテキストキャンバスデータ５３ｂの先頭アドレスが格納されるテキストキャンバス設定情報ヘッダ５３ａ、及びその後にテキストの文字数、表示位置、文字列コードから構成されるテキストキャンバスデータ５３ｂが格納されている。なお、キャンバステキストデータ５３ｂは、テキストの文字数、表示位置、文字列コードが複数集まることにより１画面分のデータが構成される。
【０００９】
補助機能情報５４は、設定されているそれぞれの補助機能先頭アドレスが格納されている補助機能情報ヘッダ５４ａ、その後にそれぞれの補助機能を動作させるための条件であるレポートデータ５４ｂ、アナウンスデータ５４ｃが格納されている。
【００１０】
図１０に示されるモニタデータは、通常、パソコン３０等でモニタデータ作成用のＳ／Ｗパッケージ３１を動作させて作成する。このとき設定するデータは表示デバイス１０９に表示する基本的な図形の部分と、その中に表示させたい文字、あるいは、プログラマブルコントローラに接続しプログラマブルコントローラ内部のデバイスをモニタリングする場合は、どのデバイスの情報を表示するか、あるいは、キー入力に対してどのデバイスの内容を変更するか等を設定する。
【００１１】
以上のように作成されたデータを、図９に示すようにパソコン３０等からＲＳ２３２Ｃ等のシリアルＩ／ＦでＲＯＭライタ３２へ転送し、その後、ＲＯＭライタ３２によりモニタデータメモリ１０５へデータを書き込む。
通常、モニタデータメモリ１０５は、ＲＯＭ等のメモリが使用され、モニタデータメモリ１０５へデータを書き込むことによりＲＯＭの中にモニタデータが格納される。そのＲＯＭをモニタ装置に実装することによりユーザが作成した画面の上でプログラマブルコントローラのデバイスをモニタ、あるいはキー入力を可能にする。
【００１２】
次に図８を用いて従来のオペレーションターミナルの動作について説明する。なお、モニタ装置１０１が、プログラマブルコントローラ２０に接続され、プログラマブルコントローラ２０のモニタを行う場合について説明する。
モニタ装置１０１において、ＣＰＵ１０２は予めＲＯＭ１０３の中に格納されたマイクロプログラムに従って演算及び表示処理等を実行する。
表示処理時、ＣＰＵ１０２は、モニタデータメモリ５に格納されたモニタデータを逐次読み出し、このモニタデータを基にモニタすべきデータを収集すべく、通信Ｉ／Ｆ１１２を介してプログラマブルコントローラ２０と通信を行い、モニタデータ中のモニタ条件設定情報５２に基づき、プログラマブルコントローラ２０内の演算結果が格納されているデバイスの内容等をプログラマブルコントローラ２０から読みだし、そのデバイスの内容をワークＲＡＭ４に格納する。
【００１３】
その後、ＣＰＵ１０２は、モニタデータ中に格納されているキャンバス図形情報５１、テキストキャンバス設定情報５３に基づき、１画面分の固定表示部分を求め、ワークＲＡＭ１０４から読み出した可変表示部分であるデバイスの内容とを合成し、ＶＲＡＭ１０６に書き込む。
そして、表示コントローラ１０７は、ＣＰＵ１０２がＶＲＡＭ１０６上に書いたデータを読み込み、表示Ｉ／Ｆ１０８に出力する。
表示Ｉ／Ｆ１０８は、表示デバイス１０９の特性にあった出力に信号を変換し、表示デバイス１０９に出力する。例えばＬＣＤの場合は、電圧及び、電流を使用するＬＣＤに見合ったレベルに変換し、ＣＲＴのようにＲＧＢ入力を持つ表示デバイス１０９に対しては、ＲＧＢ信号に変換して出力することにより、所定のモニタ結果を表示デバイス１０９に表示する。
【００１４】
また、キーボード１１１からのキー入力により、キー入力Ｉ／Ｆ１１０を介してＣＰＵ１０２に対し、割り込みを発生した場合は、モニタデータで指定されるデバイス番号に基づいてプログラマブルコントローラ２０の内部デバイス情報を変更する。
【００１５】
次に、音声出力を可能としたモニタ装置について説明する。
図１１は、従来の２チャンネルの音声出力を可能とするための表示器ブロック図である。
図において、図８と同一符号は、同一または相当する構成を示している。
１１３は一時的に音声データを蓄えておく音声用バッファメモリ、１１４は音声用バッファメモリ１１３のメモリのアドレスを生成し音声用バッファメモリ１１４からの音声データを取り出すと共に、メモリより読み出したデータを所定のクロックに同期しシリアルデータに変換し出力する音声制御回路、１１５は音声制御回路１１４より出力されるシリアルデータを逐次アナログデータに変換するＤ／Ａ変換回路、１１６はアナログデータに含まれるサンプリング周波数以上の周波数成分をカットオフするフィルタ回路である。
なお、図１１において、音声用バッファメモリ１１３ａ、１１３ｂ、音声制御回路１１４ａ、１１４ｂ、Ｄ／Ａ変換回路１１５ａ、１１５ｂ、フィルタ回路１１６ａ、１１６ｂは、２ｃｈの音声出力の関係上、それぞれ２個づつ設けられている。
【００１６】
次に、従来の２チャンネル音声出力を有する場合の動作について説明する。
ＣＰＵ２は音声発声の条件が整ったことにより、モニタデータメモリ１０５に予め格納されている音声データを、音声用バッファメモリ１１３に書き込みを行い、発音開始信号を音声制御回路１１４に出力する。
音声制御回路１１４では、音声用クロック信号をカウントし、タイミングに合わせて逐次音声用バッファメモリ１１３から読みだし、シリアルデータに変換してＤ／Ａ変換回路１１５に出力する。
【００１７】
そして、Ｄ／Ａ変換回路１１５は、入力されたデジタル値を逐次アナログデータに変換し、フィルタ回路１１６に出力する。
フィルタ回路１１６では、所定のサンプリング周波数以上の周波数成分をカットし、スピーカなどの出力機器に出力する。
２ｃｈの音声出力を実現するには、音声制御回路１１３ａおよび、音声用バッファメモリ１１２を２回路用意し、それぞれの回路にて同じ処理を行っていた。
【００１８】
【発明が解決しようとする課題】
従来のオペレーションターミナルは以上のように構成されており、出力するチャンネルに応じた音声用バッファメモリ、音声制御回路、Ｄ／Ａ変換回路が必要となっており、回路構成が複雑となってしまうと共に、個々の回路のための製造コストが多くかかってしまうといった問題点があった。また、回路構成の複雑化に伴い、回路実装面積の増大してしまうといった問題点もあった。
【００１９】
本発明は、かかる問題点を解決するためになされたもので、音声出力するための回路構成を簡略化するオペレーションターミナルを得ることを目的とする。
【００２０】
【課題を解決するための手段】
この発明にかかるオペレーションターミナルは、格納された表示情報に基づき表示デバイスを介して所定のモニタ表示を行うと共に、格納された音声データに基づき音声出力を行うオペレーションターミナルにおいて、出力するチャンネル数に応じて、上記音声データをそれぞれ交互に格納する音声用バッファメモリと、この音声用バッファメモリに格納されたチャンネル毎の音声データを読み出し、出力する音声制御手段と、この音声制御手段から受けた音声データを、出力するチャンネルに分配し音声出力を行う変換回路と、を備え、音声制御手段が、音声用バッファメモリへアクセスするためのアドレスを生成する際に、カウンタにおける出力ビットの出力範囲を変更しアドレスとして出力すると共に、出力するチャンネル数に応じて、カウンタのインクリメント数を変更するものである。
【００２４】
【発明の実施の形態】
実施の形態１．
図１は、本発明におけるオペレーションターミナルのブロック図である。
図において、１はモニタ装置、２はモニタ装置１の全体を制御するＣＰＵ、３はＣＰＵ２のバスに接続されプログラムを格納するＲＯＭ、４はプログラム途中の演算結果等を一時的に格納するＲＡＭ、５は通常ＲＯＭあるいはフラッシュＲＯＭで構成され、表示器に表示する内容を予め記憶しておくモニタデータメモリ、６はＣＰＵ２および表示コントローラ７の両方からアドレスバス、データバスを介してアクセスできるＶＲＡＭであり、アドレスバス、データバス、リードイネーブル、ライトイネーブル信号等のコントロール信号をそれぞれ２系統持っている。７は表示デバイス９用の信号を作り出す表示コントローラであり、使用する表示デバイス９の種類にマッチした特性を持ち、表示デバイス９の表示タイミング、或は、バス構成によりその特性が決定される。８は実際に表示デバイス９に必要な信号、例えば赤、緑、青のそれぞれの色の構成を表すＲＧＢ信号等を作り出す表示デバイスインタフェース回路（以下、表示Ｉ／Ｆと称す）、９は表示Ｉ／Ｆ８から出力された信号に基づき画像を表示する表示デバイス、１０はキーボード１１からキー入力が発生した場合、モニタ装置１のＣＰＵ２に事象を知らせるキー入力Ｉ／Ｆ、１２はモニタ装置１のモニタ対象となるプログラマブルコントローラ２０との通信を行う通信Ｉ／Ｆ、１３は一時的に音声データを蓄えておく音声用バッファメモリ、１４は音声用バッファメモリ１３のアクセス権の調停や、メモリのアドレスを生成し音声用バッファメモリ１１４からの音声データを取り出すと共に、、メモリより読み出したデータをクロックに同期しシリアルデータに変換し出力する音声制御回路、１５は音声制御回路１４より出力されるシリアルデータを逐次アナログデータに変換するＤ／Ａ変換回路、１６はアナログデータに含まれるサンプリング周波数以上の周波数成分をカットオフするフィルタ回路、２０はモニタ装置１と接続され、モニタ対象となるプログラマブルコントローラである。
【００２５】
図２は、音声制御回路の詳細構成を示すブロック図である。
図において、１４１は音声用クロック信号ＯＳＣＬＫを分周し、１ｃｈ、２ｃｈを示すクロック信号（ＬＲＣＬＫ）を生成する分周回路、１４２は音声用クロック信号ＯＳＣＬＫを所定のサンプリング周波数に応じてカウントするカウンタ回路、１４３は、カウンタ回路のカウント値に応じて、音声用バッファメモリ１３のアドレスを生成するアドレス生成回路、１４４はＣＰＵ側のアドレスとアドレス生成回路により生成された音声側のアドレス、および、リードライト信号をタイミングに応じて音声用バッファメモリに出力する調停回路、１４５は音声用バッファメモリ１３のデータバスの方向をコントロールするゲート回路、１４６は音声用バッファメモリ１３より読み出されたデータを音声用クロック信号ＯＳＣＬＫに同期して、１ビットづつシリアルデータとして送出するシフトレジスタ回路である。
【００２６】
図３は、アドレス生成回路１４３内部で作成されるアドレス（ＯＡＤＲ）を作成する際の概念を示した図である。
図４は、音声制御回路のタイミングを示す、タイミングチャートである。
【００２７】
図５は、モニタデータメモリ内部に格納されるモニタデータの内容を示した図である。
図に示されるように、モニタデータは、モニタデータメモリ全体の構成に関する情報を格納する先頭アドレス情報ヘッダ５０、表示デバイス９にどのような図形を表示するかを格納するキャンバス図形情報５１、プログラマブルコントローラ２０のどのデバイスをモニタするかのモニタ条件設定情報５２、各画面に表示する文字の情報であるテキストキャンバス設定情報５３、その他の補助機能情報５４に分けられる。
【００２８】
ここで、先頭アドレス情報ヘッダ５０は、格納されているモニタデータメモリ５のトータルサイズ、及びキャンバス画面データ情報ヘッダ５１、モニタ条件設定情報５２、テキストキャンバス設定情報５３、補助機能情報５４等の各画面データの格納される位置をそれぞれ指し示すアドレス等から構成される。
【００２９】
キャンバス図形情報５１には、トータルの画面数、及び、各画面ごとのキャンバス図形の先頭アドレスが格納されるキャンバス図形情報ヘッダ５１ａ、及びその後に各画面毎の、主に直線、丸、四角形などの図形の種類を示す部分と、細線、太線、破線などの線の種類を示す部分と、色を示す部分と、その図形を画面上のどこに配置するかの座標を示し、これらが複数集まることにより表示させる１画面分のキャンパス図形を構成するキャンバス図形データ５１ｂが格納されている。なお、キャンバス図形情報５１は、図形の種類、線の種類、色、座標が複数集まることにより１画面分のデータが構成される。
【００３０】
モニタ条件設定情報５２には、モニタ条件を設定している画面数、及び、各画面ごとのモニタ条件設定情報５２ｂが格納されている先頭アドレス格納５２ａ、及びその後に各画面毎に数値表示、文字列表示、部品表示などのモニタの種類を示す部分と、表示の位置と、プログラマコントローラのデバイスを参照するタイミングを示すモニタタイミング部とから構成される各画面に対応するモニタ条件設定情報５２ｂが格納されている。なお、モニタ条件設定情報５２ｂは、モニタの種類、表示位置、モニタタイミングが複数集まることにより１画面分のデータが構成される。
【００３１】
テキストキャンバス設定情報５３は、テキストキャンバスの設定されている画面数、及び、各画面ごとのテキストキャンバスデータ５３ｂの先頭アドレスが格納されるテキストキャンバス設定情報ヘッダ５３ａ、及びその後にテキストの文字数、表示位置、文字列コードから構成されるテキストキャンバスデータ５３ｂが格納されている。なお、キャンバステキストデータ５３ｂは、テキストの文字数、表示位置、文字列コードが複数集まることにより１画面分のデータが構成される。
【００３２】
補助機能情報５４は、設定されているそれぞれの補助機能先頭アドレスが格納されている補助機能情報ヘッダ５４ａ、その後にそれぞれの補助機能を動作させるための条件であるレポートデータ５４ｂ、アナウンスデータ５４ｃ、音声データ５４ｄが格納されている。
【００３３】
図５に示されるモニタデータは、通常、パソコン３０等でモニタデータ作成用のＳ／Ｗパッケージ３１を動作させて作成する。このとき設定するデータは表示デバイス９に表示する基本的な図形の部分と、その中に表示させたい文字、あるいは、プログラマブルコントローラに接続しプログラマブルコントローラ内部のデバイスをモニタリングする場合は、どのデバイスの情報を表示するか、あるいは、キー入力に対してどのデバイスの内容を変更するか等を設定する。
【００３４】
以上のように作成されたデータを、従来例で示した動作と同様に図８に示すようにパソコン３０等からＲＳ２３２Ｃ等のシリアルＩ／ＦでＲＯＭライタ３２へ転送し、その後、ＲＯＭライタ３２によりモニタデータメモリ５へデータを書き込み、或いは、フラッシュＲＯＭいて構成されたモニタデータメモリ５への通信に基づく書き込みを行う。
通常、モニタデータメモリ５は、ＲＯＭ等のメモリが使用され、モニタデータメモリ５へデータを書き込むことによりＲＯＭの中にモニタデータが格納される。そのＲＯＭをモニタ装置に実装することによりユーザが作成した画面の上でプログラマブルコントローラのデバイスをモニタ、あるいはキー入力を可能にする。
【００３５】
図６は、音声バッファメモリに格納されるデータの構成を示す図である。
図に示されるように、音声出力が１ｃｈ出力の場合は、音声データは、連続したアドレス順に順次配置されているが、音声出力が２ｃｈ出力の場合は、１ｃｈ、２ｃｈの音声データがｃｈ１のデータ、ｃｈ２のデータという順番で交互に連続したアドレスに配置されている。
【００３６】
図７は、表音文字列を示す図である。
【００３７】
次に図を用いて、オペレーションターミナル１の動作について説明する。
なお、モニタ装置１が、プログラマブルコントローラ２０に接続され、プログラマブルコントローラ２０のモニタを行う場合について説明する。
【００３８】
モニタ装置１において、ＣＰＵ２は予めＲＯＭ３の中に格納されたマイクロプログラムに従って演算及び表示処理等を実行する。
表示処理時、ＣＰＵ２は、モニタデータメモリ５に格納されたモニタデータを逐次読み出し、このモニタデータを基にモニタすべきデータを収集すべく、通信Ｉ／Ｆ１２を介してプログラマブルコントローラ２０と通信を行い、モニタデータ中のモニタ条件設定情報５２に基づき、プログラマブルコントローラ２０内の演算結果が格納されているデバイスの内容等をプログラマブルコントローラ２０から読みだし、そのデバイスの内容をワークＲＡＭ４に格納する。
その後、ＣＰＵ２は、モニタデータ中に格納されているキャンバス図形情報５１、テキストキャンバス設定情報５３に基づき、１画面分の固定表示部分を求め、ワークＲＡＭ４から読み出した可変表示部分であるデバイスの内容とを合成し、ＶＲＡＭ６に書き込む。
そして、表示コントローラ７は、ＣＰＵ２がＶＲＡＭ６上に書いたデータを読み込み、表示Ｉ／Ｆ８に出力する。
表示Ｉ／Ｆ８は、表示デバイス９の特性にあった出力に信号を変換し、表示デバイス９に出力する。例えばＬＣＤの場合は、電圧及び、電流を使用するＬＣＤに見合ったレベルに変換し、ＣＲＴのようにＲＧＢ入力を持つ表示デバイス９に対しては、ＲＧＢ信号に変換して出力することにより、所定のモニタ結果を表示デバイス９に表示する。
【００３９】
また、キーボード１１からのキー入力により、キー入力Ｉ／Ｆ１０を介してＣＰＵ２に対し、割り込みを発生した場合は、モニタデータで指定されるデバイス番号に基づいてプログラマブルコントローラ２０の内部デバイス情報を変更する。
【００４０】
一方、ＣＰＵ２は音声発声の条件が整ったことにより、モニタデータメモリ５に予め格納されている音声データを音声用バッファメモリ１３に書き込みを行い、発音開始信号を音声制御回路１４に出力する。
音声制御回路１４では、音声用クロック信号をカウントし、タイミングに合わせて逐次音声用バッファメモリ１３から読みだし、シリアルデータに変換してＤ／Ａ変換回路１５に出力する。
そして、Ｄ／Ａ変換回路１５は、入力されたデジタル値を逐次アナログデータに変換し、フィルタ回路１６に出力する。
フィルタ回路１６では、所定のサンプリング周波数以上の周波数成分をカットし、スピーカなどの出力機器に出力する。
【００４１】
なお、音声用バッファメモリ１３に予め格納されている音声データは、ＣＰＵアドレスバス、ＣＰＵライト信号により、音声用バッファメモリ１３に格納すべきアドレスを指定され、ＣＰＵデータバスを介して（ゲート回路１４５でバス接続が切り換えられ）音声用バッファメモリ１３に所定のタイミングで書込まれている。
【００４２】
次に、音声制御回路において、音声バッファメモリ１３からデジタル化された音声データを読みだし、音声に変換するまでの動作について説明する。
一般に音声などのアナログデータは、再生するデータ周波数の２倍以上のサンプリング周波数によりサンプリングされた瞬時値をデジタル値として保有し、このデジタル値を計算機上のデータとして扱う場合が多い。このとき、何ビットのデジタル値に変換するかでデータの分解能が決定される。そして、このデジタル値を再度、アナログデータに変換してもとのアナログデータを再生することにより音声が得られる。
【００４３】
図２において、音声制御回路１４の基準クロックとして音声用クロック信号ＯＳＣＬＫがカウンタ回路１４２に常に入力されている。この基準クロックは、サンプリング周波数の周期内に、デジタル値の分解能（デジタル値のビット数）をシリアルデータとして送出できればよいため、１６回以上変化すればよい。
本実施の形態では、例えば、サンプリング周波数１１ｋＨｚ、基準クロック（ＯＳＣＬＫ）５００ｋＨｚ、デジタル値の分解能１６ｂｉｔとして説明する。
【００４４】
ＣＰＵ２からの発音開始信号ＯＳＴＡＲＴが“Ｈ”でイネーブルになったことにより、カウンタ回路１４２は初期値である“２２”をＣＯＵＮＴＲＥＧにロードする。それと同時にシフトレジスタイネーブル信号（ＯＤＥＮＡＢ）＝“Ｈ”つまり、ディスエブルの状態とし、音声用バッファメモリ１３のアドレス０番地より音声データを読みだす。
ここで、シフトレジスタイネーブル信号（ＯＤＥＮＡＢ）は、“Ｌ”の期間シリアルデータを出力可能とするための信号である。
なお、音声用バッファメモリ１３には、発音の条件が整った事により、モニタデータメモリ５内部の音声データ５４ｄがモニタデータとして転送され、所定のアドレスにあらかじめ格納されている。
【００４５】
その後、音声用クロック信号ＯＳＣＬＫの立ち下がりに同期して、カウンタ値（ＣＯＵＮＴＲＥＧ）をデクリメントする。
カウンタ値（ＣＯＵＮＴＲＥＧ）の値が“１６”になると、シフトレジスタイネーブル信号（ＯＤＥＮＡＢ）＝“Ｌ”つまり、シフトレジスタイネーブルとなる。
さらに、カウンタがデクリメントされ、カウンタ値（ＣＯＵＮＴＲＥＧ）の値が“１５”になると、音声用バッファメモリ１３より読み出した音声データを、音声用クロック信号ＯＳＣＬＫの立ち下がりに同期してシフトレジスタ１４６にてシリアルデータに変換して出力する。
【００４６】
そして、カウンタ回路１４２は、そのカウント値（ＣＯＵＮＴＲＥＧ）が“０”になると、分周回路１４１により分周されたＬＲＣＬＫ信号を反転させてＤ／Ａ変換回路１５に出力すると同時にシフトレジスタイネーブル信号（ＯＤＥＮＡＢ）＝“Ｈ”とする。
Ｄ／Ａ変換回路１５は、分解能１６ｂｉｔであるため、ＬＲＣＬＫ信号が反転すると、シリアルデータ１６ｂｉｔ長のみをデジタル入力と判断しアナログデータに変換する。
通常このＬＲＣＬＫ信号１周期が音声出力のサンプリング周期（本実施の形態の場合１１ｋＨｚ）と一致する。
【００４７】
また、カウント値（ＣＯＵＮＴＲＥＧ）の値が“０”となると、ＬＲＣＬＫ信号が反転のタイミングと同時に、音声用バッファメモリ１３から音声データを読み出すためのアドレス（ＯＡＤＲ）をインクリメントし、次のアドレスの音声データを読みだし、シフトレジスタ１４６へ転送する。と共に、カウント値（ＣＯＵＮＴＲＥＧ）の値は、初期値である“２２”となる。
【００４８】
ここで、アドレス（ＯＡＤＲ）について、説明すると、ＬＲＣＬＫ信号が反転し再度反転するサイクルを１サイクルとし、アドレス生成回路１４３では半サイクル毎にアドレス（ＯＡＤＲ）をインクリメントする。
【００４９】
ＬＲＣＬＫ信号の半周期毎のアドレス（ＯＡＤＲ）の生成について、図３を用いて説明すると、アドレス生成回路１４３において、音声用バッファメモリ１３のアドレスバスへは、Ａ１ビットより接続している。
つまり、音声用バッファメモリ１３に接続されるアドレスの値は、カウンタが０，１，２，３，４，５，６，・・とカウントされる度にＡ１ビット以降の出力（ＯＡＤＲ）は、０，０，１，１，２，２，・・と変化していく。
ここで、音声出力が１ｃｈであれば、カウンタのアドレスを“１”づつインクリメントし、２ｃｈであれば、カウンタのアドレスを“２”づつインクリメントするよう予め設定されているので、音声出力が１ｃｈであれば、カウンタを１づつインクリメントし、Ａ１ビット以降の出力（ＯＡＤＲ）は、０（カウンタ０対応），０（カウンタ１対応），１（カウンタ２対応），１（カウンタ３対応），２（カウンタ４対応），・・と変化していく。
一方、音声出力が２ｃｈであれば、カウンタを２づつインクリメントしていくので、Ａ１ビット以降の出力（ＯＡＤＲ）は、０（カウンタ０対応），１（カウンタ２対応），２（カウンタ４対応），３（カウンタ６対応），・・と変化していく。
従って、音声用バッファメモリ１２に入力されるアドレスは１ｃｈ出力時はＬＲＣＬＫ信号半周期毎に０，０，１，１，２，２，・・となり、同じアドレスを２回アクセスすることになる。また２ｃｈ出力時は、０，１，２，３，・・となりＬＲＣＬＫ信号半周期毎に連続したアドレスへ１回づつアクセスする。
【００５０】
その後同様にカウンタ値（ＣＯＵＮＴＲＥＧ）をデクリメントし、カウンタ値が“１６”になると、シフトレジスタイネーブル信号（ＯＤＥＮＡＢ）＝“Ｌ”とし、シフトレジスタ１４６は、カウンタ回路１４２より出力されるシフトレジスタイネーブル信号（ＯＤＥＮＡＢ）＝“Ｌ”を受け取ると、音声用クロック信号ＯＳＣＬＫに同期して音声データをシリアルデータに変換して出力する。
このような動作を繰り返し、逐次、音声用バッファメモリ１３より音声データを読みだし、Ｄ／Ａ変換回路１５よりアナログデータを出力する。
なお、Ｄ／Ａ変換回路１５は、音声制御回１４から送られてくるＬＲＣＬＫ信号に基づき、ｃｈ１、ｃｈ２の何れかから出力する音声データかを判断し、送信されたシリアルデータを所定のフィルタ回路１６に送信することにより音声出力を行わせる。
この判断は、例えば、ＬＲＣＬＫの立ち上がり、立ち下がりで判別できる。
【００５１】
次に、図５におけるモニタデータ中の音声データ５４ｄを、表音文字列に変換し格納する場合について説明する。
これは、Ｓ／Ｗパッケージ３１にて予め作成し、モニタデータのダウンロード時に本体モニタデータメモリ５に格納される。
具体的には、図６に示されるように、例えば、“今日は晴天です”というメッセージ４０は、波形データ４１で示す波形となる。この波形データ４１をデジタル値として扱うため、決められた時間でサンプリングし、その時間毎の電圧値を分解能に応じたデジタル値として記憶する。
この場合、仮に前述のメッセージが１秒間のメッセージとすると、１１ｋＨｚ、１６ｂｉｔの分解能でサンプリングした場合に必要なメモリサイズは１１０００×１６ｂｉｔとなってしまう。そこで、前述の“今日は晴天です”というメッセージ４０を、一度表音文字列４２に変換する。
この表音文字列に変換した場合、実際に発音する音は通常の文字列１バイト、発音に伴うアクセント／イントネーション１バイトの合計２バイトで構成される。従って、前述のメッセージを表音文字列に変換した場合、“文字数×２”バイトのデータ長となる。
この表音文字列をモニタデータメモリ５に格納しておき、必要に応じてその表音文字列をＳ／Ｗにより音声データに変換し音声バッファメモリに書き込むことにより、音声データのデータ量を削減できる。
【００５２】
本実施の形態によれば、音声データの格納をアドレス順に応じてｃｈ１、ｃｈ２と交互に格納した音声用バッファメモリに対して、音声制御回路がアクセスするアドレスを制御し、Ｄ／Ａ変改回路に対して、シリアルデータと、ＬＲＣＬＫ信号を出力することにより、Ｄ／Ａ変換回路において、ｃｈ１、ｃｈ２に応じた音声出力をすることができ、音声制御回路、Ｄ／Ａ変換回路、音声用バッファメモリをそれぞれ１つの構成で行うことができるので、回路構成が大幅に簡略化でき、実装面積の削減、部品点数、コストの削減を図ることができる。
なお、本実施の形態において、音声用バッファメモリを１つの構成として説明したが、音声制御回路においてｃｈに応じてアクセルするアドレスを変更することができることから、複数設けてもよい。
【００５３】
【発明の効果】
この発明は、以上に説明したように構成されているので、以下に記載されるような効果を奏する。
【００５４】
この発明にかかるオペレーションターミナルは、格納された表示情報に基づき表示デバイスを介して所定のモニタ表示を行うと共に、格納された音声データに基づき音声出力を行うオペレーションターミナルにおいて、出力するチャンネル数に応じて、上記音声データをそれぞれ交互に格納する音声用バッファメモリと、この音声用バッファメモリに格納されたチャンネル毎の音声データを読み出し、出力する音声制御手段と、この音声制御手段から受けた音声データを、出力するチャンネルに分配し音声出力を行う変換回路と、を備え、音声制御手段が、音声用バッファメモリへアクセスするためのアドレスを生成する際に、カウンタにおける出力ビットの出力範囲を変更しアドレスとして出力すると共に、出力するチャンネル数に応じて、カウンタのインクリメント数を変更するので、アクセスするためのアドレスを容易に作成することができ、音声出力するための回路構成を簡略化することができる。
【図面の簡単な説明】
【図１】 本発明におけるオペレーションターミナルの構成を示すブロック図である。
【図２】 音声制御回路の詳細を示すブロック図である。
【図３】 アドレス生成回路内部で作成されるアドレスを作成する際の概念を示した図である。
【図４】 音声制御回路のタイミングを示すタイミングチャートである。
【図５】 モニタデータメモリの内容を示す図である。
【図６】 音声用バッファメモリの内容を示す図である。
【図７】 表音文字列を示す図である。
【図８】 従来におけるオペレーションターミナルの構成を示すブロック図である。
【図９】 モニタデータメモリに表示内容を記憶させるための構成図である。
【図１０】 モニタデータメモリの内容を示す図である。
【図１１】 音声出力機能を備えたオペレーションターミナルの構成を示すブロック図である。
【符号の説明】
１ モニタ装置、２ ＣＰＵ、３ ＲＯＭ、４ ＲＡＭ、５ モニタデータメモリ、６ ＶＲＡＭ、７ 表示コントローラ、８ 表示Ｉ／Ｆ、９ 表示デバイス、１０ キー入力Ｉ／Ｆ、１１ キーボード、１２ 通信Ｉ／Ｆ、１３ 音声用バッファメモリ、１４ 音声制御回路、１５ Ｄ／Ａ変換回路、１６ フィルタ回路、２０ プログラマブルコントローラ、１４１ 分周回路、１４２ カウンタ回路、１４３ アドレス生成回路、１４４ 調停回路、１４５ ゲート回路、１４６ シフトレジスタ。
Claims (1)
- 格納された表示情報に基づき表示デバイスを介して所定のモニタ表示を行うと共に、格納された音声データに基づき音声出力を行うオペレーションターミナルにおいて、
出力するチャンネル数に応じて、上記音声データをそれぞれ交互に格納する音声用バッファメモリと、この音声用バッファメモリに格納されたチャンネル毎の音声データを読み出し、出力する音声制御手段と、この音声制御手段から受けた音声データを、出力するチャンネルに分配し、音声出力を行う変換回路と、を備え、
音声制御手段は、音声用バッファメモリへアクセスするためのアドレスを生成する際に、カウンタにおける出力ビットの出力範囲を変更しアドレスとして出力すると共に、出力するチャンネル数に応じて、カウンタのインクリメント数を変更することを特徴とするオペレーションターミナル。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13510198A JP3796960B2 (ja) | 1998-05-18 | 1998-05-18 | オペレーションターミナル |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13510198A JP3796960B2 (ja) | 1998-05-18 | 1998-05-18 | オペレーションターミナル |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH11327869A JPH11327869A (ja) | 1999-11-30 |
| JP3796960B2 true JP3796960B2 (ja) | 2006-07-12 |
Family
ID=15143871
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP13510198A Expired - Fee Related JP3796960B2 (ja) | 1998-05-18 | 1998-05-18 | オペレーションターミナル |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3796960B2 (ja) |
-
1998
- 1998-05-18 JP JP13510198A patent/JP3796960B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH11327869A (ja) | 1999-11-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5321200A (en) | Data recording system with midi signal channels and reproduction apparatus therefore | |
| US5499922A (en) | Backing chorus reproducing device in a karaoke device | |
| JPS59178863A (ja) | 画像処理装置 | |
| US6453286B1 (en) | Computer system for processing image and sound data using ADPCM stereo coding | |
| JP3292492B2 (ja) | 演奏情報処理装置 | |
| JP3796960B2 (ja) | オペレーションターミナル | |
| JP3623820B2 (ja) | 音声処理装置 | |
| JPH07121181A (ja) | 音声情報処理装置 | |
| US5672838A (en) | Accompaniment data format and video-song accompaniment apparatus adopting the same | |
| JP3152156B2 (ja) | 楽音発生システム、楽音発生装置および楽音発生方法 | |
| US5237124A (en) | Transmission sound developing system with pcm data | |
| KR960028882A (ko) | 디지탈 콘버젼스 보정장치 | |
| JP3303687B2 (ja) | データ圧縮方法 | |
| JPH06295269A (ja) | 電子楽器のデ−タ転送方式 | |
| US4959866A (en) | Speech synthesizer using shift register sequence generator | |
| JPH06149239A (ja) | ハーフダンパーデータ再生装置 | |
| JP3651675B2 (ja) | 電子楽器 | |
| KR940009745B1 (ko) | 피씨용 미디 인터페이스 회로 | |
| JP3033231B2 (ja) | 電子楽器 | |
| JP3758267B2 (ja) | 音源回路設定方法、該方法によって設定される音源回路を備えたカラオケ装置、および記録媒体 | |
| JPS63256995A (ja) | 電子楽器 | |
| JPH0548556A (ja) | データ挿入回路 | |
| JPH052999B2 (ja) | ||
| JPH0239798A (ja) | Ｔｄｍａデータとｔｄｍデータのコンバータ | |
| JPH0631988B2 (ja) | 楽音発生装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20040621 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050105 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050303 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060328 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060410 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100428 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100428 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110428 Year of fee payment: 5 |
|
| LAPS | Cancellation because of no payment of annual fees |