JP3794476B2 - 昇圧チョッパ回路 - Google Patents

昇圧チョッパ回路 Download PDF

Info

Publication number
JP3794476B2
JP3794476B2 JP2001344401A JP2001344401A JP3794476B2 JP 3794476 B2 JP3794476 B2 JP 3794476B2 JP 2001344401 A JP2001344401 A JP 2001344401A JP 2001344401 A JP2001344401 A JP 2001344401A JP 3794476 B2 JP3794476 B2 JP 3794476B2
Authority
JP
Japan
Prior art keywords
circuit
switch circuit
main
self
voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2001344401A
Other languages
English (en)
Other versions
JP2003153527A (ja
Inventor
義弘 小西
和之 依田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Systems Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Systems Co Ltd filed Critical Fuji Electric Systems Co Ltd
Priority to JP2001344401A priority Critical patent/JP3794476B2/ja
Publication of JP2003153527A publication Critical patent/JP2003153527A/ja
Application granted granted Critical
Publication of JP3794476B2 publication Critical patent/JP3794476B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02BCLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
    • Y02B70/00Technologies for an efficient end-user side electric power management and consumption
    • Y02B70/10Technologies improving the efficiency by using switched-mode power supplies [SMPS], i.e. efficient power electronics conversion e.g. power factor correction or reduction of losses in power supplies or efficient standby modes

Landscapes

  • Dc-Dc Converters (AREA)

Description

【0001】
【発明の属する技術分野】
この発明は、入力直流電源の電圧を昇圧した直流電圧に変換して負荷に供給する昇圧チョッパ回路に関する。
【0002】
【従来の技術】
図3は、この種の昇圧チョッパ回路の従来例を示す回路構成図であり、1は入力直流電源、2は昇圧チョッパ回路、5は昇圧チョッパ回路2の負荷である。
【0003】
この昇圧チョッパ回路2は主リアクトル(L)11と、主ダイオード(D)12と、バイポーラトランジスタ,MOSFET,IGBTなどの自己消弧形素子(SW )とダイオード(DSW)の逆並列回路からなる主スイッチ回路13と、平滑コンデンサ(C)14と、負荷5の両端電圧、すなわち平滑コンデンサ(C)14の両端電圧を電圧検出器15aで検出し、この検出値が所望の値になるように主スイッチ回路13を形成する前記自己消弧形素子(SW )を制御する制御回路15とから構成されている。
【0004】
図3に示した昇圧チョッパ回路2の動作を、図4に示す動作波形図を参照しつつ、以下に説明する。
【0005】
図3において、主リアクトル(L)11に図示の方向に流れる電流をIL とし、主スイッチ回路13に図示の方向に加わる電圧をvSWとし、主スイッチ回路13に図示の方向に流れる電流をiSWとすると、前記電流IL が連続のときの前記電流iSWと前記電圧vSWとは図4のように示され、このときの負荷5の両端電圧を入力直流電源1の電圧を昇圧した所望の値の直流電圧にするには、周知の如く制御回路15により、例えば、前記SW がオフしている期間を一定値とし、オンしている期間を調整すればよい。
【0006】
【発明が解決しようとする課題】
図4に示した従来の昇圧チョッパ回路2の動作波形において、図3に示した主スイッチ回路13を形成する前記自己消弧形素子(SW )をターンオンさせるとき、ターンオフさせるときには、前記電流iSWを急激に導通,遮断していることから、大きなスイッチング損失が発生し、その結果、この昇圧チョッパ回路2では変換効率が低下する、また、前記スイッチング損失に伴う発熱を放熱するために大きな冷却フィンを必要することから昇圧チョッパ回路2全体が大型化するなどの難点があった。
【0007】
この発明の目的は、前記主スイッチ回路を形成する自己消弧形素子のスイッチング損失を軽減できる昇圧チョッパ回路を提供することにある。
【0008】
【課題を解決するための手段】
この発明の昇圧チョッパ回路は、入力直流電源の一端に主リアクトルの一端を接続し、主リアクトルの他端に、主ダイオードの一端と共振リアクトルの一端とをそれぞれ接続し、主ダイオードの他端と入力直流電源の他端との間に平滑コンデンサを接続し、共振リアクトルの他端に、自己消弧形素子とダイオードの逆並列回路からなる主スイッチ回路の一端と共振コンデンサの一端とをそれぞれ接続し、共振コンデンサの他端に自己消弧形素子とダイオードの逆並列回路からなる補助スイッチ回路の一端を接続し、主スイッチ回路の他端と補助スイッチ回路の他端とを、入力直流電源の他端にそれぞれ接続し、主スイッチ回路に両端にスナバコンデンサを接続し、平滑コンデンサの両端に接続される負荷の電圧が所望の値になるように、主スイッチ回路および補助スイッチ回路の自己消弧形素子それぞれを互いに連係して制御する制御回路を備えてなることを特徴とする。
【0009】
この発明の昇圧チョッパ回路では、従来の昇圧チョッパ回路の主回路構成要素の他に共振リアクトル,共振コンデンサ,補助スイッチ回路,スナバコンデンサを追加することで、主スイッチ回路の自己消弧形素子のターンオン時にはゼロ電圧スイッチング(ZVS)とゼロ電流スイッチング(ZCS)とを行わせ、該素子のターンオフ時にはゼロ電圧スイッチング(ZVS)を行わせることにより、前記自己消弧形素子のスイッチング損失を軽減している。
【0010】
【発明の実施の形態】
図1は、この発明の実施例を示す昇圧チョッパ回路の回路構成図であり、図3に示した従来例回路と同一機能を有するものには同一符号を付している。
【0011】
すなわち、この昇圧チョッパ回路3には主リアクトル(L)11,主ダイオード(D)12,主スイッチ回路13,平滑コンデンサ14の他に、共振リアクトル(Lr )31と、共振コンデンサ(Cr )32と、バイポーラトランジスタ,MOSFET,IGBTなどの自己消弧形素子(Sa )とダイオード(Da )の逆並列回路からなる補助スイッチ回路33と、スナバコンデンサ(CS )34と、負荷5の両端電圧、すなわち、平滑コンデンサ(C)14の両端電圧を電圧検出器35aで検出し、この検出値が所望の値になるように主スイッチ回路13を形成する前記自己消弧形素子(SW )および補助スイッチ回路33を形成する前記自己消弧形素子(Sa )それぞれを連係して制御する制御回路35とから構成されている。
【0012】
図1に示した昇圧チョッパ回路3の動作を、図2に示す動作波形図を参照しつつ、以下に説明する。なお、図2に示した時刻t0 までを「モード0」と、時刻t0 からt1 までを「モード1」と、時刻t1 からt2 までを「モード2」と、時刻t2 からt3 までを「モード3」と、時刻t3 からt4 までを「モード4」と、時刻t4 からt5 までを「モード5」と、時刻t5 からt6 までを「モード6」と、時刻t6 以降を「モード7」と称している。
【0013】
先ず、「モード0」では、時刻t0 までの制御回路35からのオン信号により主スイッチ回路13の自己消弧形素子(SW )がオンしており、このオンにより主リアクトル(L)11にエネルギーが蓄積される。また、この期間では制御回路35からのオフ信号により補助スイッチ回路33の自己消弧形素子(Sa )がオフしており、共振コンデンサ32(Cr )には電流が流れていない。ここで前記Cr >>CS (スナバコンデンサ34)の関係があるものとする。
【0014】
次に、「モード1」の時刻t0 で、制御回路35からのオフ信号が発せられ、このオフ信号により主スイッチ回路13の自己消弧形素子(SW )がターンオフを開始する。このターンオフにより前記SW に流れていた電流(iSW)はスナバコンデンサ(CS )34に流れ込むことで、共振リアクトル(Lr )31と前記CS との共振動作が起こる。すなわち、「モード0」から「モード1」に遷移する時には、前記共振動作により前記SWはゼロ電圧スイッチング(ZVS)でターンオフする。
【0015】
次に、「モード2」の時刻t1 で、上述の共振動作により、スナバコンデンサ(CS )34の電圧が増大し、この電圧、すなわち、主スイッチ回路13の両端電圧(vSW)がクランプ電圧(vC )に達すると、補助スイッチ回路33のダイオード(Da )と主ダイオード(D)とが導通状態になる。この導通状態の期間(t1 〜t2 )中に制御回路35により、補助スイッチ回路33の自己消弧形素子(Sa )にオン信号を発する。
【0016】
次に、「モード3」の時刻t2 で、補助スイッチ回路33の電流(iSA)、すなわち、補助スイッチ回路33のダイオード(Da )に流れていた電流が減少し、やがてその極性が変わるが、上述の「モード2」の期間から補助スイッチ回路33の自己消弧形素子(Sa )に制御回路35からオン信号を与えているので、この電流極性が変化したときの前記Sa は、ゼロ電圧スイッチング(ZVS)とゼロ電流スイッチング(ZCS)により、ターンオンする。また、この時、共振リアクトル(Lr )31に流れている電流(iLr)も減少し、やがてその極性が変わる。この極性が変わった後の電流の一部は入力直流電源1に回生される。
【0017】
次に、「モード4」の時刻t3 で、制御回路35により予め設定しておいた主スイッチ回路13の自己消弧形素子(SW )のオフ期間、すなわち、補助スイッチ回路33の自己消弧形素子(Sa )のオン期間が過ぎたので、前記Sa にオフ信号を発する。このときには、前記電圧vSWがクランプ電圧vC の状態にあるので、前記Sa はゼロ電圧スイッチング(ZVS)でターンオフする。このターンオフの開始により、共振リアクトル(Lr )31とスナバコンデンサ(CS )34の共振動作で前記CS の電圧vSWは放電し、時刻t4で零となる。
【0018】
次に、「モード5」では、上述の如く前記電圧vSWが零になったことから、主スイッチ回路13のダイオード(DSW)が導通を開始する。この期間に制御回路35から主スイッチ回路13の自己消弧形素子(SW )にオン信号を発することにより、主スイッチ回路13の電流、すなわち、ダイオードDSWの電流iSWは次第に減少し、時刻t5 で零となる。
【0019】
最後に、「モード6」では、既に「モード5」のときに、制御回路35から前記SW にオン信号が発せられていることから、上述の時刻t5 で、主スイッチ回路13の自己消弧形素子(SW )はゼロ電圧スイッチング(ZVS)とゼロ電流スイッチング(ZCS)とでターンオンを開始し、時刻t6 でこのターンオンが完了すると、「モード7」、すなわち、先述の「モード0」に移行する。
【0020】
以上の説明から明らかなように、制御回路35では負荷5の両端電圧が所望の値になるように、例えば、時刻t4 から次の「モード0」の時刻t0 までの期間を調整しつつ、この期間には主スイッチ回路13の自己消弧形素子(SW )にオン信号を発し、また、時刻t1 から時刻t3 までの予め定めたほぼ一定の期間では補助スイッチ回路33の自己消弧形素子(Sa )に発する如く、前記自己消弧形素子(SW )および補助スイッチ回路33を形成する前記自己消弧形素子(Sa )それぞれを連係して制御すればよい。
【0021】
【発明の効果】
この発明の昇圧チョッパ回路では、主スイッチ回路の自己消弧形素子のターンオン時にはゼロ電圧スイッチング(ZVS)とゼロ電流スイッチング(ZCS)とを行わせ、該素子のターンオフ時にはゼロ電圧スイッチング(ZVS)を行わせることで前記自己消弧形素子のスイッチング損失を軽減し、この昇圧チョッパ回路の変換効率の向上と小型化とを可能にしている。
【図面の簡単な説明】
【図1】この発明の実施例を示す昇圧チョッパ回路の回路構成図
【図2】図1の動作を説明する波形図
【図3】従来例を示す昇圧チョッパ回路の回路構成図
【図4】図3の動作を説明する波形図
【符号の説明】
1…入力直流電源、2,3…昇圧チョッパ回路、5…負荷、11…主リアクトル、12…主ダイオード、13…主スイッチ回路、14…平滑コンデンサ、15…制御回路、31…共振リアクトル、32…共振コンデンサ、33…補助スイッチ回路、34…スナバコンデンサ、35…制御回路。

Claims (1)

  1. 入力直流電源の一端に主リアクトルの一端を接続し、
    主リアクトルの他端に、主ダイオードの一端と共振リアクトルの一端とをそれぞれ接続し、
    主ダイオードの他端と入力直流電源の他端との間に平滑コンデンサを接続し、
    共振リアクトルの他端に、自己消弧形素子とダイオードの逆並列回路からなる主スイッチ回路の一端と共振コンデンサの一端とをそれぞれ接続し、
    共振コンデンサの他端に自己消弧形素子とダイオードの逆並列回路からなる補助スイッチ回路の一端を接続し、
    主スイッチ回路の他端と補助スイッチ回路の他端とを、入力直流電源の他端にそれぞれ接続し、
    主スイッチ回路に両端にスナバコンデンサを接続し、
    平滑コンデンサの両端に接続される負荷の電圧が所望の値になるように、主スイッチ回路および補助スイッチ回路の自己消弧形素子それぞれを互いに連係して制御する制御回路を備えてなることを特徴とする昇圧チョッパ回路。
JP2001344401A 2001-11-09 2001-11-09 昇圧チョッパ回路 Expired - Fee Related JP3794476B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001344401A JP3794476B2 (ja) 2001-11-09 2001-11-09 昇圧チョッパ回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001344401A JP3794476B2 (ja) 2001-11-09 2001-11-09 昇圧チョッパ回路

Publications (2)

Publication Number Publication Date
JP2003153527A JP2003153527A (ja) 2003-05-23
JP3794476B2 true JP3794476B2 (ja) 2006-07-05

Family

ID=19157938

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001344401A Expired - Fee Related JP3794476B2 (ja) 2001-11-09 2001-11-09 昇圧チョッパ回路

Country Status (1)

Country Link
JP (1) JP3794476B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101872690A (zh) * 2010-06-02 2010-10-27 顾刚 无弧开关电路及其控制方法和功率扩展方法

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4768498B2 (ja) 2006-04-14 2011-09-07 日立コンピュータ機器株式会社 双方向dc−dcコンバータおよびそれを用いた電源装置
JP5288326B2 (ja) * 2008-08-11 2013-09-11 住友電気工業株式会社 リアクトル集合体

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101872690A (zh) * 2010-06-02 2010-10-27 顾刚 无弧开关电路及其控制方法和功率扩展方法
CN101872690B (zh) * 2010-06-02 2012-10-10 顾刚 无弧开关电路及其控制方法和功率扩展方法

Also Published As

Publication number Publication date
JP2003153527A (ja) 2003-05-23

Similar Documents

Publication Publication Date Title
JP4824524B2 (ja) 単方向dc−dcコンバータおよびその制御方法
US10819222B2 (en) Circuitry for power factor correction and methods of operation
JP2925743B2 (ja) 高い効率の電源
JP2010516223A (ja) スナバを有する電力コンバータ
JP2010057361A (ja) 電圧モードフィードバックバーストモード回路
US6008630A (en) Soft-switched built-in active snubber circuit
JPH05111256A (ja) 共振遷移dc−dc変換装置及びその電力損失減少方法
JP2008533959A (ja) 切換式電力変換器及びその動作方法
JP2009112142A (ja) コンバータ回路およびコンバータ制御方法
US20180323713A1 (en) Soft-switching for high-frequency power conversion
KR100887102B1 (ko) 듀얼모드 클럭 생성기
US7184279B2 (en) Solid state switching circuit
JP3794476B2 (ja) 昇圧チョッパ回路
JP3038701B2 (ja) 昇圧型dc−dcコンバータ
JP2004072893A (ja) 昇圧チョッパ回路
JP4013846B2 (ja) 位相制御装置
KR0179096B1 (ko) 반도체소자를 사용하여 강압형 쵸퍼와 인버터로 구성한 X-ray용 고주파 공진형 고전압 발생장치
JP3033085B2 (ja) 降圧型dc−dcコンバータ
JP3263751B2 (ja) スイッチング電源
JP3572601B2 (ja) 電圧共振型スイッチング電源及び電圧共振型スイッチング電源の制御方法
JPH07135769A (ja) 直列共振コンバータ
JPH03296117A (ja) 可変型自動電圧調整器
JP2858407B2 (ja) Pwm型dc−dcコンバータ
JPH0691746B2 (ja) ノイズ吸収回路
JPH10262371A (ja) スイッチングレギュレータ

Legal Events

Date Code Title Description
A625 Written request for application examination (by other person)

Free format text: JAPANESE INTERMEDIATE CODE: A625

Effective date: 20040812

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20041201

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20041210

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20060210

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20060317

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20060323

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20060405

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100421

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110421

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120421

Year of fee payment: 6

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120421

Year of fee payment: 6

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120421

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130421

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140421

Year of fee payment: 8

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees