JP3790751B2 - 電子デバイス及び電界効果型トランジスタ・デバイス - Google Patents
電子デバイス及び電界効果型トランジスタ・デバイス Download PDFInfo
- Publication number
- JP3790751B2 JP3790751B2 JP2003183509A JP2003183509A JP3790751B2 JP 3790751 B2 JP3790751 B2 JP 3790751B2 JP 2003183509 A JP2003183509 A JP 2003183509A JP 2003183509 A JP2003183509 A JP 2003183509A JP 3790751 B2 JP3790751 B2 JP 3790751B2
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- alo
- effect transistor
- insulating layer
- field effect
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 230000005669 field effect Effects 0.000 title claims description 11
- 239000000758 substrate Substances 0.000 claims description 27
- 229910052710 silicon Inorganic materials 0.000 claims description 8
- 239000010703 silicon Substances 0.000 claims description 8
- 229910052692 Dysprosium Inorganic materials 0.000 claims description 6
- 229910052691 Erbium Inorganic materials 0.000 claims description 6
- 229910052693 Europium Inorganic materials 0.000 claims description 6
- 229910052688 Gadolinium Inorganic materials 0.000 claims description 6
- 229910052689 Holmium Inorganic materials 0.000 claims description 6
- 229910052779 Neodymium Inorganic materials 0.000 claims description 6
- 229910052777 Praseodymium Inorganic materials 0.000 claims description 6
- 229910052772 Samarium Inorganic materials 0.000 claims description 6
- 229910052771 Terbium Inorganic materials 0.000 claims description 6
- 229910052775 Thulium Inorganic materials 0.000 claims description 6
- 229910052769 Ytterbium Inorganic materials 0.000 claims description 6
- 229910052684 Cerium Inorganic materials 0.000 claims description 5
- 229910052765 Lutetium Inorganic materials 0.000 claims description 5
- 229910052727 yttrium Inorganic materials 0.000 claims description 3
- 230000005684 electric field Effects 0.000 claims 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 24
- 239000003989 dielectric material Substances 0.000 description 12
- 235000012239 silicon dioxide Nutrition 0.000 description 12
- 239000000377 silicon dioxide Substances 0.000 description 12
- 229910052746 lanthanum Inorganic materials 0.000 description 9
- 229910018072 Al 2 O 3 Inorganic materials 0.000 description 8
- 239000000956 alloy Substances 0.000 description 8
- 229910045601 alloy Inorganic materials 0.000 description 8
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 6
- 239000013078 crystal Substances 0.000 description 6
- FZLIPJUXYLNCLC-UHFFFAOYSA-N lanthanum atom Chemical group [La] FZLIPJUXYLNCLC-UHFFFAOYSA-N 0.000 description 5
- 238000001451 molecular beam epitaxy Methods 0.000 description 4
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 3
- 229910052796 boron Inorganic materials 0.000 description 3
- 239000004065 semiconductor Substances 0.000 description 3
- 229910021193 La 2 O 3 Inorganic materials 0.000 description 2
- 230000015556 catabolic process Effects 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 230000002349 favourable effect Effects 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 239000006104 solid solution Substances 0.000 description 2
- 230000007704 transition Effects 0.000 description 2
- VWQVUPCCIRVNHF-UHFFFAOYSA-N yttrium atom Chemical compound [Y] VWQVUPCCIRVNHF-UHFFFAOYSA-N 0.000 description 2
- 229910017414 LaAl Inorganic materials 0.000 description 1
- AZDRQVAHHNSJOQ-UHFFFAOYSA-N alumane Chemical group [AlH3] AZDRQVAHHNSJOQ-UHFFFAOYSA-N 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 239000002800 charge carrier Substances 0.000 description 1
- 238000006731 degradation reaction Methods 0.000 description 1
- 239000002019 doping agent Substances 0.000 description 1
- 238000002474 experimental method Methods 0.000 description 1
- 229910052747 lanthanoid Inorganic materials 0.000 description 1
- 150000002602 lanthanoids Chemical class 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 125000004430 oxygen atom Chemical group O* 0.000 description 1
- 238000012216 screening Methods 0.000 description 1
- 238000005549 size reduction Methods 0.000 description 1
- 238000003860 storage Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
- H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
- H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
- H01L21/02197—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides the material having a perovskite structure, e.g. BaTiO3
-
- C—CHEMISTRY; METALLURGY
- C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
- C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
- C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
- C23C14/06—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the coating material
- C23C14/08—Oxides
-
- C—CHEMISTRY; METALLURGY
- C30—CRYSTAL GROWTH
- C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
- C30B23/00—Single-crystal growth by condensing evaporated or sublimed materials
- C30B23/02—Epitaxial-layer growth
-
- C—CHEMISTRY; METALLURGY
- C30—CRYSTAL GROWTH
- C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
- C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
- C30B29/10—Inorganic compounds or compositions
- C30B29/16—Oxides
- C30B29/22—Complex oxides
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
- H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
- H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
- H01L21/02269—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by thermal evaporation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/28008—Making conductor-insulator-semiconductor electrodes
- H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
- H01L21/28158—Making the insulator
- H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/314—Inorganic layers
- H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
- H01L21/31604—Deposition from a gas or vapour
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
- H01L29/51—Insulating materials associated therewith
- H01L29/517—Insulating materials associated therewith the insulating material comprising a metallic compound, e.g. metal oxide, metal silicate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
- H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
- H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
- H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
- H01L21/02192—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing at least one rare earth metal element, e.g. oxides of lanthanides, scandium or yttrium
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/314—Inorganic layers
- H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
- H01L21/31604—Deposition from a gas or vapour
- H01L21/31616—Deposition of Al2O3
Landscapes
- Engineering & Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Materials Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Organic Chemistry (AREA)
- Metallurgy (AREA)
- Crystallography & Structural Chemistry (AREA)
- Chemical Kinetics & Catalysis (AREA)
- General Chemical & Material Sciences (AREA)
- Ceramic Engineering (AREA)
- Mechanical Engineering (AREA)
- Inorganic Chemistry (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Semiconductor Integrated Circuits (AREA)
- Formation Of Insulating Films (AREA)
- Inorganic Insulating Materials (AREA)
- Compositions Of Oxide Ceramics (AREA)
- Thin Film Transistor (AREA)
Description
【発明の属する技術分野】
本発明は、一般的には誘電体材料に関し、特に、半導体スイッチ・デバイス用の誘電体材料に関する。
【0002】
【従来の技術】
超LSI(VLSI)アプリケーション用の従来の半導体スイッチ・デバイスは、CMOSスイッチを含む。CMOSスイッチは、典型的に、ソース電極とドレイン電極との間のシリコン基板に広がる導通チャネルを有する電界効果型トランジスタを含む。ゲート電極が、当該ソース電極およびドレイン電極間の基板上に配置される。一般的に、ゲート電極は、二酸化シリコンのゲート誘電体層によってチャネルから絶縁される。動作時において、ソース電極およびドレイン電極間のチャネルを通る電流の流量が、ゲート電極への電圧の印加によって制御される。
【0003】
今までのところ、CMOS技術に基づくマイクロプロセッサの性能は、時の経過とともにかなり急激に増大してきた。マイクロプロセッサの性能のこの継続的な増大は、CMOSデバイスのフィーチャ・サイズの継続的な縮小によって少なくとも部分的に促進されてきた。ゲート誘電体の厚さは、フィーチャ・サイズの縮小に対応して縮小される。しかしながら、フィーチャ・サイズが0.1マイクロメータを越えて縮小されるとき、ゲート誘電体の厚さが非常に薄くなるため、二酸化シリコンがゲート誘電体材料として使われているゲート/チャネル間で電気的破壊が発生する。破壊と同時に、ゲート誘電体層は電気的に導電性になる。明らかに、この結果は望ましくなく、そして、ゲート誘電体材料として二酸化シリコンを用いるCMOSデバイスをスケール(scale)できる範囲に下限を設ける。したがって、デバイスのフィーチャ・サイズの継続的な縮小を可能にして、マイクロプロセッサの性能の継続的な増大を可能にするような、二酸化シリコンの代わりの誘電体材料を提供することが望ましい。二酸化シリコンは、約4.0の静電誘電率(k)を有する。二酸化シリコンよりも大幅に高いk値を有するゲート誘電体材料を提供することが望ましい。このような材料は、現在のCMOS半導体技術を存続させながら、二酸化シリコンで現在可能なものよりも薄いゲート誘電体層を可能にする。約2nm以下の厚さのゲート誘電体層が好ましい。
【0004】
二酸化シリコンに取って代わる代替のゲート誘電体材料として研究されてきた1つの材料がAl2 O3 である。Al2 O3 に関するk値は約10である。一方、Al2 O3 に付随する問題は、それが、二酸化シリコンと比較した電荷キャリア移動度の著しい低下を導入するということである。ゲート誘電体材料としてのAl2 O3 に付随する他の問題は、それがホウ素拡散の影響を受けやすいということである。ホウ素は、オーミックコンタクト等を製造するためにCMOSデバイスにおいてドーパントとして普通に使われている。ゲート誘電体層へのホウ素の拡散は、ゲート誘電体層の誘電性特性の望ましくない劣化を引き起こす。加えて、二酸化シリコンの層が、Al2 O3 とシリコンとの間の界面において典型的に形成される。この二酸化シリコン層は、有効なk値をさらに小さくする。これらの問題は、CMOSデバイス用のゲート誘電体材料である二酸化シリコンの代わりとしてAl2 O3 を研究するさらなる努力を、一般的に思いとどまらせてきた。
【0005】
【発明が解決しようとする課題】
本発明によれば、基板と、基板上のN(X) Y(1-X) AlO3 の層とを備え、Xはゼロより大きく1より小さいモル分率であり、Nは、La,Ce,Pr,Nd,Pm,Sm,Eu,Gd,Tb,Dy,Ho,Er,Tm,YbおよびLuから選択された元素である部材を提供する。
【0006】
【課題を解決するための手段】
本発明の好適な実施形態において、NはLaである。この層は、好ましくは菱面体晶系ペロブスカイト型構造(rhombohedral perovskite structure)を有する。本発明の特に好適な実施形態において、この層は、15〜35の平均誘電率値を有する。モル分率Xは、好ましくは0.07より大きい。一方、本発明の特に好適な実施形態において、Xは、0.4より小さい。本発明の一部の応用においては、この層によって基板から電極を電気的に分離してもよい。このような応用の例は、導通チャネルからゲート電極を分離するのにこの層が特に適合する電界効果型トランジスタのような電子デバイスを含む。分子線エピタキシによって基板上にこの層を形成してもよい。
【0007】
本発明の好適な実施形態において、LaAl酸化物とYAl酸化物との合金を含むゲート誘電体材料が提供される。菱面体晶系結晶形(rhombohedral form)のこの合金は、約25〜30の平均k値を有益に有する。さらに、このような結晶形のこの合金は、比較的高い空間的異方性を有する。比較的高い空間的異方性は、チャネルと直交して延びる方向に約50の極めて高いk値を生じさせる。この方向を以下“Z方向”と呼ぶ。加えて、この合金は、Z方向と直交する面内に十分にハードなフォノンを与える。このようなフォノンは、フォノン散乱による移動度の低下を防止する。さらに、この合金は、熱力学的安定性の向上を示し、シリコンとの良好な界面特性を示す。
【0008】
添付図面を参照して、本発明の好適な実施の形態を、例のみとして以下に説明する。
【0009】
【発明の実施の形態】
Al2 O3 とY2 O3 との化学量合金(stoichiometric alloy)が、斜方晶系ペロブスカイト型構造(orthorhombic perovskite structure)と約15のk値とを有する、結晶構造の固溶体YAlO3 (YAP)を生じさせるということが実験により示された。YAlO3 は、おそらく等方性である。加えて、Y2 O3 /Si(100)界面は、良好な電気的特性を有する。これに対して、Al2 O3 とLa2 O3 との化学量合金は、菱面体晶系ペロブスカイト型構造と約26のk値とを有する、結晶構造の固溶体LaAlO3 (LAR)を生じさせる。LaAlO3 は、おそらく高度に異方性である。一方、La2 O3 /Si(100)界面は、良好な電気的特性を有さない。これにもかかわらず、YAlO3 とLaAlO3 との合金が驚くほど好ましい誘電体特性を有することが確認された。この特性を以下に詳細に述べる。
【0010】
図1を参照すると、曲線1は、La濃度の関数としての斜方晶系ペロブスカイト型構造のLa(X) Y(1-X) AlO3 の理論上の平均k値を示す。曲線2は、La濃度の関数としての菱面体晶系ペロブスカイト型構造のLa(X) Y(1-X) AlO3 の理論上のk値を示す。曲線1および2は、菱面体晶系構造のk値が組成範囲(composition range)の全体にわたって斜方晶系構造のk値よりはるかに大きいことを示す。
【0011】
図2を参照すると、曲線3は、La濃度の関数としてのペロブスカイト型構造のLa(X) Y(1-X) AlO3のZ方向の実際のk値の変化を示す。Laの比較的低い濃度、すなわち約7%未満では、La(X) Y(1-X) AlO3 の菱面体晶系構造は不安定である。したがって、約7%のLa濃度未満では、La(X) Y(1-X) AlO3 は斜方晶系構造になる。曲線3によって示されるように、斜方晶系結晶形のLa(x) Y(1-x) AlO3 は、Z方向において比較的低いk値を示す。一方、約7%のLa濃度において、La(X) Y(1-X) AlO3 の菱面体晶系結晶形が安定する。曲線3によって示されるように、菱面体晶系結晶形のLa(X) Y(1-X) AlO3 は、Z方向において著しく高いk値を示す。したがって、約7%のLa濃度におけるLa(X) Y(1-X) AlO3 の斜方晶系相と菱面体晶系相との間の転移に対応する曲線3に大きい段がある。曲線3は、イットリウムに豊む菱面体晶系ペロブスカイトがZ方向において高度に異方性の誘電性特性を示すということを表す。
【0012】
上述の菱面体晶系相と斜方晶系相との間の転移についてのさらなる理解を、図3から得ることができる。図3において、曲線4は、La濃度の関数としてのLa(X) Y(1-X) AlO3 の菱面体晶系相と斜方晶系相との間の凝集エネルギの差ΔEcoh を示す。比較的低いLa濃度、すなわち約7%のLa濃度未満において、ΔEcoh は、斜方晶系構造の安定性に対応してプラスである。一方、より高いLa濃度、すなわち約7%のLa濃度以上では、ΔEcoh は、菱面体晶系構造の安定性に対応してマイナスである。曲線4のゼロとの交点は、Z方向における約50のk値に対応する。Yに豊む菱面体晶系La(X) Y(1-X) AlO3 のZ方向での驚くほど高い誘電性特性のさらなる例示を図4に与える。図4において、曲線5は菱面体晶系La(X) Y(1-X) AlO3 に対応し、曲線6は斜方晶系La(X) Y(1-X) AlO3 に対応する。
【0013】
70〜90%の範囲のY濃度と30〜10%の範囲の対応するLa濃度とを有する四元La(X) Y(1-X) AlO3 合金が、現在まで研究された他の誘電体酸化物と比べて特に好ましい特性を有する。多結晶構造のLa(X) Y(1-X) AlO3 は、驚くほど高い誘電率,熱力学的安定性,そしてシリコンとの界面における良好な電気的特性を示す。誘電体性能を最適にするために、La(X) Y(1-X) AlO3 を好ましくはエピタキシャルに成長させる。分子線エピタキシが特に好ましい成長手法の1つである。一方で、他の成長手法を使用できることが理解できる。エピタキシャル成長が好ましい、というのは、このようにして作られた多結晶構造がソフトフォノン(soft-phonon)をエピタキシャル成長の方向に制限するからである。このような制限がない場合には、誘電体スクリーニング(screening)と面内の電子のフォノン散乱とが性能を劣化させる。一方、本発明がアモルファス構造のLa(X) Y(1-X) AlO3 にまで及ぶということが理解できる。
【0014】
図5を参照すると、La0.1 Y0.9 AlO3 の原子構造がそこに表される。原子席(atomic site)7は、酸素原子によって占められた場所を示す。原子席8は、アルミニウム原子によって占められた場所を示す。原子席9は、90%の確率でイットリウム原子かまたは10%の確率でランタン原子によって占められた場所を示す。
【0015】
図6を参照すると、本発明を実施するCMOS電界効果型トランジスタ(FET)の一例は、シリコン基板10を含む。導通チャネル11が、ソース(S)電極12とドレイン(D)電極13との間の基板10を通して広がる。ゲート(G)電極14が、ソース電極12とドレイン電極13との間の基板10上に配置される。本発明の特に好ましい実施形態において、ソース電極12とドレイン電極13とは、オーミックコンタクトを有する。ゲート電極14は、ゲート誘電体層15によってチャネル11から電気的に絶縁される。ゲート誘電体層15は、好ましくはほぼ10%のLa濃度を有する菱面体晶系ペロブスカイト型構造のLa(X) Y(1-X) AlO3 (Xはモル分率)から作られる。動作時において、ソース電極12とドレイン電極13との間のチャネル11を通る電流の流量は、ゲート電極14への電圧の印加によって制御される。本発明を、nチャネルFETデバイスとpチャネルFETデバイスとの双方に適用できることが理解できる。
【0016】
誘電体材料としてのLa(X) Y(1-X) AlO3 に関連して、本発明の好適な実施の形態を上述した。しかしながら、本発明は、La(X) Y(1-X) AlO3 におけるLaの含有に制限されない。本発明は、ランタニド系列の他の元素によるLa(X) Y(1-X) AlO3 内のLaの置換を同様に意図している。したがって、本発明の他の実施の形態において、Ce,Pr,Nd,Pm,Sm,Eu,Gd,Tb,Dy,Ho,Er,Tm,Yb,およびLuのうちのいずれかをLa(X) Y(1-X) AlO3 内のLaと置換することができる。
【0017】
さらに、電界効果型トランジスタ・デバイスに関連して本発明の好適な実施の形態を上述したが、基板上に誘電体材料が配置される他の部材に本発明を同様に適用できることが理解できる。このような部材は、例えばキャパシタのような電気的電荷蓄積デバイス(electrical charge storing device)を含む。他の多くの応用が可能である。
【0018】
要するに、基板と、この基板上のN(X) Y(1-X) AlO3 の層とを備え、Xはゼロより大きく1より小さいモル分率であり、Nは、La,Ce,Pr,Nd,Pm,Sm,Eu,Gd,Tb,Dy,Ho,Er,Tm,Yb,およびLuから選択された元素である部材を、本発明の例としてここに述べた。この部材は、当該層によって基板から電気的に分離された電極をさらに備える電子デバイスであってもよい。特に、この層の誘電性特性により、この層は、必ずしもそれ専用というわけではないが、電界効果型トランジスタ・デバイスのゲート電極を電気的に分離するために著しく有用になる。この層は、分子線エピタキシによって基板上に形成されてもよい。
【0019】
まとめとして、本発明の構成に関して以下の事項を開示する。
(1)基板と、前記基板上のN(X) Y(1-X) AlO3 の層とを備え、Xはゼロより大きく1より小さいモル分率であり、Nは、La,Ce,Pr,Nd,Pm,Sm,Eu,Gd,Tb,Dy,Ho,Er,Tm,YbおよびLuから選択された元素である部材。
(2)NはLaである上記(1)に記載の部材。
(3)前記層は、菱面体晶系ペロブスカイト型構造を有する上記(1)または(2)に記載の部材。
(4)前記層は、15〜35の平均誘電率値を有する上記(3)に記載の部材。
(5)Xは、0.07より大きい上記(2)〜(4)のいずれかに記載の部材。
(6)Xは、0.4より小さい上記(5)に記載の部材。
(7)前記層によって前記基板から電気的に分離された電極をさらに備える上記(1)〜(6)のいずれかに記載の部材。
(8)上記(7)に記載の部材を備える電子デバイス。
(9)上記(7)に記載の部材を備える電界効果型トランジスタ・デバイスであって、前記電極は前記電界効果型トランジスタ・デバイスのゲートである電界効果型トランジスタ・デバイス。
(10)分子線エピタキシによって前記基板上に前記層を形成する工程を含む、上記(1)〜(7)のいずれかに記載の部材を製造する方法。
【図面の簡単な説明】
【図1】斜方晶系および菱面体晶系ペロブスカイト型構造のLa(X) Y(1-X) AlO3 についてのランタンのパーセンテージモル分率に対する理論上の平均k値のグラフである。
【図2】ペロブスカイト型構造のLa(X) Y(1-X) AlO3 についてのランタンのパーセンテージモル分率に対するZ方向の実際のk値のグラフである。
【図3】ペロブスカイト型構造のLa(X) Y(1-X) AlO3 についてのランタンのパーセンテージモル分率に対する凝集エネルギの差のグラフである。
【図4】斜方晶系および菱面体晶系ペロブスカイト型構造のLa(X) Y(1-X) AlO3 についてのランタンのパーセンテージモル分率に対するZ方向の理論上のk値のグラフである。
【図5】菱面体晶系La0.1 Y0.9 AlO3 の原子構造の等角図である。
【図6】CMOS電界効果型トランジスタの断面図である。
【符号の説明】
7,8,9 原子席
10 シリコン基板
11 導通チャネル
12 ソース電極
13 ドレイン電極
14 ゲート電極
15 ゲート誘電体層
Claims (6)
- 基板と、
前記基板上に設けられ、モル分率Xが0.07以上で且つ1より小さいことにより菱面体晶系ペロブスカイト型構造を有するLa(X) Y(1−X) AlO3 の絶縁層と、
該絶縁層上に設けられ、該絶縁層により前記基板から電気的に分離される電極とを備える電子デバイス。 - 前記Laに代えて、Ce,Pr,Nd,Pm,Sm,Eu,Gd,Tb,Dy,Ho,Er,Tm,Yb及びLuから成る群から選択された元素を使用する、請求項1に記載の電子デバイス。
- 前記基板がシリコンであり、前記Xの値が0.3乃至0.1であることにより、Laが30%乃至10%であり、Yが70%乃至90%である請求項1に記載の電子デバイス。
- ソース及びドレインが設けられた基板と、
前記基板上に設けられ、モル分率Xが0.07以上で且つ1より小さいことにより菱面体晶系ペロブスカイト型構造を有するLa(X) Y(1−X) AlO3 のゲート絶縁層と、
該ゲート絶縁層上に設けられ、該ゲート絶縁層により前記基板から電気的に分離されるゲート電極とを備え、前記ソース及び前記ドレインの間のチャネルを流れる電流量が前記ゲート電極への電圧により制御される電界効果型トランジスタ・デバイス。 - 前記Laに代えて、Ce,Pr,Nd,Pm,Sm,Eu,Gd,Tb,Dy,Ho,Er,Tm,Yb及びLuから成る群から選択された元素を使用する、請求項4に記載の電界効果型トランジスタ・デバイス。
- 前記基板がシリコンであり、前記Xの値が0.3乃至0.1であることにより、Laが30%乃至10%であり、Yが70%乃至90%である請求項4に記載の電界効果型トランジスタ・デバイス。
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
EP02016100 | 2002-07-19 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2005142176A JP2005142176A (ja) | 2005-06-02 |
JP3790751B2 true JP3790751B2 (ja) | 2006-06-28 |
Family
ID=32087942
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003183509A Expired - Fee Related JP3790751B2 (ja) | 2002-07-19 | 2003-06-26 | 電子デバイス及び電界効果型トランジスタ・デバイス |
Country Status (2)
Country | Link |
---|---|
US (1) | US7057244B2 (ja) |
JP (1) | JP3790751B2 (ja) |
Families Citing this family (24)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7253122B2 (en) * | 2002-08-28 | 2007-08-07 | Micron Technology, Inc. | Systems and methods for forming metal oxides using metal diketonates and/or ketoimines |
US6984592B2 (en) * | 2002-08-28 | 2006-01-10 | Micron Technology, Inc. | Systems and methods for forming metal-doped alumina |
US7087481B2 (en) * | 2002-08-28 | 2006-08-08 | Micron Technology, Inc. | Systems and methods for forming metal oxides using metal compounds containing aminosilane ligands |
US7592678B2 (en) * | 2004-06-17 | 2009-09-22 | Infineon Technologies Ag | CMOS transistors with dual high-k gate dielectric and methods of manufacture thereof |
US7601649B2 (en) | 2004-08-02 | 2009-10-13 | Micron Technology, Inc. | Zirconium-doped tantalum oxide films |
US7081421B2 (en) | 2004-08-26 | 2006-07-25 | Micron Technology, Inc. | Lanthanide oxide dielectric layer |
US7588988B2 (en) | 2004-08-31 | 2009-09-15 | Micron Technology, Inc. | Method of forming apparatus having oxide films formed using atomic layer deposition |
US7235501B2 (en) | 2004-12-13 | 2007-06-26 | Micron Technology, Inc. | Lanthanum hafnium oxide dielectrics |
US7687409B2 (en) | 2005-03-29 | 2010-03-30 | Micron Technology, Inc. | Atomic layer deposited titanium silicon oxide films |
US7662729B2 (en) | 2005-04-28 | 2010-02-16 | Micron Technology, Inc. | Atomic layer deposition of a ruthenium layer to a lanthanide oxide dielectric layer |
US7572695B2 (en) | 2005-05-27 | 2009-08-11 | Micron Technology, Inc. | Hafnium titanium oxide films |
US7927948B2 (en) | 2005-07-20 | 2011-04-19 | Micron Technology, Inc. | Devices with nanocrystals and methods of formation |
US7462538B2 (en) * | 2005-11-15 | 2008-12-09 | Infineon Technologies Ag | Methods of manufacturing multiple gate CMOS transistors having different gate dielectric materials |
US7592251B2 (en) * | 2005-12-08 | 2009-09-22 | Micron Technology, Inc. | Hafnium tantalum titanium oxide films |
US7615438B2 (en) * | 2005-12-08 | 2009-11-10 | Micron Technology, Inc. | Lanthanide yttrium aluminum oxide dielectric films |
US7972974B2 (en) | 2006-01-10 | 2011-07-05 | Micron Technology, Inc. | Gallium lanthanide oxide films |
US7709402B2 (en) | 2006-02-16 | 2010-05-04 | Micron Technology, Inc. | Conductive layers for hafnium silicon oxynitride films |
US20070237697A1 (en) * | 2006-03-31 | 2007-10-11 | Tokyo Electron Limited | Method of forming mixed rare earth oxide and aluminate films by atomic layer deposition |
US7727908B2 (en) * | 2006-08-03 | 2010-06-01 | Micron Technology, Inc. | Deposition of ZrA1ON films |
US7605030B2 (en) | 2006-08-31 | 2009-10-20 | Micron Technology, Inc. | Hafnium tantalum oxynitride high-k dielectric and metal gates |
US7759747B2 (en) | 2006-08-31 | 2010-07-20 | Micron Technology, Inc. | Tantalum aluminum oxynitride high-κ dielectric |
US7544604B2 (en) | 2006-08-31 | 2009-06-09 | Micron Technology, Inc. | Tantalum lanthanide oxynitride films |
US7776765B2 (en) | 2006-08-31 | 2010-08-17 | Micron Technology, Inc. | Tantalum silicon oxynitride high-k dielectrics and metal gates |
US8907059B2 (en) * | 2008-11-14 | 2014-12-09 | Bio-Rad Laboratories, Inc. | Phosphopeptide enrichment of compositions by fractionation on ceramic hydroxyapatite |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3669860B2 (ja) | 1999-03-10 | 2005-07-13 | Tdk株式会社 | 積層薄膜 |
JP2001110801A (ja) | 1999-10-05 | 2001-04-20 | Takeshi Yao | パターン形成方法、並びに電子素子、光学素子及び回路基板 |
JP2001250923A (ja) | 2000-03-08 | 2001-09-14 | Fuji Electric Co Ltd | 誘電体薄膜コンデンサ |
JP4895430B2 (ja) | 2001-03-22 | 2012-03-14 | ルネサスエレクトロニクス株式会社 | 半導体装置及び半導体装置の製造方法 |
US20020195565A1 (en) * | 2001-06-26 | 2002-12-26 | European Organization For Nuclear Research | PET scanner |
JP4434519B2 (ja) | 2001-06-29 | 2010-03-17 | 株式会社ルネサステクノロジ | 半導体装置の製造法 |
JP2003218104A (ja) | 2002-01-22 | 2003-07-31 | Matsushita Electric Ind Co Ltd | 半導体装置及びその製造方法 |
-
2003
- 2003-06-26 JP JP2003183509A patent/JP3790751B2/ja not_active Expired - Fee Related
- 2003-07-21 US US10/624,021 patent/US7057244B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2005142176A (ja) | 2005-06-02 |
US7057244B2 (en) | 2006-06-06 |
US20040077177A1 (en) | 2004-04-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3790751B2 (ja) | 電子デバイス及び電界効果型トランジスタ・デバイス | |
Osten et al. | Introducing crystalline rare‐earth oxides into Si technologies | |
US6476462B2 (en) | MOS-type semiconductor device and method for making same | |
JP3588607B2 (ja) | 電界効果トランジスタ | |
TW591798B (en) | Strained-channel multiple-gate transistor | |
US8536066B2 (en) | Methods of forming SiC MOSFETs with high inversion layer mobility | |
JP5072392B2 (ja) | 縦型スピントランジスタ及びその製造方法 | |
Hiratani et al. | Effective electron mobility reduced by remote charge scattering in high-κ gate stacks | |
US8901616B2 (en) | Gate stack including a high-K gate dielectric that is optimized for low voltage applications | |
US20060289895A1 (en) | Semiconductor device | |
TW201208078A (en) | Interface structure for channel mobility improvement in high-k metal gate stack | |
CN1717798A (zh) | 新型场效应晶体管和制造方法 | |
JP2000150503A (ja) | GaAsやGaNに基づく半導体基体上に酸化物層を含む物品 | |
EP3756225B1 (en) | A vertical silicon carbide power mosfet and igbt and a method of manufacturing the same | |
TW200820351A (en) | Integrated circuit devices and fabrication methods thereof | |
WO2004025735A1 (ja) | 半導体装置 | |
TWI503986B (zh) | Polarization of gold and oxygen halide effect transistor | |
CN112349775B (zh) | 超陡亚阈值摆幅器件及其制备方法 | |
US20080111186A1 (en) | Field-Effect Transistor Structure and Method Therefor | |
US11929420B2 (en) | Power semiconductor devices having multilayer gate dielectric layers that include an etch stop/field control layer and methods of forming such devices | |
Kim et al. | Gate-first negative capacitance field-effect transistor with self-aligned nickel-silicide source and drain | |
JP2004311815A (ja) | 半導体装置およびその製造方法 | |
JP3970539B2 (ja) | 電界効果トランジスタ | |
KR20240060480A (ko) | 강유전성 구조물에 반강유전성을 유도하기 위한 억제층 삽입 | |
Xu et al. | High voltage polycrystalline thin-film transistor with variable doping slots in the offset region |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050921 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20051004 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20051219 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20051222 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060216 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060314 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20060220 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060403 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |