JP3767685B2 - リアルタイム・トラヒック送受信処理装置 - Google Patents
リアルタイム・トラヒック送受信処理装置 Download PDFInfo
- Publication number
- JP3767685B2 JP3767685B2 JP2001208294A JP2001208294A JP3767685B2 JP 3767685 B2 JP3767685 B2 JP 3767685B2 JP 2001208294 A JP2001208294 A JP 2001208294A JP 2001208294 A JP2001208294 A JP 2001208294A JP 3767685 B2 JP3767685 B2 JP 3767685B2
- Authority
- JP
- Japan
- Prior art keywords
- dsp
- cpu
- unit
- dsps
- voice
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Bus Control (AREA)
- Data Exchanges In Wide-Area Networks (AREA)
- Use Of Switch Circuits For Exchanges And Methods Of Control Of Multiplex Exchanges (AREA)
- Telephonic Communication Services (AREA)
- Multi Processors (AREA)
Description
【発明の属する技術分野】
リアルタイム・トラヒック送受信処理装置に関する。
【0002】
【従来の技術】
特開2000−156746号公報においては、音声パケット処理用LSI及び音声パケット処理装置について、端末側装置と音声信号を受け渡しするディジタル信号処理部とコンピュータネットワークと音声パケットを送受信するネットワーク制御部とそれらを統括的に制御するCPUとを同一基板に搭載した処理装置について述べている。
【0003】
【発明が解決しようとする課題】
これら従来技術においては、RAM部を介してCPUとDSP群とがパケットの制御及び送受信の制御を行うが、CPUとDSP群がお互いに割込を発生させてアクセス権を争奪する為にコリジョンが頻発し、ひいては、装置全体の処理能力の低下を招くという問題があった。
【0004】
本発明の目的は、CPUによる制御により、各DSPに対しRAM部へのアクセスを制御することにより、処理能力の高いシステムを提供することである。
【0005】
【課題を解決するための手段】
本発明の観点にたてば、音声アプリケーション処理及び音声パケット転送処理を行うCPU部と、音声信号を符号化及びパケット化する複数のDSPで構成するDSP部群と、前記CPU部と前記DSP部群間の音声パケットの受け渡しをする外部RAM部と、ネットワークにパケットの送受信を行うネットワーク通信制御部と、電話端末又はPBXと接続して音声通信を行う音声通信制御部と、を備えるリアルタイム・トラフィック送受信処理装置において、前記CPU部が複数の前記DSPを管理・制御する場合、前記CPU部から前記DSP毎に所定周期で割込により、前記外部RAM部へのアクセス権を付与する手段と、前記割込のタイミングを前記DSP毎に許容可能な時間でずらし、前記 DSP からの前記外部RAM部へのアクセスが重ならない周期とする手段と、を備え、前記 CPU 部は前記リアルタイム・トラフィック送受信処理装置に実装されている前記 DSP の数を各 DSP からの所定周期での割込から把握する手段と、前記 CPU 部は、前記許容時間を前記 DSP の実装数から算出する手段と、を更に備えることを特徴とするリアルタイム・トラフィック送受信処理装置が提供される。
【0007】
【発明の実施の形態】
本発明での実施の形態について、図1及び図2を用いて説明する。
【0008】
第1図は、本発明の構成を示すブロック図である。
【0009】
CPU1は音声アプリケーション処理、及び音声パケットの転送処理を行う、DSP2は音声信号を符号化、パケット化する、外部RAM3はCPU−DSP間の音声パケットを受け渡しする、シリアル・インタフェース4は、LAN、WANのシリアル・インタフェース、5はPCMインタフェース、6はPBX/電話機を収容するための音声インタフェース、7はCPU用RAM、8〜11は内部バスを示す。
【0010】
第1図に示されるCPU1とDSP2の音声パケットの受け渡しは、RAM3とバス(8,9,10)を使用して行われるが、CPUとDSPがRAMをアクセスするために使用するバスアクセス権の取得、解放の方法について、第2図で示している。
【0011】
CPUが複数のDSPを管理、制御する場合、各DSP間でバスアクセスの競合を避けるために、1つのDSPに関する一連の対CPUとのデータ送受信処理について、外部RAM3へアクセス出来る許容時間Pを定め、かつ一定周期cの割り込みをDSP2毎にタイミングをずらして入力させている。
【0012】
また、第3図はバスアクセス許容時間Pが、DSP2の実装数、または呼数によって、決定されるべきとの観点から、その決定方法について示している。
【0013】
ここでは、Voice over IPと呼ばれるインターネット電話アプリケーションを例に記述されるが、本発明は、Voice over FR/ATMなどの音声通信アプリケーションに適応できる。
【0014】
また、本発明は、音声だけでなく、リアルタイム性の高いFAX、ビデオ通信などにも適応される。
【0015】
実施の形態での音声信号の送受信の流れについての動作について図1を用いて説明する。
【0016】
まず、音声信号をLANまたは、WANへ送信する場合、PBX、または電話機を収容する音声インタフェース6から音声信号が入力され、PCM処理5を行った後、DSP2へ渡される。DSP2では符号化、パケット化処理を行った後、外部RAM3を経由してCPU1へ音声パケットを引き渡す。
【0017】
更にCPU1からLAN、またはシリアル・インタフェース4へ音声パケットが送出され、LAN、またはシリアル・インタフェース4から受信した音声パケットは、先と全く逆の処理経路を経て、CPU1からDSP2へ音声パケットを引き渡し、復号化して、PBX、または電話機へ音声信号を送出する。
【0018】
実施の形態でのDSP2、CPU1のデータ受け渡しの実施例を図2を用いて説明する。
【0019】
バス使用権は、各DSP2への割り込みINT入力(t1)によって通知する。この時、ENB信号がOn(t2)であればバス使用権が与えられ、当該DSP2は、それを確認して、USE信号をOn(t3)にしてバスを使用し、外部RAM3にアクセスする。まず、DSP2は予め決められた外部RAM3のエリアへ、データを書き込み(t4)、更にCPU1が書き込んだデータを読み取る(t5)。この後、DSP2は割り込みを使用して、外部RAM3へのアクセス処理が完了したことをCPU1に通知(t6)する。CPU1は予め決められた外部RAM3のエリアへ、データを書き込み(t7)、更にDSP2が書き込んだデータを読み取る(t8)。この後、CPU1はアクセスが完了したことをDSP2へ通知する(t9)。通知を受けたDSP2は、USE信号をOff(t10)にし、バスを解放する。バスの調停機能は、USE信号がOffになったことを確認して、次DSPのENB信号をOnにする。
【0020】
この一連の処理は、先にも述べたように、或る決められた周期c毎に実行しなければならない。
【0021】
各DSP2に割り当てられたバスアクセスの許容時間は厳守する必要があり、周期cの割り込みが入ったら、待たされることなくバスアクセス出来なければならない。
【0022】
このアクセス許容時間は、CPU1が管理するDSP2の数に依存する。アクセス許容時間については、図3を用いて後述する。各DSP2へ、周期cで割込みを入れるが、その割り込み信号は、DSP2毎にアクセス許容時間分、タイミングをずらして同時には入力しない。
【0023】
ずらした時間が、DSP2の外部RAM3にアクセスできるウインドウであり、更に、このウインドウ内でパケット転送の送受信動作を完了させる。
【0024】
更に、バスアクセス許容時間P以内に処理が終了しない場合はUSE信号をOnにしたまま処理を続行できる。
【0025】
図3はバスアクセス許容時間に関するフローチャートであるが、これを使用して、バスアクセス許容時間の決定方法について説明する。
【0026】
CPU1は各DSP2から周期cの割り込みを受けるが、CPU1は、この割り込みを受信することで当該DSP2が実装されていることを確認でき、DSP2の実装数を認識できる。バスアクセス許容時間Pは、DSP2の実装数によって決定される。しかし、バスアクセス許容時間Pは、実装されるDSP2数の増加に反比例し減少する。
【0027】
従って、バスアクセス許容時間Pは、予め定められた基本処理時間(例えば、最低1つの音声パケットを処理出来る時間)よりも大きくなければならない。
【0028】
このバスアクセス許容時間Pが、限界を超える直前のDSP2実装数を規定値mとする。更にDSP2実装数が、規定値mを超えた場合には、実際に音声パケットの送受信処理を起動しているDSP2数、すなわち発生中の呼数によってバスアクセス許容時間Pを変更する必要がある。
【0029】
装置立ち上げ(p10)後、DSP2実装位置の先頭(p11)から実装チェック(j1)を行い、実装されていれば、カウントアップ(p12)する。もし、実装されていなければ、次収容位置へチェックポイントを移し(p13)、チェックする(j1)。
【0030】
全数チェック(j2)を終えた後、DSP2の実装数が規定値mより大きいか判定(j3)する。また、DSP2の増設/削減(p14)を行った場合にも、j3のチェックを行う。規定値mは、実装されたDSP2が全て使用された場合の輻輳ポイントで、DSP2の実装数がmを超えた場合には、発生した呼数によって、バスアクセス許容時間Pを変更する必要がある(p30)。
【0031】
まず、j3の判定によって、DSP2の実装数がm未満の場合には、バスアクセス許容時間Pは、音声パケット送受信周期cを実装DSP2数nで割った値となる(p20)。j3の判定で、DSP2実装数nがm以上の場合には、呼量管理モード(p30)に設定される。このモードでは、発呼/着呼(p34)、呼切断(p35)の都度、DSP2の使用数、すなわち呼量を判定(j4)する。
【0032】
DSP2の使用数がm’未満の場合には、バスアクセス許容時間Pは、音声パケット送受信周期cをDSP2使用数m’で割った値となる(p31)。
【0033】
j4の判定で、DSP2使用数m’がm以上の場合には、バスアクセス許容時間Pを輻輳ポイントに設定(p32)し、システムを輻輳/規制モード(p33)に移行させる。輻輳/規制モードは音声パケット以外のDSP2−CPU1間通信、例えば統計データ、ユーザインタフェースコマンドなど、低優先データを規制し、また輻輳状態の通知を行う。
【0034】
【発明の効果】
本発明の第1の効果は、CPUが管理する複数DSPとのバス使用権の競合を回避できるため、DSP−CPU間のメモリ転送待ち時間の増加を防止し、能力低下を抑えることができることである。
【0035】
本発明の第2の効果は、異なる複数のDSPから同時にパケットを受信することが無いため、CPUがLAN/WAN側へパケットを転送する際の送出待ち遅延が無くなることである。
【0036】
本発明の第3の効果は、実装されたDSP数、または呼数に応じて、バスアクセス許容時間の算出が行え、DSPが少ない場合には、自動的にバスアクセスの許容時間に余裕が出るため、アクセス時間が長くなるような異常処理や、データサイズの長いコマンドが存在しても、DSPとCPU間のデータ転送を中断処理するなどの準正常処理を行うことなく、正常処理できることである。
【0037】
本発明の第4の効果は、バスアクセス許容時間を一定にしないことで、装置仕様上のDSP実装数、呼処理能力の幅を持たせることができることである。
【0038】
本発明の第5の効果は、バスアクセス許容時間の算出から導かれる、輻輳、規制モードを使用して、低優先呼に対して切断を警告するような、サービス面での差別化を行うトリガにもなることである。
【図面の簡単な説明】
【図1】本発明の実施の形態における機能構成を示した機能構成ブロック図である。
【図2】本発明の実施の形態におけるCPU部とDSP部群間のRAM部へのアクセス制御例を示した制御チャート図である。
【図3】本発明におけるDSPがRAM部アクセスの許容時間を決定する処理のフローを示したフローチャート図である。
【符号の説明】
1 CPU
2 DSP
3 外部RAM
4 LAN、WANのシリアルインタフェース
5 PCMインタフェース
6 PBX/電話機を収容するための音声インタフェース
7 CPU用RAM
8 内部バス
9 内部バス
10 内部バス
11 内部バス
Claims (1)
- 音声アプリケーション処理及び音声パケット転送処理を行うCPU部と、
音声信号を符号化及びパケット化する複数のDSPで構成するDSP部群と、
前記CPU部と前記DSP部群間の音声パケットの受け渡しをする外部RAM部と、
ネットワークにパケットの送受信を行うネットワーク通信制御部と、
電話端末又はPBXと接続して音声通信を行う音声通信制御部と、を備えるリアルタイム・トラフィック送受信処理装置において、
前記CPU部が複数の前記DSPを管理・制御する場合、前記CPU部から前記DSP毎に所定周期で割込により、前記外部RAM部へのアクセス権を付与する手段と、
前記割込のタイミングを前記DSP毎に許容可能な時間でずらし、前記DSPからの前記外部RAM部へのアクセスが重ならない周期とする手段と、を備え、
前記 CPU 部は前記リアルタイム・トラフィック送受信処理装置に実装されている前記 DSP の数を各 DSP からの所定周期での割込から把握する手段と、
前記 CPU 部は、前記許容時間を前記 DSP の実装数から算出する手段と、を更に備えることを特徴とするリアルタイム・トラフィック送受信処理装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001208294A JP3767685B2 (ja) | 2001-07-09 | 2001-07-09 | リアルタイム・トラヒック送受信処理装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001208294A JP3767685B2 (ja) | 2001-07-09 | 2001-07-09 | リアルタイム・トラヒック送受信処理装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2003023682A JP2003023682A (ja) | 2003-01-24 |
JP3767685B2 true JP3767685B2 (ja) | 2006-04-19 |
Family
ID=19044146
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2001208294A Expired - Fee Related JP3767685B2 (ja) | 2001-07-09 | 2001-07-09 | リアルタイム・トラヒック送受信処理装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3767685B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4707017B2 (ja) * | 2006-02-17 | 2011-06-22 | カシオ計算機株式会社 | 信号処理装置 |
-
2001
- 2001-07-09 JP JP2001208294A patent/JP3767685B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2003023682A (ja) | 2003-01-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5960001A (en) | Apparatus and method for guaranteeing isochronous data flow on a CSMA/CD network | |
US5935220A (en) | Apparatus and method for high speed data and command transfer over an interface | |
JPH11501196A (ja) | ネットワークアダプターにおけるパケットの自動再送信のための方法及び装置 | |
JPH11164334A (ja) | 電気通信システムにおいて用いる加入者回線カードをマルチモードにて動作するための方法 | |
US8397003B2 (en) | CPU connection circuit, data processing apparatus, arithmetic processing device, portable communication terminal using these modules and data transfer | |
US6658499B1 (en) | System and method for ADSL USB bandwidth negotiation | |
US5533203A (en) | Start of packet receive interrupt for ethernet controller | |
US20070109970A1 (en) | Method and apparatus for transmitting circuitry that transmit data at different rates | |
JP3767685B2 (ja) | リアルタイム・トラヒック送受信処理装置 | |
CN112491573A (zh) | 一种网络参数配置方法及装置 | |
WO2008034386A1 (fr) | Procede, systeme et serveur de facturation | |
JPH03214951A (ja) | 発信規制方式 | |
JP2002300272A (ja) | 輻輳中の着信者番号へ自動的に発信する交換機 | |
CN116781448B (zh) | 一种can报文防丢失方法、装置、系统、芯片及介质 | |
JP2618128B2 (ja) | 輻輳規制方法及び装置 | |
JPH04256246A (ja) | バス優先占有方式およびその方式を使用した通信ネットワーク接続装置 | |
JP5617625B2 (ja) | データ中継装置および通信優先制御方法 | |
JPH07336390A (ja) | トラヒック規制処理方法 | |
JPH1013878A (ja) | ボタン電話装置 | |
JPS61198847A (ja) | 多元トラヒツク予約制御方式 | |
JP2004064135A (ja) | オペレーション装置、及び、通信制御方法 | |
JP3492466B2 (ja) | 帯域可変制御方法 | |
EP1540484B1 (en) | Bus control arrangement and method | |
JP2004260432A (ja) | 基地局装置の遅延検知解消方式 | |
JP3271940B2 (ja) | コードレス電話装置の通信制御方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20040421 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050711 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050713 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050912 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060111 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060124 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 3767685 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100210 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100210 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110210 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120210 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120210 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130210 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130210 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140210 Year of fee payment: 8 |
|
S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |