JP3767275B2

JP3767275B2 - Field emission electron source and manufacturing method thereof

Info

Publication number: JP3767275B2
Application number: JP27152399A
Authority: JP
Inventors: 由明本多; 浩一相澤; 卓哉菰田; 祥文渡部; 崇幡井; 勉櫟原; 行廣近藤
Original assignee: Matsushita Electric Works Ltd
Current assignee: Panasonic Electric Works Co Ltd
Priority date: 1999-09-27
Filing date: 1999-09-27
Publication date: 2006-04-19
Anticipated expiration: 2019-09-27
Also published as: JP2001093405A

Description

【０００１】
【発明の属する技術分野】
本発明は、電界放射により電子線を放射するようにした電界放射型電子源に関するものである。
【０００２】
【従来の技術】
従来より、電界放射型電子源として、例えば米国特許３６６５２４１号などに開示されているいわゆるスピント（Spindt）型電極と呼ばれるものがある。このスピント型電極は、微小な三角錐状のエミッタチップを多数配置した基板と、エミッタチップの先端部を露出させる放射孔を有するとともにエミッタチップに対して絶縁された形で配置されたゲート層とを備え、真空中にてエミッタチップをゲート層に対して負極として高電圧を印加することにより、エミッタチップの先端から放射孔を通して電子線を放射するものである。
【０００３】
しかしながら、スピント型電極は、製造プロセスが複雑であるとともに、多数の三角錐状のエミッタチップを精度良く構成することが難しく、例えば平面発光装置やディスプレイなどへ応用する場合に大面積化が難しいという問題があった。また、スピント型電極は、電界がエミッタチップの先端に集中するので、エミッタチップの先端の周りの真空度が低くて残留ガスが存在するような場合、放射された電子によって残留ガスがプラスイオンにイオン化され、プラスイオンがエミッタチップの先端に衝突するから、エミッタチップの先端がダメージ（例えば、イオン衝撃による損傷）を受け、放射される電子の電流密度や効率などが不安定になったり、エミッタチップの寿命が短くなってしまうという問題が生じる。したがって、スピント型電極では、この種の問題の発生を防ぐために、高真空（約１０^-5Ｐａ〜約１０^-6Ｐａ）で使用する必要があり、コストが高くなるとともに、取扱いが面倒になるという不具合があった。
【０００４】
この種の不具合を改善するために、ＭＩＭ（Metal Insulator Metal)方式やＭＯＳ(Metal Oxide Semiconductor)型の電界放射型電子源が提案されている。前者は金属−絶縁膜−金属、後者は金属−酸化膜−半導体の積層構造を有する平面型の電界放射型電子源である。しかしながら、このタイプの電界放射型電子源において電子の放射効率を高めるためには（多くの電子を放射させるためには）、上記絶縁膜や上記酸化膜の膜厚を薄くする必要があるが、上記絶縁膜や上記酸化膜の膜厚を薄くしすぎると、上記積層構造の上下の電極間に電圧を印加した時に絶縁破壊を起こす恐れがあり、このような絶縁破壊を防止するためには上記絶縁膜や上記酸化膜の膜厚の薄膜化に制約があるので、電子の放出効率（引き出し効率）をあまり高くできないという不具合があった。
【０００５】
また、近年では、特開平８−２５０７６６号公報に開示されているように、シリコン基板などの単結晶の半導体基板を用い、その半導体基板の一表面を陽極酸化することにより多孔質半導体層（ポーラスシリコン層）を形成して、その多孔質半導体層上に金属薄膜を形成し、半導体基板と金属薄膜との間に電圧を印加して電子を放射させるように構成した電界放射型電子源（半導体冷電子放出素子）が提案されている。
【０００６】
しかしながら、上述の特開平８−２５０７６６号公報に記載の電界放射型電子源では、基板が半導体基板に限られるので、大面積化やコストダウン化が難しいという不具合がある。また、特開平８−２５０７６６号公報に記載の電界放射型電子源では電子放出時にいわゆるポッピング現象が生じやすく、放出電子量にむらが起こりやすいので、平面発光装置やディスプレイなどに応用すると、発光むらができてしまうという不具合がある。
【０００７】
そこで、本願発明者らは、特願平１０−２７２３４０号、特願平１０−２７２３４２号において、多孔質多結晶半導体層（例えば、多孔質化された多結晶シリコン層）を急速熱酸化（ＲＴＯ）技術によって急速熱酸化することによって、導電性基板と金属薄膜（表面電極）との間に介在し導電性基板から注入された電子がドリフトする強電界ドリフト層を形成した電界放射型電子源を提案した。この電界放射型電子源では、電子放出特性の真空度依存性が小さく且つ電子放出時にポッピング現象が発生せず安定して電子を放出することができ、また、導電性基板として単結晶シリコン基板などの半導体基板の他にガラス基板（絶縁性基板）などに導電性膜（例えば、ＩＴＯ膜）を形成した基板などを使用することもできるから、従来のように半導体基板を多孔質化した多孔質半導体層を利用する場合やスピント型電極に比べて、電子源の大面積化および低コスト化が可能になる。
【０００８】
図８に、ガラス基板よりなる絶縁性基板１１と該絶縁性基板１１上に形成したＩＴＯ膜よりなる導電性層８’とで構成した導電性基板を用いた電界放射型電子源１０’を示す。すなわち、この電界放射型電子源１０’は、図８に示すように、絶縁性基板１１上に導電性層８’が形成され、導電性層８’上に強電界ドリフト層６が形成され、強電界ドリフト層６上に導電性薄膜（例えば、金属薄膜）よりなる表面電極７が形成されている。
【０００９】
この電界放射型電子源１０’では、例えば図９に示すように、表面電極７を真空中に配置するとともに表面電極７に対向してコレクタ電極２１を配置し、表面電極７を導電性層８’に対して正極として直流電圧Ｖpsを印加するとともに、コレクタ電極２１を表面電極７に対して正極として直流電圧Ｖcを印加することにより、導電性層８’から注入された電子が強電界ドリフト層６をドリフトし表面電極７を通して放出される（なお、図９中の一点鎖線は表面電極７を通して放出された電子ｅ^-の流れを示す）。ここにおいて、表面電極７と導電性層８’との間に流れる電流をダイオード電流Ｉpsと称し、コレクタ電極２１と表面電極７との間に流れる電流を放出電子電流Ｉeと称し、ダイオード電流Ｉpsに対する放出電子電流Ｉeが大きい（Ｉe／Ｉpsが大きい）ほど電子の放出効率が高くなる。なお、この電界放射型電子源１０’では、表面電極７と導電性層８’との間に印加する直流電圧Ｖpsを１０〜２０Ｖ程度の低電圧としても電子を放出させることができる。
【００１０】
ところで、この種の電界放射型電子源１０’をディスプレイ装置の電子源として利用する場合には、例えば、絶縁性基板１１上に形成する導電性層８’をストライプ状にパターニングするとともに、表面電極７を導電性層８’に交差する方向にストライプ状にパターニングして、導電性層８’と表面電極７とでマトリクスを構成すればよい。
【００１１】
なお、図１０に示すように、絶縁性基板１１上に所定形状にパターニングした導電性層８’を有する電界放射型電子源１０”も提案されている（例えば、特開平９−２５９７９５号公報）。図１０に示す電界放射型電子源１０”は、絶縁性基板１１の一表面上に所定形状にパターニングして形成されたオーミック電極よりなる導電性層８’を有し、絶縁性基板１１の上記一表面側の全面を覆うように形成された半導体層３’と、該半導体層３’の表面側で導電性層８’の上方に形成された多孔質半導体層よりなる強電界ドリフト層６’と、強電界ドリフト層６’上に形成された表面電極７とを備えている。
【００１２】
ところで、表面電極７の膜厚は１０ｎｍないし１５ｎｍ程度に設定されている。
【００１３】
【発明が解決しようとする課題】
上述の電界放射型電子源１０’，１０”では、ディスプレイ装置などの電子源として利用するために導電性層８’を所定形状にパターニングした場合、導電性層８’の厚みによって（つまり、導電性層８’の表面と絶縁性基板１１の上記一表面との段差に起因して）、強電界ドリフト層６，６’の表面の平坦性が損なわれ、結果的に強電界ドリフト層６，６’上の表面電極７の表面の平坦性が損なわれてしまうという不具合があり、導電性層８’の厚みが大きくなって強電界ドリフト層６，６’の表面の平坦性が悪くなると、表面電極７が断線してしまう恐れもあった。
【００１４】
本発明は上記事由に鑑みて為されたものであり、その目的は、表面電極の平坦性が良好な電界放射型電子源およびその製造方法を提供することにある。
【００１５】
【課題を解決するための手段】
請求項１の発明は、絶縁性基板と、絶縁性基板の一表面上に形成された導電性層と、導電性層上に形成された酸化若しくは窒化した多孔質半導体層よりなる強電界ドリフト層と、強電界ドリフト層上に形成された表面電極とを備え、表面電極を導電性層に対して正極として電圧を印加することにより導電性層から注入された電子が強電界ドリフト層をドリフトし表面電極を通して放出される電界放射型電子源であって、上記導電性層は、絶縁性基板上に形成された半導体層の一部に不純物をドーピングすることによりストライプ状に形成されてなり、強電界ドリフト層は、上記導電性層に平行なストライプ状に形成され且つ長さが上記導電性層よりも短く、強電界ドリフト層の周囲にはノンドープの多結晶シリコン層が形成され、表面電極は、強電界ドリフト層上および多結晶シリコン層上に跨り上記導電性層に交差する方向にストライプ状に形成されてなり、強電界ドリフト層の周囲において上記導電性層とノンドープの多結晶シリコン層との間および上記半導体層とノンドープの多結晶シリコン層との間に絶縁層が介在されてなることを特徴とするものであり、上記導電性層が絶縁性基板上に形成された半導体層の一部に不純物をドーピングすることにより該半導体層の一部に形成されるとともに、強電界ドリフト層の周囲にノンドープの多結晶シリコン層が形成され、強電界ドリフト層の周囲において上記導電性層とノンドープの多結晶シリコン層との間および上記半導体層とノンドープの多結晶シリコン層との間に絶縁層が介在されているので、上記導電性層から強電界ドリフト層の周囲を通して表面電極へ電流が流れるのを防止することができる。
【００１８】
請求項２の発明は、請求項１の発明において、上記多孔質半導体層が、多孔質化した多結晶半導体よりなるので、大面積化が容易になる。
【００２１】
請求項３の発明は、請求項１または請求項２の発明において、上記半導体層が、シリコンよりなるので、シリコンプロセスを使用でき、導電性層のパターンの微細化および高精度化を図ることができる。
【００２３】
請求項４の発明は、請求項１記載の電界放射型電子源の製造方法であって、絶縁性基板の一表面上に半導体層を形成した後、該半導体層の一部に不純物をドーピングすることにより導電性層をストライプ状に形成し、その後、絶縁性基板の上記一表面側の全面に絶縁層を形成し、次に、上記絶縁層のうち強電界ドリフト層の形成予定領域に重複する部分を除去し、その後、絶縁性基板の上記一表面側の全面にノンドープの多結晶シリコン層を形成し、次に、上記絶縁層のうち導電性層の両端部に重なっている部分の表面が露出するようにノンドープの多結晶シリコン層の一部をエッチング除去し、その後、導電性層の両端部の表面が露出するように上記絶縁層の一部をエッチング除去し、その後、導電性層を陽極酸化処理時の電極として用いて陽極酸化処理を行うことによりノンドープの多結晶シリコン層を部分的に多孔質化して多孔質半導体層をストライプ状に形成し、該多孔質半導体層を酸化若しくは窒化することにより強電界ドリフト層を形成し、次いで、強電界ドリフト層上およびノンドープの多結晶シリコン層上に跨り導電性層に交差する方向にストライプ状となる表面電極を形成することを特徴とし、ノンドープの多結晶シリコン層の一部をエッチングする際に絶縁層をエッチングストッパとして利用してエッチングを一旦中断し、その後に絶縁層をエッチングして導電性層の両端部の表面を露出させることができるので、導電性層の両端部の表面を露出させるためのエッチングの工程管理が容易になり、導電性層にエッチングダメージが発生するのを抑制することが可能となる。さらに、導電性層を陽極酸化処理時の電極として利用して陽極酸化処理を行うことにより、ノンドープの多結晶シリコン層のうち絶縁層上に形成された部分には電流が流れず導電性層上の部分にのみ電流が流れるから、導電性層上の部分のみが多孔質化され、強電界ドリフト層のパターンを高精度化することができる。
【００２５】
請求項５の発明は、請求項４の発明において、上記ノンドープの多結晶シリコン層を触媒ＣＶＤ法により形成するので、絶縁性基板として安価なガラス基板を用いることができる。
【００２６】
請求項６の発明は、請求項４の発明において、上記ノンドープの多結晶シリコン層をプラズマＣＶＤ法により形成するので、絶縁性基板として安価なガラス基板を用いることができる。
【００２７】
請求項７の発明は、請求項４の発明において、上記ノンドープの多結晶シリコン層をアモルファスシリコンの堆積後に加熱処理によって多結晶化することにより形成するので、絶縁性基板として安価なガラス基板を用いることができる。
【００２８】
請求項８の発明は、請求項７の発明において、上記加熱処理はレーザアニールであるので、上記ノンドープの多結晶シリコン層の膜質を良好にできる。
【００２９】
【発明の実施の形態】
（参考例１）
本参考例の電界放射型電子源１０は、図１および図２に示すように、ガラス基板よりなる絶縁性基板１１の一表面上に半導体層たるノンドープの多結晶シリコン層２３が形成され、多結晶シリコン層２３の一部にｎ形多結晶シリコンよりなる導電性層８が形成され、該導電性層８上に酸化した多孔質多結晶シリコンよりなる強電界ドリフト層６が形成され、強電界ドリフト層６上に表面電極７が形成されている。また、導電性層８上には、強電界ドリフト層６と離間してパッド電極１８が配設され、表面電極７上には、強電界ドリフト層６から離間してパッド電極１７が配設されている。ここにおいて、強電界ドリフト層６はストライプ状に形成され隣り合う強電界ドリフト層６間を埋め込む形でノンドープの多結晶シリコン層３が形成されている。また、導電性層８は、絶縁性基板１１上に形成された半導体層たるノンドープの多結晶シリコン層２３にｎ形不純物をドーピングすることにより該ノンドープの多結晶シリコン層２３の一部に形成されている。ところで、図１に示すように、導電性層８はストライプ状に形成され、表面電極７は導電性層８に直交（交差）する方向にストライプ状に形成されている。要するに、表面電極７は、強電界ドリフト層６上および多結晶シリコン層３上に跨って形成されている。
【００３０】
なお、本参考例の電界放射型電子源１０の動作原理は従来構成と同じであり、表面電極７を導電性層８に対して正極として電圧を印加することにより導電性層８から注入された電子が強電界ドリフト層６をドリフトし表面電極７を通して放出されるから、電圧を印加する表面電極７と導電性層８とを適宜選択することにより、表面電極７と導電性層８との交差する領域から表面電極７を通して電子を放出させることができる。
【００３１】
しかして、本参考例の電界放射型電子源では、上記導電性層８が、絶縁性基板１１上に形成されたノンドープの多結晶シリコン層２３の一部にｎ形不純物をドーピングすることにより該多結晶シリコン層２３の一部に形成されているので、強電界ドリフト層６の表面の平坦性が向上し、結果的に表面電極７の平坦性も向上する。
【００３２】
なお、本参考例では、強電界ドリフト層６を酸化した多孔質多結晶シリコンにより構成しているが、強電界ドリフト層６を窒化した多孔質多結晶シリコン、あるいは、その他の酸化若しくは窒化した多孔質多結晶半導体層、あるいは、酸化若しくは窒化したアモルファス半導体（例えば、アモルファスシリコン）により構成してもよい。
【００３３】
以下、製造方法について図３を参照しながら説明する。
【００３４】
まず、絶縁性基板１１の一表面（図３（ａ）における上面）上に所定膜厚のノンドープの多結晶シリコン層２３を例えばプラズマＣＶＤ法によって形成することにより、図３（ａ）に示すような構造が得られる。ここにおいて、ノンドープの多結晶シリコン層２３は、プラズマＣＶＤ法により堆積しているので、６００℃以下の低温プロセスで成膜することができる。なお、ノンドープの多結晶シリコン層２３の形成方法は、プラズマＣＶＤ法に限らず、触媒ＣＶＤ法により形成してもよく、触媒ＣＶＤ法でも６００℃以下の低温プロセスで成膜することができる。
【００３５】
ノンドープの多結晶シリコン層２３を形成した後、ノンドープの多結晶シリコン層２３の一部にイオン注入技術または拡散技術によってｎ形不純物をドーピングすることで導電性層８を形成することにより、図３（ｂ）に示すような構造が得られる。
【００３６】
その後、絶縁性基板１１の上記一表面側の全面に所定膜厚（例えば、１．５μｍ）のノンドープの多結晶シリコン層３を例えばプラズマＣＶＤ法によって形成することにより、図３（ｃ）に示すような構造が得られる。ここにおいて、ノンドープの多結晶シリコン層３は、プラズマＣＶＤ法により堆積しているので、６００℃以下の低温プロセスで成膜することができる。なお、ノンドープの多結晶シリコン層３の形成方法は、プラズマＣＶＤ法に限らず、触媒ＣＶＤ法により形成してもよく、触媒ＣＶＤ法でも６００℃以下の低温プロセスで成膜することができる。また、プラズマＣＶＤ法によってアモルファスシリコンを成膜した後に加熱処理として例えばレーザアニールを行うことにより多結晶化してもよい。
【００３７】
次に、導電性層８の表面の一部が露出するようにノンドープの多結晶シリコン層３の一部をＲＩＥ（反応性イオンエッチング）などのドライエッチングやフッ化水素水溶液、硝酸系のエッチング液を用いたウェットエッチングによってエッチング除去することにより、図３（ｄ）に示すような構造が得られる。
【００３８】
その後、多結晶シリコン層３の表面上にストライプ状の開口パターンを有するフォトレジスト層よりなるマスク層（図示せず）を形成した後、５５ｗｔ％のフッ化水素水溶液とエタノールとを略１：１で混合した混合液よりなる電解液の入った陽極酸化処理槽を利用し、白金電極（図示せず）を負極、導電性層８を正極として、多結晶シリコン層３に光照射を行いながら所定の条件で陽極酸化処理を行うことによって多結晶シリコン層３の一部を多孔質化して多孔質半導体層たる多孔質多結晶シリコン層を形成し、該多孔質多結晶シリコン層を例えば酸（例えば、ＨＮＯ₃、Ｈ₂ＳＯ₄、王水など）によって酸化することにより強電界ドリフト層６を形成し、続いて上記マスク層を除去することにより、図３（ｅ）に示すような構造が得られる。
【００３９】
次いで、強電界ドリフト層６上にメタルマスクを用いてストライプ状の表面電極７を蒸着法によって形成した後、各表面電極７の長手方向の両端部上にパッド電極１７を形成するとともに導電性層８の露出した表面上にパッド電極１８を形成することにより、図３（ｆ）に示すような構造の電界放射型電子源１０が得られる。
【００４０】
しかして、上述の製造方法によれば、絶縁性基板１１上の半導体層たるノンドープの多結晶シリコン層２３の一部にｎ形不純物をドーピングすることにより導電性層８が形成されるから、強電界ドリフト層６が平坦な平面上に形成されるので、表面電極７の平坦性が良好な電界放射型電子源１０を提供することができる。また、導電性層８が半導体材料により形成されているので、導電性層８が金属により形成されている場合に発生する恐れのある強電界ドリフト層６のメタル汚染を防止することができる。
【００４１】
（実施形態）
本実施形態の電界放射型電子源の基本構成は参考例１と略同じであって、図４に示すように、上記強電界ドリフト層６の周囲において導電性層８とノンドープの多結晶シリコン層３との間にシリコン酸化膜よりなる絶縁層９を介在させた点に特徴がある。ここにおいて、絶縁層９をシリコン酸化膜により構成してあるが、シリコン窒化膜により構成してもよい。なお、参考例１と同様の構成要素には同一の符号を付して説明を省略する。
【００４２】
しかして、本実施形態の電界放射型電子源１０では、導電性層８から多結晶シリコン層３を通して表面電極７へ電流が流れるのを防止することができる。
【００４３】
以下、製造方法について図５を参照しながら説明する。
【００４４】
まず、絶縁性基板１１の一表面（図５（ａ）における上面）上に所定膜厚のノンドープの多結晶シリコン層２３を例えばプラズマＣＶＤ法によって形成することにより、図５（ａ）に示すような構造が得られる。ここにおいて、ノンドープの多結晶シリコン層２３は、プラズマＣＶＤ法により堆積しているので、６００℃以下の低温プロセスで成膜することができる。なお、ノンドープの多結晶シリコン層２３の形成方法は、プラズマＣＶＤ法に限らず、触媒ＣＶＤ法により形成してもよく、触媒ＣＶＤ法でも６００℃以下の低温プロセスで成膜することができる。
【００４５】
ノンドープの多結晶シリコン層２３を形成した後、ノンドープの多結晶シリコン層２３の一部にイオン注入技術または拡散技術によってｎ形不純物をドーピングすることで導電性層８を形成し、その後、絶縁性基板１１の上記一表面側の全面にシリコン酸化膜よりなる絶縁層９を例えばプラズマＣＶＤ法によって堆積しし、次に、絶縁層１１のうち強電界ドリフト層６の形成予定領域に重複する部分をエッチング除去することにより、図５（ｂ）に示すような構造が得られる。
【００４６】
その後、絶縁性基板１１の上記一表面側の全面に所定膜厚（例えば、１．５μｍ）のノンドープの多結晶シリコン層３を例えばプラズマＣＶＤ法によって形成することにより、図５（ｃ）に示すような構造が得られる。ここにおいて、ノンドープの多結晶シリン層３は、プラズマＣＶＤ法により堆積しているので、６００℃以下の低温プロセスで成膜することができる。なお、ノンドープの多結晶シリコン層３の形成方法は、プラズマＣＶＤ法に限らず、触媒ＣＶＤ法により形成してもよく、触媒ＣＶＤ法でも６００℃以下の低温プロセスで成膜することができる。また、プラズマＣＶＤ法によってアモルファスシリコンを成膜した後に加熱処理として例えばレーザアニールを行うことにより多結晶化してもよい。
【００４７】
次に、絶縁層９の表面の一部が露出するようにノンドープの多結晶シリコン層３の一部をＲＩＥなどのドライエッチングによってエッチング除去することにより、図５（ｄ）に示すような構造が得られる。ここにおける多結晶シリコン層３のエッチング条件としては、多結晶シリコン層３のエッチングレートよりも絶縁層９のエッチングレートが十分遅い条件を設定している。したがって、絶縁層９をエッチングストッパとして利用することができる。
【００４８】
次に、導電性層８の表面の一部が露出するように絶縁層９の一部をエッチング除去し、その後、５５ｗｔ％のフッ化水素水溶液とエタノールとを略１：１で混合した混合液よりなる電解液の入った陽極酸化処理槽を利用し、白金電極（図示せず）を負極、導電性層８を正極として、多結晶シリコン層３に光照射を行いながら所定の条件で陽極酸化処理を行うことによって多結晶シリコン層３の一部を多孔質化して多孔質半導体層たる多孔質多結晶シリコン層を形成し、該多孔質多結晶シリコン層を酸で酸化することにより強電界ドリフト層６を形成することにより、図５（ｅ）に示すような構造が得られる。ここにおける絶縁層９のエッチング条件としては、絶縁層９のエッチングレートよりも多結晶シリコン層３および導電性層８のエッチングレートが十分遅い条件を設定することで、多結晶シリコン層３のサイドエッチングを抑制することができるとともに、導電性層８へのエッチングダメージを抑制することもできる。
【００４９】
次いで、強電界ドリフト層６上にストライプ状の表面電極７を形成した後、各表面電極７の長手方向の両端部上にパッド電極１７を形成するとともに導電性層８の露出した表面上にパッド電極１８を形成することにより、図５（ｆ）に示すような構造の電界放射型電子源１０が得られる。
【００５０】
しかして、上述の製造方法によれば、絶縁性基板１１上の半導体層たるノンドープの多結晶シリコン層２３の一部にｎ形不純物をドーピングすることにより導電性層８が形成されるから、表面電極７の平坦性が良好な電界放射型電子源１０を提供することができる。また、導電性層８を陽極酸化処理時の電極として利用して陽極酸化処理を行うことにより、多結晶シリコン層３のうち絶縁層１１上に形成された部分には電流が流れず導電性層８上の部分にのみ電流が流れるから、導電性層８上の部分のみが多孔質化され、強電界ドリフト層６のパターンを高精度化することができる。
【００５１】
ところで、参考例１のように絶縁層９がない場合には、多結晶シリコン層３のエッチングを時間制御しなければならないが、多結晶シリコン層３の膜厚の面内ばらつきやエッチングレートの面内ばらつきを考慮するとエッチング時間を長めにとる必要があり、導電性層８の表面にエッチングダメージが発生してしまう恐れがあった。これに対して、本実施形態では、絶縁層９をエッチングストッパとして利用してエッチングを一旦中断し、その後、多結晶シリコン層３に比べて十分に薄い絶縁層９をエッチングするので、導電性層８へのエッチングダメージを抑制することができる。
【００５２】
（参考例２）
本参考例の電界放射型電子源の基本構成は参考例１と略同じであって、図６に示すように、導電性層８が、絶縁性基板１１の一表面に設けられた凹部１１ａに埋め込まれた形で形成され、絶縁性基板１１の表面と導電性層８の表面とが面一に形成されている点に特徴がある。ここにおいて、本参考例では、導電性層８を金属膜（例えば、Ｗ，Ｍｏ，Ｐｔ，Ａｌ−Ｓｉ，Ｎｉ，Ｃｕ，Ｔｉ，Ｃｒなどの単一膜あるいは複合膜）により形成してある。なお、参考例１と同様の構成要素には同一の符号を付して説明を省略する。
【００５３】
しかして、本参考例の電界放射型電子源１０では、導電性層８が絶縁性基板１１の一表面に設けられた凹部１１ａへ埋め込まれる形で形成されているので、強電界ドリフト層６の表面の平坦性が向上し、結果的に表面電極７の平坦性も向上する。
【００５４】
以下、製造方法について図７を参照しながら説明する。
【００５５】
まず、絶縁性基板１１の一表面に凹部１１ａを形成することにより、図７（ａ）に示すような構造が得られる。ここにおいて、凹部１１ａはストライプ状に形成する。
【００５６】
次に、凹部１１ａが埋め込まれるように絶縁性基板の上記一表面側の全面に金属（例えば、Ｗ，Ｍｏ，Ｐｔ，Ａｌ−Ｓｉ，Ｎｉ，Ｃｕ，Ｔｉ，Ｃｒなどの単一膜あるいは複合膜）よりなる導電性層８を例えば蒸着法によって堆積させることにより、図７（ｂ）に示すような構造が得られる。
【００５７】
その後、絶縁性基板１１の上記一表面側に化学的機械研磨を施すことにより絶縁性基板１１の表面と導電性層８の表面とが面一になるように平坦化することにより、図７（ｃ）に示すような構造が得られる。
【００５８】
その後、絶縁性基板１１の上記一表面側の全面にノンドープの多結晶シリコン層３を例えばプラズマＣＶＤ法によって形成し、次に、導電性層８の表面の一部が露出するようにノンドープの多結晶シリコン層３の一部をＲＩＥなどのドライエッチングやフッ化水素水溶液、硝酸系のエッチング液を用いたウェットエッチングによってエッチング除去することにより、図７（ｄ）に示すような構造が得られる。ここにおいて、ノンドープの多結晶シリコン層３は、プラズマＣＶＤ法により堆積しているので、６００℃以下の低温プロセスで成膜することができる。なお、ノンドープの多結晶シリコン層３の形成方法は、プラズマＣＶＤ法に限らず、触媒ＣＶＤ法により形成してもよく、触媒ＣＶＤ法でも６００℃以下の低温プロセスで成膜することができる。また、プラズマＣＶＤ法によってアモルファスシリコンを成膜した後に加熱処理として例えばレーザアニールを行うことにより多結晶化してもよい。
【００５９】
その後、多結晶シリコン層３の表面上にストライプ状の開口パターンを有するフォトレジスト層よりなるマスク層（図示せず）を形成した後、５５ｗｔ％のフッ化水素水溶液とエタノールとを略１：１で混合した混合液よりなる電解液の入った陽極酸化処理槽を利用し、白金電極（図示せず）を負極、導電性層８を正極として、多結晶シリコン層３に光照射を行いながら所定の条件で陽極酸化処理を行うことによって多結晶シリコン層３の一部を多孔質化して多孔質半導体層たる多孔質多結晶シリコン層を形成し、該多孔質多結晶シリコン層を酸化若しくは窒化することにより強電界ドリフト層６を形成し、続いて上記マスク層を除去することにより、図７（ｅ）に示すような構造が得られる。
【００６０】
次いで、強電界ドリフト層６上にストライプ状の表面電極７を形成した後、各表面電極７の長手方向の両端部上にパッド電極１７を形成するとともに導電性層８の露出した表面上にパッド電極１８を形成することにより、図７（ｆ）に示すような構造の電界放射型電子源１０が得られる。
【００６１】
しかして、上述の製造方法によれば、絶縁性基板１１の一表面側に化学的機械研磨を施すことにより絶縁性基板１１の表面と導電性層８の表面とが面一になるように平坦化した後に半導体層たる多結晶シリコン層３が形成され、該多結晶シリコン層３の一部が強電界ドリフト層６になるから、表面電極７の平坦性が良好な電界放射型電子源１０を提供することができる。
【００６２】
【発明の効果】
請求項１の発明は、絶縁性基板と、絶縁性基板の一表面上に形成された導電性層と、導電性層上に形成された酸化若しくは窒化した多孔質半導体層よりなる強電界ドリフト層と、強電界ドリフト層上に形成された表面電極とを備え、表面電極を導電性層に対して正極として電圧を印加することにより導電性層から注入された電子が強電界ドリフト層をドリフトし表面電極を通して放出される電界放射型電子源であって、上記導電性層は、絶縁性基板上に形成された半導体層の一部に不純物をドーピングすることによりストライプ状に形成されてなり、強電界ドリフト層は、上記導電性層に平行なストライプ状に形成され且つ長さが上記導電性層よりも短く、強電界ドリフト層の周囲にはノンドープの多結晶シリコン層が形成され、表面電極は、強電界ドリフト層上および多結晶シリコン層上に跨り上記導電性層に交差する方向にストライプ状に形成されてなり、強電界ドリフト層の周囲において上記導電性層とノンドープの多結晶シリコン層との間および上記半導体層とノンドープの多結晶シリコン層との間に絶縁層が介在されてなるものであり、上記導電性層が絶縁性基板上に形成された半導体層の一部に不純物をドーピングすることにより該半導体層の一部に形成されるとともに、強電界ドリフト層の周囲にノンドープの多結晶シリコン層が形成され、強電界ドリフト層の周囲において上記導電性層とノンドープの多結晶シリコン層との間および上記半導体層とノンドープの多結晶シリコン層との間に絶縁層が介在されているので、上記導電性層から強電界ドリフト層の周囲を通して表面電極へ電流が流れるのを防止することができるという効果がある。
【００６５】
請求項２の発明は、請求項１の発明において、上記多孔質半導体層が、多孔質化した多結晶半導体よりなるので、大面積化が容易になるという効果がある。
【００６８】
請求項３の発明は、請求項１または請求項２の発明において、上記半導体層が、シリコンよりなるので、シリコンプロセスを使用でき、導電性層のパターンの微細化および高精度化を図ることができるという効果がある。
【００７０】
請求項４の発明は、請求項１記載の電界放射型電子源の製造方法であって、絶縁性基板の一表面上に半導体層を形成した後、該半導体層の一部に不純物をドーピングすることにより導電性層をストライプ状に形成し、その後、絶縁性基板の上記一表面側の全面に絶縁層を形成し、次に、上記絶縁層のうち強電界ドリフト層の形成予定領域に重複する部分を除去し、その後、絶縁性基板の上記一表面側の全面にノンドープの多結晶シリコン層を形成し、次に、上記絶縁層のうち導電性層の両端部に重なっている部分の表面が露出するようにノンドープの多結晶シリコン層の一部をエッチング除去し、その後、導電性層の両端部の表面が露出するように上記絶縁層の一部をエッチング除去し、その後、導電性層を陽極酸化処理時の電極として用いて陽極酸化処理を行うことによりノンドープの多結晶シリコン層を部分的に多孔質化して多孔質半導体層をストライプ状に形成し、該多孔質半導体層を酸化若しくは窒化することにより強電界ドリフト層を形成し、次いで、強電界ドリフト層上およびノンドープの多結晶シリコン層上に跨り導電性層に交差する方向にストライプ状となる表面電極を形成するので、ノンドープの多結晶シリコン層の一部をエッチングする際に絶縁層をエッチングストッパとして利用してエッチングを一旦中断し、その後に絶縁層をエッチングして導電性層の両端部の表面を露出させることができるから、導電性層の両端部の表面を露出させるためのエッチングの工程管理が容易になり、導電性層にエッチングダメージが発生するのを抑制することが可能となるという効果がある。さらに、導電性層を陽極酸化処理時の電極として利用して陽極酸化処理を行うことにより、ノンドープの多結晶シリコン層のうち絶縁層上に形成された部分には電流が流れず導電性層上の部分にのみ電流が流れるから、導電性層上の部分のみが多孔質化され、強電界ドリフト層のパターンを高精度化することができるという効果がある。
【００７２】
請求項５の発明は、請求項４の発明において、上記ノンドープの多結晶シリコン層を触媒ＣＶＤ法により形成するので、絶縁性基板として安価なガラス基板を用いることができるという効果がある。
【００７３】
請求項６の発明は、請求項４の発明において、上記ノンドープの多結晶シリコン層をプラズマＣＶＤ法により形成するので、絶縁性基板として安価なガラス基板を用いることができるという効果がある。
【００７４】
請求項７の発明は、請求項４の発明において、上記ノンドープの多結晶シリコン層をアモルファスシリコンの堆積後に加熱処理によって多結晶化することにより形成するので、絶縁性基板として安価なガラス基板を用いることができるという効果がある。
【００７５】
請求項８の発明は、請求項７の発明において、上記加熱処理はレーザアニールであるので、上記ノンドープの多結晶シリコン層の膜質を良好にできるという効果がある。
【図面の簡単な説明】
【図１】参考例１を示す概略斜視図である。
【図２】同上の要部断面図である。
【図３】同上の製造方法を説明するための主要工程断面図である。
【図４】実施形態を示す要部断面図である。
【図５】同上の製造方法を説明するための主要工程断面図である。
【図６】参考例２を示す要部断面図である。
【図７】同上の製造方法を説明するための主要工程断面図である。
【図８】従来例を示す断面図である。
【図９】同上の特性測定原理の説明図である。
【図１０】他の従来例を示す要部断面図である。
【符号の説明】
３多結晶シリコン層
６強電界ドリフト層
７表面電極
８導電性層
１０電界放射型電子源
１１絶縁性基板
１７パッド電極
１８パッド電極
２３多結晶シリコン層[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a field emission electron source configured to emit an electron beam by field emission.
[0002]
[Prior art]
2. Description of the Related Art Conventionally, as a field emission electron source, there is a so-called Spindt type electrode disclosed in, for example, US Pat. No. 3,665,241. The Spindt-type electrode includes a substrate on which a large number of minute triangular pyramid-shaped emitter tips are arranged, a gate layer that has a radiation hole that exposes the tip of the emitter tip and is insulated from the emitter tip, And emitting an electron beam from the tip of the emitter chip through the radiation hole by applying a high voltage with the emitter chip as a negative electrode with respect to the gate layer in a vacuum.
[0003]
However, the Spindt-type electrode has a complicated manufacturing process and it is difficult to accurately configure a large number of triangular-pyramidal emitter chips. For example, it is difficult to increase the area when applied to a flat light emitting device or a display. There was a problem. In addition, since the electric field concentrates on the tip of the emitter tip of the Spindt-type electrode, when the degree of vacuum around the tip of the emitter tip is low and residual gas exists, the residual gas is turned into positive ions by emitted electrons. Because it is ionized and positive ions collide with the tip of the emitter tip, the tip of the emitter tip is damaged (for example, damage caused by ion bombardment), and the current density and efficiency of emitted electrons become unstable. There arises a problem that the life of the chip is shortened. Therefore, in a Spindt-type electrode, in order to prevent the occurrence of this kind of problem, a high vacuum (about 10^-FivePa to about 10^-6Pa), and there is a problem that the cost becomes high and the handling becomes troublesome.
[0004]
In order to improve this kind of problem, field emission electron sources of MIM (Metal Insulator Metal) type or MOS (Metal Oxide Semiconductor) type have been proposed. The former is a planar field emission electron source having a metal-insulating film-metal and the latter a metal-oxide film-semiconductor laminated structure. However, in order to increase the electron emission efficiency in this type of field emission electron source (in order to emit many electrons), it is necessary to reduce the thickness of the insulating film or the oxide film. If the film thickness of the insulating film or the oxide film is too thin, there is a risk of causing dielectric breakdown when a voltage is applied between the upper and lower electrodes of the laminated structure, and in order to prevent such dielectric breakdown, There is a problem that the electron emission efficiency (extraction efficiency) cannot be made very high because there is a restriction on the thinning of the insulating film and the oxide film.
[0005]
In recent years, as disclosed in JP-A-8-250766, a single crystal semiconductor substrate such as a silicon substrate is used, and a porous semiconductor layer (porous) is formed by anodizing one surface of the semiconductor substrate. A field emission electron source (semiconductor) configured to form a silicon thin film, form a metal thin film on the porous semiconductor layer, and apply a voltage between the semiconductor substrate and the metal thin film to emit electrons. Cold electron-emitting devices) have been proposed.
[0006]
However, the field emission electron source described in JP-A-8-250766 described above has a problem that it is difficult to increase the area and cost because the substrate is limited to a semiconductor substrate. Further, in the field emission electron source described in JP-A-8-250766, a so-called popping phenomenon is likely to occur during electron emission, and unevenness in the amount of emitted electrons easily occurs. There is a problem that can be done.
[0007]
Therefore, the inventors of the present application disclosed in Japanese Patent Application Nos. 10-272340 and 10-272342 a rapid thermal oxidation (RTO) of a porous polycrystalline semiconductor layer (for example, a porous polycrystalline silicon layer). ) A field emission electron source in which a strong electric field drift layer in which electrons injected from the conductive substrate drift between the conductive substrate and the metal thin film (surface electrode) is formed by rapid thermal oxidation by technology. Proposed. In this field emission electron source, the electron emission characteristics are less dependent on the degree of vacuum, and a popping phenomenon does not occur when electrons are emitted, and electrons can be stably emitted. In addition to the above semiconductor substrate, it is possible to use a substrate in which a conductive film (for example, ITO film) is formed on a glass substrate (insulating substrate) or the like. Compared with the case of using a semiconductor layer or a Spindt-type electrode, it is possible to increase the area and cost of the electron source.
[0008]
FIG. 8 shows a field emission electron source 10 ′ using a conductive substrate composed of an insulating substrate 11 made of a glass substrate and a conductive layer 8 ′ made of an ITO film formed on the insulating substrate 11. . That is, in the field emission electron source 10 ′, as shown in FIG. 8, a conductive layer 8 ′ is formed on the insulating substrate 11, and a strong electric field drift layer 6 is formed on the conductive layer 8 ′. A surface electrode 7 made of a conductive thin film (for example, a metal thin film) is formed on the strong electric field drift layer 6.
[0009]
In this field emission type electron source 10 ′, for example, as shown in FIG. 9, the surface electrode 7 is disposed in a vacuum, the collector electrode 21 is disposed opposite to the surface electrode 7, and the surface electrode 7 is disposed on the conductive layer 8. By applying a DC voltage Vps as a positive electrode to 'and applying a DC voltage Vc with the collector electrode 21 as a positive electrode to the surface electrode 7, electrons injected from the conductive layer 8 ′ become a strong electric field drift layer 6 drifts through the surface electrode 7 (note that the one-dot chain line in FIG.^-Shows the flow). Here, the current flowing between the surface electrode 7 and the conductive layer 8 ′ is referred to as a diode current Ips, the current flowing between the collector electrode 21 and the surface electrode 7 is referred to as an emission electron current Ie, and the current with respect to the diode current Ips. The larger the emission electron current Ie (the larger Ie / Ips), the higher the electron emission efficiency. In the field emission electron source 10 ', electrons can be emitted even when the DC voltage Vps applied between the surface electrode 7 and the conductive layer 8' is a low voltage of about 10 to 20V.
[0010]
By the way, when this type of field emission electron source 10 ′ is used as an electron source of a display device, for example, the conductive layer 8 ′ formed on the insulating substrate 11 is patterned in a stripe shape and the surface electrode 7 may be patterned in a stripe shape in a direction intersecting with the conductive layer 8 ′, and the conductive layer 8 ′ and the surface electrode 7 may constitute a matrix.
[0011]
As shown in FIG. 10, a field emission electron source 10 ″ having a conductive layer 8 ′ patterned in a predetermined shape on an insulating substrate 11 has also been proposed (for example, Japanese Patent Laid-Open No. 9-259795). 10 has a conductive layer 8 ′ made of ohmic electrodes formed by patterning in a predetermined shape on one surface of an insulating substrate 11, and the field emission electron source 10 ″ shown in FIG. A strong electric field drift layer 6 comprising a semiconductor layer 3 ′ formed so as to cover the entire surface on the one surface side, and a porous semiconductor layer formed on the surface side of the semiconductor layer 3 ′ above the conductive layer 8 ′. 'And a surface electrode 7 formed on the strong electric field drift layer 6'.
[0012]
By the way, the film thickness of the surface electrode 7 is set to about 10 nm to 15 nm.
[0013]
[Problems to be solved by the invention]
In the above-described field emission electron sources 10 ′ and 10 ″, when the conductive layer 8 ′ is patterned into a predetermined shape for use as an electron source for a display device or the like, the thickness depends on the thickness of the conductive layer 8 ′ (that is, conductive). The flatness of the surface of the strong electric field drift layers 6, 6 ′ is impaired, resulting in the strong electric field drift layer 6, as a result of the step between the surface of the conductive layer 8 ′ and the one surface of the insulating substrate 11. When the surface flatness of the surface electrode 7 on 6 ′ is impaired, the thickness of the conductive layer 8 ′ increases and the flatness of the surface of the strong electric field drift layers 6, 6 ′ deteriorates. There is also a risk that the surface electrode 7 is disconnected.
[0014]
The present invention has been made in view of the above reasons, and an object of the present invention is to provide a field emission electron source in which the flatness of the surface electrode is good and a method for manufacturing the same.
[0015]
[Means for Solving the Problems]
  The invention of claim 1, AbsolutelyA strong electric field drift layer comprising an edged substrate, a conductive layer formed on one surface of the insulating substrate, an oxidized or nitrided porous semiconductor layer formed on the conductive layer, and a strong electric field drift layer An electric field in which electrons injected from the conductive layer drift through the strong electric field drift layer and are emitted through the surface electrode by applying a voltage with the surface electrode serving as a positive electrode with respect to the conductive layer. A radiation electron source, wherein the conductive layer is a semiconductor formed on an insulating substratePart of the layerIt is formed in stripes by doping impurities, and the strong electric field drift layer is, Parallel to the conductive layerA non-doped polycrystalline silicon layer is formed around the strong electric field drift layer, and the surface electrode is formed on the strong electric field drift layer and the polycrystalline silicon layer. Formed between the conductive layer and the non-doped polycrystalline silicon layer around the strong electric field drift layer and between the semiconductor layer and the non-doped polycrystalline silicon. A semiconductor in which an insulating layer is interposed between layers and the conductive layer is formed on an insulating substratePart of the layerFormed in part of the semiconductor layer by doping impuritiesAsNon-doped polycrystalline silicon layer formed around strong electric field drift layerSince the insulating layer is interposed between the conductive layer and the non-doped polycrystalline silicon layer and between the semiconductor layer and the non-doped polycrystalline silicon layer around the strong electric field drift layer, the conductive property It is possible to prevent a current from flowing from the layer to the surface electrode through the periphery of the strong electric field drift layer.
[0018]
  Claim2The invention of claim1'sIn the present invention, since the porous semiconductor layer is made of a porous polycrystalline semiconductor, it is easy to increase the area.
[0021]
  Claim3The invention of claim1 or claim 2In the invention, since the semiconductor layer is made of silicon, a silicon process can be used, and the pattern of the conductive layer can be miniaturized and highly accurate.
[0023]
  Claim4The method of manufacturing a field emission electron source according to claim 1, wherein a semiconductor layer is formed on one surface of an insulating substrate, and then a part of the semiconductor layer is doped with impurities. The insulating layer is formed in a stripe shape, and then the insulating layer is formed on the entire surface of the one surface side of the insulating substrate, and then the portion of the insulating layer overlapping the region where the strong electric field drift layer is to be formed is removed. Thereafter, a non-doped polycrystalline silicon layer is formed on the entire surface of the one surface side of the insulating substrate, and then the surface of the portion of the insulating layer that overlaps both ends of the conductive layer is exposed. A part of the non-doped polycrystalline silicon layer is removed by etching, and then part of the insulating layer is removed by etching so that the surfaces of both ends of the conductive layer are exposed, and then the conductive layer is anodized. Anodic acid used as an electrode when By forming the non-doped polycrystalline silicon layer partially porous by processing to form a porous semiconductor layer in a stripe shape, forming a strong electric field drift layer by oxidizing or nitriding the porous semiconductor layer, Next, a surface electrode having a stripe shape is formed in a direction crossing the conductive layer over the strong electric field drift layer and the non-doped polycrystalline silicon layer.And nonWhen etching a part of the doped polycrystalline silicon layer, the etching is temporarily interrupted by using the insulating layer as an etching stopper, and then the insulating layer is etched to expose the surfaces of both ends of the conductive layer. Therefore, the etching process management for exposing the surfaces of both ends of the conductive layer is facilitated, and it is possible to suppress the occurrence of etching damage to the conductive layer. Furthermore, by conducting anodization using the conductive layer as an electrode during anodization, current does not flow through the portion of the non-doped polycrystalline silicon layer formed on the insulating layer. Since the current flows only in this portion, only the portion on the conductive layer is made porous, and the pattern of the strong electric field drift layer can be made highly accurate.
[0025]
  Claim5The invention of claim4In this invention, since the non-doped polycrystalline silicon layer is formed by catalytic CVD, an inexpensive glass substrate can be used as the insulating substrate.
[0026]
  Claim6The invention of claim4In this invention, since the non-doped polycrystalline silicon layer is formed by the plasma CVD method, an inexpensive glass substrate can be used as the insulating substrate.
[0027]
  Claim7The invention of claim4In this invention, since the non-doped polycrystalline silicon layer is formed by polycrystallizing by heat treatment after depositing amorphous silicon, an inexpensive glass substrate can be used as the insulating substrate.
[0028]
  Claim8The invention of claim7In this invention, since the heat treatment is laser annealing, the film quality of the non-doped polycrystalline silicon layer can be improved.
[0029]
DETAILED DESCRIPTION OF THE INVENTION
  (Reference Example 1)
  Of this reference exampleAs shown in FIGS. 1 and 2, the field emission electron source 10 includes a non-doped polycrystalline silicon layer 23 as a semiconductor layer formed on one surface of an insulating substrate 11 made of a glass substrate. A conductive layer 8 made of n-type polycrystalline silicon is formed on a part of the conductive layer 8. A strong electric field drift layer 6 made of oxidized porous polycrystalline silicon is formed on the conductive layer 8. A surface electrode 7 is formed on the surface. A pad electrode 18 is disposed on the conductive layer 8 so as to be separated from the strong electric field drift layer 6, and a pad electrode 17 is disposed on the surface electrode 7 so as to be separated from the strong electric field drift layer 6. ing. Here, the strong electric field drift layer 6 is formed in a stripe shape, and the non-doped polycrystalline silicon layer 3 is formed so as to embed between adjacent strong electric field drift layers 6. The conductive layer 8 is formed on a part of the non-doped polycrystalline silicon layer 23 by doping the non-doped polycrystalline silicon layer 23 which is a semiconductor layer formed on the insulating substrate 11 with an n-type impurity. ing. Incidentally, as shown in FIG. 1, the conductive layer 8 is formed in a stripe shape, and the surface electrode 7 is formed in a stripe shape in a direction orthogonal to (intersects) the conductive layer 8. In short, the surface electrode 7 is formed over the strong electric field drift layer 6 and the polycrystalline silicon layer 3.
[0030]
  In addition,Field emission of this reference exampleThe operation principle of the projective electron source 10 is the same as that of the conventional configuration. Electrons injected from the conductive layer 8 by applying a voltage with the surface electrode 7 as the positive electrode with respect to the conductive layer 8 cause the strong electric field drift layer 6. And is discharged through the surface electrode 7. By appropriately selecting the surface electrode 7 to which the voltage is applied and the conductive layer 8, the surface electrode 7 and the conductive layer 8 are crossed through the surface electrode 7 by selecting appropriately. Electrons can be emitted.
[0031]
  ButOf this reference exampleIn the field emission type electron source, the conductive layer 8 is doped with an n-type impurity in a part of the non-doped polycrystalline silicon layer 23 formed on the insulating substrate 11, so that one part of the polycrystalline silicon layer 23 is formed. Therefore, the flatness of the surface of the strong electric field drift layer 6 is improved, and as a result, the flatness of the surface electrode 7 is also improved.
[0032]
  In addition,In this reference exampleIs composed of porous polycrystalline silicon obtained by oxidizing the strong electric field drift layer 6, but porous polycrystalline silicon obtained by nitriding the strong electric field drift layer 6, or other oxidized or nitrided porous polycrystalline semiconductor layer Alternatively, it may be composed of an oxidized or nitrided amorphous semiconductor (for example, amorphous silicon).
[0033]
Hereinafter, the manufacturing method will be described with reference to FIG.
[0034]
First, a non-doped polycrystalline silicon layer 23 having a predetermined thickness is formed on one surface of the insulating substrate 11 (upper surface in FIG. 3A), for example, by plasma CVD, as shown in FIG. Can be obtained. Here, since the non-doped polycrystalline silicon layer 23 is deposited by the plasma CVD method, it can be formed by a low-temperature process of 600 ° C. or lower. The method for forming the non-doped polycrystalline silicon layer 23 is not limited to the plasma CVD method, and may be formed by the catalytic CVD method. The catalytic CVD method can also form the film by a low temperature process of 600 ° C. or less.
[0035]
After forming the non-doped polycrystalline silicon layer 23, the conductive layer 8 is formed by doping a part of the non-doped polycrystalline silicon layer 23 with an n-type impurity by an ion implantation technique or a diffusion technique. A structure as shown in (b) is obtained.
[0036]
Thereafter, a non-doped polycrystalline silicon layer 3 having a predetermined film thickness (for example, 1.5 μm) is formed on the entire surface of the one surface side of the insulating substrate 11 by, for example, plasma CVD, as shown in FIG. Such a structure is obtained. Here, since the non-doped polycrystalline silicon layer 3 is deposited by the plasma CVD method, it can be formed by a low temperature process of 600 ° C. or lower. The method for forming the non-doped polycrystalline silicon layer 3 is not limited to the plasma CVD method, and may be formed by the catalytic CVD method. The catalytic CVD method can also form a film at a low temperature process of 600 ° C. or lower. Further, after the amorphous silicon film is formed by the plasma CVD method, it may be polycrystallized by, for example, laser annealing as a heat treatment.
[0037]
Next, dry etching such as RIE (reactive ion etching), hydrogen fluoride aqueous solution, or nitric acid-based etching solution is applied to a part of the non-doped polycrystalline silicon layer 3 so that a part of the surface of the conductive layer 8 is exposed. The structure as shown in FIG. 3D is obtained by performing etching removal using wet etching.
[0038]
Then, after forming a mask layer (not shown) made of a photoresist layer having a stripe-shaped opening pattern on the surface of the polycrystalline silicon layer 3, a 55 wt% hydrogen fluoride aqueous solution and ethanol are approximately 1: 1. Using a anodic oxidation treatment tank containing an electrolyte solution made of a mixed solution in Step 1, using a platinum electrode (not shown) as a negative electrode and a conductive layer 8 as a positive electrode while irradiating the polycrystalline silicon layer 3 with light. By performing an anodizing process under the conditions described above, a part of the polycrystalline silicon layer 3 is made porous to form a porous polycrystalline silicon layer which is a porous semiconductor layer, and the porous polycrystalline silicon layer is converted to, for example, an acid (for example, , HNO_Three, H₂SO_FourThe strong electric field drift layer 6 is formed by oxidation with aqua regia etc., and then the mask layer is removed to obtain a structure as shown in FIG.
[0039]
Next, after forming striped surface electrodes 7 on the strong electric field drift layer 6 using a metal mask by vapor deposition, pad electrodes 17 are formed on both ends of each surface electrode 7 in the longitudinal direction, and a conductive layer is formed. By forming the pad electrode 18 on the exposed surface 8, the field emission electron source 10 having the structure as shown in FIG.
[0040]
Therefore, according to the above-described manufacturing method, the conductive layer 8 is formed by doping an n-type impurity into a part of the non-doped polycrystalline silicon layer 23 which is a semiconductor layer on the insulating substrate 11. Since the electric field drift layer 6 is formed on a flat plane, it is possible to provide the field emission electron source 10 in which the flatness of the surface electrode 7 is good. Further, since the conductive layer 8 is formed of a semiconductor material, metal contamination of the strong electric field drift layer 6 that may occur when the conductive layer 8 is formed of metal can be prevented.
[0041]
  (Execution formstate)
  Basic configuration of the field emission electron source of this embodimentIs Reference Example 1As shown in FIG. 4, an insulating layer 9 made of a silicon oxide film is interposed between the conductive layer 8 and the non-doped polycrystalline silicon layer 3 around the strong electric field drift layer 6. There is a feature in the point. Here, the insulating layer 9 is made of a silicon oxide film, but may be made of a silicon nitride film. In additionReference example 1The same components as those in FIG.
[0042]
Therefore, in the field emission electron source 10 of the present embodiment, it is possible to prevent a current from flowing from the conductive layer 8 to the surface electrode 7 through the polycrystalline silicon layer 3.
[0043]
Hereinafter, the manufacturing method will be described with reference to FIG.
[0044]
First, a non-doped polycrystalline silicon layer 23 having a predetermined thickness is formed on one surface of the insulating substrate 11 (upper surface in FIG. 5A) by, for example, plasma CVD, as shown in FIG. 5A. Can be obtained. Here, since the non-doped polycrystalline silicon layer 23 is deposited by the plasma CVD method, it can be formed by a low-temperature process of 600 ° C. or lower. The method for forming the non-doped polycrystalline silicon layer 23 is not limited to the plasma CVD method, and may be formed by the catalytic CVD method. The catalytic CVD method can also form the film by a low temperature process of 600 ° C. or less.
[0045]
After the non-doped polycrystalline silicon layer 23 is formed, the conductive layer 8 is formed by doping an n-type impurity in a part of the non-doped polycrystalline silicon layer 23 by an ion implantation technique or a diffusion technique. An insulating layer 9 made of a silicon oxide film is deposited on the entire surface of the one surface of the substrate 11 by, for example, a plasma CVD method. Next, a portion of the insulating layer 11 that overlaps a region where the strong electric field drift layer 6 is to be formed is deposited. By removing by etching, a structure as shown in FIG. 5B is obtained.
[0046]
After that, a non-doped polycrystalline silicon layer 3 having a predetermined film thickness (for example, 1.5 μm) is formed on the entire surface of the one surface side of the insulating substrate 11 by, for example, a plasma CVD method, and as shown in FIG. Such a structure is obtained. Here, since the non-doped polycrystalline silin layer 3 is deposited by the plasma CVD method, it can be formed by a low temperature process of 600 ° C. or less. The method for forming the non-doped polycrystalline silicon layer 3 is not limited to the plasma CVD method, and may be formed by the catalytic CVD method. The catalytic CVD method can also form a film at a low temperature process of 600 ° C. or lower. Further, after the amorphous silicon film is formed by the plasma CVD method, it may be polycrystallized by, for example, laser annealing as a heat treatment.
[0047]
Next, a part of the non-doped polycrystalline silicon layer 3 is etched away by dry etching such as RIE so that a part of the surface of the insulating layer 9 is exposed, whereby a structure as shown in FIG. can get. Here, the etching conditions for the polycrystalline silicon layer 3 are set such that the etching rate of the insulating layer 9 is sufficiently slower than the etching rate of the polycrystalline silicon layer 3. Therefore, the insulating layer 9 can be used as an etching stopper.
[0048]
Next, a part of the insulating layer 9 is removed by etching so that a part of the surface of the conductive layer 8 is exposed, and then a mixed liquid in which a 55 wt% hydrogen fluoride aqueous solution and ethanol are mixed in a substantially 1: 1 ratio. Anodizing bath containing an electrolytic solution comprising a platinum electrode (not shown) as a negative electrode and a conductive layer 8 as a positive electrode, and anodic oxidation under predetermined conditions while irradiating the polycrystalline silicon layer 3 with light. By performing the treatment, a part of the polycrystalline silicon layer 3 is made porous to form a porous polycrystalline silicon layer as a porous semiconductor layer, and the porous polycrystalline silicon layer is oxidized with an acid to cause strong electric field drift. By forming the layer 6, a structure as shown in FIG. 5E is obtained. Here, the etching conditions for the insulating layer 9 are set such that the etching rates of the polycrystalline silicon layer 3 and the conductive layer 8 are sufficiently slower than the etching rate of the insulating layer 9. Can be suppressed, and etching damage to the conductive layer 8 can also be suppressed.
[0049]
Next, after the striped surface electrode 7 is formed on the strong electric field drift layer 6, the pad electrode 17 is formed on both ends in the longitudinal direction of each surface electrode 7 and the pad is formed on the exposed surface of the conductive layer 8. By forming the electrode 18, the field emission electron source 10 having a structure as shown in FIG.
[0050]
Therefore, according to the above-described manufacturing method, the conductive layer 8 is formed by doping an n-type impurity into a part of the non-doped polycrystalline silicon layer 23 which is a semiconductor layer on the insulating substrate 11. The field emission type electron source 10 in which the flatness of the electrode 7 is good can be provided. Further, by conducting the anodic oxidation process using the conductive layer 8 as an electrode during the anodic oxidation process, no current flows through the portion of the polycrystalline silicon layer 3 formed on the insulating layer 11 so that the conductive layer Since the current flows only in the portion above 8, only the portion on the conductive layer 8 is made porous, and the pattern of the strong electric field drift layer 6 can be made highly accurate.
[0051]
  by the wayReference example 1When the insulating layer 9 is not provided as described above, the etching of the polycrystalline silicon layer 3 must be time-controlled, but in-plane variation in the thickness of the polycrystalline silicon layer 3 and in-plane variation in the etching rate are taken into consideration. It is necessary to take a long etching time, which may cause etching damage on the surface of the conductive layer 8. On the other hand, in this embodiment, the insulating layer 9 is used as an etching stopper to temporarily stop the etching, and then the insulating layer 9 that is sufficiently thinner than the polycrystalline silicon layer 3 is etched. Etching damage to 8 can be suppressed.
[0052]
  (Reference Example 2)
  Of this reference exampleBasic configuration of field emission electron sourceIs Reference Example 1As shown in FIG. 6, the conductive layer 8 is formed so as to be embedded in a recess 11 a provided on one surface of the insulating substrate 11, and is electrically conductive with the surface of the insulating substrate 11. It is characterized in that the surface of the conductive layer 8 is formed flush with the surface. put it here,In this reference exampleThe conductive layer 8 is formed of a metal film (for example, a single film or a composite film of W, Mo, Pt, Al—Si, Ni, Cu, Ti, Cr, etc.). In additionReference example 1The same components as those in FIG.
[0053]
  ButOf this reference exampleIn the field emission electron source 10, since the conductive layer 8 is formed so as to be embedded in the recess 11 a provided on one surface of the insulating substrate 11, the flatness of the surface of the strong electric field drift layer 6 is improved. As a result, the flatness of the surface electrode 7 is also improved.
[0054]
Hereinafter, the manufacturing method will be described with reference to FIG.
[0055]
First, by forming the recess 11a on one surface of the insulating substrate 11, a structure as shown in FIG. 7A is obtained. Here, the recess 11a is formed in a stripe shape.
[0056]
Next, a single film or a composite film of metal (for example, W, Mo, Pt, Al-Si, Ni, Cu, Ti, Cr, etc.) is formed on the entire surface of the one surface side of the insulating substrate so that the recess 11a is embedded. 7) is deposited by, for example, vapor deposition, a structure as shown in FIG. 7B is obtained.
[0057]
Thereafter, chemical mechanical polishing is performed on the one surface side of the insulating substrate 11 so that the surface of the insulating substrate 11 and the surface of the conductive layer 8 are flattened, whereby FIG. A structure as shown in c) is obtained.
[0058]
Thereafter, a non-doped polycrystalline silicon layer 3 is formed on the entire surface of the insulating substrate 11 on the one surface side by, for example, a plasma CVD method, and then a non-doped polycrystalline silicon layer 3 is exposed so that part of the surface of the conductive layer 8 is exposed. A part of the crystalline silicon layer 3 is removed by dry etching such as RIE or wet etching using a hydrogen fluoride aqueous solution or a nitric acid-based etching solution to obtain a structure as shown in FIG. Here, since the non-doped polycrystalline silicon layer 3 is deposited by the plasma CVD method, it can be formed by a low temperature process of 600 ° C. or lower. The method for forming the non-doped polycrystalline silicon layer 3 is not limited to the plasma CVD method, and may be formed by the catalytic CVD method. The catalytic CVD method can also form a film at a low temperature process of 600 ° C. or lower. Further, after the amorphous silicon film is formed by the plasma CVD method, it may be polycrystallized by, for example, laser annealing as a heat treatment.
[0059]
Then, after forming a mask layer (not shown) made of a photoresist layer having a stripe-shaped opening pattern on the surface of the polycrystalline silicon layer 3, a 55 wt% hydrogen fluoride aqueous solution and ethanol are approximately 1: 1. Using a anodic oxidation treatment tank containing an electrolyte solution made of a mixed solution in Step 1, using a platinum electrode (not shown) as a negative electrode and a conductive layer 8 as a positive electrode while irradiating the polycrystalline silicon layer 3 with light. A part of the polycrystalline silicon layer 3 is made porous by performing anodizing treatment under the conditions described above to form a porous polycrystalline silicon layer which is a porous semiconductor layer, and the porous polycrystalline silicon layer is oxidized or nitrided Thus, the strong electric field drift layer 6 is formed, and then the mask layer is removed to obtain a structure as shown in FIG.
[0060]
Next, after the striped surface electrode 7 is formed on the strong electric field drift layer 6, the pad electrode 17 is formed on both ends in the longitudinal direction of each surface electrode 7 and the pad is formed on the exposed surface of the conductive layer 8. By forming the electrode 18, the field emission electron source 10 having a structure as shown in FIG.
[0061]
Thus, according to the above-described manufacturing method, the surface of the insulating substrate 11 and the surface of the conductive layer 8 are flattened by performing chemical mechanical polishing on one surface side of the insulating substrate 11. Since the polycrystalline silicon layer 3 which is a semiconductor layer is formed and a part of the polycrystalline silicon layer 3 becomes the strong electric field drift layer 6, the field emission electron source 10 with excellent flatness of the surface electrode 7 is formed. Can be provided.
[0062]
【The invention's effect】
  The invention according to claim 1 is a strong electric field drift layer comprising an insulating substrate, a conductive layer formed on one surface of the insulating substrate, and an oxidized or nitrided porous semiconductor layer formed on the conductive layer. And a surface electrode formed on the strong electric field drift layer, and by applying a voltage using the surface electrode as a positive electrode with respect to the conductive layer, electrons injected from the conductive layer drift in the strong electric field drift layer. A field emission electron source emitted through a surface electrode, wherein the conductive layer is a semiconductor layer formed on an insulating substratePart ofIt is formed in a stripe shape by doping impurities into the strong electric field drift layer.Parallel to the conductive layerA stripe-shaped and shorter length than the conductive layer, a non-doped polycrystalline silicon layer is formed around the strong electric field drift layer, and the surface electrode is formed on the strong electric field drift layer and the polycrystalline silicon layer. Formed between the conductive layer and the non-doped polycrystalline silicon layer around the strong electric field drift layer and between the semiconductor layer and the non-doped polycrystalline silicon. A semiconductor in which an insulating layer is interposed between layers and the conductive layer is formed on an insulating substratePart of the layerFormed in part of the semiconductor layer by doping impuritiesAsNon-doped polycrystalline silicon layer formed around strong electric field drift layerSince the insulating layer is interposed between the conductive layer and the non-doped polycrystalline silicon layer and between the semiconductor layer and the non-doped polycrystalline silicon layer around the strong electric field drift layer, the conductive property Can prevent current from flowing from the layer to the surface electrode through the periphery of the strong electric field drift layerThere is an effect.
[0065]
  Claim2The invention of claim1'sIn the invention, since the porous semiconductor layer is made of a porous polycrystalline semiconductor, there is an effect that it is easy to increase the area.
[0068]
  Claim3The invention of claim1 or claim 2In the invention, the semiconductorBody layerSince it is made of silicon, the silicon process can be used, and there is an effect that the pattern of the conductive layer can be miniaturized and the precision can be improved.
[0070]
  Claim4The method of manufacturing a field emission electron source according to claim 1, wherein a semiconductor layer is formed on one surface of an insulating substrate, and then a part of the semiconductor layer is doped with impurities. The insulating layer is formed in a stripe shape, and then the insulating layer is formed on the entire surface of the one surface side of the insulating substrate, and then the portion of the insulating layer overlapping the region where the strong electric field drift layer is to be formed is removed. Thereafter, a non-doped polycrystalline silicon layer is formed on the entire surface of the one surface side of the insulating substrate, and then the surface of the portion of the insulating layer that overlaps both ends of the conductive layer is exposed. A part of the non-doped polycrystalline silicon layer is removed by etching, and then part of the insulating layer is removed by etching so that the surfaces of both ends of the conductive layer are exposed, and then the conductive layer is anodized. Anodic acid used as an electrode when By forming the non-doped polycrystalline silicon layer partially porous by processing to form a porous semiconductor layer in a stripe shape, forming a strong electric field drift layer by oxidizing or nitriding the porous semiconductor layer, Next, a surface electrode having a stripe shape is formed in a direction crossing the conductive layer on the strong electric field drift layer and the non-doped polycrystalline silicon layer., NonWhen etching a part of the doped polycrystalline silicon layer, the etching is temporarily interrupted by using the insulating layer as an etching stopper, and then the insulating layer is etched to expose the surfaces of both ends of the conductive layer. CanBecauseEtching process management for exposing the surfaces of both end portions of the conductive layer is facilitated, and it is possible to suppress the occurrence of etching damage to the conductive layer. Furthermore, by conducting anodization using the conductive layer as an electrode during anodization, current does not flow through the portion of the non-doped polycrystalline silicon layer formed on the insulating layer. Since an electric current flows only in this portion, only the portion on the conductive layer is made porous, and there is an effect that the pattern of the strong electric field drift layer can be made highly accurate.
[0072]
  Claim5The invention of claim4In this invention, since the non-doped polycrystalline silicon layer is formed by the catalytic CVD method, an inexpensive glass substrate can be used as the insulating substrate.
[0073]
  Claim6The invention of claim4In this invention, since the non-doped polycrystalline silicon layer is formed by the plasma CVD method, an inexpensive glass substrate can be used as the insulating substrate.
[0074]
  Claim7The invention of claim4In this invention, since the non-doped polycrystalline silicon layer is formed by polycrystallizing by heat treatment after depositing amorphous silicon, there is an effect that an inexpensive glass substrate can be used as the insulating substrate.
[0075]
  Claim8The invention of claim7In this invention, since the heat treatment is laser annealing, there is an effect that the film quality of the non-doped polycrystalline silicon layer can be improved.
[Brief description of the drawings]
[Figure 1]Reference example 1It is a schematic perspective view which shows.
FIG. 2 is a cross-sectional view of relevant parts.
FIG. 3 is a cross-sectional view of main steps for explaining the manufacturing method according to the embodiment.
[Fig. 4] ImplementationStateIt is a principal part sectional view shown.
FIG. 5 is a main process sectional view for illustrating the manufacturing method according to the embodiment.
[Fig. 6]Reference example 2It is a principal part sectional view shown.
FIG. 7 is a cross-sectional view of main steps for describing the manufacturing method according to the embodiment.
FIG. 8 is a cross-sectional view showing a conventional example.
FIG. 9 is an explanatory diagram of the principle of characteristic measurement as described above.
FIG. 10 is a cross-sectional view of a main part showing another conventional example.
[Explanation of symbols]
  3 Polycrystalline silicon layer
  6 Strong electric field drift layer
  7 Surface electrode
  8 Conductive layer
  10 Field emission electron source
  11 Insulating substrate
  17 Pad electrode
  18 Pad electrode
  23 Polycrystalline silicon layer

Claims

An insulating substrate, a conductive layer formed on one surface of the insulating substrate, a strong electric field drift layer made of an oxidized or nitrided porous semiconductor layer formed on the conductive layer, and a strong electric field drift layer An electric field in which electrons injected from the conductive layer drift through the strong electric field drift layer and are emitted through the surface electrode by applying a voltage using the surface electrode as a positive electrode with respect to the conductive layer. In the emission electron source, the conductive layer is formed in a stripe shape by doping an impurity in a part of a semiconductor layer formed on an insulating substrate, and the strong electric field drift layer is formed of the conductive layer. and length are formed in parallel stripes like sex layer shorter than the conductive layer, the periphery of the strong electric field drift layer is a polycrystalline silicon layer of non-doped form, surface electrodes, a strong electric field drift layer Further, the semiconductor layer is formed between the conductive layer and the non-doped polycrystalline silicon layer around the strong electric field drift layer, and is formed in a stripe shape across the polycrystalline silicon layer and intersecting the conductive layer. And a non-doped polycrystalline silicon layer having an insulating layer interposed therebetween.

2. The field emission electron source according to claim 1, wherein the porous semiconductor layer is made of a porous polycrystalline semiconductor.

3. The field emission electron source according to claim 1 , wherein the semiconductor layer is made of silicon .

2. The method of manufacturing a field emission electron source according to claim 1, wherein after the semiconductor layer is formed on one surface of the insulating substrate, the conductive layer is striped by doping a part of the semiconductor layer. Then, an insulating layer is formed on the entire surface of the one surface side of the insulating substrate, and then the portion overlapping the region where the strong electric field drift layer is to be formed is removed from the insulating layer. A non-doped polycrystalline silicon layer is formed on the entire surface of the one surface side of the insulating substrate, and then the non-doped polycrystalline silicon layer is exposed so that the surface of the insulating layer overlapping the both ends of the conductive layer is exposed. A part of the crystalline silicon layer is removed by etching, and then a part of the insulating layer is removed by etching so that the surfaces of both ends of the conductive layer are exposed, and then the conductive layer is used as an electrode during anodizing treatment. Use anodizing treatment As a result, the non-doped polycrystalline silicon layer is partially made porous to form the porous semiconductor layer in a stripe shape, and the strong semiconductor drift layer is formed by oxidizing or nitriding the porous semiconductor layer, A method of manufacturing a field emission electron source, comprising: forming a surface electrode having a stripe shape in a direction crossing a conductive layer over an electric field drift layer and an undoped polycrystalline silicon layer.

Method of manufacturing a field emission electron source according to claim 4, wherein the polycrystalline silicon layer of the non-doped you and forming by catalytic CVD method.

5. The method of manufacturing a field emission electron source according to claim 4, wherein the non-doped polycrystalline silicon layer is formed by a plasma CVD method .

5. The method of manufacturing a field emission electron source according to claim 4, wherein the non-doped polycrystalline silicon layer is formed by polycrystallizing by heat treatment after depositing amorphous silicon .

8. The method of manufacturing a field emission electron source according to claim 7 , wherein the heat treatment is laser annealing .