JP3079086B2 - Method for manufacturing field emission electron source - Google Patents

Method for manufacturing field emission electron source

Info

Publication number
JP3079086B2
JP3079086B2 JP27187698A JP27187698A JP3079086B2 JP 3079086 B2 JP3079086 B2 JP 3079086B2 JP 27187698 A JP27187698 A JP 27187698A JP 27187698 A JP27187698 A JP 27187698A JP 3079086 B2 JP3079086 B2 JP 3079086B2
Authority
JP
Japan
Prior art keywords
polysilicon layer
thin film
field emission
electron source
porous
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP27187698A
Other languages
Japanese (ja)
Other versions
JP2000100319A (en
Inventor
卓哉 菰田
信義 越田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Electric Works Co Ltd
Original Assignee
Matsushita Electric Works Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Works Ltd filed Critical Matsushita Electric Works Ltd
Priority to JP27187698A priority Critical patent/JP3079086B2/en
Publication of JP2000100319A publication Critical patent/JP2000100319A/en
Application granted granted Critical
Publication of JP3079086B2 publication Critical patent/JP3079086B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Cold Cathode And The Manufacture (AREA)

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、半導体材料を用い
て電界放射により電子線を放射するようにした電界放射
型電子源の製造方法に関するものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for manufacturing a field emission type electron source which emits an electron beam by field emission using a semiconductor material.

【0002】[0002]

【従来の技術】従来より、電界放射型電子源として、例
えば米国特許3665241号などに開示されているい
わゆるスピント(Spindt)型電極と呼ばれるものがあ
る。このスピント型電極は、微小な三角錐状のエミッタ
チップを多数配置した基板と、エミッタチップの先端部
を露出させる放射孔を有するとともにエミッタチップに
対して絶縁された形で配置されたゲート層とを備え、真
空中にてエミッタチップをゲート層に対して負極として
高電圧を印加することにより、エミッタチップの先端か
ら放射孔を通して電子線を放射するものである。
2. Description of the Related Art Conventionally, as a field emission type electron source, there is a so-called Spindt electrode disclosed in, for example, US Pat. No. 3,665,241. This Spindt-type electrode has a substrate on which a number of minute triangular pyramid-shaped emitter chips are arranged, a gate layer having a radiation hole for exposing the tip of the emitter chip, and being arranged insulated from the emitter chip. And applying a high voltage with the emitter tip as a negative electrode to the gate layer in a vacuum to emit an electron beam from the tip of the emitter tip through a radiation hole.

【0003】しかしながら、スピント型電極は、製造プ
ロセスが複雑であるとともに、多数の三角錐状のエミッ
タチップを精度良く構成することが難しく、例えば平面
発光装置やディスプレイなどへ応用する場合に大面積化
が難しいという問題があった。また、スピント型電極
は、電界がエミッタチップの先端に集中するので、エミ
ッタチップの先端の周りの真空度が低くて残留ガスが存
在するような場合、放射された電子によって残留ガスが
プラスイオンにイオン化され、プラスイオンがエミッタ
チップの先端に衝突するから、エミッタチップの先端が
ダメージ(例えば、イオン衝撃による損傷)を受け、放
射される電子の電流密度や効率などが不安定になった
り、エミッタチップの寿命が短くなってしまうという問
題が生じる。したがって、スピント型電極では、この種
の問題の発生を防ぐために、高真空(10-5Pa〜10
-6Pa)で使用する必要があり、コストが高くなるとと
もに、取扱いが面倒になるという不具合があった。
However, the Spindt-type electrode has a complicated manufacturing process, and it is difficult to accurately form a large number of triangular pyramid-shaped emitter chips. For example, the Spindt-type electrode has a large area when applied to a flat light emitting device or a display. There was a problem that was difficult. In the Spindt-type electrode, the electric field is concentrated at the tip of the emitter tip, so if the degree of vacuum around the tip of the emitter tip is low and residual gas is present, the emitted gas turns the residual gas into positive ions. Since the ions are ionized and the positive ions collide with the tip of the emitter tip, the tip of the emitter tip is damaged (for example, damage due to ion bombardment), and the current density and efficiency of emitted electrons become unstable. There is a problem that the life of the chip is shortened. Therefore, in the Spindt-type electrode, in order to prevent this kind of problem from occurring, a high vacuum (10 −5 Pa to 10 −5 Pa) is used.
-6 Pa), which is disadvantageous in that the cost increases and the handling becomes troublesome.

【0004】この種の不具合を改善するために、MIM
(Metal Insulator Metal)方式やMOS(Metal Oxid
e Semiconductor)型の電界放射型電子源が提案されて
いる。前者は金属−絶縁膜−金属、後者は金属−酸化膜
−半導体の積層構造を有する平面型の電界放射型電子源
である。しかしながら、このタイプの電界放射型電子源
において電子の放射効率を高めるためには(多くの電子
を放射させるためには)、上記絶縁膜や上記酸化膜の膜
厚を薄くする必要があるが、上記絶縁膜や上記酸化膜の
膜厚を薄くしすぎると、上記積層構造の上下の電極間に
電圧を印加した時に絶縁破壊を起こす恐れがあり、この
ような絶縁破壊を防止するためには上記絶縁膜や上記酸
化膜の膜厚の薄膜化に制約があるので、電子放出効率
(引き出し効率)をあまり高くできないという不具合が
あった。
In order to improve this kind of problem, MIM
(Metal Insulator Metal) method and MOS (Metal Oxid
e Semiconductor) type field emission electron sources have been proposed. The former is a flat field emission type electron source having a metal-insulating film-metal structure, and the latter is a metal-oxide film-semiconductor stacked structure. However, in order to increase the emission efficiency of electrons in this type of field emission type electron source (to emit many electrons), it is necessary to reduce the thickness of the insulating film and the oxide film. If the thickness of the insulating film or the oxide film is too thin, dielectric breakdown may occur when a voltage is applied between the upper and lower electrodes of the laminated structure. Since the thickness of the insulating film or the oxide film is limited, the electron emission efficiency (drawing efficiency) cannot be increased.

【0005】また、近年では、特開平8−250766
号公報に開示されているように、シリコン基板などの単
結晶の半導体基板を用い、その半導体基板の一表面を陽
極酸化することにより多孔質半導体層(例えば、ポーラ
スシリコン層)を形成して、その多孔質半導体層上に金
属薄膜を形成し、半導体基板と金属薄膜との間に電圧を
印加して電子を放射させるように構成した電界放射型電
子源(半導体冷電子放出素子)が提案されている。
In recent years, Japanese Patent Application Laid-Open No. 8-250766
As disclosed in Japanese Patent Application Laid-Open Publication No. H10-209, a porous semiconductor layer (for example, a porous silicon layer) is formed by using a single crystal semiconductor substrate such as a silicon substrate and anodizing one surface of the semiconductor substrate. A field emission type electron source (semiconductor cold electron emission device) has been proposed in which a metal thin film is formed on the porous semiconductor layer, and a voltage is applied between the semiconductor substrate and the metal thin film to emit electrons. ing.

【0006】[0006]

【発明が解決しようとする課題】しかしながら、上述の
特開平8−250766号公報に記載の電界放射型電子
源では、基板が半導体基板に限られるので、大面積化や
コストダウン化が難しいという不具合がある。また、特
開平8−250766号公報に記載の電界放射型電子源
では電子放出時にいわゆるポッピング現象が生じやす
く、放出電子量にむらが起こりやすいので、平面発光装
置やディスプレイ装置などに応用すると、発光むらがで
きてしまうという不具合がある。
However, in the field emission type electron source described in JP-A-8-250766, since the substrate is limited to a semiconductor substrate, it is difficult to increase the area and reduce the cost. There is. In the field emission type electron source described in Japanese Patent Application Laid-Open No. 8-250766, a so-called popping phenomenon tends to occur during electron emission, and the amount of emitted electrons tends to be uneven. There is a problem that unevenness occurs.

【0007】本発明は上記事由に鑑みて為されたもので
あり、その目的は、電子を安定して高効率で放出できる
低コストの電界放射型電子源の製造方法を提供すること
にある。
The present invention has been made in view of the above circumstances, and an object of the present invention is to provide a method for manufacturing a low-cost field emission electron source capable of stably and efficiently emitting electrons.

【0008】[0008]

【課題を解決するための手段】請求項1の発明は、上記
目的を達成するために、導電性基板と、導電性基板の一
表面側に形成された酸化した多孔質のポリシリコン層
と、該多孔質のポリシリコン層上に形成された金属薄膜
とを備え、金属薄膜を導電性基板に対して正極として電
圧を印加することにより金属薄膜を通して電子線を放射
する電界放射型電子源の製造方法であって、導電性基板
上にポリシリコン層を形成し、ポリシリコン層を多孔質
化し、多孔質化されたポリシリコン層をランプアニール
装置を用いた急速加熱法により酸化し、酸化された多孔
質のポリシリコン層上に金属薄膜よりなる電極を形成す
ることを特徴とし、従来のスピント型電極のような複雑
な構造や製造プロセスを必要とせず、比較的簡単な製造
プロセスによって金属薄膜の表面から金属薄膜にほぼ直
交する方向に電子を安定して高効率で放出できる低コス
トの電界放射型電子源を提供することができ、また、大
面積の電界放射型電子源を提供することができる。した
がって、請求項1の発明の製造方法で製造された電界放
射型電子源を利用したディスプレイ装置では、電子収束
レンズを設ける必要がなく、ディプレイ装置の高精細化
や多画素化を容易に実現することができる。また、請求
項1の発明の製造方法で製造された電界放射型電子源を
利用した平面発光装置では、収束電極を設ける必要がな
く、構造が簡単になるとともに薄型化を容易に実現する
ことができる。また、請求項1の発明の製造方法で製造
された電界放射型電子源を冷陰極とした固体真空デバイ
スでは、従来の熱電子放射を利用した熱陰極を有する固
体真空デバイスのように加熱手段を設ける必要がなく、
小型化が可能になるとともに陰極物質の蒸発や劣化を抑
制することができ、長寿命化を図ることができる。
According to a first aspect of the present invention, there is provided a semiconductor device comprising: a conductive substrate; an oxidized porous polysilicon layer formed on one surface of the conductive substrate; Manufacturing a field emission type electron source that emits an electron beam through the metal thin film by applying a voltage with the metal thin film as a positive electrode to the conductive substrate, comprising a metal thin film formed on the porous polysilicon layer. Forming a polysilicon layer on a conductive substrate, making the polysilicon layer porous, and lamp annealing the porous polysilicon layer.
Oxidized by rapid heating method using the device, forming an electrode made of a thin metal film oxidized porous polysilicon layer characterized by complex structures and fabrication processes, such as a conventional Spindt type electrode It is possible to provide a low-cost field emission electron source that can stably and efficiently emit electrons from the surface of the metal thin film in a direction substantially orthogonal to the metal thin film by a relatively simple manufacturing process without requiring Further, a large-area field emission electron source can be provided. Therefore, in the display device using the field emission type electron source manufactured by the manufacturing method of the first aspect of the present invention, it is not necessary to provide an electron converging lens, and it is possible to easily realize a high definition and a large number of pixels of the display device. can do. Further, in the flat light emitting device using the field emission type electron source manufactured by the manufacturing method of the first aspect of the present invention, it is not necessary to provide a focusing electrode, so that the structure can be simplified and the thickness can be easily reduced. it can. Further, in a solid-state vacuum device using a field emission electron source manufactured by the manufacturing method of the first aspect of the invention as a cold cathode, a heating means is used as in a conventional solid-state vacuum device having a hot cathode utilizing thermionic emission. There is no need to provide
It is possible to reduce the size, suppress evaporation and deterioration of the cathode material, and extend the life.

【0009】請求項2の発明は、請求項1の発明におい
て、上記多孔質化されたポリシリコン層は、導電性基板
の厚み方向において多孔度の異なる層が交互に積層され
た層であることを特徴とする。請求項の発明は、請求
1または請求項2の発明において、上記ランプアニー
ル装置を用いた急速加熱法による酸化にあたっては、乾
燥酸素中で酸化温度を800℃ないし900℃、酸化時
間を30分ないし120分としたことを特徴とし、望ま
しい実施態様である。
[0009] The invention of claim 2 is the invention according to claim 1.
Thus, the porous polysilicon layer is formed on a conductive substrate.
Layers with different porosity in the thickness direction are alternately laminated
Characterized in that it is a layer. The invention according to claim 3, in the invention of claim 1 or claim 2, upper Symbol lamp Annie
When the oxidation is rapid heating method using the Le device, dry <br/>燥酸to not 800 ° C. The oxidation temperature at Motochu 900 ° C., 30 minutes to an oxidation time and characterized in that a 120 min, preferred embodiments It is.

【0010】[0010]

【発明の実施の形態】図1に電界放射型電子源10の概
略構成図を、図2および図3に電界放射型電子源10の
製造方法における主要工程断面図を示す。なお、本実施
形態では、導電性基板としてn形シリコン基板1(抵抗
率が略0.1Ωcmの(100)基板)を用いている。
FIG. 1 is a schematic structural view of a field emission type electron source 10, and FIGS. 2 and 3 are sectional views showing main steps in a method of manufacturing the field emission type electron source 10. As shown in FIG. In this embodiment, an n-type silicon substrate 1 (a (100) substrate having a resistivity of about 0.1 Ωcm) is used as the conductive substrate.

【0011】電界放射型電子源10は、図1に示すよう
に、n形シリコン基板1の主表面上に急速熱酸化された
ポリシリコン層5が形成され、該ポリシリコン層5上に
急速熱酸化された多孔質ポリシリコン層6が形成され、
該多孔質ポリシリコン層6上に金属薄膜たる金薄膜7が
形成されている。また、n形シリコン基板1の裏面には
オーミック電極2が形成されている。ここに、急速熱酸
化された多孔質ポリシリコン層6は、多孔度の高い急速
熱酸化された多孔質ポリシリコン層6bと多孔度の低い
急速熱酸化されたポリシリコン層6aとが交互に積層さ
れた層により構成されている。
As shown in FIG. 1, a field emission type electron source 10 has a polysilicon layer 5 formed by rapid thermal oxidation on a main surface of an n-type silicon substrate 1 and a rapid thermal oxidation on the polysilicon layer 5. An oxidized porous polysilicon layer 6 is formed,
A gold thin film 7 as a metal thin film is formed on the porous polysilicon layer 6. An ohmic electrode 2 is formed on the back surface of the n-type silicon substrate 1. Here, the rapidly thermally oxidized porous polysilicon layer 6 has a high porosity rapidly thermally oxidized porous polysilicon layer 6b and a low porosity rapidly thermally oxidized polysilicon layer 6a alternately stacked. Layer.

【0012】ところで、本実施形態では、導電性基板と
してn形シリコン基板1を用いているが、導電性基板
は、電界放射型電子源10の負極を構成するとともに真
空中において上述の熱酸化された多孔質ポリシリコン層
6を支持し、なお且つ、多孔質ポリシリコン層6へ電子
を注入するものである。したがって、導電性基板は、電
界放射型電子源10の負極を構成し多孔質ポリシリコン
層6を支持することができればよいので、n形シリコン
基板1に限定されるものではなく、クロムなどの金属基
板であってもよいし、ガラスなどの基板の一表面に導電
性膜を形成したものであってもよい。ガラス基板の一表
面に導電性膜を形成した基板を用いる場合には、半導体
基板を用いる場合に比べて、電子源の大面積化および低
コスト化が可能になる。
In the present embodiment, the n-type silicon substrate 1 is used as the conductive substrate. The conductive substrate constitutes the negative electrode of the field emission electron source 10 and is thermally oxidized in a vacuum. The porous polysilicon layer 6 is supported and electrons are injected into the porous polysilicon layer 6. Therefore, the conductive substrate is not limited to the n-type silicon substrate 1 as long as it can constitute the negative electrode of the field emission type electron source 10 and support the porous polysilicon layer 6, and is not limited to the n-type silicon substrate 1. The substrate may be used, or a conductive film may be formed on one surface of a substrate such as glass. In the case where a substrate in which a conductive film is formed on one surface of a glass substrate is used, the area and cost of the electron source can be increased as compared with the case where a semiconductor substrate is used.

【0013】また、上述の熱酸化された多孔質ポリシリ
コン層6は、導電性基板と金属薄膜との間に電圧を印加
したときに電子が注入される層である。
The thermally oxidized porous polysilicon layer 6 is a layer into which electrons are injected when a voltage is applied between the conductive substrate and the metal thin film.

【0014】また、本実施形態においては、金属薄膜と
して金薄膜7を用いているが、金属薄膜は、電界放射型
電子源10の正極を構成するものであり、熱酸化された
多孔質ポリシリコン層6に電界を印加するものである。
この電界の印加により熱酸化された多孔質ポリシリコン
層6の表面に到達した電子はトンネル効果によって金属
薄膜の表面から放出される。したがって、導電性基板と
金属薄膜との間に印加する直流電圧によって得られる電
子のエネルギから金属薄膜の仕事関数を差し引いたエネ
ルギが放出される電子の理想的なエネルギとなるので、
金属薄膜の仕事関数は小さいほど望ましい。なお、本実
施形態では、金属薄膜の材料として金を用いているが、
金属薄膜の材料は金に限定されるものではなく、仕事関
数の小さな金属であればよく、例えば、アルミニウム、
クロム、タングステン、ニッケル、白金などを用いても
よい。ここに、金の仕事関数は5.10eV、アルミニ
ウムの仕事関数は4.28eV、クロムの仕事関数は
4.50eV、タングステンの仕事関数は4.55e
V、ニッケルの仕事関数は5.15eV、白金の仕事関
数は5.65eVである。
In the present embodiment, the gold thin film 7 is used as the metal thin film. The metal thin film constitutes the positive electrode of the field emission type electron source 10 and is made of porous polysilicon which is thermally oxidized. An electric field is applied to the layer 6.
Electrons that have reached the surface of the porous polysilicon layer 6 thermally oxidized by the application of the electric field are emitted from the surface of the metal thin film by a tunnel effect. Therefore, the energy obtained by subtracting the work function of the metal thin film from the energy of the electron obtained by the DC voltage applied between the conductive substrate and the metal thin film becomes the ideal energy of the emitted electrons.
The smaller the work function of the metal thin film, the better. In this embodiment, gold is used as the material of the metal thin film.
The material of the metal thin film is not limited to gold, but may be any metal having a small work function, for example, aluminum,
Chromium, tungsten, nickel, platinum or the like may be used. Here, the work function of gold is 5.10 eV, the work function of aluminum is 4.28 eV, the work function of chromium is 4.50 eV, and the work function of tungsten is 4.55 eV.
The work functions of V and nickel are 5.15 eV, and the work functions of platinum are 5.65 eV.

【0015】以下、製造方法を図2を参照しながら説明
する。
Hereinafter, the manufacturing method will be described with reference to FIG.

【0016】まず、n形シリコン基板1の裏面にオーミ
ック電極2を形成した後、n形シリコン基板1の表面に
膜厚が略1.5μmのノンドープのポリシリコン層3を
形成することにより図2(a)に示すような構造が得ら
れる。ポリシリコン層3の成膜は、LPCVD法により
行い、成膜条件は、真空度を20Pa、基板温度を64
0℃、モノシランガスの流量を600sccmとした。
なお、ポリシリコン層3の成膜は、導電性基板が半導体
基板の場合にはLPCVD法やスパッタ法により行って
もよいし、あるいは、プラズマCVD法によってアモル
ファスシリコンを成膜した後にアニール処理を行うこと
により結晶化させて成膜してもよい。また、導電性基板
がガラス基板に導電性薄膜を形成した基板の場合には、
CVD法により導電性薄膜上にアモルファスシリコンを
成膜した後にエキシマレーザでアニールすることによ
り、ポリシリコン層を形成してもよい。また、導電性薄
膜上にポリシリコン層を形成する方法はCVD法に限定
されるものではなく、例えばCGS(Continuous Grai
n Silicon)法や触媒CVD法などを用いてもよい。ま
た、本実施形態では、金属薄膜を蒸着により形成してい
るが、金属薄膜の形成方法は蒸着に限定されるものでは
なく、例えばスパッタ法を用いてもよい。
First, an ohmic electrode 2 is formed on the back surface of an n-type silicon substrate 1, and then a non-doped polysilicon layer 3 having a thickness of about 1.5 μm is formed on the surface of the n-type silicon substrate 1 as shown in FIG. A structure as shown in FIG. The polysilicon layer 3 is formed by the LPCVD method under the conditions of a vacuum degree of 20 Pa and a substrate temperature of 64.
At 0 ° C., the flow rate of the monosilane gas was set at 600 sccm.
Note that the polysilicon layer 3 may be formed by an LPCVD method or a sputtering method when the conductive substrate is a semiconductor substrate, or by performing an annealing process after forming an amorphous silicon film by a plasma CVD method. Thus, the film may be crystallized to form a film. When the conductive substrate is a glass substrate on which a conductive thin film is formed,
The amorphous silicon may be formed on the conductive thin film by the CVD method, and then the polysilicon layer may be formed by annealing with an excimer laser. Further, the method of forming a polysilicon layer on a conductive thin film is not limited to the CVD method. For example, a CGS (Continuous Grai
n Silicon) method or catalytic CVD method. Further, in this embodiment, the metal thin film is formed by vapor deposition, but the method of forming the metal thin film is not limited to vapor deposition, and for example, a sputtering method may be used.

【0017】ノンドープのポリシリコン層3を形成した
後、55wt%のフッ化水素水溶液とエタノールとを略
1:1で混合した混合液よりなる電解液を用い、白金電
極(図示せず)を負極、n形シリコン基板1(オーミッ
ク電極2)を正極として、ポリシリコン層3に光照射を
行いながら定電流で陽極酸化処理を行う。ここにおい
て、陽極酸化処理は次の手順で行った。陽極酸化処理の
条件として、電流密度を2.5mA/cm2一定、陽極
酸化時間を4秒とする第1の条件と、電流密度を20m
A/cm2一定、陽極酸化時間を5秒とする第2の条件
とを設定し、図4に示すように、第1の条件での陽極酸
化処理と第2の条件での陽極酸化処理とを交互に3回繰
り返して行った。但し、陽極酸化中には500Wのタン
グステンランプにより表面に光を照射することとした。
ここで、第1の条件での陽極酸化が終了した時点では、
ポリシリコン層3の表面側に多孔度の低い多孔質ポリシ
リコン層4a(以下、PPS層4aと称す)が形成され
図2(b)に示すような構造が得られる。その後、第2
の条件での陽極酸化が終了した時点では、上記多孔質ポ
リシリコン層4aよりもn形シリコン基板1側に、PP
S層4aよりも多孔度の高い多孔質ポリシリコン層4b
(以下、PPS層4bと称す)が形成され図2(c)に
示すような構造が得られる。しかして、第1の条件、第
2の条件での陽極酸化が3回ずつ終了した時点では、P
PS層4aとPPS層4bとが交互に積層された図3
(a)に示す構造が得られる。なお、本実施形態では、
PPS層4aとPPS層4bとの積層構造よりなる多孔
質ポリシリコン層の膜厚は略1μmであった。また、本
実施形態では、ポリシリコン層3の一部を多孔質化して
いるが、ポリシリコン層3全部を多孔質化してもよい。
After the non-doped polysilicon layer 3 is formed, a platinum electrode (not shown) is connected to a negative electrode using an electrolytic solution consisting of a mixture of a 55 wt% aqueous solution of hydrogen fluoride and ethanol at a ratio of about 1: 1. Using the n-type silicon substrate 1 (ohmic electrode 2) as a positive electrode, anodizing is performed at a constant current while irradiating the polysilicon layer 3 with light. Here, the anodic oxidation treatment was performed in the following procedure. The anodizing treatment conditions were the first condition that the current density was constant at 2.5 mA / cm 2 and the anodizing time was 4 seconds.
A / cm 2 constant and anodizing time of 5 seconds were set as the second condition, and as shown in FIG. 4, the anodizing process under the first condition and the anodizing process under the second condition were performed. Was alternately repeated three times. However, during the anodization, the surface was irradiated with light by a 500 W tungsten lamp.
Here, when the anodic oxidation under the first condition is completed,
A porous polysilicon layer 4a having a low porosity (hereinafter referred to as a PPS layer 4a) is formed on the surface side of the polysilicon layer 3, and a structure as shown in FIG. 2B is obtained. Then the second
When the anodic oxidation under the conditions of the above is completed, the PP is placed closer to the n-type silicon substrate 1 than the porous polysilicon layer 4a.
Porous polysilicon layer 4b having higher porosity than S layer 4a
(Hereinafter, referred to as PPS layer 4b) is formed, and a structure as shown in FIG. 2C is obtained. However, at the time when the anodic oxidation under the first condition and the second condition is completed three times, P
FIG. 3 in which PS layers 4a and PPS layers 4b are alternately stacked
The structure shown in (a) is obtained. In the present embodiment,
The thickness of the porous polysilicon layer having a laminated structure of the PPS layer 4a and the PPS layer 4b was approximately 1 μm. In this embodiment, a part of the polysilicon layer 3 is made porous, but the entire polysilicon layer 3 may be made porous.

【0018】次に、急速熱酸化(RTO:Rapid Therm
al Oxidation)技術(急速加熱法)によって全てのP
PS層4a,4b及びポリシリコン層3の急速熱酸化を
行うことにより図3(b)に示す構造が得られる。ここ
に、図3(b)における5は急速熱酸化されたポリシリ
コン層を、6aは多孔度の低い急速熱酸化された多孔質
ポリシリコン層(以下、RTO−PPS層6aと称す)
を、6bは多孔度の高い急速熱酸化された多孔質ポリシ
リコン層(以下、RTO−PPS層6bと称す)を示
す。急速加熱法の条件としては、ランプアニール装置を
使用し、乾燥酸素中で酸化温度を800℃ないし900
℃、酸化時間を30分ないし120分とした。なお、本
実施形態では、PPS層4a,4b及びポリシリコン層
3の酸化を急速熱酸化により行っているので、数秒で酸
化温度まで昇温することが可能であり、通常の炉心管タ
イプの酸化装置で問題となる入炉時の巻き込み酸化を抑
制することができる。
Next, rapid thermal oxidation (RTO: Rapid Therm)
al Oxidation) technology (rapid heating method)
By performing rapid thermal oxidation of the PS layers 4a and 4b and the polysilicon layer 3, the structure shown in FIG. 3B is obtained. Here, in FIG. 3B, reference numeral 5 denotes a rapidly thermally oxidized polysilicon layer, and reference numeral 6a denotes a low-porosity rapidly thermally oxidized porous polysilicon layer (hereinafter referred to as an RTO-PPS layer 6a).
6b indicates a porous polysilicon layer having high porosity and rapid thermal oxidation (hereinafter, referred to as an RTO-PPS layer 6b). As a condition of the rapid heating method, a lamp annealing apparatus is used, and the oxidation temperature is set to 800 ° C. to 900
C. and the oxidation time was 30 minutes to 120 minutes. In this embodiment, since the PPS layers 4a and 4b and the polysilicon layer 3 are oxidized by rapid thermal oxidation, the temperature can be raised to the oxidation temperature in a few seconds. Entrapment oxidation at the time of furnace entry, which is a problem in the apparatus, can be suppressed.

【0019】その後、最上層のRTO−PPS層6a上
に金属薄膜たる金薄膜7を例えば蒸着により形成するこ
とによって、図3(c)に示す構造の電界放射型電子源
10が得られる。ここに、本実施形態では、金薄膜7の
膜厚を略10nmとしたが、この膜厚は特に限定するも
のではない。なお、電界放射型電子源10は金薄膜7を
電極の正極(アノード)とし、オーミック電極2を負極
(カソード)とするダイオードが構成される。また、本
実施形態では、金属薄膜を蒸着により形成しているが、
金属薄膜の形成方法は蒸着に限定されるものではなく、
例えばスパッタ法を用いてもよい。
Thereafter, a gold thin film 7 as a metal thin film is formed on the uppermost RTO-PPS layer 6a by, for example, vapor deposition to obtain the field emission type electron source 10 having the structure shown in FIG. Here, in the present embodiment, the thickness of the gold thin film 7 is set to approximately 10 nm, but this thickness is not particularly limited. The field emission electron source 10 has a diode in which the gold thin film 7 is used as a positive electrode (anode) of the electrode and the ohmic electrode 2 is used as a negative electrode (cathode). Further, in the present embodiment, the metal thin film is formed by vapor deposition.
The method of forming the metal thin film is not limited to vapor deposition,
For example, a sputtering method may be used.

【0020】以下、上述の急速加熱法による酸化時間を
60分として製造した電界放射型電子源10の特性につ
いて説明する。
Hereinafter, the characteristics of the field emission type electron source 10 manufactured by setting the oxidation time by the rapid heating method to 60 minutes will be described.

【0021】上述の電界放射型電子源10を真空チャン
バ(図示せず)内に導入して、図5に示すように金薄膜
7と対向する位置にコレクタ電極21(放射電子収集電
極)を配置し、真空チャンバ内の真空度を約5×10-5
Paとして、金薄膜7とオーミック電極2との間に直流
電圧Vpsを印加するとともに、コレクタ電極21と金薄
膜7との間に直流電圧Vcを印加することによって、金
薄膜7とオーミック電極2との間に流れるダイオード電
流Ipsと、電界放射型電子源10から金薄膜7を通して
放射される電子e-(なお、図5中の一点鎖線は放射電
子流を示す)によりコレクタ電極21と金薄膜7との間
に流れる放出電子電流Ieとを測定した結果を図6に示
す。ここに、金薄膜7はオーミック電極2(つまり、n
形シリコン基板1)に対して正極として直流電圧Vpsを
印加し、コレクタ電極21は金薄膜7に対して正極とし
て直流電圧Vcを印加している。
The above-mentioned field emission type electron source 10 is introduced into a vacuum chamber (not shown), and a collector electrode 21 (radiation electron collection electrode) is arranged at a position facing the gold thin film 7 as shown in FIG. And reduce the degree of vacuum in the vacuum chamber to about 5 × 10 −5.
As Pa, a DC voltage Vps is applied between the gold thin film 7 and the ohmic electrode 2, and a DC voltage Vc is applied between the collector electrode 21 and the gold thin film 7. Between the collector electrode 21 and the gold thin film 7 due to the diode current Ips flowing between the collector electrode 21 and the electron e (the dashed line in FIG. 5 indicates the emitted electron flow) emitted from the field emission type electron source 10 through the gold thin film 7. FIG. 6 shows the result of measurement of the emission electron current Ie flowing between. Here, the gold thin film 7 is connected to the ohmic electrode 2 (that is, n
A DC voltage Vps is applied as a positive electrode to the silicon substrate 1), and a DC voltage Vc is applied to the collector electrode 21 as a positive electrode to the thin gold film 7.

【0022】図6の横軸は直流電圧Vpsの値を、縦軸は
電流密度を示し、同図中のイ(○)がダイオード電流I
psを、同図中のロ(●)が放出電子電流Ieを示す。な
お、直流電圧Vcは100V一定とした。
The horizontal axis of FIG. 6 shows the value of the DC voltage Vps, and the vertical axis shows the current density.
ps, and b (●) in the figure indicates the emission electron current Ie. Note that the DC voltage Vc was kept constant at 100V.

【0023】図6からも分かるように、放出電子電流I
eは直流電圧Vpsが正のときのみ観測され、直流電圧V
psの値を増加させるにつれてダイオード電流Ips及び放
出電子電流Ieとも増加した。例えば、直流電圧Vpsを
15Vとしたとき、ダイオード電流Ipsの電流密度は略
1mA/cm2、放出電子電流Ieの電流密度は略4μA
/cm2であり、この放出電子電流Ieの値は従来例で説
明した単結晶シリコン基板の表面を多孔質化することに
より実現される電界放射型電子源(特開平8−2507
66号公報参照)に比べて大きな値であり(例えば、電
子情報通信学会ED96−141,P41−46によれ
ば、直流電圧Vpsを15Vとしたとき、ダイオード電流
Ipsの電流密度は略40mA/cm2、放出電子電流Ie
の電流密度は略1μA/cm2である)、本実施形態の
電界放射型電子源の電子放出効率が高いことが分かる。
As can be seen from FIG. 6, the emission electron current I
e is observed only when the DC voltage Vps is positive.
As the value of ps was increased, both the diode current Ips and the emission electron current Ie increased. For example, when the DC voltage Vps is 15 V, the current density of the diode current Ips is approximately 1 mA / cm 2 , and the current density of the emission electron current Ie is approximately 4 μA.
/ Cm 2 , and the value of the emission electron current Ie is determined by making the surface of a single-crystal silicon substrate porous as described in the conventional example, a field emission type electron source (JP-A-8-2507).
For example, according to ED96-141, P41-46 of the Institute of Electronics, Information and Communication Engineers, when the DC voltage Vps is 15 V, the current density of the diode current Ips is approximately 40 mA / cm. 2. Emission electron current Ie
Is about 1 μA / cm 2 ), indicating that the field emission electron source of the present embodiment has a high electron emission efficiency.

【0024】図7に、この放出電子電流Ieと直流電圧
Vpsとに関するデータをFowler−Nordhei
m(ファウラ−ノルドハイム)プロットした結果を示
す。図7より、各データが直線上にのることから、この
放出電子電流Ieは量子的なトンネル効果に基づく電子
の放出による電流であると推考される。
FIG. 7 shows data on the emission electron current Ie and the DC voltage Vps by Fowler-Nordhei.
The result of m (Fowler-Nordheim) plot is shown. From FIG. 7, since each data is on a straight line, it is inferred that this emission electron current Ie is a current due to emission of electrons based on the quantum tunnel effect.

【0025】図8は本実施形態の電界放射型電子源10
のダイオード電流Ipsおよび放出電子電流Ieそれぞれ
の経時変化を示すグラフであって、横軸が時間、縦軸が
電流密度であり、同図中のイがダイオード電流Ipsを、
同図中のロが放出電子電流Ieを示す。なお、図8は、
直流電圧Vpsを21V一定、直流電圧Vcを100V一
定とした場合の結果である。図8から分かるように、ダ
イオード電流Ips、放出電子電流Ie両方ともポッピン
グ現象は観測されず、時間が経過しても略一定のダイオ
ード電流Ips及び放出電子電流Ieを維持することがで
きる。このような放出電子電流Ieの経時変化の少ない
安定した特性は、従来のMIM方式や単結晶シリコン基
板の表面を多孔質化することにより実現される電界放射
型電子源では得られない特性であり、本発明の構造を採
用することにより得られる特性である。
FIG. 8 shows a field emission type electron source 10 according to this embodiment.
Is a graph showing the time-dependent changes of the diode current Ips and the emission electron current Ie of FIG. 3, where the horizontal axis represents time and the vertical axis represents current density.
B in the figure indicates the emission electron current Ie. In addition, FIG.
The results are obtained when the DC voltage Vps is constant at 21 V and the DC voltage Vc is constant at 100 V. As can be seen from FIG. 8, no popping phenomenon is observed in both the diode current Ips and the emission electron current Ie, and the diode current Ips and the emission electron current Ie can be maintained substantially constant over time. Such a stable characteristic of the emission electron current Ie with little change with time is a characteristic that cannot be obtained by a conventional MIM method or a field emission electron source realized by making the surface of a single crystal silicon substrate porous. And the characteristics obtained by employing the structure of the present invention.

【0026】次に、急速加熱法による急速熱酸化(RT
O)の酸化時間を60分、直流電圧Vpsを16V一定と
して、電子放出効率の酸化温度(熱酸化温度)依存性を
調べた結果を図9を参照して説明する。図9の横軸は熱
酸化温度、縦軸は電子放出効率(Ie/Ips×100)
を示す。図9から明らかなように、熱酸化温度を600
℃〜1000℃の範囲で100℃ずつ変化させることに
より、電子放出効率が変化し、600℃〜900℃の範
囲では熱酸化温度の上昇とともに電子放出効率が高くな
るが1000℃では電子放出効率が低くなり、熱酸化温
度を800℃、900℃とした場合に、それぞれ約1%
という高い電子放出効率が得られていることが分かる。
この結果は、熱酸化温度を1000℃まで上昇させる
と、熱酸化された多孔質ポリシリコン層6を構成する結
晶粒(多結晶柱)の粒径が大きくなりすぎるからである
と考えられ、熱酸化温度を800℃よりも低くすると熱
酸化の速度が低下し熱酸化が不十分になるからであると
考えられる。したがって、熱酸化温度としては800℃
ないし900℃とすることが望ましい。
Next, rapid thermal oxidation (RT)
The result of examining the dependence of the electron emission efficiency on the oxidation temperature (thermal oxidation temperature) with the oxidation time of O) set to 60 minutes and the DC voltage Vps fixed at 16 V will be described with reference to FIG. The horizontal axis in FIG. 9 is the thermal oxidation temperature, and the vertical axis is the electron emission efficiency (Ie / Ips × 100).
Is shown. As is clear from FIG.
By changing the electron emission efficiency by 100 ° C. in the range of 100 ° C. to 1000 ° C., the electron emission efficiency changes as the thermal oxidation temperature increases in the range of 600 ° C. to 900 ° C., but the electron emission efficiency increases at 1000 ° C. About 1% when the thermal oxidation temperature is 800 ° C. and 900 ° C., respectively.
It can be seen that a high electron emission efficiency is obtained.
This result is considered to be because, when the thermal oxidation temperature is increased to 1000 ° C., the grain size of the crystal grains (polycrystalline columns) constituting the thermally oxidized porous polysilicon layer 6 becomes too large. It is considered that when the oxidation temperature is lower than 800 ° C., the rate of thermal oxidation is reduced and thermal oxidation becomes insufficient. Therefore, the thermal oxidation temperature is 800 ° C.
To 900 ° C.

【0027】次に、図9において最も高い電子放出効率
が得られた熱酸化温度900℃に関して(つまり、熱酸
化温度を900℃一定として)、酸化時間に対する電子
放出効率の直流電圧Vps依存性を調べた結果を図10を
参照して説明する。図10の横軸は電圧Vps、縦軸は電
子放出効率(Ie/Ips×100)を示し、同図中の○
は酸化時間を10分とした場合、●は30分とした場
合、■は60分とした場合、△は90分とした場合、◆
は120分とした場合、▼は180分とした場合をそれ
ぞれ示す。図10から明らかなように、酸化時間により
電子放出効率が変化しているが、酸化時間を30分、6
0分、90分、120分にすることにより、電圧Vpsが
10Vないし25Vの範囲で1%という高い電子放出効
率が得られていることが分かる。特に、酸化時間を90
分としたものでは、電圧Vpsを18Vとしたときに約4
%という非常に高い電子放出効率が得られた。なお、酸
化時間を10分としたもの、180分としたものでも約
0.1%程度の電子放出効率が得られているが、熱酸化
温度が900℃の場合には、酸化時間を30分ないし1
20分とすることが望ましい。
Next, regarding the thermal oxidation temperature of 900 ° C. at which the highest electron emission efficiency was obtained in FIG. 9 (that is, the thermal oxidation temperature was fixed at 900 ° C.), the dependence of the electron emission efficiency on the oxidation time with the DC voltage Vps was determined. The result of the examination will be described with reference to FIG. The horizontal axis in FIG. 10 shows the voltage Vps, and the vertical axis shows the electron emission efficiency (Ie / Ips × 100).
When the oxidation time was 10 minutes, ● was 30 minutes, Δ was 60 minutes, Δ was 90 minutes, Δ
Indicates a case of 120 minutes, and ▼ indicates a case of 180 minutes. As is clear from FIG. 10, the electron emission efficiency changes depending on the oxidation time.
It can be seen that a high electron emission efficiency of 1% is obtained when the voltage Vps is in the range of 10 V to 25 V by setting the time to 0 minute, 90 minutes, and 120 minutes. In particular, an oxidation time of 90
In this case, when the voltage Vps is 18 V, about 4
%, A very high electron emission efficiency was obtained. The electron emission efficiency of about 0.1% is obtained when the oxidation time is set to 10 minutes or 180 minutes. However, when the thermal oxidation temperature is 900 ° C., the oxidation time is set to 30 minutes. Or 1
Desirably, it is 20 minutes.

【0028】以上説明した図9および図10の結果か
ら、急速加熱法による酸化にあたっては、約1%以上の
電子放出効率を得るためには、酸化温度を800℃ない
し900℃、酸化時間を30分ないし120分とするこ
とが望ましい。
From the results of FIGS. 9 and 10 described above, in order to obtain an electron emission efficiency of about 1% or more, the oxidation temperature is set to 800 ° C. to 900 ° C. and the oxidation time is set to 30% in the oxidation by the rapid heating method. Minutes to 120 minutes.

【0029】本実施形態では、導電性基板としてn形シ
リコン基板1(抵抗率が略0.1Ωcmの(100)基
板)を用いているが、導電性基板はn形シリコン基板に
限定されるものではなく、例えば、金属基板や、ガラス
基板などに透明導電性薄膜(例えば、ITO:Indium
Tin Oxide)や白金やクロムなどの導電性膜を形成した
基板などを用いてもよく、n形シリコン基板などの半導
体基板を用いる場合に比べて大面積化及び低コスト化が
可能になる。
In this embodiment, the n-type silicon substrate 1 ((100) substrate having a resistivity of about 0.1 Ωcm) is used as the conductive substrate, but the conductive substrate is limited to the n-type silicon substrate. Instead, for example, a transparent conductive thin film (for example, ITO: Indium) is formed on a metal substrate, a glass substrate, or the like.
A substrate on which a conductive film such as Tin Oxide or Platinum or Chromium is formed may be used, and the area and cost can be reduced as compared with the case where a semiconductor substrate such as an n-type silicon substrate is used.

【0030】[0030]

【発明の効果】請求項1ないし請求項3の発明は、導電
性基板と、導電性基板の一表面側に形成された酸化した
多孔質のポリシリコン層と、該多孔質のポリシリコン層
上に形成された金属薄膜とを備え、金属薄膜を導電性基
板に対して正極として電圧を印加することにより金属薄
膜を通して電子線を放射する電界放射型電子源の製造方
法であって、導電性基板上にポリシリコン層を形成し、
ポリシリコン層を多孔質化し、多孔質化されたポリシリ
コン層をランプアニール装置を用いた急速加熱法により
酸化し、酸化された多孔質のポリシリコン層上に金属薄
膜よりなる電極を形成するので、従来のスピント型電極
のような複雑な構造や製造プロセスを必要とせず、比較
的簡単な製造プロセスによって金属薄膜の表面から金属
薄膜にほぼ直交する方向に電子を安定して高効率で放出
できる低コストの電界放射型電子源を提供することがで
き、また、大面積の電界放射型電子源を提供することが
できるという効果がある。したがって、請求項1の発明
の製造方法で製造された電界放射型電子源を利用したデ
ィスプレイ装置では、電子収束レンズを設ける必要がな
く、ディプレイ装置の高精細化や多画素化を容易に実現
することができる。また、請求項1の発明の製造方法で
製造された電界放射型電子源を利用した平面発光装置で
は、収束電極を設ける必要がなく、構造が簡単になると
ともに薄型化を容易に実現することができる。また、請
求項1の発明の製造方法で製造された電界放射型電子源
を冷陰極とした固体真空デバイスでは、従来の熱電子放
射を利用した熱陰極を有する固体真空デバイスのように
加熱手段を設ける必要がなく、小型化が可能になるとと
もに陰極物質の蒸発や劣化を抑制することができ、長寿
命化を図ることができる。
According to the first to third aspects of the present invention, there is provided a conductive substrate, an oxidized porous polysilicon layer formed on one surface side of the conductive substrate, and an upper surface of the porous polysilicon layer. A field emission type electron source that emits an electron beam through the metal thin film by applying a voltage with the metal thin film as a positive electrode to the conductive substrate, the method comprising: Form a polysilicon layer on top,
The polysilicon layer is porous, the polysilicon layer made porous is oxidized by rapid heating method using a lamp annealing apparatus, an electrode made of a thin metal film oxidized porous polysilicon layer This eliminates the need for complicated structures and manufacturing processes like conventional Spindt-type electrodes, and stably and efficiently emits electrons from the surface of the metal thin film in a direction almost perpendicular to the metal thin film by a relatively simple manufacturing process. It is possible to provide an inexpensive field emission type electron source and to provide a large area field emission type electron source. Therefore, in the display device using the field emission type electron source manufactured by the manufacturing method of the first aspect of the present invention, it is not necessary to provide an electron converging lens, and it is possible to easily realize a high definition and a large number of pixels of the display device. can do. Further, in the flat light emitting device using the field emission type electron source manufactured by the manufacturing method of the first aspect of the present invention, it is not necessary to provide a focusing electrode, so that the structure can be simplified and the thickness can be easily reduced. it can. Further, in a solid-state vacuum device using a field emission electron source manufactured by the manufacturing method of the first aspect of the invention as a cold cathode, a heating means is used as in a conventional solid-state vacuum device having a hot cathode utilizing thermionic emission. Since there is no need to provide such a structure, the size can be reduced, and the evaporation and deterioration of the cathode material can be suppressed, and the life can be extended.

【0031】請求項の発明は、請求項1または請求項
2の発明において、上記ランプアニール装置を用いた急
速加熱法による酸化にあたっては、乾燥酸素中で酸化温
度を800℃ないし900℃、酸化時間を30分ないし
120分としたので、より高効率の電子放出効率を得る
ことができるという効果がある。
[0031] The invention of claim 3 is claim 1 or claim 1.
In 2 of the invention, when the oxidation by rapid <br/> speed heating method using the above SL lamp annealing apparatus, to not 800 ° C. The oxidation temperature in dry燥酸Motochu 900 ° C., was 30 minutes to an oxidation time was 120 minutes Therefore, there is an effect that higher efficiency of electron emission can be obtained.

【図面の簡単な説明】[Brief description of the drawings]

【図1】実施形態を示す断面図である。FIG. 1 is a sectional view showing an embodiment.

【図2】同上の製造プロセスを説明するための主要工程
断面図である。
FIG. 2 is a main process sectional view for explaining the manufacturing process of the above.

【図3】同上の製造プロセスを説明するための主要工程
断面図である。
FIG. 3 is a cross-sectional view showing main processes for describing a manufacturing process of the above.

【図4】同上の陽極酸化処理の条件説明図である。FIG. 4 is an explanatory diagram of conditions for anodizing treatment in the above.

【図5】同上の放射電子の測定原理の説明図である。FIG. 5 is an explanatory diagram of a principle of measuring emitted electrons according to the embodiment.

【図6】同上の電圧電流特性図である。FIG. 6 is a voltage-current characteristic diagram of the above.

【図7】図5のデータをFowler−Nordhei
mプロットしたグラフである。
FIG. 7 shows the data of FIG. 5 as Fowler-Nordhei.
It is a graph which plotted m.

【図8】同上の電流の経時変化を示すグラフである。FIG. 8 is a graph showing a temporal change of the current in the above.

【図9】同上の電子放出効率の酸化温度依存性を示すグ
ラフである。
FIG. 9 is a graph showing the dependence of electron emission efficiency on the oxidation temperature.

【図10】同上の酸化時間をパラメータとした電子放出
効率の電圧依存性を示すグラフである。
FIG. 10 is a graph showing voltage dependence of electron emission efficiency with the oxidation time as a parameter.

【符号の説明】[Explanation of symbols]

1 n形シリコン基板 2 オーミック電極 5 急速熱酸化されたポリシリコン層 6 急速熱酸化された多孔質ポリシリコン層 7 金薄膜 10 電界放射型電子源 Reference Signs List 1 n-type silicon substrate 2 ohmic electrode 5 rapidly thermally oxidized polysilicon layer 6 rapidly thermally oxidized porous polysilicon layer 7 gold thin film 10 field emission electron source

───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平10−269932(JP,A) 特開 平10−312740(JP,A) 特開 平9−259795(JP,A) 第59回応用物理学会学術講演会 講演 予稿集17a−A−9 (58)調査した分野(Int.Cl.7,DB名) H01J 1/30 H01J 9/02 H01J 31/12 H01L 33/00 ────────────────────────────────────────────────── ─── Continuation of the front page (56) References JP-A-10-269932 (JP, A) JP-A-10-312740 (JP, A) JP-A-9-259795 (JP, A) 59th Applied Physics Proceedings 17a-A-9 (58) Fields surveyed (Int. Cl. 7 , DB name) H01J 1/30 H01J 9/02 H01J 31/12 H01L 33/00

Claims (3)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】 導電性基板と、導電性基板の一表面側に
形成された酸化した多孔質のポリシリコン層と、該多孔
質のポリシリコン層上に形成された金属薄膜とを備え、
金属薄膜を導電性基板に対して正極として電圧を印加す
ることにより金属薄膜を通して電子線を放射する電界放
射型電子源の製造方法であって、導電性基板上にポリシ
リコン層を形成し、ポリシリコン層を多孔質化し、多孔
質化されたポリシリコン層をランプアニール装置を用い
た急速加熱法により酸化し、酸化された多孔質のポリシ
リコン層上に金属薄膜よりなる電極を形成することを特
徴とする電界放射型電子源の製造方法。
A conductive substrate, an oxidized porous polysilicon layer formed on one surface side of the conductive substrate, and a metal thin film formed on the porous polysilicon layer;
A method for manufacturing a field emission type electron source that emits an electron beam through a metal thin film by applying a voltage with the metal thin film as a positive electrode to a conductive substrate, comprising forming a polysilicon layer on the conductive substrate, The silicon layer is made porous, and the porous polysilicon layer is made using a lamp annealing device.
It was oxidized by rapid heating method, oxidized method of manufacturing a field emission electron source, which comprises forming a porous polysilicon formed of a metal thin film on the layer electrode.
【請求項2】 上記多孔質化されたポリシリコン層は、
導電性基板の厚み方向において多孔度の異なる層が交互
に積層された層であることを特徴とする請求項1記載の
電界放射型電子源の製造方法。
2. The porous polysilicon layer,
Layers with different porosity alternate in the thickness direction of conductive substrate
2. The method for manufacturing a field emission electron source according to claim 1, wherein the layers are stacked .
【請求項3】 上記ランプアニール装置を用いた急速加3. A rapid heating method using the lamp annealing apparatus.
熱法による酸化にあたっては、乾燥酸素中で酸化温度をWhen oxidizing by the thermal method, the oxidation temperature is set in dry oxygen.
800℃ないし900℃、酸化時間を30分ないし12800 ° C to 900 ° C, oxidation time 30 minutes to 12
0分としたことを特徴とする請求項1または請求項2記3. The method according to claim 1, wherein the time is 0 minutes.
載の電界放射型電子源の製造方法。Of manufacturing the field emission type electron source described above.
JP27187698A 1998-09-25 1998-09-25 Method for manufacturing field emission electron source Expired - Fee Related JP3079086B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP27187698A JP3079086B2 (en) 1998-09-25 1998-09-25 Method for manufacturing field emission electron source

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP27187698A JP3079086B2 (en) 1998-09-25 1998-09-25 Method for manufacturing field emission electron source

Publications (2)

Publication Number Publication Date
JP2000100319A JP2000100319A (en) 2000-04-07
JP3079086B2 true JP3079086B2 (en) 2000-08-21

Family

ID=17506141

Family Applications (1)

Application Number Title Priority Date Filing Date
JP27187698A Expired - Fee Related JP3079086B2 (en) 1998-09-25 1998-09-25 Method for manufacturing field emission electron source

Country Status (1)

Country Link
JP (1) JP3079086B2 (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1276130A2 (en) 2001-06-26 2003-01-15 Matsushita Electric Works, Ltd. Method of and apparatus for manufacturing field emission-type electron source
JP2006120410A (en) * 2004-10-20 2006-05-11 Canon Anelva Corp Electron-beam generating device

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
第59回応用物理学会学術講演会 講演予稿集17a−A−9

Also Published As

Publication number Publication date
JP2000100319A (en) 2000-04-07

Similar Documents

Publication Publication Date Title
US6249080B1 (en) Field emission electron source, method of producing the same, and use of the same
JP2966842B1 (en) Field emission electron source
US6285118B1 (en) Field emission-type electron source and manufacturing method thereof and display using the electron source
US20030102793A1 (en) Field emission electron source and production method thereof
JP2987140B2 (en) Field emission electron source, method of manufacturing the same, flat light emitting device, display device, and solid-state vacuum device
JP2005502159A (en) Tunnel emitter
JP3079086B2 (en) Method for manufacturing field emission electron source
JP2001035354A (en) Field emission type electron source and manufacture thereof
JP2005515584A (en) Silicon-based dielectric tunnel emitter
JP3508652B2 (en) Field emission type electron source and method of manufacturing the same
JP3603682B2 (en) Field emission electron source
JP3687520B2 (en) Field emission electron source and manufacturing method thereof
JP4135309B2 (en) Manufacturing method of field emission electron source
JP4679713B2 (en) Manufacturing method of field emission electron source
JP4616538B2 (en) Manufacturing method of field emission electron source
JP3480464B2 (en) Method for manufacturing field emission electron source
JP3363429B2 (en) Field emission type electron source and manufacturing method thereof
JP3508651B2 (en) Field emission type electron source and method of manufacturing the same
JP3487230B2 (en) Field emission electron source, method of manufacturing the same, and display device
JP3079097B1 (en) Field emission type electron source and method of manufacturing the same
JP3589172B2 (en) Field emission electron source
JP3539305B2 (en) Field emission type electron source and method of manufacturing the same
JP3963121B2 (en) Anodic oxidation method, electrochemical oxidation method, field emission electron source and method for producing the same
JP2001118500A (en) Electric field radiation electron source and method for fabricating
JP3335161B2 (en) Field emission electron source

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20000606

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090616

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090616

Year of fee payment: 9

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090616

Year of fee payment: 9

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100616

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100616

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110616

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120616

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120616

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130616

Year of fee payment: 13

LAPS Cancellation because of no payment of annual fees