JP3508651B2 - Field emission type electron source and method of manufacturing the same - Google Patents

Field emission type electron source and method of manufacturing the same

Info

Publication number
JP3508651B2
JP3508651B2 JP29594899A JP29594899A JP3508651B2 JP 3508651 B2 JP3508651 B2 JP 3508651B2 JP 29594899 A JP29594899 A JP 29594899A JP 29594899 A JP29594899 A JP 29594899A JP 3508651 B2 JP3508651 B2 JP 3508651B2
Authority
JP
Japan
Prior art keywords
polycrystalline silicon
silicon layer
layer
electron source
manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP29594899A
Other languages
Japanese (ja)
Other versions
JP2001118498A (en
Inventor
崇 幡井
卓哉 菰田
浩一 相澤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Electric Works Co Ltd
Original Assignee
Matsushita Electric Works Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Works Ltd filed Critical Matsushita Electric Works Ltd
Priority to JP29594899A priority Critical patent/JP3508651B2/en
Publication of JP2001118498A publication Critical patent/JP2001118498A/en
Application granted granted Critical
Publication of JP3508651B2 publication Critical patent/JP3508651B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Cold Cathode And The Manufacture (AREA)

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【発明の属する技術分野】本発明は、半導体材料を用い
て電界放射により電子線を放射するようにした電界放射
型電子源およびその製造方法に関するものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a field emission type electron source in which a semiconductor material is used to emit an electron beam by field emission and a method for manufacturing the same.

【0002】[0002]

【従来の技術】従来より、電界放射型電子源として、例
えば米国特許3665241号などに開示されているい
わゆるスピント(Spindt)型電極と呼ばれるものがあ
る。このスピント型電極は、微小な三角錐状のエミッタ
チップを多数配置した基板と、エミッタチップの先端部
を露出させる放射孔を有するとともにエミッタチップに
対して絶縁された形で配置されたゲート層とを備え、真
空中にてエミッタチップをゲート層に対して負極として
高電圧を印加することにより、エミッタチップの先端か
ら放射孔を通して電子線を放射するものである。
2. Description of the Related Art Conventionally, there is a so-called Spindt type electrode disclosed in US Pat. No. 3,665,241 as a field emission type electron source. This Spindt-type electrode has a substrate on which a large number of minute triangular pyramid-shaped emitter chips are arranged, and a gate layer which has a radiation hole for exposing the tip of the emitter chip and which is arranged insulated from the emitter chip. By applying a high voltage with the emitter tip serving as a negative electrode with respect to the gate layer in vacuum, an electron beam is emitted from the tip of the emitter tip through the emission hole.

【0003】しかしながら、スピント型電極は、製造プ
ロセスが複雑であるとともに、多数の三角錐状のエミッ
タチップを精度良く構成することが難しく、例えば平面
発光装置やディスプレイなどへ応用する場合に大面積化
が難しいという問題があった。また、スピント型電極
は、電界がエミッタチップの先端に集中するので、エミ
ッタチップの先端の周りの真空度が低くて残留ガスが存
在するような場合、放射された電子によって残留ガスが
プラスイオンにイオン化され、プラスイオンがエミッタ
チップの先端に衝突するから、エミッタチップの先端が
ダメージ(例えば、イオン衝撃による損傷)を受け、放
射される電子の電流密度や効率などが不安定になった
り、エミッタチップの寿命が短くなってしまうという問
題が生じる。したがって、スピント型電極では、この種
の問題の発生を防ぐために、高真空(約10−5Pa〜
約10−6Pa)で使用する必要があり、コストが高く
なるとともに、取扱いが面倒になるという不具合があっ
た。
However, the Spindt-type electrode has a complicated manufacturing process, and it is difficult to form a large number of triangular pyramid-shaped emitter chips with high precision. For example, when the Spindt-type electrode is applied to a planar light emitting device or a display, the area becomes large. There was a problem that it was difficult. In addition, since the electric field is concentrated on the tip of the emitter tip in the Spindt-type electrode, when the vacuum degree around the tip of the emitter tip is low and residual gas exists, the residual gas becomes positive ions due to the emitted electrons. Since the positive ions are ionized and collide with the tip of the emitter tip, the tip of the emitter tip is damaged (for example, by ion bombardment) and the current density and efficiency of the emitted electrons become unstable, There is a problem that the life of the chip is shortened. Therefore, in the Spindt-type electrode, in order to prevent the occurrence of this kind of problem, high vacuum (about 10 −5 Pa
It is necessary to use it at about 10 −6 Pa), resulting in a high cost and a troublesome handling.

【0004】この種の不具合を改善するために、MIM
(Metal Insulator Metal)方式やMOS(Metal Oxid
e Semiconductor)型の電界放射型電子源が提案されて
いる。前者は金属−絶縁膜−金属、後者は金属−酸化膜
−半導体の積層構造を有する平面型の電界放射型電子源
である。しかしながら、このタイプの電界放射型電子源
において電子の放出効率を高めるためには(多くの電子
を放射させるためには)、上記絶縁膜や上記酸化膜の膜
厚を薄くする必要があるが、上記絶縁膜や上記酸化膜の
膜厚を薄くしすぎると、上記積層構造の上下の電極間に
電圧を印加した時に絶縁破壊を起こす恐れがあり、この
ような絶縁破壊を防止するためには上記絶縁膜や上記酸
化膜の膜厚の薄膜化に制約があるので、電子の放出効率
(引き出し効率)をあまり高くできないという不具合が
あった。
In order to improve this kind of problem, MIM
(Metal Insulator Metal) method and MOS (Metal Oxid)
A field emission electron source of the e Semiconductor) type has been proposed. The former is a plane-type field emission electron source having a laminated structure of metal-insulating film-metal and the latter metal-oxide film-semiconductor. However, in order to increase the electron emission efficiency (in order to emit many electrons) in this type of field emission electron source, it is necessary to reduce the film thickness of the insulating film and the oxide film. If the thickness of the insulating film or the oxide film is too thin, there is a risk of causing dielectric breakdown when a voltage is applied between the upper and lower electrodes of the laminated structure. There is a problem that the electron emission efficiency (drawing efficiency) cannot be made so high because there is a restriction on thinning of the insulating film and the oxide film.

【0005】これらに対し、電子の放出効率を高めるこ
とができる電界放射型電子源として、近年では、例えば
特開平8−250766号公報に開示されているよう
に、シリコン基板などの単結晶の半導体基板を用い、そ
の半導体基板の一表面を陽極酸化することにより多孔質
半導体層(ポーラスシリコン層)を形成して、その多孔
質半導体層上に金属薄膜(導電性薄膜)よりなる表面電
極を形成し、半導体基板と表面電極との間に電圧を印加
して電子を放射させるように構成した電界放射型電子源
(半導体冷電子放出素子)が提案されている。
On the other hand, as a field emission type electron source capable of improving electron emission efficiency, a single crystal semiconductor such as a silicon substrate has recently been disclosed in, for example, Japanese Patent Laid-Open No. 8-250766. Using a substrate, one surface of the semiconductor substrate is anodized to form a porous semiconductor layer (porous silicon layer), and a surface electrode made of a metal thin film (conductive thin film) is formed on the porous semiconductor layer. Then, a field emission type electron source (semiconductor cold electron emission device) configured to apply a voltage between a semiconductor substrate and a surface electrode to emit electrons has been proposed.

【0006】しかしながら、上述の特開平8−2507
66号公報に記載の電界放射型電子源では、電子放出時
にいわゆるポッピング現象が生じやすく、放出電子量に
むらが起こりやすいので、平面発光装置やディスプレイ
装置などに応用すると、発光むらができてしまうという
不具合がある。
However, the above-mentioned Japanese Patent Laid-Open No. 8-2507
In the field emission electron source described in Japanese Patent Publication No. 66, a so-called popping phenomenon is likely to occur at the time of electron emission, and unevenness in the amount of emitted electrons is likely to occur. Therefore, when applied to a flat light emitting device, a display device, etc., uneven light emission occurs. There is a problem called.

【0007】そこで、本願発明者らは、特願平10−2
72340号、特願平10−272342号において、
多孔質多結晶半導体層(例えば、多孔質化された多結晶
シリコン層)を急速熱酸化(RTO)技術によって急速
熱酸化することによって、導電性基板と金属薄膜(表面
電極)との間に介在し導電性基板から注入された電子が
ドリフトする強電界ドリフト層を形成した電界放射型電
子源を提案した。この電界放射型電子源10’は、例え
ば、図5に示すように、導電性基板たるn形シリコン基
板1の主表面側に酸化した多孔質多結晶シリコン層より
なる強電界ドリフト層6’が形成され、強電界ドリフト
層6’上に金属薄膜よりなる表面電極7が形成され、n
形シリコン基板1の裏面にオーミック電極2が形成され
ている。
Therefore, the inventors of the present application filed Japanese Patent Application No. 10-2.
No. 72340 and Japanese Patent Application No. 10-272342,
A porous polycrystalline semiconductor layer (for example, a porous polycrystalline silicon layer) is rapidly thermally oxidized by a rapid thermal oxidation (RTO) technique so as to be interposed between a conductive substrate and a metal thin film (surface electrode). Then, we proposed a field emission electron source with a strong electric field drift layer where electrons injected from a conductive substrate drift. In this field emission electron source 10 ', for example, as shown in FIG. 5, a strong electric field drift layer 6'made of an oxidized porous polycrystalline silicon layer is formed on the main surface side of an n-type silicon substrate 1 which is a conductive substrate. And the surface electrode 7 made of a metal thin film is formed on the strong electric field drift layer 6 ′.
An ohmic electrode 2 is formed on the back surface of the silicon substrate 1.

【0008】図5に示す構成の電界放射型電子源10’
では、表面電極7を真空中に配置するとともに表面電極
7に対向してコレクタ電極21を配置し、表面電極7を
n形シリコン基板1(オーミック電極2)に対して正極
として直流電圧Vpsを印加するとともに、コレクタ電極
21を表面電極7に対して正極として直流電圧Vcを印
加することにより、n形シリコン基板1から注入された
電子が強電界ドリフト層6’をドリフトし表面電極7を
通して放出される(なお、図5中の一点鎖線は表面電極
7を通して放出された電子eの流れを示す)。したが
って、表面電極7としては、仕事関数の小さな材料を用
いることが望ましい。ここにおいて、表面電極7とn形
シリコン基板1(オーミック電極2)との間に流れる電
流をダイオード電流Ipsと称し、コレクタ電極21と表
面電極7との間に流れる電流を放出電子電流Ieと称
し、ダイオード電流Ipsに対する放出電子電流Ieが大
きい(Ie/Ipsが大きい)ほど電子放出効率が高くな
る。なお、この電界放射型電子源10’では、表面電極
7とオーミック電極2との間に印加する直流電圧Vpsを
10〜20V程度の低電圧としても電子を放出させるこ
とができる。
A field emission type electron source 10 'having the structure shown in FIG.
Then, the surface electrode 7 is arranged in a vacuum, the collector electrode 21 is arranged so as to face the surface electrode 7, and the DC voltage Vps is applied with the surface electrode 7 as a positive electrode with respect to the n-type silicon substrate 1 (ohmic electrode 2). At the same time, the collector electrode 21 is applied to the surface electrode 7 as a positive electrode and a DC voltage Vc is applied, so that the electrons injected from the n-type silicon substrate 1 drift in the strong electric field drift layer 6 ′ and are emitted through the surface electrode 7. (Note that the alternate long and short dash line in FIG. 5 shows the flow of electrons e emitted through the surface electrode 7.) Therefore, it is desirable to use a material having a small work function for the surface electrode 7. Here, the current flowing between the surface electrode 7 and the n-type silicon substrate 1 (ohmic electrode 2) is referred to as a diode current Ips, and the current flowing between the collector electrode 21 and the surface electrode 7 is referred to as an emission electron current Ie. As the emitted electron current Ie with respect to the diode current Ips is larger (Ie / Ips is larger), the electron emission efficiency is higher. In this field emission electron source 10 ', electrons can be emitted even if the DC voltage Vps applied between the surface electrode 7 and the ohmic electrode 2 is a low voltage of about 10 to 20V.

【0009】この電界放射型電子源10’では、電子放
出特性の真空度依存性が小さく且つ電子放出時にポッピ
ング現象が発生せず安定して電子を高い電子放出効率で
放出することができる。ここにおいて、強電界ドリフト
層6’は、図6に示すように、少なくとも、柱状の多結
晶シリコン51(グレイン)と、多結晶シリコン51の
表面に形成された薄いシリコン酸化膜52と、多結晶シ
リコン51間に介在するナノメータオーダの微結晶シリ
コン層63と、微結晶シリコン層63の表面に形成され
当該微結晶シリコン層63の結晶粒径よりも小さな膜厚
の絶縁膜であるシリコン酸化膜64とから構成されると
考えられる。すなわち、強電界ドリフト層6’は、各グ
レインの表面が多孔質化し各グレインの中心部分では結
晶状態が維持されていると考えられる。したがって、強
電界ドリフト層6’に印加された電界はほとんどシリコ
ン酸化膜64にかかるから、注入された電子はシリコン
酸化膜64にかかっている強電界により加速され多結晶
シリコン51間を表面に向かって図6中の矢印Aの向き
へ(図6中の上方向へ向かって)ドリフトするので、電
子放出効率を向上させることができる。なお、強電界ド
リフト層6’の表面に到達した電子はホットエレクトロ
ンであると考えられ、表面電極7を容易にトンネルし真
空中に放出される。ここに、表面電極7の膜厚は10n
m〜15nm程度に設定されている。
In the field emission type electron source 10 ', the vacuum degree dependence of the electron emission characteristic is small, and the popping phenomenon does not occur during electron emission, and electrons can be emitted stably with high electron emission efficiency. Here, as shown in FIG. 6, the strong electric field drift layer 6 ′ includes at least columnar polycrystalline silicon 51 (grains), a thin silicon oxide film 52 formed on the surface of the polycrystalline silicon 51, and a polycrystalline silicon 51. A nanometer-order microcrystalline silicon layer 63 interposed between silicons 51 and a silicon oxide film 64 which is an insulating film formed on the surface of the microcrystalline silicon layer 63 and having a film thickness smaller than the crystal grain size of the microcrystalline silicon layer 63. It is considered to consist of and. That is, in the strong electric field drift layer 6 ′, it is considered that the surface of each grain is made porous and the crystalline state is maintained in the central portion of each grain. Therefore, most of the electric field applied to the strong electric field drift layer 6 ′ is applied to the silicon oxide film 64, and the injected electrons are accelerated by the strong electric field applied to the silicon oxide film 64 and are directed to the surface between the polycrystalline silicon 51. And drifts in the direction of arrow A in FIG. 6 (upward in FIG. 6), so that the electron emission efficiency can be improved. The electrons that have reached the surface of the strong electric field drift layer 6 ′ are considered to be hot electrons, and easily tunnel through the surface electrode 7 and are emitted into a vacuum. Here, the film thickness of the surface electrode 7 is 10 n
It is set to about m to 15 nm.

【0010】なお、上記導電性基板としてn形シリコン
基板1などの半導体基板の代わりに、ガラス基板などの
絶縁性基板上に例えばITO膜よりなる導電性層を形成
した基板を使用すれば、電子源の大面積化および低コス
ト化が可能になる。
If a substrate having a conductive layer made of, for example, an ITO film formed on an insulating substrate such as a glass substrate is used as the conductive substrate instead of the semiconductor substrate such as the n-type silicon substrate 1 The area of the source can be increased and the cost can be reduced.

【0011】ところで、上述の電界放射型電子源10’
では、強電界ドリフト層6’が、導電性基板たるn形シ
リコン基板1上にノンドープの多結晶シリコン層を堆積
させた後に、該多結晶シリコン層を陽極酸化処理にて多
孔質化し、多孔質化された多結晶シリコン層(多孔質多
結晶シリコン層)を急速加熱法によって例えば900℃
の温度で酸化することにより形成されている。ここにお
いて、陽極酸化処理に用いる電解液としては、フッ化水
素水溶液とエタノールとを略1:1で混合した液を用い
ている。また、急速加熱法によって酸化する工程では、
ランプアニール装置を用い、基板温度を乾燥酸素中で図
7に示すように室温から900℃まで上昇させた後、基
板温度を900℃で1時間維持することで酸化し、その
後、基板温度を室温まで下降させている。
By the way, the above-mentioned field emission type electron source 10 'is used.
Then, the strong electric field drift layer 6 ′ is formed by depositing a non-doped polycrystalline silicon layer on the n-type silicon substrate 1 which is a conductive substrate, and then making the polycrystalline silicon layer porous by anodic oxidation treatment. The converted polycrystal silicon layer (porous polycrystal silicon layer) is heated to, for example, 900 ° C. by a rapid heating method.
It is formed by oxidation at a temperature of. Here, as the electrolytic solution used for the anodizing treatment, a solution obtained by mixing an aqueous solution of hydrogen fluoride and ethanol at a ratio of about 1: 1 is used. Also, in the step of oxidizing by the rapid heating method,
Using a lamp annealing device, the substrate temperature was raised from room temperature to 900 ° C. in dry oxygen as shown in FIG. 7, and then the substrate temperature was maintained at 900 ° C. for 1 hour to oxidize the substrate. Have been lowered to.

【0012】[0012]

【発明が解決しようとする課題】ところで、上述のよう
に陽極酸化処理にて形成された多孔質多結晶シリコン層
は、陽極酸化処理において電解液としてフッ化水素水溶
液とエタノールとの混合液を利用しているので、多孔質
多結晶シリコン層の最表面が図8に示すように水素原子
によって終端されている。このため、陽極酸化処理にて
形成された多孔質多結晶シリコン層を図7に示すような
温度プロファイルにおいて900℃で酸化させると、図
9に示すように、水素原子が残ったり、Si−OHの結
合が生じたりして、SiOという構造の緻密な酸化膜
にはなりにくく絶縁耐圧が低くなってしまうという不具
合があった。また、強電界ドリフト層6’中の水素の含
有量が比較的多くなり、強電界ドリフト層6’中の水素
の分布が経時変化する(例えば、水素原子が強電界ドリ
フト層6’の表面から脱離する)ことにより、電子放出
効率の経時安定性が悪くなる恐れがある。
By the way, the porous polycrystalline silicon layer formed by the anodizing treatment as described above uses a mixed solution of an aqueous solution of hydrogen fluoride and ethanol as an electrolytic solution in the anodizing treatment. Therefore, the outermost surface of the porous polycrystalline silicon layer is terminated by hydrogen atoms as shown in FIG. Therefore, when the porous polycrystalline silicon layer formed by the anodic oxidation treatment is oxidized at 900 ° C. in the temperature profile as shown in FIG. 7, hydrogen atoms remain or Si--OH is left as shown in FIG. However, there is a problem in that a dielectric oxide film having a structure of SiO 2 is unlikely to be formed and a withstand voltage is lowered. Further, the hydrogen content in the strong electric field drift layer 6 ′ becomes relatively large, and the distribution of hydrogen in the strong electric field drift layer 6 ′ changes with time (for example, hydrogen atoms are transferred from the surface of the strong electric field drift layer 6 ′). Desorption) may deteriorate the stability of electron emission efficiency over time.

【0013】本発明は上記事由に鑑みて為されたもので
あり、その目的は、電子放出効率の経時変化が少なくか
つ絶縁耐圧の高い電界放射型電子源およびその製造方法
を提供することにある。
The present invention has been made in view of the above circumstances, and an object of the invention is to provide a field emission electron source having a small change in electron emission efficiency with time and a high withstand voltage, and a method for manufacturing the same. .

【0014】[0014]

【課題を解決するための手段】請求項1の発明は、上記
目的を達成するために、導電性基板と、導電性基板の一
表面側に形成された酸化した多孔質多結晶シリコン層
りなる強電界ドリフト層と、該強電界ドリフト層上に形
成された導電性薄膜よりなる表面電極とを備え、表面電
極を導電性基板に対して正極として電圧を印加すること
により導電性基板から注入された電子が強電界ドリフト
層をドリフトし表面電極を通して放出される電界放射型
電子源の製造方法であって、導電性基板上に多結晶シリ
コン層を形成する工程と、陽極酸化処理にて前記多結晶
シリコン層の少なくとも一部を多孔質化することにより
柱状のグレインとグレイン間に介在するナノメータオー
ダの微結晶シリコン層とを含む多孔質多結晶シリコン層
を形成する工程と、多孔質多結晶シリコン層の表面に結
合している水素原子を熱処理により脱離させる工程と、
水素原子を脱離させた後に多孔質多結晶シリコン層を酸
化することにより前記各グレインそれぞれの表面に薄い
シリコン酸化膜を形成するとともに前記微結晶シリコン
層それぞれの表面に前記微結晶シリコン層の結晶粒径よ
りも小さな膜厚のシリコン酸化膜を形成することで強電
界ドリフト層を形成する工程と、強電界ドリフト層上に
導電性薄膜よりなる表面電極を形成する工程とを有する
ことを特徴とし、多孔質多結晶シリコン層の表面に結合
している水素原子を熱処理により脱離させた後に多孔質
多結晶シリコン層を酸化することで強電界ドリフト層が
形成されるので、陽極酸化処理の直後に多孔質多結晶シ
リコン層を酸化した場合に比べて強電界ドリフト層に含
まれる水素の量を少なくすることができるとともに、緻
なシリコン酸化膜を前記各グレインおよび前記各微結
晶シリコン層それぞれの表面に形成することができ、電
子放出効率の経時変化が少なく且つ絶縁耐圧の高い電界
放射型電子源を実現することができる。
In order to achieve the above object, the invention of claim 1 comprises a conductive substrate and an oxidized porous polycrystalline silicon layer formed on one surface side of the conductive substrate. The strong electric field drift layer and the surface electrode made of a conductive thin film formed on the strong electric field drift layer are provided, and the surface electrode is electrically conductive by applying a voltage to the conductive substrate as a positive electrode. a method of manufacturing a field emission electron source electrons injected from sexual substrate is released through the surface electrode drift strong electric field drift layer, a polycrystalline silicon on a conductive substrate
The polycrystal is formed by the process of forming a con layer and anodizing treatment.
Forming a porous polycrystalline silicon layer <br/> including a microcrystalline silicon layer order of nanometers interposed between the columnar grains and grain by porous at least a portion of the silicon layer, porous A step of desorbing hydrogen atoms bonded to the surface of the polycrystalline silicon layer by heat treatment,
After desorbing hydrogen atoms, the porous polycrystalline silicon layer is oxidized to thin the surface of each grain.
Forming a silicon oxide film and forming the microcrystalline silicon
The crystal grain size of the microcrystalline silicon layer on the surface of each layer
And remote forming a silicon oxide film strong electric field drift layer by forming a small thickness, characterized by a step of forming a surface electrode made of a conductive thin film on the strong electric field drift layer, porous Of hydrogen atoms bonded to the surface of porous polycrystalline silicon layer after desorption by heat treatment
Since the strong electric field drift layer to oxidize polysilicon layer is formed, a porous polycrystalline immediately after the anodized
The amount of hydrogen contained in the strong electric field drift layer can be reduced as compared with the case where the recon layer is oxidized, and a dense silicon oxide film is used for each grain and each fine grain.
A field emission electron source that can be formed on the surface of each of the crystalline silicon layers, has a small change in electron emission efficiency over time, and has a high withstand voltage can be realized.

【0015】請求項2の発明は、請求項1の発明におい
て、前記熱処理は、300℃から700℃の温度範囲で
行うことを特徴とし、望ましい実施態様である。
According to a second aspect of the present invention, in the first aspect of the invention, the heat treatment is performed in a temperature range of 300 ° C. to 700 ° C., which is a preferable embodiment.

【0016】請求項3の発明は、請求項1または請求項
2の発明において、前記多孔質多結晶シリコン層を酸化
する工程は、酸素雰囲気中でアニールする工程なので、
絶縁性が高く物性的に安定したシリコン酸化膜を形成す
ることができる。
According to a third aspect of the present invention, in the first or second aspect of the invention, the step of oxidizing the porous polycrystalline silicon layer is a step of annealing in an oxygen atmosphere.
It is possible to form a silicon oxide film having high insulation and stable properties.

【0017】請求項4の発明は、請求項1または請求項
2の発明において、前記多孔質多結晶シリコン層を酸化
する工程は、酸により電気化学的に酸化する工程なの
で、請求項3の発明に比べて低温で強電界ドリフト層を
形成することが可能となり、プロセス温度が低温になっ
て導電性基板の制約が少なくなり、大面積化および低コ
スト化が容易になる。
The invention according to claim 4 is the invention according to claim 1 or claim 2, wherein the step of oxidizing the porous polycrystalline silicon layer is a step of electrochemically oxidizing with an acid. It becomes possible to form the strong electric field drift layer at a lower temperature than that of the above-mentioned method, the process temperature becomes low, the restriction on the conductive substrate is reduced, and it becomes easy to increase the area and the cost.

【0018】請求項5の発明は、請求項1または請求項
2の発明において、前記多孔質多結晶シリコン層を酸化
する工程は、酸素プラズマを用いて酸化する工程なの
で、請求項3の発明に比べて低温で強電界ドリフト層を
形成することが可能となり、プロセス温度が低温になっ
て導電性基板の制約が少なくなり、大面積化および低コ
スト化が容易になる。
According to a fifth aspect of the invention, in the first or second aspect of the invention, the step of oxidizing the porous polycrystalline silicon layer is a step of using oxygen plasma. In comparison, the strong electric field drift layer can be formed at a low temperature, the process temperature becomes low, the restriction on the conductive substrate is reduced, and the area and cost can be easily reduced.

【0019】請求項6の発明は、請求項1または請求項
2の発明において、前記多孔質多結晶シリコン層を酸化
する工程は、オゾンガスを用いて酸化する工程なので、
請求項3の発明に比べて低温で強電界ドリフト層を形成
することが可能となり、プロセス温度が低温になって導
電性基板の制約が少なくなり、大面積化および低コスト
化が容易になる。
According to a sixth aspect of the invention, in the first or second aspect of the invention, the step of oxidizing the porous polycrystalline silicon layer is a step of oxidizing with ozone gas.
It becomes possible to form the strong electric field drift layer at a low temperature as compared with the invention of claim 3, the process temperature becomes low, the restriction of the conductive substrate is reduced, and it is easy to increase the area and cost.

【0020】請求項7の発明は、請求項1ないし請求項
6のいずれかに記載の製造方法で製造されたことを特徴
とするものであり、陽極酸化処理の直後に多孔質多結晶
シリコン層を酸化することで強電界ドリフト層が形成さ
れた電界放射型電子源に比べて、強電界ドリフト層への
水素の混入が少ないので、従来のような水素の分布の経
時変化による電子放出効率の低下が少なく、また、シリ
コン酸化膜が緻密になりやすく、絶縁耐圧が高くなる
The invention of claim 7 is characterized by being manufactured by the manufacturing method according to any one of claims 1 to 6, and the porous polycrystal is formed immediately after the anodizing treatment.
Compared to the field emission type electron source in which the strong electric field drift layer is formed by oxidizing the silicon layer , hydrogen is less mixed into the strong electric field drift layer. There is little decrease in efficiency, and
The conoxide film is likely to be dense and the dielectric strength is high .

【0021】[0021]

【発明の実施の形態】本実施形態では、図4に示す構成
の電界放射型電子源10の製造方法について図1ないし
図3を参照しながら説明する。なお、本実施形態では、
導電性基板として抵抗率が導体の抵抗率に比較的近い単
結晶のn形シリコン基板1(例えば、抵抗率が略0.0
1Ωcm〜0.02Ωcmの(100)基板)を用いて
いる。
BEST MODE FOR CARRYING OUT THE INVENTION In this embodiment, a method for manufacturing a field emission electron source 10 having the structure shown in FIG. 4 will be described with reference to FIGS. In this embodiment,
As a conductive substrate, a single crystal n-type silicon substrate 1 having a resistivity relatively close to that of a conductor (for example, a resistivity of about 0.0) is used.
A (100) substrate of 1 Ωcm to 0.02 Ωcm is used.

【0022】本実施形態の電界放射型電子源10の基本
構成は、図5に示した従来構成と同じであって、図4に
示すように、導電性基板たるn形シリコン基板1の主表
面側に酸化した多孔質多結晶シリコン層よりなる強電界
ドリフト層6が形成され、強電界ドリフト層6上に金属
薄膜よりなる表面電極7が形成され、n形シリコン基板
1の裏面にオーミック電極2が形成されている。
The basic structure of the field emission electron source 10 of this embodiment is the same as the conventional structure shown in FIG. 5, and as shown in FIG. 4, the main surface of the n-type silicon substrate 1 which is a conductive substrate. A strong electric field drift layer 6 made of an oxidized porous polycrystalline silicon layer is formed on the side, a surface electrode 7 made of a metal thin film is formed on the strong electric field drift layer 6, and an ohmic electrode 2 is formed on the back surface of the n-type silicon substrate 1. Are formed.

【0023】図4に示す構成の電界放射型電子源10で
は、上記従来構成と同様に、表面電極7を真空中に配置
するとともに表面電極7に対向してコレクタ電極21を
配置し、表面電極7をn形シリコン基板1(オーミック
電極2)に対して正極として直流電圧Vpsを印加すると
ともに、コレクタ電極21を表面電極7に対して正極と
して直流電圧Vcを印加することにより、n形シリコン
基板1から注入された電子が強電界ドリフト層6をドリ
フトし表面電極7を通して放出される(なお、図4中の
一点鎖線は表面電極7を通して放出された電子eの流
れを示す)。したがって、表面電極7としては、仕事関
数の小さな材料を用いることが望ましい。ここにおい
て、表面電極7とn形シリコン基板1(オーミック電極
2)との間に流れる電流をダイオード電流Ipsと称し、
コレクタ電極21と表面電極7との間に流れる電流を放
出電子電流Ieと称し、ダイオード電流Ipsに対する放
出電子電流Ieが大きい(Ie/Ipsが大きい)ほど電子
放出効率が高くなる。なお、本実施形態の電界放射型電
子源10においても、上記従来構成と同様に、表面電極
7とオーミック電極2との間に印加する直流電圧Vpsを
10〜20V程度の低電圧としても電子を放出させるこ
とができる。
In the field emission type electron source 10 having the structure shown in FIG. 4, the surface electrode 7 is arranged in vacuum and the collector electrode 21 is arranged so as to face the surface electrode 7 as in the conventional structure. 7 is applied to the n-type silicon substrate 1 (ohmic electrode 2) as a positive electrode to apply a DC voltage Vps, and the collector electrode 21 is applied to the surface electrode 7 as a positive electrode to apply a DC voltage Vc. Electrons injected from 1 drift in the strong electric field drift layer 6 and are emitted through the surface electrode 7 (note that the chain line in FIG. 4 indicates the flow of the electrons e emitted through the surface electrode 7). Therefore, it is desirable to use a material having a small work function for the surface electrode 7. Here, a current flowing between the surface electrode 7 and the n-type silicon substrate 1 (ohmic electrode 2) is referred to as a diode current Ips,
The current flowing between the collector electrode 21 and the surface electrode 7 is referred to as the emission electron current Ie. The larger the emission electron current Ie with respect to the diode current Ips (the larger Ie / Ips), the higher the electron emission efficiency. Also in the field emission electron source 10 of the present embodiment, as in the above-described conventional configuration, electrons are generated even if the DC voltage Vps applied between the surface electrode 7 and the ohmic electrode 2 is a low voltage of about 10 to 20V. Can be released.

【0024】本実施形態では、強電界ドリフト層6が、
上記従来構成における強電界ドリフト層6’に比べ水素
の混入が少なく緻密な酸化膜を有する点に特徴がある。
ここにおける酸化膜は、上記従来構成において図6で説
明した各シリコン酸化膜52,64であり、本実施形態
における当該酸化膜はSiOの構造若しくはSiO
の構造に近い構造に近い緻密な膜となっている。
In this embodiment, the strong electric field drift layer 6 is
It is characterized by having a dense oxide film in which hydrogen is less mixed as compared with the strong electric field drift layer 6'in the above-mentioned conventional configuration.
Oxide film here is, in the above-mentioned conventional configuration is the silicon oxide film 52, 64 described in FIG. 6, the oxide film in this embodiment is the structure of SiO 2 or SiO 2
It is a dense film with a structure close to that of.

【0025】しかして、本実施形態の電界放射型電子源
10では、強電界ドリフト層6への水素の混入が少ない
ことにより従来のような水素の分布の経時変化による電
子放出効率の低下が少なく、また、酸化膜が従来に比べ
て緻密になるので、絶縁耐圧が高い。
In the field emission type electron source 10 of this embodiment, however, the amount of hydrogen mixed in the strong electric field drift layer 6 is small, and thus the decrease in electron emission efficiency due to the change over time in the distribution of hydrogen is small. Moreover, since the oxide film is denser than in the conventional case, the dielectric strength is high.

【0026】本実施形態では、導電性基板としてn形シ
リコン基板1を用いているが、n形シリコン基板1の代
わりに、クロムなどの金属基板を用いてもよいし、ガラ
ス基板などの絶縁性基板の一表面側に導電性層(例え
ば、ITO膜)を形成したものを用いてもよい。ガラス
基板の一表面側に導電性層を形成した基板を用いる場合
には、半導体基板を用いる場合に比べて、大面積化およ
び低コスト化を図ることができる。また、本実施形態で
は表面電極7を金薄膜により構成しているが、厚み方向
に積層された少なくとも二層の薄膜電極層により構成し
てもよい。二層の薄膜電極層により構成する場合には、
上層の薄膜電極層の材料として例えば金などを採用し、
下層の薄膜電極層(強電界ドリフト層6側の薄膜電極
層)の材料として例えば、クロム、ニッケル、白金、チ
タン、イリジウムなどを採用すればよい。なお、本実施
形態では、強電界ドリフト層6を酸化した多孔質多結晶
シリコン層により構成しているが、強電界ドリフト層6
を酸化した多孔質単結晶シリコン、あるいはその他の酸
化した多孔質半導体層により構成することも考えられ
る。
In this embodiment, the n-type silicon substrate 1 is used as the conductive substrate, but a metal substrate such as chrome may be used instead of the n-type silicon substrate 1, or an insulating material such as a glass substrate may be used. A substrate having a conductive layer (for example, an ITO film) formed on one surface side thereof may be used. When a substrate in which a conductive layer is formed on one surface side of a glass substrate is used, a larger area and lower cost can be achieved as compared with the case of using a semiconductor substrate. Further, although the surface electrode 7 is made of the gold thin film in this embodiment, it may be made of at least two thin film electrode layers laminated in the thickness direction. When it is composed of two thin film electrode layers,
For example, gold is used as the material of the upper thin film electrode layer,
As the material of the lower thin film electrode layer (thin film electrode layer on the strong electric field drift layer 6 side), for example, chromium, nickel, platinum, titanium, iridium or the like may be adopted. In this embodiment, the strong electric field drift layer 6 is composed of an oxidized porous polycrystalline silicon layer.
It is conceivable that it is composed of oxidized porous single crystal silicon or other oxidized porous semiconductor layer.
It

【0027】以下、製造方法について図1および図2を
参照しながら説明する。
The manufacturing method will be described below with reference to FIGS. 1 and 2.

【0028】まず、n形シリコン基板1の裏面にオーミ
ック電極2を形成した後、n形シリコン基板1の表面に
所定膜厚(例えば、1.5μm)の半導体層たるノンド
ープの多結晶シリコン層3を形成(成膜)することによ
り図1(a)に示すような構造が得られる。なお、多結
晶シリコン層3の成膜は、導電性基板が半導体基板の場
合には例えばLPCVD法やスパッタ法により行っても
よいし、あるいはプラズマCVD法によってアモルファ
スシリコンを成膜した後にアニール処理を行うことによ
り結晶化させて成膜してもよい。また、導電性基板がガ
ラス基板に導電性層を形成した基板の場合には、CVD
法により導電性層上にアモルファスシリコンを成膜した
後にエキシマレーザでアニールすることにより、多結晶
シリコン層を形成してもよい。また、導電性層上に多結
晶シリコン層を形成する方法はCVD法に限定されるも
のではなく、例えばCGS(Continuous Grain Silic
on)法や触媒CVD法などを用いてもよい。
First, the ohmic electrode 2 is formed on the back surface of the n-type silicon substrate 1, and then the non-doped polycrystalline silicon layer 3 as a semiconductor layer having a predetermined thickness (for example, 1.5 μm) is formed on the front surface of the n-type silicon substrate 1. By forming (depositing), a structure as shown in FIG. 1 (a) is obtained. The polycrystalline silicon layer 3 may be formed by, for example, an LPCVD method or a sputtering method when the conductive substrate is a semiconductor substrate, or an annealing process may be performed after the amorphous silicon is formed by the plasma CVD method. You may crystallize by performing and may form into a film. Further, when the conductive substrate is a glass substrate on which a conductive layer is formed, CVD is used.
A polycrystalline silicon layer may be formed by forming an amorphous silicon film on the conductive layer by a method and then annealing it with an excimer laser. Further, the method of forming the polycrystalline silicon layer on the conductive layer is not limited to the CVD method, and may be, for example, CGS (Continuous Grain Silic).
on) method or catalytic CVD method may be used.

【0029】ノンドープの多結晶シリコン層3を形成し
た後、55wt%のフッ化水素水溶液とエタノールとを
略1:1で混合した混合液よりなる電解液の入った陽極
酸化処理槽を利用し、白金電極(図示せず)を負極、n
形シリコン基板1(オーミック電極2)を正極として、
多結晶シリコン層3に光照射を行いながら所定の条件で
陽極酸化処理を行うことによって、多孔質多結晶シリコ
ン層4が形成され図1(b)に示すような構造が得られ
る。ここにおいて、本実施形態では、陽極酸化処理の条
件として、陽極酸化処理の期間、多結晶シリコン層3の
表面に照射する光パワーを一定、電流密度を一定とした
が、この条件は適宜変更してもよい(例えば、電流密度
を変化させてもよい)。
After the non-doped polycrystalline silicon layer 3 is formed, an anodizing treatment tank containing an electrolytic solution composed of a mixed solution of 55 wt% hydrogen fluoride aqueous solution and ethanol at a ratio of about 1: 1 is used. Platinum electrode (not shown) is the negative electrode, n
Using the silicon substrate 1 (ohmic electrode 2) as a positive electrode,
By carrying out anodizing treatment under predetermined conditions while irradiating the polycrystalline silicon layer 3 with light, a porous polycrystalline silicon layer 4 is formed and a structure as shown in FIG. 1B is obtained. Here, in the present embodiment, as the condition of the anodizing treatment, the optical power with which the surface of the polycrystalline silicon layer 3 is irradiated and the current density are kept constant during the anodizing treatment, but this condition may be changed appropriately. (For example, the current density may be changed).

【0030】上述の陽極酸化処理が終了した後、多孔質
多結晶シリコン層4の最表面に結合している水素原子を
熱処理により脱離させてから、多孔質多結晶シリコン層
4をアニールによって酸化することにより強電界ドリフ
ト層6が形成され、図1(c)に示す構造が得られる。
要するに、本実施形態では、多孔質多結晶シリコン層4
を陽極酸化処理により形成した際に多孔質多結晶シリコ
ン層4のシリコン原子を終端している水素原子を、上記
熱処理により脱離させた後、多孔質多結晶シリコン層4
をアニールによって酸化している。ここにおいて、本実
施形態では、上記熱処理と多孔質多結晶シリコン層4の
酸化のためのアニールとを1つのランプアニール装置を
使用して連続的に行っている。すなわち、ランプアニー
ル装置の炉内を酸素雰囲気に置換して基板温度を図2に
示すように室温から所定の熱処理温度(図示例では、4
00℃)まで上昇させて上記熱処理温度を所定の熱処理
時間T1(例えば、5分間)維持した後、基板温度をさ
らに上昇させて所定のアニール温度(図示例では、90
0℃)まで上昇させた状態で上記アニール温度を所定の
アニール時間T2(例えば、1時間)維持した後、室温
まで降温する。ここにおいて、熱処理前は多孔質多結晶
シリコン層4の最表面が図8に示すように水素原子によ
り終端されているが、上記熱処理を行うことによって、
多結晶シリコン層4の最表面は図3に示すように水素原
子が脱離した状態になる。なお、上記熱処理温度は、4
00℃に限定されるものではなく、水素原子の脱離が起
こり且つ多孔質多結晶シリコン層4の酸化が進行しない
ような温度であることが望ましく、300℃から700
℃の温度範囲で設定することが望ましい。
After the above-mentioned anodizing treatment is completed, hydrogen atoms bonded to the outermost surface of the porous polycrystalline silicon layer 4 are desorbed by heat treatment, and then the porous polycrystalline silicon layer 4 is annealed. By doing so, the strong electric field drift layer 6 is formed, and the structure shown in FIG. 1C is obtained.
In short, in this embodiment, the porous polycrystalline silicon layer 4 is
The hydrogen atoms terminating the silicon atoms of the porous polycrystalline silicon layer 4 when formed by the anodic oxidation treatment are desorbed by the heat treatment, and then the porous polycrystalline silicon layer 4 is removed.
Are oxidized by annealing. Here, in the present embodiment, the heat treatment and the annealing for oxidizing the porous polycrystalline silicon layer 4 are continuously performed by using one lamp annealing device. That is, the inside of the furnace of the lamp annealing device is replaced with an oxygen atmosphere so that the substrate temperature is from room temperature to a predetermined heat treatment temperature (in the illustrated example, 4).
After the temperature is increased to 00 ° C. and the heat treatment temperature is maintained for a predetermined heat treatment time T1 (for example, 5 minutes), the substrate temperature is further increased to a predetermined annealing temperature (90 in the illustrated example).
The annealing temperature is maintained for a predetermined annealing time T2 (for example, 1 hour) in a state of being raised to 0 ° C.), and then the temperature is lowered to room temperature. Here, before the heat treatment, the outermost surface of the porous polycrystalline silicon layer 4 is terminated by hydrogen atoms as shown in FIG. 8, but by performing the heat treatment,
The outermost surface of the polycrystalline silicon layer 4 is in a state where hydrogen atoms are desorbed as shown in FIG. The heat treatment temperature is 4
The temperature is not limited to 00 ° C., and is preferably a temperature at which desorption of hydrogen atoms occurs and oxidation of the porous polycrystalline silicon layer 4 does not proceed, and is 300 ° C. to 700 ° C.
It is desirable to set in the temperature range of ° C.

【0031】強電界ドリフト層6を形成した後は、強電
界ドリフト層6上に導電性薄膜(例えば、金薄膜)から
なる表面電極7を例えば蒸着により形成することによっ
て、図1(e)に示す構造の電界放射型電子源10が得
られる。なお、本実施形態では、表面電極7の膜厚を1
5nmとしてあるが、この膜厚は特に限定するものでは
なく、強電界ドリフト層6を通ってきた電子がトンネル
できる膜厚であればよい。また、本実施形態では、表面
電極7となる導電性薄膜を蒸着により形成しているが、
導電性薄膜の形成方法は蒸着に限定されるものではな
く、例えばスパッタ法を用いてもよい。
After the strong electric field drift layer 6 is formed, a surface electrode 7 made of a conductive thin film (for example, a gold thin film) is formed on the strong electric field drift layer 6 by, for example, vapor deposition. A field emission type electron source 10 having the structure shown is obtained. In this embodiment, the thickness of the surface electrode 7 is set to 1
Although the thickness is set to 5 nm, the thickness is not particularly limited, and may be any thickness as long as the electrons passing through the strong electric field drift layer 6 can tunnel. Further, in the present embodiment, the conductive thin film to be the surface electrode 7 is formed by vapor deposition,
The method of forming the conductive thin film is not limited to vapor deposition, and for example, a sputtering method may be used.

【0032】しかして、上述の製造方法によれば、陽極
酸化処理にて形成した多孔質多結晶シリコン層4の表面
に結合している水素原子を熱処理により脱離させた後に
多孔質多結晶シリコン層4を酸化することで強電界ドリ
フト層6が形成されるから、陽極酸化処理の直後に多孔
質多結晶シリコン層を酸化した場合に比べて強電界ドリ
フト層6に含まれる水素の量を少なくすることができる
とともに、SiOの構造若しくはSiOの構造に近
い緻密な酸化膜を形成することができ、電子放出効率の
経時変化が少なく且つ絶縁耐圧の高い電界放射型電子源
10を実現することができる。なお、上述の製造方法で
製造された電界放射型電子源は、図5に示した従来の電
界放射型電子源10’と同様に、電子放出特性の真空度
依存性が小さく且つ電子放出時にポッピング現象が発生
せず安定して電子を放出することができる。
However, according to the above-mentioned manufacturing method, the hydrogen atoms bonded to the surface of the porous polycrystalline silicon layer 4 formed by the anodic oxidation treatment are desorbed by the heat treatment, and then the porous polycrystalline silicon is removed. Since the strong electric field drift layer 6 is formed by oxidizing the layer 4, the amount of hydrogen contained in the strong electric field drift layer 6 is smaller than that in the case where the porous polycrystalline silicon layer is oxidized immediately after the anodic oxidation treatment. In addition, the field emission type electron source 10 having a SiO 2 structure or a dense oxide film close to the SiO 2 structure can be formed, and the electron emission efficiency is small with time and the withstand voltage is high. be able to. The field emission electron source manufactured by the above-described manufacturing method has a small vacuum degree dependence of electron emission characteristics and pops at the time of electron emission, as in the conventional field emission electron source 10 ′ shown in FIG. Electrons can be emitted stably without any phenomenon.

【0033】ところで、上述の製造方法では、多孔質多
結晶シリコン層4の最表面に結合している水素原子を熱
処理により脱離させてから、多孔質多結晶シリコン層4
を900℃のアニールによって酸化することにより強電
界ドリフト層6を形成しているが、多孔質多結晶シリコ
ン層4をアニールにより酸化する代わりに、酸(例え
ば、HNO、HSO、王水など)により電気化学
的に酸化してもよいし、酸素プラズマを用いて酸化して
もよいし、オゾンガスを用いて酸化してもよく、多孔質
多結晶シリコン層4を900℃でアニールして酸化する
場合に比べて低温で強電界ドリフト層6を形成すること
が可能となり、プロセス温度が低温になって導電性基板
の制約が少なくなり、安価なガラス基板などを使用する
ことが可能となるから、大面積化および低コスト化が容
易になる。
In the manufacturing method described above, the hydrogen atoms bonded to the outermost surface of the porous polycrystalline silicon layer 4 are desorbed by heat treatment, and then the porous polycrystalline silicon layer 4 is removed.
The strong electric field drift layer 6 is formed by annealing at 900 ° C. for annealing, but instead of oxidizing the porous polycrystalline silicon layer 4 by annealing, an acid (for example, HNO 3 , H 2 SO 4 , It may be electrochemically oxidized with water, etc., may be oxidized with oxygen plasma, or may be oxidized with ozone gas, and the porous polycrystalline silicon layer 4 may be annealed at 900 ° C. It becomes possible to form the strong electric field drift layer 6 at a lower temperature than that in the case of oxidizing by oxidation, the process temperature becomes low, and the restrictions on the conductive substrate are reduced, and an inexpensive glass substrate or the like can be used. Therefore, it is easy to increase the area and reduce the cost.

【0034】(実施例) 実施形態にて図1を参照しながら説明した電界放射型電
子源10の製造方法で以下の条件により電界放射型電子
源10を作成した。
(Example) The field emission electron source 10 was produced under the following conditions by the method of manufacturing the field emission electron source 10 described in the embodiment with reference to FIG.

【0035】n形シリコン基板1としては、抵抗率が
0.01〜0.02Ωcm、厚さが525μmの(10
0)基板を用いた。多結晶シリコン層3(図1(a)参
照)の成膜は、LPCVD法により行い、成膜条件は、
真空度を20Pa、基板温度を640℃、モノシランガ
スの流量を600sccmとした。
The n-type silicon substrate 1 has a resistivity of 0.01 to 0.02 Ωcm and a thickness of 525 μm (10
0) A substrate was used. The polycrystalline silicon layer 3 (see FIG. 1A) is formed by the LPCVD method under the following film forming conditions.
The degree of vacuum was 20 Pa, the substrate temperature was 640 ° C., and the flow rate of monosilane gas was 600 sccm.

【0036】陽極酸化処理では電解液として、55wt
%のフッ化水素水溶液とエタノールとを略1:1で混合
した電解液を用いた。陽極酸化は、多結晶シリコン層3
のうち表面の直径10mmの領域のみが電解液に触れる
ようにし、他の部分は電解液に接触しないようにシール
を行い、電解液中に白金電極を浸し、500Wのタング
ステンランプを用いて多結晶シリコン層3に一定の光パ
ワーで光照射を行いながら、白金電極を負極、n形シリ
コン基板1(オーミック電極2)を正極として、所定の
電流を流した。ここに、電流密度を25mA/cm
一定、通電時間を12秒とした。
In the anodizing treatment, the electrolyte solution is 55 wt
% Aqueous solution of hydrogen fluoride and ethanol were used in an approximately 1: 1 mixture. Anodization is performed on the polycrystalline silicon layer 3
Only the area of 10 mm in diameter of the surface is exposed to the electrolytic solution, and the other part is sealed so as not to contact the electrolytic solution, the platinum electrode is dipped in the electrolytic solution, and the polycrystal is formed by using a 500 W tungsten lamp. While irradiating the silicon layer 3 with light having a constant optical power, a predetermined current was passed using the platinum electrode as a negative electrode and the n-type silicon substrate 1 (ohmic electrode 2) as a positive electrode. Here, the current density was constant at 25 mA / cm 2 and the energization time was 12 seconds.

【0037】熱処理および酸化は、ランプアニール装置
の炉内を酸素雰囲気として行い、熱処理の条件は、基板
温度を400℃、熱処理時間を5分、酸化の条件は、基
板温度を900℃、アニール時間を1時間とした。ま
た、表面電極7としては、膜厚が15nmの金薄膜を蒸
着法によって形成した。
The heat treatment and the oxidation are carried out in an oxygen atmosphere in a furnace of a lamp annealing apparatus. The heat treatment conditions are a substrate temperature of 400 ° C. and a heat treatment time of 5 minutes, and the oxidation conditions are a substrate temperature of 900 ° C. and an annealing time. Was one hour. Further, as the surface electrode 7, a gold thin film having a film thickness of 15 nm was formed by vapor deposition.

【0038】本実施例の電界放射型電子源10を真空チ
ャンバ(図示せず)内に導入して、上述の図4に示すよ
うに表面電極7と対向する位置にコレクタ電極21(放
射電子収集電極)を配置し、真空チャンバ内の真空度を
5×10−5Paとして、表面電極7(正極)とオーミ
ック電極2(負極)との間に直流電圧Vpsを印加すると
ともに、コレクタ電極21と表面電極7との間に100
Vの直流電圧Vcを印加することによって、表面電極7
とオーミック電極2との間に流れるダイオード電流Ips
と、電界放射型電子源10から表面電極7を通して放射
される電子e(なお、図4中の一点鎖線は放射電子流
を示す)によりコレクタ電極21と表面電極7との間に
流れる放出電子電流Ieとを測定した。その結果、本実
施例の電界放射型電子源10では、従来の電界放射型電
子源10’に比べて絶縁耐圧が高くなることが確認され
た。
The field emission type electron source 10 of this embodiment is introduced into a vacuum chamber (not shown), and the collector electrode 21 (radiation electron collection) is placed at a position facing the surface electrode 7 as shown in FIG. (Electrode), the degree of vacuum in the vacuum chamber is set to 5 × 10 −5 Pa, a DC voltage Vps is applied between the surface electrode 7 (positive electrode) and the ohmic electrode 2 (negative electrode), and the collector electrode 21 and 100 between the surface electrode 7
By applying a DC voltage Vc of V, the surface electrode 7
Current Ips flowing between the diode and ohmic electrode 2
When electrons e emitted through the surface electrode 7 from the field emission electron source 10 - (Note, dashed line in Figure 4 shows the emission electron current) emitted electrons flowing between the collector electrode 21 and the surface electrodes 7 by The current Ie was measured. As a result, it was confirmed that the field emission electron source 10 of the present embodiment has a higher dielectric strength voltage than the conventional field emission electron source 10 '.

【0039】[0039]

【発明の効果】請求項1の発明は、導電性基板と、導電
性基板の一表面側に形成された酸化した多孔質多結晶シ
リコン層よりなる強電界ドリフト層と、該強電界ドリフ
ト層上に形成された導電性薄膜よりなる表面電極とを備
え、表面電極を導電性基板に対して正極として電圧を印
加することにより導電性基板から注入された電子が強電
界ドリフト層をドリフトし表面電極を通して放出される
電界放射型電子源の製造方法であって、導電性基板上
多結晶シリコン層を形成する工程と、陽極酸化処理にて
前記多結晶シリコン層の少なくとも一部を多孔質化する
ことにより柱状のグレインとグレイン間に介在するナノ
メータオーダの微結晶シリコン層とを含む多孔質多結晶
シリコン層を形成する工程と、多孔質多結晶シリコン層
の表面に結合している水素原子を熱処理により脱離させ
る工程と、水素原子を脱離させた後に多孔質多結晶シリ
コン層を酸化することにより前記各グレインそれぞれの
表面に薄いシリコン酸化膜を形成するとともに前記微結
晶シリコン層それぞれの表面に前記微結晶シリコン層の
結晶粒径よりも小さな膜厚のシリコン酸化膜を形成する
ことで強電界ドリフト層を形成する工程と、強電界ドリ
フト層上に導電性薄膜よりなる表面電極を形成する工程
とを有するので、多孔質多結晶シリコン層の表面に結合
している水素原子を熱処理により脱離させた後に多孔質
多結晶シリコン層を酸化することで強電界ドリフト層が
形成されるから、陽極酸化処理の直後に多孔質多結晶シ
リコン層を酸化した場合に比べて強電界ドリフト層に含
まれる水素の量を少なくすることができるとともに、緻
なシリコン酸化膜を前記各グレインおよび前記各微結
晶シリコン層それぞれの表面に形成することができ、電
子放出効率の経時変化が少なく且つ絶縁耐圧の高い電界
放射型電子源を実現することができるという効果があ
る。
According to the invention of claim 1, the conductive substrate and the oxidized porous polycrystalline film formed on one surface side of the conductive substrate.
A strong electric field drift layer made of a recon layer and a surface electrode made of a conductive thin film formed on the strong electric field drift layer are provided, and the surface electrode is made conductive by applying a voltage to the conductive substrate as a positive electrode. a method of manufacturing a field emission electron source electrons injected from the substrate is released through the drift surface electrodes a strong electric field drift layer, the conductive substrate to
By the process of forming a polycrystalline silicon layer and the anodizing process
Porous polycrystalline including a microcrystalline silicon layer order of nanometers interposed between the columnar grains and grain by porous at least a portion of the polycrystalline silicon layer
Forming a silicon layer, a step of desorbing heat treatment a hydrogen atom bonded to the porous polycrystalline silicon layer <br/> surface of the porous polycrystalline silicon hydrogen after desorbed
By oxidizing the con layer ,
A thin silicon oxide film is formed on the surface and
Of the microcrystalline silicon layer on the surface of each crystalline silicon layer
A step of forming a strong electric field drift layer by forming a silicon oxide film having a film thickness smaller than the crystal grain size and a step of forming a surface electrode made of a conductive thin film on the strong electric field drift layer are performed. Since it has a porous structure , it is porous after hydrogen atoms bonded to the surface of the porous polycrystalline silicon layer are desorbed by heat treatment.
Since it is a strong electric field drift layer to oxidize polysilicon layer is formed, a porous polycrystalline immediately after the anodized
The amount of hydrogen contained in the strong electric field drift layer can be reduced as compared with the case where the recon layer is oxidized, and a dense silicon oxide film is used for each grain and each fine grain.
It is possible to form a field emission type electron source that can be formed on the surface of each of the crystalline silicon layers, has a small change in electron emission efficiency with time, and has a high withstand voltage.

【0040】請求項3の発明は、請求項1または請求項
2の発明において、前記多孔質多結晶シリコン層を酸化
する工程は、酸素雰囲気中でアニールする工程なので、
絶縁性が高く物性的に安定したシリコン酸化膜を形成す
ることができるという効果がある。
According to the invention of claim 3, in the invention of claim 1 or 2, since the step of oxidizing the porous polycrystalline silicon layer is a step of annealing in an oxygen atmosphere,
There is an effect that it is possible to form a silicon oxide film having a high insulating property and being physically stable.

【0041】請求項4の発明は、請求項1または請求項
2の発明において、前記多孔質多結晶シリコン層を酸化
する工程は、酸により電気化学的に酸化する工程なの
で、請求項3の発明に比べて低温で強電界ドリフト層を
形成することが可能となり、プロセス温度が低温になっ
て導電性基板の制約が少なくなり、大面積化および低コ
スト化が容易になるという効果がある。
The invention according to claim 4 is the invention according to claim 1 or claim 2, wherein the step of oxidizing the porous polycrystalline silicon layer is a step of electrochemically oxidizing with an acid. It is possible to form the strong electric field drift layer at a lower temperature than that of, and the process temperature becomes lower, so that there are less restrictions on the conductive substrate, and it is easy to increase the area and the cost.

【0042】請求項5の発明は、請求項1または請求項
2の発明において、前記多孔質多結晶シリコン層を酸化
する工程は、酸素プラズマを用いて酸化する工程なの
で、請求項3の発明に比べて低温で強電界ドリフト層を
形成することが可能となり、プロセス温度が低温になっ
て導電性基板の制約が少なくなり、大面積化および低コ
スト化が容易になるという効果がある。
According to a fifth aspect of the invention, in the first or second aspect of the invention, the step of oxidizing the porous polycrystalline silicon layer is performed by using oxygen plasma. In comparison, it is possible to form the strong electric field drift layer at a low temperature, the process temperature becomes low, the restrictions on the conductive substrate are reduced, and it is easy to increase the area and cost.

【0043】請求項6の発明は、請求項1または請求項
2の発明において、前記多孔質多結晶シリコン層を酸化
する工程は、オゾンガスを用いて酸化する工程なので、
請求項3の発明に比べて低温で強電界ドリフト層を形成
することが可能となり、プロセス温度が低温になって導
電性基板の制約が少なくなり、大面積化および低コスト
化が容易になるという効果がある。
According to a sixth aspect of the invention, in the first or second aspect of the invention, the step of oxidizing the porous polycrystalline silicon layer is a step of oxidizing using ozone gas.
It is possible to form the strong electric field drift layer at a low temperature as compared with the invention of claim 3, the process temperature becomes low, the restriction of the conductive substrate is reduced, and it is easy to increase the area and cost. effective.

【0044】請求項7の発明は、請求項1ないし請求項
6のいずれかに記載の製造方法で製造されたものであ
り、陽極酸化処理の直後に多孔質多結晶シリコン層を酸
化することで強電界ドリフト層が形成された電界放射型
電子源に比べて、強電界ドリフト層への水素の混入が少
ないので、従来のような水素の分布の経時変化による電
子放出効率の低下が少なく、また、シリコン酸化膜が緻
密になりやすく、絶縁耐圧が高くなるという効果があ
The invention according to claim 7 is manufactured by the manufacturing method according to any one of claims 1 to 6, and the porous polycrystalline silicon layer is oxidized immediately after the anodizing treatment. Compared to the field emission type electron source in which the strong electric field drift layer is formed, hydrogen is less mixed into the strong electric field drift layer, so that the electron emission efficiency is less likely to decrease due to the change over time in the distribution of hydrogen as in the conventional case. In addition, the silicon oxide film is likely to be dense and the dielectric strength is increased .

【図面の簡単な説明】[Brief description of drawings]

【図1】実施形態の製造方法を説明するための主要工程
断面図である。
FIG. 1 is a cross-sectional view of main steps for explaining a manufacturing method according to an embodiment.

【図2】同上の製造方法の説明図である。FIG. 2 is an explanatory diagram of the above manufacturing method.

【図3】同上の製造過程における要部説明図である。FIG. 3 is an explanatory view of a main part in the above manufacturing process.

【図4】同上により製造される電界放射型電子源の放射
電子の測定原理の説明図である。
FIG. 4 is an explanatory diagram of a principle of measuring emitted electrons of a field emission electron source manufactured according to the above.

【図5】従来の電界放射型電子源の放射電子の測定原理
の説明図である。
FIG. 5 is an explanatory diagram of a principle of measuring emitted electrons of a conventional field emission electron source.

【図6】同上の電界放射型電子源の電子放出機構の説明
図である。
FIG. 6 is an explanatory view of an electron emission mechanism of the field emission electron source of the above.

【図7】同上の製造方法の説明図である。FIG. 7 is an explanatory diagram of the above manufacturing method.

【図8】同上の製造過程における要部説明図である。FIG. 8 is an explanatory diagram of a main part in the above manufacturing process.

【図9】同上の製造過程における要部説明図である。FIG. 9 is an explanatory diagram of a main part in the above manufacturing process.

【符号の説明】[Explanation of symbols]

1 n形シリコン基板 2 オーミック電極 3 多結晶シリコン層 4 多孔質多結晶シリコン層 6 強電界ドリフト層 7 表面電極 10 電界放射型電子源 1 n-type silicon substrate 2 Ohmic electrodes 3 Polycrystalline silicon layer 4 Porous polycrystalline silicon layer 6 Strong electric field drift layer 7 Surface electrode 10 Field emission electron source

───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平10−326557(JP,A) 特開 平11−111670(JP,A) 特開 平9−259795(JP,A) 特表 平10−507576(JP,A) (58)調査した分野(Int.Cl.7,DB名) H01J 9/02 H01J 1/30 H01J 31/12 ─────────────────────────────────────────────────── ─── Continuation of the front page (56) Reference JP 10-326557 (JP, A) JP 11-111670 (JP, A) JP 9-259795 (JP, A) Special table 10- 507576 (JP, A) (58) Fields investigated (Int.Cl. 7 , DB name) H01J 9/02 H01J 1/30 H01J 31/12

Claims (7)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】 導電性基板と、導電性基板の一表面側に
形成された酸化した多孔質多結晶シリコン層よりなる強
電界ドリフト層と、該強電界ドリフト層上に形成された
導電性薄膜よりなる表面電極とを備え、表面電極を導電
性基板に対して正極として電圧を印加することにより導
電性基板から注入された電子が強電界ドリフト層をドリ
フトし表面電極を通して放出される電界放射型電子源の
製造方法であって、導電性基板上に多結晶シリコン層
形成する工程と、陽極酸化処理にて前記多結晶シリコン
の少なくとも一部を多孔質化することにより柱状のグ
レインとグレイン間に介在するナノメータオーダの微結
晶シリコン層とを含む多孔質多結晶シリコン層を形成す
る工程と、多孔質多結晶シリコン層の表面に結合してい
る水素原子を熱処理により脱離させる工程と、水素原子
を脱離させた後に多孔質多結晶シリコン層を酸化するこ
とにより前記各グレインそれぞれの表面に薄いシリコン
酸化膜を形成するとともに前記微結晶シリコン層それぞ
れの表面に前記微結晶シリコン層の結晶粒径よりも小さ
な膜厚のシリコン酸化膜を形成することで強電界ドリフ
ト層を形成する工程と、強電界ドリフト層上に導電性薄
膜よりなる表面電極を形成する工程とを有することを特
徴とする電界放射型電子源の製造方法。
1. A strong electric field drift layer comprising a conductive substrate, an oxidized porous polycrystalline silicon layer formed on one surface side of the conductive substrate, and a conductive thin film formed on the strong electric field drift layer. A field emission type device in which electrons injected from the conductive substrate drift in the strong electric field drift layer and are emitted through the surface electrode by applying a voltage with the surface electrode as a positive electrode with respect to the conductive substrate. a method of manufacturing an electron source, a step of forming a polycrystalline silicon layer on a conductive substrate, the polycrystalline silicon at anodization
Columnar grayed by porous at least a portion of the layer
Fine- grained nanometer order between the rain and grain
Forming a porous polycrystalline silicon layer containing a crystal silicon layer, a step of desorbing heat treatment a hydrogen atom bonded to the surface of the porous polycrystalline silicon layer, a hydrogen atom After desorbed By oxidizing the porous polycrystalline silicon layer , thin silicon is formed on the surface of each grain.
Forming an oxide film and forming each of the microcrystalline silicon layers
Smaller than the crystal grain size of the microcrystalline silicon layer on the surface
Of a strong electric field drift layer by forming a silicon oxide film having a uniform thickness, and a step of forming a surface electrode made of a conductive thin film on the strong electric field drift layer. Method of manufacturing electron source.
【請求項2】 前記熱処理は、300℃から700℃の
温度範囲で行うことを特徴とする請求項1記載の電界放
射型電子源の製造方法。
2. The method of manufacturing a field emission electron source according to claim 1, wherein the heat treatment is performed in a temperature range of 300 ° C. to 700 ° C.
【請求項3】 前記多孔質多結晶シリコン層を酸化する
工程は、酸素雰囲気中でアニールする工程であることを
特徴とする請求項1または請求項2記載の電界放射型電
子源の製造方法。
3. The method of manufacturing a field emission electron source according to claim 1, wherein the step of oxidizing the porous polycrystalline silicon layer is a step of annealing in an oxygen atmosphere.
【請求項4】 前記多孔質多結晶シリコン層を酸化する
工程は、酸により電気化学的に酸化する工程であること
を特徴とする請求項1または請求項2記載の電界放射型
電子源の製造方法。
4. The method of manufacturing a field emission electron source according to claim 1, wherein the step of oxidizing the porous polycrystalline silicon layer is a step of electrochemically oxidizing with an acid. Method.
【請求項5】 前記多孔質多結晶シリコン層を酸化する
工程は、酸素プラズマを用いて酸化する工程であること
を特徴とする請求項1または請求項2記載の電界放射型
電子源の製造方法。
5. The method of manufacturing a field emission electron source according to claim 1, wherein the step of oxidizing the porous polycrystalline silicon layer is a step of oxidizing using a plasma of oxygen. .
【請求項6】 前記多孔質多結晶シリコン層を酸化する
工程は、オゾンガスを用いて酸化する工程であることを
特徴とする請求項1または請求項2記載の電界放射型電
子源の製造方法。
6. The method of manufacturing a field emission electron source according to claim 1, wherein the step of oxidizing the porous polycrystalline silicon layer is a step of oxidizing using an ozone gas.
【請求項7】 請求項1ないし請求項6のいずれかに記
載の製造方法で製造されたことを特徴とする電界放射型
電子源
7. A field emission electron source manufactured by the manufacturing method according to any one of claims 1 to 6 .
JP29594899A 1999-10-18 1999-10-18 Field emission type electron source and method of manufacturing the same Expired - Fee Related JP3508651B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP29594899A JP3508651B2 (en) 1999-10-18 1999-10-18 Field emission type electron source and method of manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP29594899A JP3508651B2 (en) 1999-10-18 1999-10-18 Field emission type electron source and method of manufacturing the same

Publications (2)

Publication Number Publication Date
JP2001118498A JP2001118498A (en) 2001-04-27
JP3508651B2 true JP3508651B2 (en) 2004-03-22

Family

ID=17827186

Family Applications (1)

Application Number Title Priority Date Filing Date
JP29594899A Expired - Fee Related JP3508651B2 (en) 1999-10-18 1999-10-18 Field emission type electron source and method of manufacturing the same

Country Status (1)

Country Link
JP (1) JP3508651B2 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105244244B (en) * 2015-10-13 2017-04-26 甘肃虹光电子有限责任公司 Oxide cathode

Also Published As

Publication number Publication date
JP2001118498A (en) 2001-04-27

Similar Documents

Publication Publication Date Title
US6285118B1 (en) Field emission-type electron source and manufacturing method thereof and display using the electron source
US20030102793A1 (en) Field emission electron source and production method thereof
JP2000100316A (en) Field emission type electron source
JP2987140B2 (en) Field emission electron source, method of manufacturing the same, flat light emitting device, display device, and solid-state vacuum device
JP3508651B2 (en) Field emission type electron source and method of manufacturing the same
JP3508652B2 (en) Field emission type electron source and method of manufacturing the same
JP3112456B1 (en) Field emission type electron source, method of manufacturing the same, and display
JP4135309B2 (en) Manufacturing method of field emission electron source
JP3687520B2 (en) Field emission electron source and manufacturing method thereof
JP3478279B2 (en) Method for manufacturing field emission electron source
JP2001118500A (en) Electric field radiation electron source and method for fabricating
JP3480464B2 (en) Method for manufacturing field emission electron source
JP3528762B2 (en) Field emission type electron source and method of manufacturing the same
JP3079086B2 (en) Method for manufacturing field emission electron source
JP3363429B2 (en) Field emission type electron source and manufacturing method thereof
JP3589172B2 (en) Field emission electron source
JP4616538B2 (en) Manufacturing method of field emission electron source
JP3603682B2 (en) Field emission electron source
JP3669291B2 (en) Manufacturing method of field emission electron source
JP3478206B2 (en) Method for manufacturing field emission electron source
JP2003016930A (en) Method of manufacturing field emission type electron source
JP3335161B2 (en) Field emission electron source
JP3721976B2 (en) Manufacturing method of field emission electron source
JP3487230B2 (en) Field emission electron source, method of manufacturing the same, and display device
JP2003281992A (en) Electron source and manufacturing method therefor

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20030909

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20031202

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20031215

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080109

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090109

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090109

Year of fee payment: 5

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090109

Year of fee payment: 5

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100109

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100109

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110109

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120109

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120109

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130109

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130109

Year of fee payment: 9

LAPS Cancellation because of no payment of annual fees