JPH0817332A - Field emission electronic device and its manufacture - Google Patents

Field emission electronic device and its manufacture

Info

Publication number
JPH0817332A
JPH0817332A JP15353294A JP15353294A JPH0817332A JP H0817332 A JPH0817332 A JP H0817332A JP 15353294 A JP15353294 A JP 15353294A JP 15353294 A JP15353294 A JP 15353294A JP H0817332 A JPH0817332 A JP H0817332A
Authority
JP
Japan
Prior art keywords
cathode
gate electrode
electronic device
field emission
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP15353294A
Other languages
Japanese (ja)
Other versions
JP3211572B2 (en
Inventor
Yoshikazu Hori
義和 堀
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP15353294A priority Critical patent/JP3211572B2/en
Publication of JPH0817332A publication Critical patent/JPH0817332A/en
Application granted granted Critical
Publication of JP3211572B2 publication Critical patent/JP3211572B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Cold Cathode And The Manufacture (AREA)

Abstract

PURPOSE:To reduce the radius of curvature of a cathode so as to decrease operating voltage by using as a cathode the line of intersection of a stepped level that is at an acute angle to the higher surface of the upper side of a semiconducting substrate and the higher surface, and providing over a lower surface a gate electrode that is insulated and located near the cathode. CONSTITUTION:A stepped level 3 that is at an acute angle theta to a higher surface 2 is formed on a semiconducting substrate 1 made of Si single crystals. The line 4 of intersection of the stepped level 3 and the higher surface 2 serves as a cathode. The lower end of the stepped level 3 intersects a lower surface 5. A gate electrode 7 is formed on the lower surface 5 and near the cathode 4 with an insulating film 6 between the lower surface 5 and the electrode 7. An electric field is applied between the cathode 4 and the electrode 7 to cause emission of electrons from the cathode 4.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明は、電子線励起のレーザ、
平面型の固体表示素子及び超高速の微小真空素子等へ応
用される冷電子源に係わるものであり、特に集積化と低
電圧化が実現できる電界放射型電子素子とその製造方法
に関する。
BACKGROUND OF THE INVENTION The present invention relates to an electron beam pumped laser,
The present invention relates to a cold electron source applied to a flat-type solid-state display device, an ultra-high speed micro vacuum device, and the like, and more particularly to a field emission type electronic device capable of realizing integration and low voltage, and a manufacturing method thereof.

【0002】[0002]

【従来の技術】半導体の微細加工技術の進展により、微
小電界放射陰極の形成が可能となった。スピントらがコ
ーン型(縦型)の電界放射陰極を提案し、微小電界放射
型電子源が注目されるに至っている(参考文献1:C.
A.Spindt,J.Appl.Phys,Vol.
47,p.5248(1976))。スピントの提案し
た電界放射陰極の構造及び作成方法を第1の従来例とし
て図12を参照しながら説明する。
2. Description of the Related Art Advances in fine processing technology for semiconductors have made it possible to form minute field emission cathodes. Spindt et al. Have proposed a cone type (vertical type) field emission cathode, and attention has been paid to a minute field emission type electron source (Reference 1: C.
A. Spindt, J .; Appl. Phys, Vol.
47, p. 5248 (1976)). The structure and manufacturing method of the field emission cathode proposed by Spindt will be described as a first conventional example with reference to FIG.

【0003】まず(a)に示すように、半導性基板(シ
リコン)100の上に絶縁層101、その絶縁層101
の上にゲート電極となる金属膜102を成膜する。金属
膜102と絶縁層101に円形の小穴103を通常のフ
ォトリソプロセスで形成する。次に(b)に示すよう
に、アルミナ等の犠牲層104を半導性基板100に対
して浅い角度で蒸着する。この工程によりゲート口径は
縮小するとともにゲート電極は犠牲層104で覆われ
る。次に(c)に示すように、モリブデン等の陰極とな
る金属105を半導性基板100に対して垂直に蒸着す
る。ゲート口は蒸着とともに小さくなるので穴の内部に
円錐形の陰極106が形成される。そして(d)に示す
ように、犠牲層104をエッチングしてリフトオフ法に
よって不要の金属を除去して完成する。この電界放射陰
極は、ゲート電極102によって陰極106の先端から
電子を真空中に引出し、陰極106に対向して設置され
たアノード電極(図示せず)で受けることによって動作
する。
First, as shown in (a), an insulating layer 101 is formed on a semiconductive substrate (silicon) 100, and the insulating layer 101 is formed.
A metal film 102 to be a gate electrode is formed on the above. A circular small hole 103 is formed in the metal film 102 and the insulating layer 101 by a normal photolithography process. Next, as shown in (b), a sacrificial layer 104 such as alumina is vapor-deposited on the semiconductive substrate 100 at a shallow angle. By this step, the gate diameter is reduced and the gate electrode is covered with the sacrificial layer 104. Next, as shown in (c), a metal 105 such as molybdenum serving as a cathode is vertically vapor-deposited on the semiconductive substrate 100. Since the gate opening becomes smaller with vapor deposition, a conical cathode 106 is formed inside the hole. Then, as shown in (d), the sacrificial layer 104 is etched and unnecessary metal is removed by a lift-off method to complete the process. The field emission cathode operates by drawing electrons into the vacuum from the tip of the cathode 106 by the gate electrode 102 and receiving the electrons by an anode electrode (not shown) installed facing the cathode 106.

【0004】その後グレイらは同様の縦型構造で、シリ
コンの結晶面方位異方性エッチングを用いる方法や熱酸
化を用いて陰極の先端形状がさらに鋭い電界放射陰極を
形成する方法を提案した(参考文献2:H.F.Gra
y et al.,IEDMTech.Dig.p.7
76,(1986)、参考文献3:別井、1990年秋
季電子情報通信学会誌全国大会論文集5、SC−8−2
(1990))。
Thereafter, Gray et al. Have proposed a method of forming a field emission cathode having a sharper tip shape with a similar vertical structure using anisotropic crystal plane orientation etching of silicon or thermal oxidation ( Reference 2: HF Gra
y et al. , IEDM Tech. Dig. p. 7
76, (1986), Reference 3: Betsui, Proceedings of the Annual Conference of the Institute of Electronics, Information and Communication Engineers of the Autumn 1990, SC-8-2.
(1990)).

【0005】第2の従来例としては、縦型構造に対して
平面構造の電界放射陰極がある(参考文献4:伊藤ら、
真空34巻 P.867(1991))。その構造は図
13(a)に示すように、石英基板107の上の金属を
櫛形にエッチングして陰極108、ゲート電極109、
アノード(図示せず)等を同一基板上に形成できるので
種々の構造の電界放射陰極が可能となるとともに容量が
小さいために超高速素子へ応用できる。特に石英基板に
代えてシリコン基板を用いたものはLSI等との一体集
積化ができるために新しい応用が期待されている。作成
方法を図13(b)を参照しながら説明する。
As a second conventional example, there is a field emission cathode having a planar structure with respect to a vertical structure (reference document 4: Ito et al.,
Vacuum 34 volumes P. 867 (1991)). As for the structure, as shown in FIG. 13A, the metal on the quartz substrate 107 is etched in a comb shape to form a cathode 108, a gate electrode 109,
Since an anode (not shown) and the like can be formed on the same substrate, field emission cathodes of various structures are possible and the capacitance is small, so that it can be applied to an ultra-high speed device. In particular, the one using a silicon substrate instead of the quartz substrate is expected to have a new application because it can be integrated with an LSI or the like. The creation method will be described with reference to FIG.

【0006】まず(1)に示すように、石英基板107
の上に陰極用金属108としてタングステン(W)を形
成し、次に(2)に示すように、レジスト109をマス
クとして陰極の概略形状をRIE(reactive
ion etching)によって加工する。次に
(3)に示すように、フッ酸によって石英基板107を
エッチングする。次に(4)に示すように、ゲート電極
となる金属を真空蒸着した後ゲート電極110をウエッ
トエッチングで加工し、陰極の上のレジスト109を除
去する。次に(5)に示すようにゲート電極110をフ
ォトリソとレジスト111をマスクとするウェットエッ
チングにより加工し、最後に(6)、(7)に示すよう
に櫛形の陰極112をレジスト113のフォトリソグラ
フィーとウエットエッチングにより形成して完成する。
First, as shown in (1), the quartz substrate 107 is used.
Tungsten (W) is formed as the metal 108 for the cathode on the above, and then, as shown in (2), the resist 109 is used as a mask to outline the shape of the cathode by RIE (reactive).
processing by ion etching). Next, as shown in (3), the quartz substrate 107 is etched with hydrofluoric acid. Next, as shown in (4), the metal to be the gate electrode is vacuum-deposited, and then the gate electrode 110 is processed by wet etching to remove the resist 109 on the cathode. Next, as shown in (5), the gate electrode 110 is processed by photolithography and wet etching using the resist 111 as a mask, and finally, as shown in (6) and (7), the comb-shaped cathode 112 is formed by photolithography of the resist 113. Then, it is formed by wet etching and completed.

【0007】[0007]

【発明が解決しようとする課題】しかしながら従来のコ
ーン型の電界放射陰極においては陰極先端の曲率半径が
20nm、陰極とゲート電極の距離は約0.5μm程度
であり、しかもこの加工を均一性良く実現するためには
電子ビーム露光法を使用しなければならなかった。また
従来の平面型の電界放射陰極においては通常のフォトリ
ソグラフィーが使用でき、また陰極とゲート電極の距離
が膜厚によりサブミクロン程度で容易に制御できるの
で、素子構造の再現性および均一性が高いという特徴が
ある。ところがこの方法では陰極先端の曲率半径が約4
0nmであり、動作電圧も150Vと比較的高かった。
However, in the conventional cone type field emission cathode, the radius of curvature of the cathode tip is 20 nm, the distance between the cathode and the gate electrode is about 0.5 μm, and this processing is performed with good uniformity. In order to realize it, the electron beam exposure method had to be used. In addition, conventional photolithography can be used for conventional planar field emission cathodes, and the distance between the cathode and the gate electrode can be easily controlled by submicron depending on the film thickness, resulting in high reproducibility and uniformity of the device structure. There is a feature called. However, in this method, the radius of curvature of the cathode tip is about 4
It was 0 nm, and the operating voltage was relatively high at 150V.

【0008】本発明は上記課題を解決するもので、陰極
の曲率半径が小さく、動作電圧の低い電界放射型電子素
子とその製造方法の提供を目的とする。
The present invention solves the above problems, and an object thereof is to provide a field emission type electronic device having a small radius of curvature of the cathode and a low operating voltage, and a method for manufacturing the same.

【0009】[0009]

【課題を解決するための手段】上記の目的を達成するた
めに本発明の電界放射型電子素子は、一方の面に高部表
面と低部表面が形成されその高部表面と低部表面間の段
差が高部表面と鋭角で形成されかつ高部表面と段差との
交差線が陰極となる導電性基板または半導性基板と、そ
の導電性基板または半導性基板の低部表面に対して絶縁
されかつ陰極に近接して形成されたゲート電極とを有
し、そのゲート電極と陰極の間に電界を印加することに
より陰極から電子を放射させる構成としたものである。
In order to achieve the above-mentioned object, a field emission type electronic device of the present invention is provided with a high surface and a low surface on one surface, and a high surface and a low surface are formed between the high surface and the low surface. Of the conductive substrate or the semiconductive substrate in which the step of is formed at an acute angle with the high surface and the intersection of the high surface and the step becomes the cathode, and the lower surface of the conductive substrate or the semiconductive substrate. And a gate electrode which is insulated from the cathode and is formed in the vicinity of the cathode, and an electron is emitted from the cathode by applying an electric field between the gate electrode and the cathode.

【0010】[0010]

【作用】本発明は上記構成によって、陰極の曲率半径
と、陰極とゲート電極の間隔が精密に制御できることに
なる。
According to the present invention, the radius of curvature of the cathode and the distance between the cathode and the gate electrode can be precisely controlled by the above structure.

【0011】[0011]

【実施例】以下、本発明の実施例について図面を参照し
ながら説明する。
Embodiments of the present invention will be described below with reference to the drawings.

【0012】(実施例1)図1および図2を参照しなが
ら本発明の一実施例について説明する。
(Embodiment 1) An embodiment of the present invention will be described with reference to FIGS.

【0013】図1において、1はシリコン単結晶からな
る半導性基板であり、その上に高部表面2と鋭角θで交
差する段差3が形成されている。段差3と高部表面2と
の交差線4が陰極として働く。その陰極4の曲率半径は
約10nmである。そして段差3の下端は低部表面5と
交差している。そして低部表面5の上には絶縁膜6を介
してゲート電極7が陰極4に近接して形成されている。
ゲート電極7と高部表面2の間隔を100nm、素子の
幅を1mmとして陰極4とゲート電極7との間に50V
の電界を印加すると直線状の陰極4から10μAの電子
が放射された。
In FIG. 1, reference numeral 1 denotes a semiconductive substrate made of silicon single crystal, on which a step 3 which intersects a high surface 2 at an acute angle θ is formed. The intersection line 4 between the step 3 and the upper surface 2 acts as a cathode. The radius of curvature of the cathode 4 is about 10 nm. The lower end of the step 3 intersects the lower surface 5. A gate electrode 7 is formed on the lower surface 5 in close proximity to the cathode 4 with an insulating film 6 interposed therebetween.
The distance between the gate electrode 7 and the upper surface 2 is 100 nm, the width of the device is 1 mm, and 50 V is applied between the cathode 4 and the gate electrode 7.
When an electric field of 1 was applied, 10 μA of electrons were emitted from the linear cathode 4.

【0014】次に図2を参照しながらその製造方法を説
明する。まず(a)に示すようにシリコン単結晶基板1
の上に酸化シリコン膜8を形成する。次に(b)に示す
ように、フォトリソグラフィーによりシリコン単結晶基
板1の上に直線状の境界部を有するエッチング保護マス
ク9を形成する。次に(c)に示すようにシリコン単結
晶基板1表面の垂直方向に対して傾斜した方向からドラ
イエッチングを施してエッチング保護マスク9の境界に
沿って高部表面と鋭角をなす段差3を形成する。高部表
面と段差が鋭角をなす直線状の交差線が陰極4となる。
次に(d)に示すように、シリコン単結晶基板1表面に
対して垂直な方向から絶縁層10とゲート電極7、7’
を全面に蒸着する。このときエッチング保護マスク9は
蒸着マスクとして働くとともに、低部表面にはゲート電
極が無調整で陰極に近接して形成される。この時、陰極
とゲート電極の距離は絶縁膜の厚さで調整される。次に
(e)に示すように、フッ酸系の水溶液を用いたリフト
オフにより、高部表面上のエッチング保護マスク9、絶
縁膜10、ゲート電極7’を除去する。
Next, the manufacturing method will be described with reference to FIG. First, as shown in (a), a silicon single crystal substrate 1
A silicon oxide film 8 is formed thereon. Next, as shown in (b), an etching protection mask 9 having a linear boundary portion is formed on the silicon single crystal substrate 1 by photolithography. Next, as shown in (c), dry etching is performed from a direction inclined with respect to the vertical direction of the surface of the silicon single crystal substrate 1 to form a step 3 that forms an acute angle with the upper surface along the boundary of the etching protection mask 9. To do. The cathode 4 is a straight line intersecting with the surface of the high portion and the step makes an acute angle.
Next, as shown in (d), the insulating layer 10 and the gate electrodes 7, 7 ′ are arranged in a direction perpendicular to the surface of the silicon single crystal substrate 1.
Is vapor-deposited on the entire surface. At this time, the etching protection mask 9 functions as a vapor deposition mask, and a gate electrode is formed on the lower surface in the vicinity of the cathode without adjustment. At this time, the distance between the cathode and the gate electrode is adjusted by the thickness of the insulating film. Next, as shown in (e), the etching protection mask 9, the insulating film 10, and the gate electrode 7'on the upper surface are removed by lift-off using a hydrofluoric acid-based aqueous solution.

【0015】ゲート電極7と高部表面2との間に電圧を
印加すると電界効果により電子が陰極4から段差3に垂
直方向でシリコン単結晶基板1の表面とほぼ平行方向に
放射される。
When a voltage is applied between the gate electrode 7 and the upper surface 2, electrons are emitted from the cathode 4 in a direction perpendicular to the step 3 in a direction substantially parallel to the surface of the silicon single crystal substrate 1 due to the electric field effect.

【0016】なお、上記実施例においては、ドライエッ
チングを施して高部表面と鋭角をなす段差を形成した
が、エッチング保護マスクの境界部にウエットエッチン
グによりサイドエッチングが生じる条件でエッチングを
実施しても無調整でゲート電極が形成される。また、斜
め方向からのドライエッチングに代えて、ウエットの異
方性エッチングを用いても急峻な先端の陰極を形成する
ことができる。この場合は、陰極先端が結晶面の方位に
より決定されるので特性の優れた電界放射型電子素子が
再現性良く製造できる。その製造方法を図3を参照しな
がら説明する。
In the above embodiment, dry etching was carried out to form a step having an acute angle with the surface of the high portion. However, the etching was carried out under the condition that side etching was caused by wet etching at the boundary of the etching protection mask. Also, the gate electrode is formed without adjustment. Also, instead of dry etching from the oblique direction, wet anisotropic etching can be used to form a cathode with a sharp tip. In this case, since the tip of the cathode is determined by the orientation of the crystal plane, a field emission type electronic device having excellent characteristics can be manufactured with good reproducibility. The manufacturing method will be described with reference to FIG.

【0017】まず(a)に示すように、シリコン単結晶
基板1の(100)面上に酸化シリコン膜8を形成す
る。次に(b)に示すように、フォトリソグラフィーに
よりシリコン単結晶基板1の表面の〈011〉方向に沿
って境界部を有するエッチング保護マスク9を形成す
る。次に(c)に示すように、シリコン単結晶基板1表
面に対して垂直方向からドライエッチングを施してエッ
チング保護マスク9の境界部に垂直な段差11を形成す
る。次に(d)に示すように、段差の側面および低部表
面に水酸化カリウム水溶液でウエットの異方性エッチン
グを施すことにより段差部側面にV字状の段差12を形
成する。このとき、エッチングマスクの境界部では、段
差が内部にエッチングされるのでここに断面が鋭角の陰
極13が形成される。次に(e)に示すように、シリコ
ン単結晶基板1表面のほぼ全面に絶縁膜10とゲート電
極14、14’を蒸着する。このときエッチング保護マ
スク9が蒸着マスクとして働くとともに、低部表面上に
はゲート電極14が無調整で陰極13に近接して形成さ
れる。
First, as shown in (a), a silicon oxide film 8 is formed on the (100) plane of the silicon single crystal substrate 1. Next, as shown in (b), an etching protection mask 9 having a boundary along the <011> direction of the surface of the silicon single crystal substrate 1 is formed by photolithography. Next, as shown in (c), dry etching is performed on the surface of the silicon single crystal substrate 1 in the vertical direction to form a step 11 perpendicular to the boundary of the etching protection mask 9. Next, as shown in (d), a V-shaped step 12 is formed on the side surface of the step portion by performing wet anisotropic etching with a potassium hydroxide aqueous solution on the side surface and the lower surface of the step portion. At this time, at the boundary portion of the etching mask, the step is etched inward, so that the cathode 13 having an acute cross section is formed here. Next, as shown in (e), the insulating film 10 and the gate electrodes 14 and 14 'are deposited on almost the entire surface of the silicon single crystal substrate 1. At this time, the etching protection mask 9 functions as a vapor deposition mask, and the gate electrode 14 is formed on the lower surface in the vicinity of the cathode 13 without adjustment.

【0018】最後に(f)に示すように、エッチング保
護マスク9をリフトオフすることにより高部表面上のエ
ッチング保護マスク9と絶縁膜10およびゲート電極1
4’が除去されると陰極13が露出する。
Finally, as shown in (f), the etching protection mask 9 is lifted off to remove the etching protection mask 9 on the upper surface, the insulating film 10 and the gate electrode 1.
When 4'is removed, the cathode 13 is exposed.

【0019】なお、この製造方法では、陰極の近傍にお
いてゲート電極の表面が平坦でないが、平坦なゲート電
極も製造できる。その製造方法を図4を参照しながら説
明する。
According to this manufacturing method, although the surface of the gate electrode is not flat near the cathode, a flat gate electrode can be manufactured. The manufacturing method will be described with reference to FIG.

【0020】まず(a)に示すようにシリコン単結晶基
板1の表面上に酸化シリコン膜8を形成する。次に
(b)に示すように、フォトリソグラフィーによりシリ
コン単結晶基板1の〈011〉方向に沿って境界部を有
するエッチング保護マスク9を形成する。次に(c)に
示すようにシリコン単結晶基板1表面に対して垂直方向
から傾斜した方向からドライエッチングを施してエッチ
ング保護マスク9の境界部に表面と鋭角をなす段差15
を形成する。次に(d)に示すように、段差の側面およ
び低部表面に水酸化カリウム水溶液でウエットの異方性
エッチングを施すことにより段差側面に(111)面を
露出させることによりV字状の段差16を形成する。こ
の時、エッチング保護マスク9の境界部では、段差16
が内部にエッチングされるのでここに断面が鋭角となる
陰極17が形成される。次に(e)に示すように、シリ
コン単結晶基板1表面のほぼ全面に絶縁膜10とゲート
電極18、18’を蒸着する。このときエッチング保護
マスク9が蒸着マスクとして働くとともに、低部表面の
上にはゲート電極18が無調整で陰極17に近接して形
成される。最後に(f)に示すように、エッチング保護
マスク9をリフトオフすることにより、高部表面上のエ
ッチング保護マスク9、絶縁膜10およびゲート電極1
8’が除去されて陰極17が露出する。
First, as shown in (a), a silicon oxide film 8 is formed on the surface of the silicon single crystal substrate 1. Next, as shown in (b), an etching protection mask 9 having a boundary along the <011> direction of the silicon single crystal substrate 1 is formed by photolithography. Next, as shown in (c), dry etching is performed from a direction inclined from the direction perpendicular to the surface of the silicon single crystal substrate 1 to form a step 15 at the boundary of the etching protection mask 9 that forms an acute angle with the surface.
To form. Next, as shown in (d), the V-shaped step is formed by exposing the (111) plane to the side surface of the step by performing wet anisotropic etching on the side surface and the lower surface of the step with an aqueous solution of potassium hydroxide. 16 is formed. At this time, a step 16 is formed at the boundary of the etching protection mask 9.
Is etched inside, so that the cathode 17 having an acute cross section is formed here. Next, as shown in (e), the insulating film 10 and the gate electrodes 18 and 18 'are deposited on almost the entire surface of the silicon single crystal substrate 1. At this time, the etching protection mask 9 functions as a vapor deposition mask, and the gate electrode 18 is formed on the lower surface in the vicinity of the cathode 17 without adjustment. Finally, as shown in (f), the etching protection mask 9 is lifted off to remove the etching protection mask 9, the insulating film 10, and the gate electrode 1 on the upper surface.
8'is removed and the cathode 17 is exposed.

【0021】(実施例2)実施例1においては直線状の
陰極を有する電界放射型電子素子とその製造方法につい
て説明したが、本実施例においては陰極とゲート電極が
互いにジグザク状の電界放射型電子素子について図5を
参照しながら説明する。
(Embodiment 2) In Embodiment 1, the field emission type electronic device having the linear cathode and the manufacturing method thereof have been described. In this embodiment, the cathode and the gate electrode are zigzag field emission type. The electronic element will be described with reference to FIG.

【0022】図5において、1はシリコン単結晶の(1
00)基板であり、その表面には〈011〉方向にジグ
ザグ状の高部表面2が形成されている。そして低部表面
5の上には絶縁膜6を介してジグザグ状のゲート電極2
0がジグザグ状の陰極19と一定間隔で幅方向に互いに
組み合って形成されており、各ジグザグの角部の曲率半
径が小さいためにここから電子が容易に放射される。こ
のため本実施例の電界放射型電子素子は実施例1より低
電圧で動作する。そしてその製造方法は実施例1で説明
した方法が適用できる。
In FIG. 5, 1 is (1) of a silicon single crystal.
00) substrate, and a zigzag-shaped upper surface 2 is formed on the surface thereof in the <011> direction. A zigzag gate electrode 2 is formed on the lower surface 5 with an insulating film 6 interposed therebetween.
Zeros are formed in combination with the zigzag cathode 19 in the width direction at regular intervals, and since the radius of curvature of the corners of each zigzag is small, electrons are easily emitted from there. Therefore, the field emission type electronic device of this embodiment operates at a lower voltage than that of the first embodiment. As the manufacturing method, the method described in the first embodiment can be applied.

【0023】(実施例3)実施例1、実施例2では陰極
とゲート電極が互いに対向した電界放射型電子素子につ
いて説明したが、図6および図7を参照しながら陰極が
ゲート電極で包囲された電界放射型電子素子について説
明する。
(Embodiment 3) In Embodiments 1 and 2, the field emission type electronic device in which the cathode and the gate electrode face each other has been described. The cathode is surrounded by the gate electrode with reference to FIGS. 6 and 7. The field emission type electronic device will be described.

【0024】図6はシリコン単結晶基板1の上に長方形
の高部表面21を複数個設け、その高部表面の周辺に低
部表面22の上に絶縁膜23を介してゲート電極24が
形成されている。高部表面21とゲート電極24の間に
電圧を印加すると陰極25から電子が放射される。図7
はシリコン単結晶基板1の上にほぼ円形の高部表面26
を複数個形成し、その高部表面の周辺に低部表面22上
に絶縁膜23を介してゲート電極27が形成されてい
る。高部表面26とゲート電極27間に電圧を印加する
と陰極28から電子が放射される。本実施例によれば、
同一基板上に1個以上の陰極を有する電界放射型電子素
子が得られる。図6、図7の電界放射型電子素子は実施
例1で説明した方法で製造できる。
In FIG. 6, a plurality of rectangular upper surfaces 21 are provided on the silicon single crystal substrate 1, and a gate electrode 24 is formed on the lower surfaces 22 around the upper surfaces via an insulating film 23. Has been done. When a voltage is applied between the upper surface 21 and the gate electrode 24, the cathode 25 emits electrons. Figure 7
Is a substantially circular upper surface 26 on the silicon single crystal substrate 1.
A plurality of gate electrodes 27 are formed, and a gate electrode 27 is formed on the lower surface 22 around the upper surface with an insulating film 23 interposed. When a voltage is applied between the upper surface 26 and the gate electrode 27, electrons are emitted from the cathode 28. According to the present embodiment,
A field emission type electronic device having one or more cathodes on the same substrate can be obtained. The field emission electronic device of FIGS. 6 and 7 can be manufactured by the method described in the first embodiment.

【0025】(実施例4)図8〜図10を参照しながら
本発明の第4の実施例について説明する。
(Embodiment 4) A fourth embodiment of the present invention will be described with reference to FIGS.

【0026】図8は先端が急峻な三角錐状の陰極30を
高密度に備えた電界放射型電子素子の斜視図である。同
図において、1は段差29を有するシリコン単結晶基板
であり、30はシリコン単結晶基板1の(100)面の
上に〈011〉方向に形成された先端が三角錐状の陰極
である。そしてこの陰極30の形状はウエットの異方性
エッチングにより形成されるために高部表面31から低
部表面32に向けて突出した急峻な三角錐状である。ま
たゲート電極33は陰極30の近傍の低部表面32の上
に絶縁膜34を介して形成されている。35は陰極30
に給電するために設けた端子である。ゲート電極33と
陰極30の間に電圧を印加することにより電界効果によ
り電子が三角錐状の陰極30から段差29と垂直方向で
シリコン単結晶基板1表面とほぼ平行方向に放射され
る。本実施例の電界放射型電子素子の詳細を図9を参照
しながら説明する。
FIG. 8 is a perspective view of a field emission type electronic device having a high density of a triangular pyramidal cathode 30 having a sharp tip. In the figure, 1 is a silicon single crystal substrate having a step 29, and 30 is a cathode having a triangular pyramid tip formed in the <011> direction on the (100) plane of the silicon single crystal substrate 1. The shape of the cathode 30 is a steep triangular pyramid shape protruding from the upper surface 31 toward the lower surface 32 because it is formed by wet anisotropic etching. The gate electrode 33 is formed on the lower surface 32 near the cathode 30 with an insulating film 34 interposed. 35 is the cathode 30
It is a terminal provided to supply power to the. By applying a voltage between the gate electrode 33 and the cathode 30, electrons are radiated from the triangular pyramidal cathode 30 in a direction perpendicular to the step 29 and in a direction substantially parallel to the surface of the silicon single crystal substrate 1 due to the electric field effect. Details of the field emission electronic device according to the present embodiment will be described with reference to FIG.

【0027】(a)は急峻な三角錐状の陰極30を形成
するためにウエットの異方性エッチングを施す前のシリ
コン単結晶基板とエッチング保護マスクを示している。
1はシリコン単結晶基板であり、その(100)面の上
に〈011〉方向にその境界を有する段差が形成され、
高部表面31と低部表面32に分離されている。高部表
面の上には段差に垂直な〈011〉方向にほぼ一定の幅
を有しかつ段差に端部を有して形成された線状のエッチ
ング保護マスク36が形成されている。(b)は水酸化
カリウム水溶液によりウエットの異方性エッチングを施
し、さらにエッチング保護マスクを除去した後のシリコ
ン単結晶基板の表面を示す。先端には(111)面で囲
まれた三角錐状の陰極30が形成されている。(c)は
(a)の構成における、異方性エッチング前(点線)、
および異方性エッチング後(実線)の断面を示してい
る。ただし(c−1)および(c−2)は(b)の破線
A−Bに沿った線方向およびそれに垂直方向の断面を示
している。(c−2)に示すように、線状マスク36の
下部には(111)面を側面とする断面が三角形の線状
の凸部が形成される。また(c−1)に示すように段差
の形成された終端においてはエッチング保護マスクの内
部に向かって(111)面が現れシリコン単結晶基板1
表面に対して鋭角(横方向に鋭角)な面が形成される。
その結果、陰極30の端には鋭い先端が形成されるとと
もに、高部表面から低部表面に突出した精密な構造の陰
極30が形成される。さらに、このように突出した陰極
30をマスクとして自己整合により低部表面にゲート電
極を精度良く形成できる。
(A) shows a silicon single crystal substrate and an etching protection mask before wet anisotropic etching for forming a steep triangular pyramid-shaped cathode 30.
1 is a silicon single crystal substrate, on which a step having a boundary in the <011> direction is formed on the (100) plane,
It is separated into a high surface 31 and a low surface 32. A linear etching protection mask 36 having a substantially constant width in the <011> direction perpendicular to the step and having an end at the step is formed on the surface of the high portion. (B) shows the surface of the silicon single crystal substrate after wet anisotropic etching was performed with an aqueous solution of potassium hydroxide and the etching protection mask was removed. A triangular pyramidal cathode 30 surrounded by the (111) plane is formed at the tip. (C) shows the structure of (a) before anisotropic etching (dotted line),
And the cross section after anisotropic etching (solid line) is shown. However, (c-1) and (c-2) show cross sections in the line direction along the broken line AB in (b) and in the direction perpendicular thereto. As shown in (c-2), a linear convex portion having a triangular cross section with the (111) plane as a side surface is formed below the linear mask 36. Further, as shown in (c-1), the (111) plane appears toward the inside of the etching protection mask at the terminal end where the step is formed, and the silicon single crystal substrate 1
A surface having an acute angle (an acute angle in the lateral direction) with respect to the surface is formed.
As a result, a sharp tip is formed at the end of the cathode 30, and a cathode 30 having a precise structure protruding from the upper surface to the lower surface is formed. Furthermore, the gate electrode can be accurately formed on the lower surface by self-alignment using the thus-projected cathode 30 as a mask.

【0028】なお、この実施例においては、段差が基板
表面に対してほぼ垂直に形成されている場合を示した
が、ドライエッチングをシリコン単結晶基板に対して傾
斜した方向から実施して段差をマスクに対して鋭角に形
成しておくと先端の直下に平坦な低部表面を形成するこ
とが可能である。このように傾斜段差構造を形成するこ
とによりゲート電極の精度をさらに改善させることが可
能である。この場合の線方向の断面図を(d)に示し
た。点線が異方性エッチング前、実線が異方性エッチン
グ後の断面図を示している。37は傾斜ドライエッチン
グにより形成された傾斜した段差である。
In this embodiment, the step is shown as being formed substantially perpendicular to the substrate surface, but dry etching is performed from the direction inclined to the silicon single crystal substrate to form the step. If it is formed at an acute angle with respect to the mask, it is possible to form a flat lower surface just below the tip. By forming the inclined step structure in this way, it is possible to further improve the accuracy of the gate electrode. A sectional view taken along the line in this case is shown in FIG. A dotted line shows a sectional view before anisotropic etching, and a solid line shows a sectional view after anisotropic etching. Reference numeral 37 denotes an inclined step formed by inclined dry etching.

【0029】本実施例によれば、陰極30が急峻な三角
錐状のために実施例2よりさらに低電圧で動作する電界
放射型電子素子が得られる。
According to the present embodiment, a field emission type electronic device operating at a lower voltage than that of the second embodiment can be obtained because the cathode 30 has a steep triangular pyramid shape.

【0030】次に製造方法を図10を参照しながら説明
する。同図においては、左がシリコン単結晶基板の上面
図、中央が基板の一方向の断面図、右が基板の他方向の
断面図である。
Next, the manufacturing method will be described with reference to FIG. In the figure, the left is a top view of the silicon single crystal substrate, the center is a cross-sectional view in one direction of the substrate, and the right is a cross-sectional view in the other direction of the substrate.

【0031】まず(a)に示すように、シリコン単結晶
基板1の表面に酸化シリコン膜を形成し、フォトリソグ
ラフィーによりシリコン単結晶基板1表面の〈011〉
方向に沿って境界部を有するエッチング保護マスク36
を形成する。次に(b)に示すように、シリコン単結晶
基板1表面の垂直方向に対して傾斜した方向からドライ
エッチングを施してエッチング保護マスク36の境界部
に表面と鋭角をなす段差38を形成する。次に(c)に
示すように、酸化シリコン膜を再度フォトリソグラフィ
ーにより加工し、段差に垂直な〈011〉方向に一定の
幅を有する線状領域を含むエッチング保護マスク39を
形成する。次に(d)に示すように、水酸化カリウム水
溶液によりウエットの異方性エッチングを施すことによ
りV字状の段差を形成する。これにより陰極は段差の内
部にエッチングで形成されるので先鋭な三角錐状とな
る。次に(e)に示すように、絶縁膜39とゲート電極
33をほぼ全面に蒸着する。このときエッチング保護マ
スクが蒸着マスクとして働くとともに、低部表面上には
ゲート電極33が無調整で陰極30に近接して形成され
る。最後に(f)に示すように、リフトオフすることに
より、陰極30のエッチング保護マスク36等が除去さ
れて完成する。
First, as shown in (a), a silicon oxide film is formed on the surface of the silicon single crystal substrate 1, and <011> of the surface of the silicon single crystal substrate 1 is formed by photolithography.
Etching protection mask 36 having boundaries along the direction
To form. Next, as shown in (b), dry etching is performed from a direction inclined with respect to the vertical direction of the surface of the silicon single crystal substrate 1 to form a step 38 at the boundary of the etching protection mask 36 that forms an acute angle with the surface. Next, as shown in (c), the silicon oxide film is processed again by photolithography to form an etching protection mask 39 including a linear region having a constant width in the <011> direction perpendicular to the step. Next, as shown in (d), a V-shaped step is formed by anisotropically etching the wet with an aqueous potassium hydroxide solution. As a result, the cathode is formed inside the step by etching and thus has a sharp triangular pyramid shape. Next, as shown in (e), the insulating film 39 and the gate electrode 33 are vapor-deposited on almost the entire surface. At this time, the etching protection mask acts as a vapor deposition mask, and the gate electrode 33 is formed on the lower surface in the vicinity of the cathode 30 without adjustment. Finally, as shown in (f), the etching protection mask 36 and the like of the cathode 30 are removed by lift-off to complete the process.

【0032】(実施例5)本発明の第5の実施例を図1
1を参照しながら説明する。
(Embodiment 5) A fifth embodiment of the present invention is shown in FIG.
1 will be described.

【0033】本実施例が実施例1と相違する点は、ゲー
ト電極7の高部表面2と近接する側と反対側に低部表面
5と絶縁されたアノード電極40を設けた点である。
The difference between this embodiment and Embodiment 1 is that an anode electrode 40 insulated from the lower surface 5 is provided on the side opposite to the side close to the upper surface 2 of the gate electrode 7.

【0034】この構成によれば、陰極4、ゲート電極
7、アノード電極40が平面構造になる。
According to this structure, the cathode 4, the gate electrode 7, and the anode electrode 40 have a planar structure.

【0035】なお、実施例ではシリコン単結晶基板を用
いて説明したが、ドライエッチングで形成する電界放射
型電子素子においては、シリコン単結晶基板に代えて、
モリブデン、タングステン等の導電性基板を用いても同
様の効果が得られる。また、半導性基板としてはガリウ
ムヒ素からなる基板を用いても同様の効果が得られる。
さらに、半導性基板としてN型シリコン基板を用い、イ
オン注入や拡散によりあらかじめ陰極をP形にしてお
き、陰極の下部にPN接合を形成すると、ゲート電極と
陰極間の耐圧を高くすることができる。また、異方性エ
ッチングを施した後に熱酸化を行い、陰極表面の酸化膜
を除去すると一層急峻な陰極が形成される。さらに基板
上の他の領域に制御電極を設置すると機能素子を形成す
ることができる。また基板上に不純物のドープされた領
域を構成すると他の集積回路等と一体化することができ
る。
Although the silicon single crystal substrate has been described in the embodiments, in the field emission type electronic element formed by dry etching, the silicon single crystal substrate is used instead of the silicon single crystal substrate.
The same effect can be obtained by using a conductive substrate such as molybdenum or tungsten. Further, the same effect can be obtained by using a gallium arsenide substrate as the semiconductive substrate.
Furthermore, if an N-type silicon substrate is used as the semiconductive substrate, the cathode is made P-type in advance by ion implantation or diffusion, and a PN junction is formed under the cathode, the breakdown voltage between the gate electrode and the cathode can be increased. it can. Further, if the oxide film on the cathode surface is removed by performing thermal oxidation after performing anisotropic etching, a sharper cathode is formed. Furthermore, if a control electrode is installed in another area on the substrate, a functional element can be formed. Further, when an impurity-doped region is formed on the substrate, it can be integrated with another integrated circuit or the like.

【0036】[0036]

【発明の効果】以上のように本発明の電界放射型電子素
子によれば、次の効果が得られる。
As described above, according to the field emission type electronic device of the present invention, the following effects can be obtained.

【0037】(1)従来より陰極の曲率半径が小さく、
陰極とゲート電極の距離をサブミクロン程度に制御でき
るため動作電圧が低くなる。
(1) The radius of curvature of the cathode is smaller than before,
Since the distance between the cathode and the gate electrode can be controlled to about submicron, the operating voltage becomes low.

【0038】(2)陰極とゲート電極はエッチングとフ
ォトリソグラフィーで形成されるために、先端が急峻な
陰極で、かつゲート電極との間隔が高精度の電界放射型
電子素子が得られる。
(2) Since the cathode and the gate electrode are formed by etching and photolithography, it is possible to obtain a field emission type electronic device having a cathode with a sharp tip and a high distance from the gate electrode.

【0039】(3)陰極とゲート電極を同一基板上に形
成するので種々の構成の電界放射型電子素子が得られ
る。
(3) Since the cathode and the gate electrode are formed on the same substrate, various types of field emission type electronic devices can be obtained.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明の第1の実施例における電界放射型電子
素子の斜視図
FIG. 1 is a perspective view of a field emission type electronic device according to a first embodiment of the present invention.

【図2】第1の実施例の電界放射型電子素子の製造方法
を説明するための断面図
FIG. 2 is a cross-sectional view for explaining the method for manufacturing the field emission electronic device according to the first embodiment.

【図3】第1の実施例の電界放射型電子素子の他の製造
方法を説明するための断面図
FIG. 3 is a cross-sectional view for explaining another method for manufacturing the field emission electronic device according to the first embodiment.

【図4】第1の実施例の電界放射型電子素子の他の製造
方法を説明するための断面図
FIG. 4 is a cross-sectional view for explaining another method of manufacturing the field emission type electronic device of the first embodiment.

【図5】本発明の第2の実施例の電界放射型電子素子の
斜視図
FIG. 5 is a perspective view of a field emission type electronic device according to a second embodiment of the present invention.

【図6】本発明の第3の実施例の電界放射型電子素子の
斜視図
FIG. 6 is a perspective view of a field emission type electronic device according to a third embodiment of the present invention.

【図7】本発明の第3の実施例の他の電界放射型電子素
子の斜視図
FIG. 7 is a perspective view of another field emission type electronic device according to the third embodiment of the present invention.

【図8】本発明の第4の実施例の電界放射型電子素子の
斜視図
FIG. 8 is a perspective view of a field emission type electronic device according to a fourth embodiment of the present invention.

【図9】本発明の第4の実施例の詳細を説明するための
上面図および断面図
FIG. 9 is a top view and a cross-sectional view for explaining details of a fourth embodiment of the present invention.

【図10】本発明の第4の実施例の電界放射型電子素子
の製造方法を説明するための上面図および断面図
FIG. 10 is a top view and a sectional view for explaining a method for manufacturing a field emission type electronic device according to a fourth embodiment of the present invention.

【図11】本発明の第5の実施例の電界放射型電子素子
の斜視図
FIG. 11 is a perspective view of a field emission type electronic device according to a fifth embodiment of the present invention.

【図12】従来のコーン型(縦型)電界放射型電子素子
の製造方法を説明するための断面図
FIG. 12 is a cross-sectional view for explaining a method for manufacturing a conventional cone-type (vertical type) field emission electronic device.

【図13】従来の平面型(横型)電界放射型電子素子の
斜視図および製造方法を説明するための断面図
FIG. 13 is a perspective view of a conventional planar (horizontal) field emission electronic device and a cross-sectional view for explaining a manufacturing method.

【符号の説明】[Explanation of symbols]

1 半導性基板 2、21、26、31 高部表面 3、12、16、29 段差 4、13、17、19、25、28、30 陰極 5、22、32 低部表面 7、14、18、20、24、27、33 ゲート電極 40 アノード電極 1 Semiconductive Substrate 2, 21, 26, 31 High Surface 3, 12, 16, 29 Step 4, 13, 17, 19, 25, 28, 30 Cathode 5, 22, 32 Low Surface 7, 14, 18 , 20, 24, 27, 33 Gate electrode 40 Anode electrode

Claims (15)

【特許請求の範囲】[Claims] 【請求項1】一方の面に高部表面と低部表面が形成され
その高部表面と低部表面間の段差が高部表面と鋭角で形
成されかつ高部表面と段差との交差線が陰極となる導電
性基板または半導性基板と、前記導電性基板または半導
性基板の低部表面に対して絶縁されかつ前記陰極に近接
して形成されたゲート電極とを有し、前記ゲート電極と
前記陰極との間に電界を印加することにより陰極から電
子を放射させる電界放射型電子素子。
1. A high surface and a low surface are formed on one surface, a step between the high surface and the low surface is formed at an acute angle with the high surface, and a line of intersection between the high surface and the step is formed. A conductive substrate or a semiconducting substrate to be a cathode, and a gate electrode insulated from the lower surface of the conductive substrate or the semiconducting substrate and formed in the vicinity of the cathode, wherein the gate A field emission type electronic device in which electrons are emitted from the cathode by applying an electric field between an electrode and the cathode.
【請求項2】一方の面に高部表面と低部表面が形成され
その高部表面と低部表面間の段差が高部表面と鋭角で形
成されかつ高部表面と段差との交差線が陰極となる導電
性基板または半導性基板と、前記導電性基板または半導
性基板の低部表面に対して絶縁されかつ前記陰極に近接
して形成されたゲート電極と、そのゲート電極の前記陰
極と近接する側と反対側に前記低部表面とは絶縁されて
形成されたアノード電極とを有し、前記陰極と前記ゲー
ト電極との間に電界を印加することにより陰極からアノ
ード電極の方向に電子を放射させる電界放射型電子素
子。
2. A high surface and a low surface are formed on one surface, a step between the high surface and the low surface is formed at an acute angle with the high surface, and a line of intersection between the high surface and the step is formed. A conductive substrate or a semiconductive substrate to be a cathode, a gate electrode insulated from the lower surface of the conductive substrate or the semiconductive substrate and formed in the vicinity of the cathode, and the gate electrode An anode electrode is formed on the side opposite to the side close to the cathode so as to be insulated from the lower surface, and by applying an electric field between the cathode and the gate electrode, the direction from the cathode to the anode electrode is increased. Field-emission electronic device that emits electrons to the inside.
【請求項3】一方の面に高部表面と低部表面が形成され
その高部表面と低部表面間の段差が高部表面と鋭角で形
成されかつ高部表面と段差との交差線が陰極となる導電
性基板または半導性基板と、前記導電性基板または半導
性基板の低部表面に対して絶縁されかつ前記陰極を包囲
するように形成されたゲート電極とを有し、前記ゲート
電極と前記陰極との間に電界を印加することにより陰極
から電子を放射させる電界放射型電子素子。
3. A high surface and a low surface are formed on one surface, a step between the high surface and the low surface is formed at an acute angle with the high surface, and a line of intersection between the high surface and the step is formed. A conductive substrate or a semiconductive substrate to be a cathode, and a gate electrode formed so as to be insulated from the lower surface of the conductive substrate or the semiconductive substrate and surround the cathode, A field emission type electronic device in which electrons are emitted from the cathode by applying an electric field between a gate electrode and the cathode.
【請求項4】一方の面に高部表面と低部表面が形成され
その高部表面と低部表面間に形成されたV字状の段差が
高部表面と鋭角で形成されかつ高部表面とV字状の段差
との交差線が陰極となる半導性基板と、前記半導性基板
の低部表面に対して絶縁されかつ前記陰極に近接して形
成されたゲート電極とを有し、前記ゲート電極と前記陰
極との間に電界を印加することにより陰極から電子を放
射させる電界放射型電子素子。
4. A high surface and a low surface are formed on one surface, and a V-shaped step formed between the high surface and the low surface is formed at an acute angle with the high surface and the high surface. And a V-shaped step intersects with the semiconductive substrate serving as a cathode, and a gate electrode insulated from the lower surface of the semiconductive substrate and formed adjacent to the cathode. A field emission type electronic device in which electrons are emitted from the cathode by applying an electric field between the gate electrode and the cathode.
【請求項5】一方の面に高部表面と低部表面が形成され
その高部表面と低部表面間に形成された段差に高部表面
と鋭角で形成された三角錐状の陰極を有する半導性基板
と、前記半導性基板の低部表面に対して絶縁されかつ前
記陰極に近接して形成されたゲート電極とを有し、前記
ゲート電極と前記陰極との間に電界を印加することによ
り陰極から電子を放射させる電界放射型電子素子。
5. A triangular pyramid-shaped cathode formed at an acute angle with the high surface at a step formed between the high surface and the low surface on one surface and between the high surface and the low surface. A semiconductive substrate and a gate electrode that is insulated from the lower surface of the semiconductive substrate and is formed close to the cathode, and applies an electric field between the gate electrode and the cathode. A field emission type electronic device that emits electrons from the cathode by doing so.
【請求項6】陰極の曲率半径が20nm未満でかつ陰極
とゲート電極の間隔が1ミクロン未満である請求項1、
2、3、4または5記載の電界放射型電子素子。
6. The radius of curvature of the cathode is less than 20 nm and the distance between the cathode and the gate electrode is less than 1 micron.
The field emission type electronic device of 2, 3, 4 or 5.
【請求項7】陰極とゲート電極が一定間隔で幅方向に直
線状に対向した請求項1または2記載の電界放射型電子
素子。
7. The field emission type electronic device according to claim 1 or 2, wherein the cathode and the gate electrode linearly face each other at a constant interval in the width direction.
【請求項8】陰極とゲート電極が一定間隔で幅方向に互
いにジグザグ状である請求項1、2記載の電界放射型電
子素子。
8. The field emission type electronic device according to claim 1, wherein the cathode and the gate electrode are zigzag-shaped in the width direction at regular intervals.
【請求項9】高部表面が多角形またはほぼ円形である請
求項3記載の電界放射型電子素子。
9. The field emission type electronic device according to claim 3, wherein the upper surface is polygonal or substantially circular.
【請求項10】導電性基板がモリブデンまたはタングス
テンである請求項1、2または3記載の電界放射型電子
素子。
10. The field emission type electronic device according to claim 1, 2 or 3, wherein the conductive substrate is molybdenum or tungsten.
【請求項11】半導性基板がシリコンまたはガリウムヒ
素である請求項1、2、3、4または5記載の電界放射
型電子素子。
11. The field emission type electronic device according to claim 1, wherein the semiconductive substrate is silicon or gallium arsenide.
【請求項12】半導性基板の高部表面と低部表面が(1
00)面、段差が(111)面または(331)面であ
る請求項1、2、3、4または5記載の電界放射型電子
素子。
12. The semiconductive substrate has a high surface and a low surface of (1
The field emission electronic element according to claim 1, 2, 3, 4, or 5, wherein the (00) plane and the step are (111) planes or (331) planes.
【請求項13】導電性基板または半導性基板の上にエッ
チング保護マスクを形成し、次に前記エッチング保護マ
スクにフォトリソグラフィーにより境界部を形成し、次
に前記境界部に沿って斜め方向からエッチングを施すこ
とにより高部表面と段差のなす角度を鋭角にして陰極を
形成し、次に前記エッチング保護マスクを介して前記導
電性基板または半導性基板の上に絶縁膜とその絶縁膜の
上にゲート電極を形成し、次にリフトオフによって前記
エッチング保護マスクとそのエッチング保護マスク上に
形成された絶縁膜とゲート電極を除去する請求項1、2
または3記載の電界放射型電子素子の製造方法。
13. An etching protection mask is formed on a conductive substrate or a semiconducting substrate, a boundary is formed on the etching protection mask by photolithography, and then an oblique direction is formed along the boundary. Etching is performed to form a cathode with an acute angle between the surface of the high portion and the step, and then an insulating film and its insulating film are formed on the conductive substrate or the semiconductive substrate through the etching protection mask. 3. A gate electrode is formed on the gate electrode, and then the etching protection mask and the insulating film and the gate electrode formed on the etching protection mask are removed by lift-off.
Alternatively, the method for manufacturing a field emission type electronic device according to the item 3.
【請求項14】半導性基板の上にエッチング保護マスク
を形成し、次に前記エッチング保護マスクにフォトリソ
グラフィーにより境界部を形成し、次に前記境界部に沿
って垂直または斜め方向からドライエッチングを施して
段差を介して高表面と低部表面を形成し、次にウエット
の異方性エッチングを施して前記高部表面となす角度が
鋭角でかつV字状の段差を形成し、次に前記エッチング
保護マスクを介して前記半導性基板の表面に絶縁膜とそ
の絶縁膜の上にゲート電極を形成し、次にリフトオフに
よって前記高部表面の上のエッチング保護マスクとその
エッチング保護マスクの上に形成された絶縁膜とゲート
電極を除去する請求項4記載の電界放射型電子素子の製
造方法。
14. An etching protection mask is formed on a semiconductive substrate, a boundary is formed on the etching protection mask by photolithography, and then dry etching is performed along the boundary from a vertical or oblique direction. To form a high surface and a low surface through the step, and then perform anisotropic wet etching to form a V-shaped step having an acute angle with the high surface, An insulating film and a gate electrode are formed on the insulating film on the surface of the semiconductive substrate through the etching protection mask, and then an etching protection mask on the upper surface and its etching protection mask are formed by lift-off. The method for manufacturing a field emission type electronic device according to claim 4, wherein the insulating film and the gate electrode formed above are removed.
【請求項15】半導性基板の上にエッチング保護マスク
を形成し、次に前記エッチング保護マスクにフォトリソ
グラフィーにより境界部と線状部を形成し、次に前記境
界部に沿って垂直または斜め方向からドライエッチング
を施して段差を介して高部表面と低部表面を形成し、次
にウエットの異方性エッチングを施して三角錐状の陰極
を形成し、次に前記エッチング保護マスクを介して前記
半導性基板の表面に絶縁膜と、その絶縁膜上にゲート電
極を形成し、次にリフトオフによって前記高部表面上の
エッチング保護マスクとそのエッチング保護マスク上に
形成された絶縁膜とゲート電極を除去する請求項5記載
の電界放射型電子素子の製造方法。
15. An etching protection mask is formed on a semiconductive substrate, and then a boundary portion and a linear portion are formed on the etching protection mask by photolithography, and then a vertical or oblique line is formed along the boundary portion. Dry etching from the direction to form the upper surface and the lower surface through the steps, then wet anisotropic etching to form the triangular pyramid-shaped cathode, and then through the etching protection mask. An insulating film on the surface of the semiconductive substrate, and a gate electrode on the insulating film, and then an etching protection mask on the upper surface by lift-off and an insulating film formed on the etching protection mask. The method for manufacturing a field emission electronic device according to claim 5, wherein the gate electrode is removed.
JP15353294A 1993-07-05 1994-07-05 Field emission type electronic device and method of manufacturing the same Expired - Fee Related JP3211572B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP15353294A JP3211572B2 (en) 1993-07-05 1994-07-05 Field emission type electronic device and method of manufacturing the same

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
JP16531093 1993-07-05
JP5-165310 1994-04-28
JP9139894 1994-04-28
JP6-91398 1994-04-28
JP15353294A JP3211572B2 (en) 1993-07-05 1994-07-05 Field emission type electronic device and method of manufacturing the same

Publications (2)

Publication Number Publication Date
JPH0817332A true JPH0817332A (en) 1996-01-19
JP3211572B2 JP3211572B2 (en) 2001-09-25

Family

ID=27306731

Family Applications (1)

Application Number Title Priority Date Filing Date
JP15353294A Expired - Fee Related JP3211572B2 (en) 1993-07-05 1994-07-05 Field emission type electronic device and method of manufacturing the same

Country Status (1)

Country Link
JP (1) JP3211572B2 (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2005064636A1 (en) * 2003-12-25 2005-07-14 Matsushita Electric Industrial Co., Ltd. Electron-emitting material and electron emitter using same
KR100749460B1 (en) * 2001-04-25 2007-08-14 삼성에스디아이 주식회사 Field emission display device and manufacturing method of the device
JP4593816B2 (en) * 2001-03-27 2010-12-08 キヤノン株式会社 Electron emitting device, image forming apparatus, and method of manufacturing electron emitting device

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4593816B2 (en) * 2001-03-27 2010-12-08 キヤノン株式会社 Electron emitting device, image forming apparatus, and method of manufacturing electron emitting device
KR100749460B1 (en) * 2001-04-25 2007-08-14 삼성에스디아이 주식회사 Field emission display device and manufacturing method of the device
WO2005064636A1 (en) * 2003-12-25 2005-07-14 Matsushita Electric Industrial Co., Ltd. Electron-emitting material and electron emitter using same

Also Published As

Publication number Publication date
JP3211572B2 (en) 2001-09-25

Similar Documents

Publication Publication Date Title
JP3255960B2 (en) Cold cathode emitter element
US5502314A (en) Field-emission element having a cathode with a small radius
JP2728813B2 (en) Field emission type electron source and method of manufacturing the same
JP3195547B2 (en) Vacuum sealed field emission type electron source device and manufacturing method thereof
JP3211572B2 (en) Field emission type electronic device and method of manufacturing the same
JPH06196086A (en) Electric field emission negative electrode and its forming method
US6777169B2 (en) Method of forming emitter tips for use in a field emission display
JP2735009B2 (en) Method for manufacturing field emission electron gun
US6572425B2 (en) Methods for forming microtips in a field emission device
JPH08306302A (en) Field emission type electron source and its manufacture
KR100237178B1 (en) Manufacturing method of field emission device
JPH0574327A (en) Electron emitter
JPH05182583A (en) Field emission type element and manufacture thereof
KR100257568B1 (en) Method for a field emitter array of a field emission display
JPH06111712A (en) Field emission cathode and its manufacture
JP3184890B2 (en) Electron emitting device and method of manufacturing the same
JP3143679B2 (en) Electron emitting device and method of manufacturing the same
KR100279749B1 (en) Manufacturing method of field emission array superimposed gate and emitter
JPH0541152A (en) Manufacture of electric field emission cathode
KR100218684B1 (en) Manufacturing method of field emission device
JP3826539B2 (en) Method for manufacturing cold electron-emitting device
JP2738197B2 (en) Electron-emitting device
KR19980048923A (en) Method of manufacturing field emission device having self-aligned focusing electrode
JPH0785397B2 (en) Electron-emitting device
JPH02121227A (en) Electron emission element and manufacture thereof

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20070719

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080719

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090719

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090719

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100719

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110719

Year of fee payment: 10

LAPS Cancellation because of no payment of annual fees