JP4155215B2 - Manufacturing method of electron source - Google Patents
Manufacturing method of electron source Download PDFInfo
- Publication number
- JP4155215B2 JP4155215B2 JP2004085101A JP2004085101A JP4155215B2 JP 4155215 B2 JP4155215 B2 JP 4155215B2 JP 2004085101 A JP2004085101 A JP 2004085101A JP 2004085101 A JP2004085101 A JP 2004085101A JP 4155215 B2 JP4155215 B2 JP 4155215B2
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- layer
- bus electrode
- bus
- electron source
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Cold Cathode And The Manufacture (AREA)
Description
本発明は、電界放射により電子線を放射するようにした電子源の製造方法に関するものである。 The present invention relates to a method of manufacturing an electron source that emits an electron beam by field emission.
従来から、この種の電子源として、例えば、図4や図5に示す構成の電子源10’,10”が知られている。
Conventionally, as this type of electron source, for example,
図4に示す構成の電子源10’は、導電性基板としてのn形シリコン基板1の主表面(一表面)側に酸化した多孔質多結晶シリコンよりなる強電界ドリフト層6’が形成され、強電界ドリフト層6’上に金属薄膜(例えば、金薄膜)よりなる表面電極7が形成されている。また、n形シリコン基板1の裏面にはオーミック電極2が形成されており、n形シリコン基板1とオーミック電極2とで下部電極12を構成している。なお、表面電極7の厚さ寸法は例えば10nm程度に設定されている。また、図4に示す構成の電子源10’では、下部電極12と強電界ドリフト層6’との間にノンドープの多結晶シリコン層3を介在させてあり、多結晶シリコン層3と強電界ドリフト層6’とで、下部電極12と表面電極7との間に介在し電子が通過する電子通過層を構成しているが、多結晶シリコン層3を介在させずに強電界ドリフト層6’のみで電子通過層を構成したものも提案されている。
In the
一方、図5に示した電子源10”は、絶縁性を有するガラス基板よりなる絶縁性基板11の一表面上に形成した金属膜により下部電極12を構成している点が図4の構成とは相違するだけなので、図4に示した電子源10’と同様の構成要素には同一の符号を付して説明を省略する。
On the other hand, the
上述の電子源10’,10”から電子を放出させるには、例えば、表面電極7に対向配置されたコレクタ電極21を設け、表面電極7とコレクタ電極21との間を真空とした状態で、表面電極7が下部電極12に対して高電位側となるように表面電極7と下部電極12との間に直流電圧Vpsを印加するとともに、コレクタ電極21が表面電極7に対して高電位側となるようにコレクタ電極21と表面電極7との間に直流電圧Vcを印加する。ここに、直流電圧Vpsを適宜に設定すれば、下部電極12から注入された電子が強電界ドリフト層6’をドリフトし表面電極7を通して放出される(図4、図5中の一点鎖線は表面電極7を通して放出された電子e−の流れを示す)。なお、強電界ドリフト層6’の表面に到達した電子はホットエレクトロンであると考えられ、表面電極7を容易にトンネルし真空中に放出される。
In order to emit electrons from the above-described
上述の各電子源10’,10”では、表面電極7と下部電極12との間に流れる電流をダイオード電流Ipsと呼び、コレクタ電極21と表面電極7との間に流れる電流をエミッション電流(放出電子電流)Ieと呼ぶことにすれば(図4、図5参照)、ダイオード電流Ipsに対するエミッション電流Ieの比率(=Ie/Ips)が大きいほど電子放出効率(=(Ie/Ips)×100〔%〕)が高くなる。なお、上述の電子源10’,10”では、表面電極7と下部電極12との間に印加する直流電圧Vpsを10〜20V程度の低電圧としても電子を放出させることができ、直流電圧Vpsが大きいほどエミッション電流Ieが大きくなる。
In each of the above-described
ところで、電界放射により電子線を放射する電子源としては、上述の構成のもの以外にも種々の構成のものが提案されており、例えば、電子通過部を絶縁体層としたMIM(Metal−Insulator−Metal)構造の電子源や、電子通過部を絶縁体層とし電子通過部と下部電極との間に半導体層を介在させたMIS(Metal−Insulator−Semiconductor)構造の電子源などが提案されている。 By the way, as an electron source that emits an electron beam by field emission, various sources other than those described above have been proposed. For example, an MIM (Metal-Insulator) having an electron passage portion as an insulator layer is proposed. -Metal) electron sources, and MIS (Metal-Insulator-Semiconductor) structure electron sources with an electron passage portion as an insulator layer and a semiconductor layer interposed between the electron passage portion and the lower electrode have been proposed. Yes.
また、ディスプレイ用の電子源として、図5に示した構成の電子源10”における下部電極12と電子通過層と表面電極7とで構成される電子源素子に相当する構造を1つの基板に多数形成した構成の電子源も提案されている。(例えば、特許文献1、2、3参照)。
In addition, as a display electron source, a large number of structures corresponding to an electron source element including the
図6に示す電子源10は、ディスプレイ用の電子源を構成した一例であって、絶縁性を有するガラス基板よりなる絶縁性基板11と、絶縁性基板11の一表面上に列設された金属材料からなる複数本の帯板状の下部配線12aと、下部配線12aに重なる形で形成された複数の酸化した多孔質多結晶シリコン層よりなるドリフト部6aおよびドリフト部6aの間を埋めるノンドープの多結晶シリコン層よりなる分離部6bとを有する強電界ドリフト層6と、各ドリフト部6aそれぞれに積層された複数の表面電極7と、強電界ドリフト層6上に形成され各表面電極7それぞれに対応する部位が開口された絶縁層8と、絶縁層8上において下部配線12aと交差する方向(直交する方向)に列設された複数のバス電極25とを備えている。
An
ここにおいて、バス電極25は、下部配線12aに交差する方向に列設された複数の表面電極7を各列ごとに共通接続するものであって、表面電極7の側方に位置しており、各表面電極7の側縁からは、絶縁層8の表面およびバス電極25における表面電極7側の一側面を沿ってバス電極25の表面まで延長され表面電極7とバス電極25とを電気的に接続する接続配線16が連続一体に形成されている。言い換えれば、接続配線16は、表面電極7の側縁からバス電極25上まで延長され表面電極7とバス電極25との間を電気的に接続するものであり、表面電極7と同じ材料により同時一体に形成されている。また、下部配線12aは、長手方向の両端部上にそれぞれパッド27が形成されている。また、バス電極25は長手方向の両端部でそれぞれパッド28に接続されている。なお、バス電極25は電子をトンネルさせる必要がないので、表面電極7に比べて膜厚を厚くすることができ、低抵抗化を図ることができる。
Here, the
図6に示した構成の電子源10では、絶縁性基板11の一表面上に列設された複数本の下部配線12aと、強電界ドリフト層6上に形成された複数の表面電極7との間に強電界ドリフト層6のドリフト部6aが挟まれているから、バス電極25と下部配線12aとの組を適宜選択して選択した組間に電圧を印加することにより、選択されたバス電極25において下部配線12aとの交点に相当する部位に近接した表面電極7下のドリフト部6aにのみ強電界が作用して電子が放出される。つまり、図6に示した構成の電子源10は、表面電極7と表面電極7下のドリフト部6aと下部配線12aのうちドリフト部6aおよび表面電極7に重なる部分(この部分が図5における下部電極12を構成する)とからなる電子源素子を表面電極7の数だけ備えていることになり、電圧を印加するバス電極25と下部配線12aとの組を選択することによって所望の電子源素子から電子を放出させることが可能になる。なお、図6に示した電子源10では、強電界ドリフト層6が電子通過層を構成しており、電子通過層におけるドリフト部6aを電子が下部配線12aから表面電極7へ向かって通過するが、電子通過層の全てをドリフト部6aにより構成した構造も提案されている。
ところで、図6に示した電子源10におけるバス電極25のパターン形成方法としてはリフトオフやドライエッチングを利用した形成方法が考えられるが、いずれのパターン形成方法を採用した場合にも、バス電極25の形状異常が確率的に発生し、このようなバス電極25の形状異常が発生した時には結果的に接続配線16が断線してバス電極5と表面電極7との間の導通不良が発生するので、電子源10の信頼性、動作安定性が低下するという不具合や、製造歩留まりが低下して製造コストが増大するという不具合があった。
By the way, as a pattern formation method of the
以下、電子源10の製造方法の一例について図7を参照しながら説明する。なお、図7(b)〜(d)では、バス電極25の形状異常が発生した場合について示してある。
Hereinafter, an example of a method for manufacturing the
まず、絶縁性基板11の一表面上に下部配線12a用の金属膜をスパッタ法や蒸着法などによって成膜してから、フォトリソグラフィ技術およびエッチング技術を利用して上記金属膜をパターニングすることによって複数本の下部配線12aを形成し、その後、絶縁性基板11の上記一表面側に各下部配線12aの表面および隣り合う下部配線12aの間の部位を覆うノンドープの多結晶シリコン層をCVD法によって形成した後、上記多結晶シリコン層のうちドリフト部6aの形成予定部位に対して、陽極酸化処理、電気化学的な酸化処理を順次施すことでドリフト部6aを形成するとともに強電界ドリフト層6を形成し、絶縁性基板11の上記一表面側にSiO2膜からなる絶縁層8をCVD法などによって形成し、絶縁層8のうち表面電極7の形成予定部位に対応した部分をフォトリソグラフィ技術およびエッチング技術を利用して除去することによって、図7(a)に示す構造となる。
First, a metal film for the
次に、絶縁性基板11の上記一表面側にバス電極25形成用の開口パターンを有するレジスト層9を形成し、その後、絶縁性基板11の上記一表面側にバス電極25の材料(例えば、アルミニウム)よりなる導電性層25a,25bを蒸着法によって成膜することによって、図7(b)に示す構造となる。なお、レジスト層9の開孔部は逆テーパ状に開孔されている。
Next, the
その後、リフトオフによりレジスト層9およびレジスト層9上の導電性層25bを除去することにより残りの導電性層25aからなるバス電極25を形成することによって、図7(c)に示す構造となる。
Thereafter, the
次に、絶縁性基板11の上記一表面側に金薄膜を蒸着法などによって成膜し、上記金薄膜をフォトリソグラフィ技術およびイオンミリング技術によりパターニングすることで表面電極7および接続配線16を形成することによって、図7(d)に示す構造となる。
Next, a gold thin film is formed on the one surface side of the
上述の図7では、上記開口パターンを有するレジスト層9を形成した後で導電性層25a,25bを成膜した際に導電性層25aの形状が図6(b)に示したバス電極25の正常な形状(設計上の形状)に比べて不要な突起(不要突起)26が突出した異常形状となっているので、結果的に図7(d)に示すように接続配線16が断線している。
In FIG. 7 described above, when the
なお、上述のような表面電極7に接続配線16を介して接続されるバス電極25は、ディスプレイ用の電子源10に限って設けるものではなく、他の用途に用いる場合に設けることもある。
The
本発明は上記事由に鑑みて為されたものであり、その目的は、バス電極を備えた電子源の製造歩留まりを高めることができるとともに、信頼性および動作安定性を向上できる電子源の製造方法を提供することにある。 The present invention has been made in view of the above-mentioned reasons, and its object is to increase the manufacturing yield of an electron source including a bus electrode, and to improve the reliability and operational stability of the electron source. Is to provide.
請求項1の発明は、基板の一表面側に形成された下部電極と、基板の前記一表面側において下部電極を覆うように形成された電子通過層と、電子通過層の表面上に形成され下部電極に重なる表面電極と、電子通過層の表面側で表面電極の側方に位置し表面電極が接続されるバス電極と、表面電極の側縁からバス電極における表面電極側の一側面に沿ってバス電極の表面まで延長され表面電極とバス電極とを電気的に接続する接続配線とを備えた電子源の製造方法であって、バス電極および表面電極および接続配線の形成にあたっては、基板の前記一表面側にバス電極形成用の開口パターンを有するレジスト層を形成し、その後、基板の前記一表面側にバス電極の材料よりなる導電性層を成膜し、次に、リフトオフによりレジスト層およびレジスト層上の導電性層を除去することにより残りの導電性層からなるバス電極を形成した後で、バス電極から連続一体に突出した不要突起を除去するスムージング処理を行い、その後、表面電極および接続配線を形成することを特徴とする。 The invention according to claim 1 is formed on the surface of the lower electrode formed on one surface side of the substrate, the electron passage layer formed so as to cover the lower electrode on the one surface side of the substrate, and the surface of the electron passage layer. A surface electrode overlapping the lower electrode, a bus electrode located on the side of the surface electrode on the surface side of the electron passage layer and connected to the surface electrode, and from the side edge of the surface electrode along one side of the surface electrode side of the bus electrode A method of manufacturing an electron source including a connection wiring that is extended to the surface of the bus electrode and electrically connects the surface electrode and the bus electrode. In forming the bus electrode, the surface electrode, and the connection wiring, A resist layer having an opening pattern for bus electrode formation is formed on the one surface side, and then a conductive layer made of a bus electrode material is formed on the one surface side of the substrate, and then a resist layer is formed by lift-off. And cash register After forming the bus electrode composed of the remaining conductive layer by removing the conductive layer on the conductive layer, a smoothing process is performed to remove unnecessary protrusions protruding continuously from the bus electrode, and then the surface electrode and A connection wiring is formed.
この発明によれば、バス電極形成用の開口パターンを有するレジスト層を形成した後で導電性層を形成した時にバス電極となる部分から不要突起が突出していた場合でも、表面電極および接続配線の形成前に不要突起がスムージング処理により除去されるので、不要突起の影響で接続配線が断線したりバス電極と表面電極との間が導通不良となるのを抑制することができ、バス電極を備えた電子源の製造歩留まりを高めることができるとともに、信頼性および動作安定性を向上できる。 According to the present invention, even when an unnecessary protrusion protrudes from the portion that becomes the bus electrode when the conductive layer is formed after forming the resist layer having the opening pattern for forming the bus electrode, the surface electrode and the connection wiring Since unnecessary protrusions are removed by the smoothing process before formation, it is possible to suppress disconnection of the connection wiring due to the influence of the unnecessary protrusions and poor conduction between the bus electrode and the surface electrode. The manufacturing yield of the electron source can be increased, and the reliability and operational stability can be improved.
請求項2の発明は、基板の一表面側に形成された下部電極と、基板の前記一表面側において下部電極を覆うように形成された電子通過層と、電子通過層の表面上に形成され下部電極に重なる表面電極と、電子通過層の表面側で表面電極の側方に位置し表面電極が接続されるバス電極と、表面電極の側縁からバス電極における表面電極側の一側面に沿ってバス電極の表面まで延長され表面電極とバス電極とを電気的に接続する接続配線とを備えた電子源の製造方法であって、バス電極および表面電極および接続配線の形成にあたっては、基板の前記一表面側にバス電極の材料よりなる導電性層を成膜し、その後、基板の前記一表面側にバス電極形成用のレジストマスク層を形成し、次に、レジストマスク層をマスクとして導電性層をドライエッチングすることによりパターニングされた導電性層からなるバス電極を形成した後で、バス電極から突出した不要突起を除去するスムージング処理を行い、その後、表面電極および接続配線を形成することを特徴とする。
The invention of
この発明によれば、レジストマスク層をマスクとして導電性層をドライエッチングすることでバス電極を形成した時にバス電極からバス電極の材料とレジストマスク層に含まれるカーボン系の材料との化合物が不要突起となって突出していた場合でも、表面電極および接続配線の形成前に不要突起がスムージング処理により除去されるので、不要突起の影響で接続配線が断線したりバス電極と表面電極との間が導通不良となるのを抑制することができ、バス電極を備えた電子源の製造歩留まりを高めることができるとともに、信頼性および動作安定性を向上できる。 According to the present invention, when the bus electrode is formed by dry etching the conductive layer using the resist mask layer as a mask, the bus electrode does not require a compound of the bus electrode material and the carbon-based material contained in the resist mask layer. Even if it protrudes as a protrusion, the unnecessary protrusion is removed by the smoothing process before the surface electrode and connection wiring are formed, so the connection wiring is disconnected due to the influence of the unnecessary protrusion, and there is a gap between the bus electrode and the surface electrode. It is possible to suppress the occurrence of poor conduction, increase the manufacturing yield of an electron source including a bus electrode, and improve reliability and operational stability.
請求項3の発明は、請求項1または請求項2の発明において、前記スムージング処理では、前記不要突起をエッチングにより除去することを特徴とする。 According to a third aspect of the present invention, in the first or second aspect of the present invention, in the smoothing process, the unnecessary protrusion is removed by etching.
この発明によれば、前記不要突起を制御性良く除去することが可能となる。 According to the present invention, the unnecessary protrusion can be removed with good controllability.
請求項1、2の発明では、バス電極を備えた電子源の製造歩留まりを高めることができるとともに、信頼性および動作安定性を向上できるという効果がある。 According to the first and second aspects of the invention, it is possible to increase the manufacturing yield of the electron source including the bus electrode, and to improve the reliability and operational stability.
(実施形態1)
本実施形態における電子源の製造方法は、図6に示した電子源10の製造方法に関するものなので、電子源10の構成についての図示および説明は省略し、製造方法についてのみ図1を参照しながら説明する。
(Embodiment 1)
Since the manufacturing method of the electron source in the present embodiment relates to the manufacturing method of the
まず、絶縁性を有するガラス基板からなる絶縁性基板11の一表面上に下部配線12a用の金属膜をスパッタ法や蒸着法などによって成膜してから、フォトリソグラフィ技術およびエッチング技術を利用して上記金属膜をパターニングすることによって複数本の下部配線12aを形成し、その後、絶縁性基板11の上記一表面側にノンドープの多結晶シリコン層をCVD法によって形成した後、上記多結晶シリコン層のうちドリフト部6aの形成予定部位に対して、後述のナノ結晶化プロセス、酸化プロセスを順次施すことでドリフト部6aを形成するとともに強電界ドリフト層6を形成し、絶縁性基板11の上記一表面側にSiO2膜からなる絶縁層8をCVD法などによって形成し、絶縁層8のうち表面電極7の形成予定部位に対応した部分をフォトリソグラフィ技術およびエッチング技術を利用して除去することによって、図1(a)に示す構造を得る。なお、ドリフト部6aは、図2に示すように、少なくとも、下部配線12aの表面側に列設された柱状の多結晶シリコンのグレイン(半導体結晶)51と、グレイン51の表面に形成された薄いシリコン酸化膜52と、グレイン51間に介在する多数のナノメータオーダのシリコン微結晶(半導体微結晶)63と、シリコン微結晶63の表面に形成され当該シリコン微結晶63の結晶粒径よりも小さな膜厚の絶縁膜であるシリコン酸化膜64とから構成されると考えられる。各グレイン51は、下部配線12aの厚み方向に延びている(つまり、絶縁性基板11の厚み方向に延びている)。図2中の矢印は、電子源10を駆動する際に表面電極7を高電位側として表面電極7と下部配線12aとの間に電圧を印加した時に下部配線12aから注入された電子の流れを示しており、下部配線12aから注入された電子はシリコン酸化膜64にかかっている強電界により加速され、ドリフト部6aにおけるグレイン51間の領域を表面電極7に向かってドリフトし、表面電極7を通して放出される。
First, a metal film for the
図1(a)の後の工程については、上述のナノ結晶化プロセスおよび酸化プロセスそれぞれについて説明した後で説明する。 The steps after FIG. 1A will be described after describing the nanocrystallization process and the oxidation process described above.
上述のナノ結晶化プロセスでは、例えば、55wt%のフッ化水素水溶液とエタノールとを略1:1で混合した混合液よりなる電解液を用い、下部配線12aを陽極とし、電解液中において上記多結晶シリコン層に白金電極よりなる陰極を対向配置して、500Wのタングステンランプからなる光源により上記多結晶シリコン層の主表面に光照射を行いながら、電源から陽極と陰極との間に定電流(例えば、電流密度が12mA/cm2の電流)を所定時間(例えば、10秒)だけ流すことによって、多結晶シリコンのグレイン51およびシリコン微結晶63を含む第1の複合ナノ結晶層をドリフト部6aの形成予定領域に形成する。また、上述の酸化プロセスでは、エチレングリコールからなる有機溶媒中に0.04mol/lの硝酸カリウムからなる溶質を溶かした溶液よりなる電解液を用い、下部配線12aを陽極とし、電解液中において第1の複合ナノ結晶層に白金電極よりなる陰極を対向配置して、下部配線12aを陽極とし、電源から陽極と陰極との間に定電流(例えば、電流密度が0.1mA/cm2の電流)を流し陽極と陰極との間の電圧が20Vだけ上昇するまで第1の複合ナノ結晶層を電気化学的に酸化することによって、上述のグレイン51、シリコン微結晶63、各シリコン酸化膜52,64を含む第2の複合ナノ結晶層からなるドリフト部6aを形成するようになっている。ここにおいて、ノンドープの多結晶シリコン層3のうち隣り合うドリフト部6aの間を埋める部分が上述の分離部6bとなる。なお、本実施形態では、上述のナノ結晶化プロセスを行うことによって形成される第1の複合ナノ結晶層においてグレイン51、シリコン微結晶63以外の領域はアモルファスシリコンからなるアモルファス領域となっており、ドリフト部6aにおいてグレイン51、シリコン微結晶63、各シリコン酸化膜52,64以外の領域がアモルファスシリコン若しくは一部が酸化したアモルファスシリコンからなるアモルファス領域65となっているが、ナノ結晶化プロセスの条件によってはアモルファス領域65が孔となり、このような場合の第2の複合ナノ結晶層は従来例と同様の酸化した多孔質多結晶シリコン層と同じ構成とみなすことができる。なお、本実施形態の電子源10では、絶縁性基板11が基板を構成し、強電界ドリフト層6が電子通過層を構成し、下部配線12aにおいてドリフト部6aおよび表面電極7に重なる部分が下部電極を構成している。
In the above-described nanocrystallization process, for example, an electrolytic solution made of a mixed solution in which a 55 wt% aqueous hydrogen fluoride solution and ethanol are mixed at approximately 1: 1 is used, and the
次に、図1(a)の後の工程について説明するが、図1(b),(c)ではバス電極25の形状異常が発生した場合について例示してある。
Next, a process subsequent to FIG. 1A will be described. FIGS. 1B and 1C illustrate a case where a shape abnormality of the
絶縁性基板11の上記一表面側にバス電極25形成用の開口パターンを有するレジスト層9を形成し、その後、絶縁性基板11の上記一表面側にバス電極25の材料(ここでは、アルミニウム)よりなる導電性層25a,25bを蒸着法によって成膜することによって、図1(b)に示す構造となる。なお、レジスト層9の開孔部は逆テーパ状に開孔されている。
A resist
その後、リフトオフによりレジスト層9およびレジスト層9上の導電性層25bを除去することにより残りの導電性層25aからなるバス電極25を形成することによって、図1(c)に示す構造となる。なお、図1(c)に示した例では、レジスト層9の開孔部を通して成膜された導電性層25aの形状が、図6(b)に示したバス電極25の正常な形状(設計上の形状)に比べて不要な突起(不要突起)26が突出した異常形状となっている。
Thereafter, the resist
続いて、バス電極25から連続一体に突出した不要突起26を除去するスムージング処理を行うことでバス電極25の形状を正常化する(接続配線16の断線の原因となる不要突起26をスムージングする)ことによって、図1(d)に示す構造となる。ここにおいて、スムージング処理では、ウェットエッチングによりアルミニウムからなる不要突起26を除去しており、不要突起26を制御性良くエッチングすることが可能となる。エッチング液としては、テトラメチルアンモニウムハイドロオキサイド水溶液(TMAH水溶液)を主成分とするポジ型フォトレジスト用の現像液を流用している。
Subsequently, the shape of the
上述のスムージング処理を行った後、絶縁性基板11の上記一表面側に金属薄膜(ここでは、金薄膜)を例えば電子ビーム蒸着法によって成膜し、上記金属薄膜をフォトリソグラフィ技術およびArガスを用いたイオンミリング技術によりパターニングすることで表面電極7および接続配線16を形成することによって、図1(e)に示す構造となる。なお、本実施形態では、上記金薄膜の成膜方法として、上記金薄膜の膜質、膜厚制御性、成膜コストの観点から電子ビーム蒸着法を採用している。また、イオンミリングの際にマスク材として用いたレジストは有機溶剤などによって除去している。
After performing the above-described smoothing treatment, a metal thin film (here, a gold thin film) is formed on the one surface side of the insulating
以上説明した製造方法によれば、バス電極形成用の開口パターンを有するレジスト層9を形成した後で導電性層25a,25bを形成した時に後でバス電極25となる部分である導電性層25aから不要突起26が突出していた場合でも、表面電極7および接続配線16の形成前に不要突起26がスムージング処理により除去される。したがって、製造途中で形成された不要突起26の影響で接続配線16が断線したりバス電極25と表面電極7との間が導通不良となるのを抑制することができ、バス電極25を備えた電子源10の製造歩留まりを高めることができて製造コストを低減することができる。また、上述の製造方法で製造した電子源10では、従来に比べて信頼性および動作安定性を向上できる。
According to the manufacturing method described above, when the
(実施形態2)
本実施形態における電子源の製造方法は、図6に示した電子源10の製造方法に関するものなので、電子源10の構成についての図示および説明は省略し、製造方法についてのみ図3を参照しながら説明する。なお、実施形態1と同様の製造工程の説明については適宜省略する。
(Embodiment 2)
Since the method of manufacturing the electron source according to the present embodiment relates to the method of manufacturing the
まず、絶縁性基板11の一表面上に下部配線12a用の金属膜をスパッタ法や蒸着法などによって成膜してから、フォトリソグラフィ技術およびエッチング技術を利用して上記金属膜をパターニングすることによって下部配線12aを形成し、その後、絶縁性基板11の上記一表面側にノンドープの多結晶シリコン層をCVD法によって形成した後、上記多結晶シリコン層のうちドリフト部6aの形成予定部位に対して、実施形態1にて説明したナノ結晶化プロセス、酸化プロセスを順次施すことでドリフト部6aを形成するとともに強電界ドリフト層6を形成し、絶縁性基板11の上記一表面側に絶縁層8をCVD法などによって形成し、絶縁層8のうち表面電極7の形成予定部位に対応した部分をフォトリソグラフィ技術およびエッチング技術を利用して除去することによって、図3(a)に示す構造を得る。
First, a metal film for the
次に、絶縁性基板11の上記一表面側にバス電極25の材料(ここでは、アルミニウム)よりなる導電性層をArガスを用いたスパッタ法によって成膜し、その後、絶縁性基板11の上記一表面側にバス電極形成用のレジストマスク層19を形成し、次に、レジストマスク層19をマスクとして上記導電性層をドライエッチングすることによりパターニングされた上記導電性層からなるバス電極25を形成することによって、図3(b)に示す構造となる。ここにおいて、上記導電性層のドライエッチングを行う際のエッチングガスとしては、例えば、塩素成分を含む混合ガスを採用すればよい。また、上記導電性層の膜厚は例えば、300nm〜1200nm程度に設定すればよい。なお、上述のドライエッチング直後のバス電極25からはバス電極25の材料とレジストマスク層19に含まれるカーボン系の材料との化合物からなる不要な突起(不要突起26)がレジストマスク層19の側壁に沿って突出している。
Next, a conductive layer made of the material of the bus electrode 25 (here, aluminum) is formed on the one surface side of the insulating
その後、レジストマスク層19を、酸素プラズマ装置を用いたレジスト除去工程にて除去することによって、図3(c)に示す構造となる。なお、図3(c)に示した例では、バス電極25の形状が、図6(b)に示したバス電極25の正常な形状(設計上の形状)に比べて不要突起26が突出した異常形状となっている。
Thereafter, the resist
続いて、バス電極25から突出した不要突起26を除去するスムージング処理を行うことでバス電極25の形状を正常化する(接続配線16の断線の原因となる不要突起26をスムージングする)ことによって、図3(d)に示す構造となる。ここにおいて、スムージング処理では、ウェットエッチングによりアルミニウムからなる不要突起26を除去しており、不要突起26を制御性良くエッチングすることが可能となる。エッチング液としては、TMAH水溶液を主成分とするポジ型フォトレジスト用の現像液を流用している。
Subsequently, by performing a smoothing process for removing the
上述のスムージング処理を行った後、絶縁性基板11の上記一表面側に金属薄膜(ここでは、金薄膜)を例えば電子ビーム蒸着法によって成膜し、上記金属薄膜をフォトリソグラフィ技術およびArガスを用いたイオンミリング技術によりパターニングすることで表面電極7および接続配線16を形成することによって、図3(e)に示す構造となる。
After performing the above-described smoothing treatment, a metal thin film (here, a gold thin film) is formed on the one surface side of the insulating
以上説明した製造方法によれば、バス電極25の元となる上記導電性層を上記導電性層のレジストマスク層19をマスクとしてドライエッチングすることでバス電極25を形成した時に、バス電極25からバス電極25の材料とレジストマスク層19に含まれるカーボン系の材料との化合物が不要突起26となって突出していた場合でも、表面電極7および接続配線16の形成前に不要突起26がスムージング処理により除去される。したがって、製造途中で形成された不要突起26の影響で接続配線16が断線したりバス電極25と表面電極7との間が導通不良となるのを抑制することができ、バス電極25を備えた電子源10の製造歩留まりを高めることができて製造コストを低減することができる。また、上述の製造方法で製造した電子源10では、従来に比べて信頼性および動作安定性を向上できる。
According to the manufacturing method described above, when the
ところで、上記各実施形態にて説明した製造方法では、バス電極25の材料としてアルミニウムを採用した例について説明したが、バス電極25の材料はアルミニウムに限らず、例えば、タングステン、クロム、モリブデン、銅、金などの他の金属を採用してもよい。
By the way, in the manufacturing method described in each of the above embodiments, the example in which aluminum is employed as the material of the
また、スムージング処理において用いるエッチング液として、TMAH水溶液を主成分とする現像液を採用した例について説明したが、エッチング液としては一般的に使用されている酸性溶液、アルカリ溶液などを用いることも可能であり、バス電極25の材料に応じて適宜選択すればよい。ただし、バス電極25の材料がアルミニウムの場合には、エッチングレートを比較的遅くするという観点から上述の現像液を採用することが好ましい。
Moreover, although the example which employ | adopted the developing solution which has TMAH aqueous solution as a main component was demonstrated as an etching liquid used in a smoothing process, generally used acidic solution, alkaline solution, etc. can also be used as etching liquid. Therefore, it may be selected appropriately according to the material of the
また、バス電極25の材料としてアルミニウムを採用している場合のスムージング処理としては、ウェットエッチングに限らず、例えば、窒素などの不活性ガス雰囲気中での熱処理を行うようにしてもよく、この場合の熱処理条件としては、熱処理温度を500℃以上とし、熱処理時間を10〜60分程度とすればよい。なお、バス電極25の材料としてアルミニウム以外の金属材料を採用している場合には、熱処理温度および熱処理時間を金属材料の材料特性に応じて適宜設定すればよいことは勿論である。
In addition, the smoothing process when aluminum is used as the material of the
また、スムージング処理としては、反応性ガス中のプラズマを用いた化学的エッチング、不活性ガス中のプラズマを用いた物理的エッチングなどのドライエッチングを採用してもよく、プラズマを用いたエッチングを採用する場合、バス電極25に負電圧を印加することによって、より短時間て効果的に不要突起26を除去することができる。
In addition, as the smoothing treatment, dry etching such as chemical etching using plasma in a reactive gas or physical etching using plasma in an inert gas may be employed, or etching using plasma is employed. In this case, by applying a negative voltage to the
なお、上記各実施形態では、図6に示した電子源10の製造方法について例示したが、電子源10の構造は特に限定するものではなく、上記各電子源素子に対応する部位に例えばMIM型の電子源やMIS型の電子源を設けた構成としてもよい。
In each of the above embodiments, the method for manufacturing the
6 強電界ドリフト層
6a ドリフト部
7 表面電極
8 絶縁層
9 レジスト層
10 電子源
11 絶縁性基板
12a 下部配線
16 接続配線
25 バス電極
25a 導電性層
25b 導電性層
26 不要突起
6 Strong electric
Claims (3)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004085101A JP4155215B2 (en) | 2004-03-23 | 2004-03-23 | Manufacturing method of electron source |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004085101A JP4155215B2 (en) | 2004-03-23 | 2004-03-23 | Manufacturing method of electron source |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2005276505A JP2005276505A (en) | 2005-10-06 |
JP4155215B2 true JP4155215B2 (en) | 2008-09-24 |
Family
ID=35175956
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004085101A Expired - Fee Related JP4155215B2 (en) | 2004-03-23 | 2004-03-23 | Manufacturing method of electron source |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4155215B2 (en) |
-
2004
- 2004-03-23 JP JP2004085101A patent/JP4155215B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2005276505A (en) | 2005-10-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5244295B2 (en) | TFT substrate and manufacturing method of TFT substrate | |
JP4155215B2 (en) | Manufacturing method of electron source | |
JP4513375B2 (en) | Electron source and manufacturing method thereof | |
JP3175225B2 (en) | Method for manufacturing thin film transistor | |
JP2013138265A (en) | Switching element | |
JP4285304B2 (en) | Manufacturing method of field emission electron source | |
JP4120398B2 (en) | Manufacturing method of field emission electron source | |
JP4023312B2 (en) | Manufacturing method of field emission electron source | |
JP3539305B2 (en) | Field emission type electron source and method of manufacturing the same | |
JP3788228B2 (en) | Field emission electron source | |
JP4433857B2 (en) | Field emission electron source | |
JP4886173B2 (en) | Manufacturing method of electron source | |
JP3985445B2 (en) | Manufacturing method of field emission electron source | |
US20090200644A1 (en) | Semiconductor device and method for manufacturing semiconductor device | |
JP4285305B2 (en) | Semiconductor device manufacturing method and semiconductor device | |
JP3767275B2 (en) | Field emission electron source and manufacturing method thereof | |
JP4024326B2 (en) | Method for manufacturing semiconductor device | |
JP2004206975A (en) | Field emission type electron source | |
KR100517959B1 (en) | Field emission device manufacturing method | |
JP2000188059A (en) | Field emission type electron source | |
KR100511258B1 (en) | Field emission device and manufacturing method thereof | |
KR100517949B1 (en) | Field emission device manufacturing method | |
JP3480464B2 (en) | Method for manufacturing field emission electron source | |
JP2004259561A (en) | Method of manufacturing field emission type electron source | |
JP3648599B2 (en) | Manufacturing method of field emission electron source |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070213 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080604 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080617 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080630 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110718 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110718 Year of fee payment: 3 |
|
S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110718 Year of fee payment: 3 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120718 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120718 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130718 Year of fee payment: 5 |
|
LAPS | Cancellation because of no payment of annual fees |