JP3764098B2

JP3764098B2 - 光スイッチング装置

Info

Publication number: JP3764098B2
Application number: JP2001398741A
Authority: JP
Inventors: 克己鮫島
Original assignee: Rohm Co Ltd
Current assignee: Rohm Co Ltd
Priority date: 2001-12-28
Filing date: 2001-12-28
Publication date: 2006-04-05
Anticipated expiration: 2021-04-05
Also published as: JP2002208720A

Description

【０００１】
【産業上の利用分野】
この発明は、光スイッチング装置に関するものであり、特に起電圧の向上が図られた半導体光電変換装置を用いた光スイッチング装置に関する。
【０００２】
【従来技術とその課題】
今日、新しいエネルギー源として、太陽電池が知られている。太陽電池の発電原理について簡単に説明する。半導体のＰＮ接合に光が入射すると電子と正孔が発生し、発生した電子はＮ領域に、正孔はＰ領域に拡散によって移動する。その結果、Ｐ領域にプラス、Ｎ領域にマイナスの電圧が生じ、両電極に負荷を接続することによって電力が取り出せる。したがって、燃料が不要、可動部がないこと、無公害等の利点を有する。
【０００３】
ところで、一般的な半導体装置を動作させる為には、５Ｖ、１２Ｖ程度の起電圧が必要である。しかしながら、現在開発されている太陽電池では、一般的な記電圧としては０．８Ｖ程度であるので、半導体装置を動作させることはできない。
【０００４】
この発明は、上記のような問題点を解決し、大きな起電圧を得ることができる半導体光電変換装置、特に起電圧の向上が図られた半導体光電変換装置を用いた光スイッチング装置を提供することを目的とする。
【０００５】
【課題を解決するための手段】
本発明により提供される光スイッチング装置は、半導体基板内に設けられた第１導電型の第１領域、第１領域との間に電路形成可能領域を形成するように設けられた第１導電型の第２領域、電路形成可能領域の上に設けられた第１絶縁膜、第１絶縁膜を介して電路形成領域の上方に設けられた浮遊型電極、浮遊型電極の上に設けられた第２絶縁膜、第２絶縁膜を介して上記浮遊型電極の上方に設けられた制御電極、を備えた単一メモリセルと、複数の単一光電変換素子が平面的に配置されるとともに直列接続されており、かつ単一のメモリセルの制御電極に接続された半導体光電変換装置と、を備えた光スイッチング装置であって、複数の単一光電変換素子は、平面視略矩形状となるように蛇腹状にされて直列接続されて、半導体光電変換装置と接続された上記単一メモリセルがマトリックス状に配置されていることを特徴としている。
【０００６】
【作用】
請求項１にかかる葉光巣一チン装置においては、単一メモリセルの制御電極に、複数の単一光電変換素子を平面視略矩形状になるように蛇腹状にされて直列接続されている半導体光電変換素子を接続し、この単一メモリセルをマトリックス状に配置している。したがって、光電変換素子に光を効率的に入射させることができ、半導体光電変換装置の起電力の向上により、与えられた光を各単一メモリセルに記憶させることができる。
【０００７】
【実施例】
［太陽電池１の構造］
本発明の一実施例を図面に基づいて説明する。まず、図１、図２に本発明の一実施例による半導体光電変換装置である太陽電池１を示す。なお、図２は太陽電池１の平面図であり、図１は図２のＡ−Ａ断面である。
【０００８】
図２に示すように、太陽電池１においては、単一光電変換素子２１〜３６が複数平面的に配置されている。各単一光電変換素子の構造について図１を用いて説明する。
【０００９】
単一光電変換素子２１は、半導体基板６の上に形成された絶縁膜７上に設けられている。なお、本実施例においては、絶縁膜７はシリコン酸化膜（ＳｉＯ2）で形成し、また半導体基板６および絶縁膜７で絶縁性基板を構成している。
【００１０】
単一光電変換素子２１は、第１電極である下部電極１１、光電変換素子部１０、接続部１３および第２電極である上部電極１２を備えている。光電変換素子部１０は、第１導電型の第１半導体層であるＰ型半導体層３、真正半導体層であるＩ型半導体層４、および第２導電型の第２半導体層であるＮ型半導体層５を備えている。
【００１１】
下部電極１１は、絶縁膜７上に形成されている。本実施例においては、下部電極１１をアルミニウムシリコン（ＡｌＳｉ）で形成したが、アルミニウムで形成してもよい。
【００１２】
上部電極１２および接続部１３は、Ｉ型半導体層４への光の透過効率を高くする為、透明導電物質で構成されている。本実施例においては、透明導電物質としてＩＴＯ（indium tin oxide）を採用したが、酸化ジルコニウム（ＺｒＯ2）を用いてもよい。
【００１３】
光電変換素子部１０は、下部電極１１の一部を覆うように、絶縁膜７上に形成されている。光電変換素子部１０のＮ型半導体層５は、下部電極１１と接続されており、光電変換素子部１０のＰ型半導体層３は、上部電極１２と接続されている。光電変換素子部１０の側壁には、絶縁性側壁であるサイドウォール１４、１５が形成されている。サイドウォール１４、１５はＳｉＯ2で形成されている。
【００１４】
サイドウォール１４上には、上部電極１２と隣接する光電変換素子の下部電極１１とを接続する接続部１３が形成されている。
【００１５】
太陽電池１の動作について、図１を参照して簡単に説明する。矢印β方向から照射された光が光電変換素子部１０のＩ型半導体層４に入射することにより、電子と正孔を発生させ、各光電変換素子部１０において約０．８Ｖの起電圧が発生する。太陽電池１においては、各光電変換素子部１０が１６コ直列接続されているので、約１３Ｖの起電圧を得ることができる。
【００１６】
また、図２に示すように、単一光電変換素子が半導体基板６上の絶縁膜７上に平面的に配置されているので、各光電変換素子部１０に光を効率的に入射させることができる。
【００１７】
［太陽電池１の製造方法］
つぎに、図３を用いて、太陽電池１の製造方法を説明する。まず、半導体基板６上に、絶縁膜７（ＳｉＯ2）を形成する。その上に、スパッタ法を用いてＡｌＳｉ層を形成した後、図３Ａに示す様にレジスト６１で必要部分を覆い、エッチングを行なう。これにより、下部電極１１を形成する。
【００１８】
レジスト６１を除去したのち、全面に、Ｐ型半導体層３、Ｉ型半導体層４およびＮ型半導体層５を形成する。本実施例においては、Ｐ型半導体層３をａ−Ｓｉ：Ｈ（アモルファスシリコン）で形成した。条件としては、Ｓｉ2Ｈ6とＢＨ
3を供給し、４００?でプラズマＣＶＤ（化学気相成長）法によって形成した。また、Ｉ型半導体層４はａ−Ｓｉ：Ｈで形成した。条件としては、Ｓｉ2Ｈ6を供給し、４００℃でプラズマＣＶＤ法によって形成した。また、Ｎ型半導体層５はａ−Ｓｉ：Ｈで形成した。条件としては、Ｓｉ2Ｈ6とＰ2Ｏ6を供給し、４００?でプラズマＣＶＤ法によって形成した。
【００１９】
なお、Ｐ型半導体層３は、ａ−ＳｉＣ（アモルファス炭化シリコン）で形成してもよい。その場合、条件としては、Ｓｉ2Ｈ6、ＢＨ3、Ｃ2Ｈ2、およびＨ2を供給し、４００?でプラズマＣＶＤ法によって形成することができる。
【００２０】
その後、図３Ｂに示す様にレジスト６２で必要部分を覆い、エッチングを行なう。これにより、Ｐ型半導体層３、Ｉ型半導体層４およびＮ型半導体層５から構成される光電変換素子部１０が形成される。
【００２１】
レジスト６２を除去したのち、全面にＳｉＯ2層を形成する。本実施例においては、条件としては、ＳｉＨ4、Ｏ2を供給し、４００?でプラズマＣＶＤ法によって４０００オングストロームの厚みで形成した。この状態から、リアクティブイオンエッチング（ＲＩＥ）を用いた異方性エッチングにより、図３Ｃに示すようにサイドウォール１４、１５が残るようにエッチバックを行う。
【００２２】
このように、太陽電池１においては、サイドウォール１４、１５を設けて光電変換素子部１０を直列接続しているので、光電変換素子部１０の間αを小さく（１〜２μｍ程度）することができる。
【００２３】
つぎに、スパッタ法を用いて、全面にＩＴＯ層を形成した後、レジスト６１で必要部分を覆い、エッチングを行なう。これにより、透明導電体層である上部電極１２および接続部１３が形成される（図１参照）。
【００２４】
最後に、パッシベーション膜（図示せず）を形成して完成させる。
【００２５】
［太陽電池１の使用方法の一例］
太陽電池１は、光スイッチング装置として用いることができる。図４に光スイッチング装置の等価回路７１を示す。図に示すように、等価回路７１においては、各単一メモリセルのゲート電極に太陽電池１が接続されている。
【００２６】
各単一メモリセルの具体的構造を図５に示す。各単一メモリセルは、半導体基板８２内に第１領域であるソース８４、第２領域であるドレイン８３が形成されている。ソース８４とドレイン８３の間はチャネル領域８５であり、チャネル領域８５上には、第１絶縁膜であるトンネル酸化膜８６、浮遊型電極であるフローティングゲート８８、第２絶縁膜である層間絶縁膜９０、および制御電極であるゲート電極９２が順次形成されている。
【００２７】
図４に戻って、同一列に配置された単一メモリセルについては、各ドレイン８３がビットラインＢＬ１〜ＢＬｎで接続されている。また、同一行に配置された単一メモリセルについては、各ゲート電極９２がワードラインＷ１〜Ｗｎで接続されている。
【００２８】
太陽電池１は、上述したように光が与えられると約１３Ｖの起電圧を有する。したがって、ビットラインＢＬ１〜ＢＬｎに、例えば１２Ｖ程度の高電圧を印加しておくことにより、太陽電池１に光が与えられるとドレイン８３近傍でホットエレクトロンが発生する。発生したホットエレクトロンはトンネル酸化膜８６の電位障壁を飛び越えてフローティングゲート８８内に流入する。
【００２９】
このように流入した電子により、チャネル領域８５にチャネルを形成させるためのゲート電圧のしきい値が上昇する。この状態が、単一メモリセルに情報”１”が書き込まれた状態である（書き込み状態）。
【００３０】
書き込まれた情報は、通常のフラッシュメモリの同様にして読み出すことができる。すなわち、ゲート電極９２に、書き込み状態のしきい値電圧と、非書き込み状態のしきい値電圧の中間の電圧であるセンス電圧を印加する。対象となる単一メモリセルが書き込み状態であれば、単一メモリセルのしきい値電圧よりセンス電圧の方が低いので、チャネル領域８５にチャネルが形成されない。よって、ドレイン８３の電位をソース８４の電位より高くしても、ドレイン８３とソース８４間に電流が流れない。
【００３１】
これに対して、対象となる単一メモリセルが非書き込み状態であれば、単一メモリセルのしきい値電圧よりセンス電圧の方が高いので、チャネル領域８５にチャネルが形成される。よって、ドレイン８３の電位をソース８４の電位より高くすることにより、ドレイン８３とソース８４間に電流が流れる。
【００３２】
このように、各単一メモリセルの太陽電池１に光が与えられたか否かによって、各単一メモリセルに記憶される情報が異なるので、各太陽電池を１つの画素として構成すれば、画像読取り装置として用いることができる。
【００３３】
［他の実施例］
図６に、他の実施例である太陽電池９６を示す。太陽電池９６は、つぎの点において太陽電池１と異なる。太陽電池１においては、半導体基板６上の絶縁膜７上に、単一光電変換素子が形成されているが、太陽電池９６においては、透明の絶縁性基板であるガラス基板９７上に単一光電変換素子が形成される。また、光は、矢印γ方向（ガラス基板９７の方）から与えられる為、上部電極１２ではなく、下部電極１１およびガラス基板９７が透明導電体層で形成されている。
【００３４】
他の構造については、太陽電池１とほぼ同様であるので説明は省略する。
【００３５】
［他の応用例］
なお、上記各実施例においては、単一光電変換素子を１６コ直列接続しているが、これに限られるものではなく、所望の起電圧を得られるよう必要数接続すればよい。例えば、３Ｖ動作するメモリセルであれば、４コ直列接続すればよい。また、太陽電池１および太陽電池９６においては、絶縁性のサイドウォール１４、１５を用いて、単一光電変換素子を直列接続したが、他の方法を用いてもよい。
【００３６】
なお、本実施例においては、アモルファスシリコンを用いた太陽電池で説明したが、単結晶シリコンの太陽電池で単一光電変換素子を構成してもよい。
【００３７】
また、本実施例においては、絶縁性側壁としてシリコン酸化膜を用いたが、絶縁物質であれば、どのようなものでもよく、たとえば、シリコン窒化膜等
を用いてもよい。
【００３８】
【発明の効果】
本発明にかかる光スイッチング装置においては、各単一光電変換素子は、平面的に配置されているとともに、直列接続されている半導体光電変換装置を備えている。したがって、大きな起電圧により動作することができる光スイッチング装置を提供することができる。
【図面の簡単な説明】
【図１】太陽電池１の構造を示す断面図である。
【図２】太陽電池１の構造を示す平面図である。
【図３】光スイッチング装置の等価回路７１を示す図である。
【図４】太陽電池１の製造工程を示す図である。
【図５】単一メモリセルの構造を示す図である。
【図６】太陽電池９６の構造を示す図である。
【符号の説明】
３・・・・・・・・Ｐ型半導体層
４・・・・・・・・Ｉ型半導体層
５・・・・・・・・Ｎ型半導体層
６・・・・・・・・半導体基板
７・・・・・・・・絶縁膜
１０・・・・・・・光電変換素子部
１１・・・・・・・下部電極
１２・・・・・・・上部電極
１３・・・・・・・接続部
１４、１５・・・・サイドウォール
２１〜３６・・・・単一光電変換素子
８３・・・・・・・ドレイン
８４・・・・・・・ソース
８６・・・・・・・トンネル酸化膜
８８・・・・・・・フローティングゲート
９０・・・・・・・層間絶縁膜
９２・・・・・・・ゲート電極
９７・・・・・・・ガラス基板

Claims

半導体基板内に設けられた第１導電型の第１領域、
上記第１領域との間に電路形成可能領域を形成するように設けられた第１導電型の第２領域、
上記電路形成可能領域の上に設けられた第１絶縁膜、
上記第１絶縁膜を介して上記電路形成領域の上方に設けられた浮遊型電極、
上記浮遊型電極の上に設けられた第２絶縁膜、
上記第２絶縁膜を介して上記浮遊型電極の上方に設けられた制御電極、
を備えた単一メモリセルと、
複数の単一光電変換素子が平面的に配置されるとともに直列接続されており、かつ上記単一のメモリセルの制御電極に接続された半導体光電変換装置と、を備えた光スイッチング装置であって、
上記複数の単一光電変換素子は、平面視略矩形状となるように蛇腹状にされて直列接続されて、
上記半導体光電変換装置と接続された上記単一メモリセルがマトリックス状に配置されていることを特徴とする、光スイッチング装置。