JP3755714B2 - 情報記録方式 - Google Patents
情報記録方式 Download PDFInfo
- Publication number
- JP3755714B2 JP3755714B2 JP34979798A JP34979798A JP3755714B2 JP 3755714 B2 JP3755714 B2 JP 3755714B2 JP 34979798 A JP34979798 A JP 34979798A JP 34979798 A JP34979798 A JP 34979798A JP 3755714 B2 JP3755714 B2 JP 3755714B2
- Authority
- JP
- Japan
- Prior art keywords
- information
- clock
- recording
- recorded
- phase
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Description
【発明の属する技術分野】
本発明は、スタンプ・メディアのように連続して情報を記録している情報記録媒体と互換性を持ち、任意の情報単位で記録可能な記録媒体への情報記録方式に関する。
【0002】
【従来の技術】
CD−ROMやDVD−ROMなどのスタンプ記録媒体では、記録再生の最小単位の情報が、連続して記録されている。このような記録の状態を図4に示す。同図に示すように、DVD−ROMを例に取ると、各2キロバイトのユーザーデータからなるセクタが16セクタ集まって記録再生の最小単位を構成し、この記録再生の各最小単位n〜n+4の情報がギャップ領域を持たずに、連続的に記録されている。
【0003】
また、従来の記録可能な、特に書き換え可能な情報記録媒体では、記録再生の各最小単位の情報が、連続して記録される範囲ではギャップ領域を持たずに、連続的に記録されている。しかし、異なった時間に記録を行った最小単位間には、所定のギャップを、最小単位間に設けて記録していた。このような記録状態を図5に示す。同図に示すように、書き換え可能な情報記録媒体として、DVD−ROMを例に取ると、記録再生の最小単位n+1に対して記録再生の最小単位n+2を異なった時間に記録する場合には、記録再生の最小単位n+2の先頭のセクタ(2キロバイト)をギャップ領域として用い、情報の二重記録防止のためのリンク部として使用していた。このため、記録再生の最小単位n+2のユーザーデータが30Kバイトと少なくなっていた。
【0004】
これに対して、書き込み位置の制御が高精度にできるようになり、ギャップを設ける必要がなくなってきた。このような記録状態を図6に示す。同図に示すように、前述と同様に書き換え可能な情報記録媒体として、DVD−ROMを例に取ると、記録再生の最小単位n+1に対して記録再生の最小単位n+2を異なった時間に記録する場合にも、トラックの絶対的位置を、溝位置を利用し、高速度で精度よく検出することにより、情報の二重記録防止のためのリンク部(ギャップ領域)を設ける必要がなくなった。この場合、記録再生の最小単位n+2のユーザーデータは32Kバイトが全て利用できるようになる。
【0005】
しかしながら、書き込み位置の制御が高精度にできるようになり、ギャップを設ける必要はなくなったものの、記録のためのクロックが同期されていないことから、記録情報の再生時にクロックの同期が連続せず、問題となっている。
【0006】
これらの情報記録媒体の記録再生方法を、図7により説明する。同図は、従来方式の光ディスク装置のブロック図を示すものである。同図において、情報記録媒体Dに記録された情報を再生する場合には、まず、ピックアップユニットPUで光を電気信号に変換し、ピックアップユニットPUの位置を制御するためにサーボ回路3が必要とする信号をアナログ回路2で生成する。そして、ピックアップユニットPUで取り出され、アナログ回路2から供給される情報記録媒体Dの情報再生信号から、PLL(フェーズ・ロックド・ループ)回路4でクロックを再生し、再生されたクロックに基づいて、再生系デジタル回路6で情報再生信号の復調や誤り訂正の復号などの処理を行い、再生データを得る。この再生されたデータは、インターフェース(IF)回路7でホスト(図示せず)に転送できる形態に変換して出力する。
【0007】
一方、記録を行う場合は、IF回路7から記録系デジタル回路5で、誤り訂正符号の付加や変調コードへの変換などを行い、その後ドライバ回路1でピックアップユニットPUから情報記録媒体Dに記録できる信号形態に変換して行っている。この記録を行う際に、既に情報が記録されている記録再生の最小単位(例えば、n+1)に引き続いて、記録再生の最小単位(例えば、n+2)に新たに記録する場合には、前述のように、情報の二重記録防止のためのリンク部(ギャップ領域)を設ける必要はなくなった。しかし、記録のためのクロックは水晶発振器などの基準信号を基にして作成されており、既に情報が記録されている記録再生の最小単位(例えば、n+1)の再生データから得られるクロックとは、同期がとられていない。
【0008】
【発明が解決しようとする課題】
したがって、記録可能な、特に書き換え可能な情報記録媒体Dに記録されている情報を再生する場合に、異なった時間に記録を行った最小単位を境として、それぞれ再生データから得られるクロックの位相がずれ、記録情報の再生時にクロックの同期が連続しない、という問題があった。
【0009】
このような問題点に鑑み、本発明は、記録可能な、特に書き換え可能な情報記録媒体に、記録再生の各最小単位の情報を、ギャップを設けることなく連続して、異なった時間に記録する際に、クロックの同期引き込みを可能として、同期の連続性をとることを目的とする。
【0010】
【課題を解決するための手段】
請求項1の情報記録方式は、記録可能な情報記録媒体に2回以上に分けて情報を記録する情報記録方式において、既に記録された情報に新たな情報を記録する際に、クロック生成装置への基準信号として、既に情報が記録されている領域では既に記録されている情報からの再生データを用い、新たに情報を記録する領域では記録用に予め前記記録媒体中に記憶されているウォブルから得られるクロック生成用信号に切り換えて、クロック位相を合わせるものであって、情報の記録に際し、前記クロック生成装置のPLL(フェーズ・ロックド・ループ)回路のゲインを情報の記録以外の場合に比べて小さくすることを特徴とする。
【0011】
この構成によれば、記録可能な情報記録媒体に、記録再生の各最小単位の情報を、ギャップを設けることなく連続して、異なった時間に記録する際に、新たに記録する情報の書き込みクロックを、既に記録されている情報の再生データに合わせていることにより、クロックの同期引き込みを可能として、同期の連続性をとることができる。したがって、記録情報の再生時にクロックの位相がずれることがなくなる。さらに、記録に際して、PLLのゲインを落とすことにより、位相比較の対象が変わることによるクロックの急激な変動を抑制することができる。
【0014】
請求項2の情報記録方式は、請求項1に記載の情報記録方式において、クロック生成装置で生成されたクロックの位相を情報の再生及び記録の経路で生じる時間遅延に相当する所定量変えたクロックを書き込みクロックとして使用することを特徴とする。
【0015】
この構成によれば、電気的に検出された位相のずれに加えて、情報の再生及び書き込みに伴う光学的な位相のずれをも含めて、クロックの位相ずれを解消することができる。
【0016】
請求項3の情報記録方式は、請求項2に記載の情報記録方式において、情報を記録する前に前記情報記録媒体に試し書き及び再生を行い、最適な位相差を得て、前記所定量を決定することを特徴とする。
【0017】
この構成によれば、電気的に検出された位相のずれに加えて、情報の再生及び書き込みに伴う光学的な位相のずれをも含めて、クロックの位相ずれを解消する最適な位相差を、実際に記録する直前に決定するので、電源電圧や温度による変動を押さえることができる。
【0018】
請求項4の情報記録方式は、請求項3に記載の情報記録方式において、PLL回路の位相比較器の出力を用いて、最適な位相差を得ることを特徴とする。
【0019】
この構成によれば、情報を記録する前に試し書きを行い、これを再生するときの再生データによる位相比較器の出力を見ることで、最適な位相差を容易に求めることができる。
【0020】
請求項5の情報記録方式は、請求項3または4に記載の情報記録方式において、複数個の位相の異なるクロックを発生しておき、最適な位相差に合致するクロックを用いることを特徴とする。
【0021】
この構成によれば、予め複数個の位相の異なるクロックを発生させておき、その中から必要とするクロックを選択するだけでよいので、回路構成を容易に実現することができる。
【0022】
【発明の実施の形態】
本発明の実施例について、図1及び前述の図6、図7を参照して説明する。
【0023】
書き換え可能な情報記録媒体(例えば、DVD−ROM)に、図6に示すように、ある情報書き込み単位n+2にデータを記録する際に、その直前の情報書き込み単位n+1に既に情報が記録されている場合には、その直前の情報書き込み単位n+1の時と同じ位相のクロックで記録することが望ましい。そこで、情報書き込み単位n+2に至る直前まで、既に情報が記録されている直前の情報書き込み単位n+1の情報再生信号から、PLL(フェーズ・ロックド・ループ)回路でクロックを生成しておき、新たな情報を記録すべき情報書き込み単位n+2に至り記録モードに入った時点で、PLL回路の位相比較の入力を記録用に予め記録媒体D中に記録されているクロック生成用信号に切り換えれば、位相まで連続して記録することができる。
【0024】
図1は、このように動作させて記録するための、本発明の実施例に係る記録系クロック生成のための構成図であり、記録系クロックを出力するように構成され、位相比較器を含むPLL回路12及び、その位相比較用入力を再生データとクロック生成用信号であるウォブル信号とに切り換える切換器11を示している。
【0025】
同図において、再生データは、既に情報が記録されている直前の情報書き込み単位n+1の情報再生信号から得られるクロック基準信号であり、その周期はクロックの周期に対して、数倍〜数十倍(例えば、6〜28倍)の周期を有している。また、ウォブル信号は、情報記録媒体Dの案内溝をサーボ制御に影響を与えない範囲で左右に振るように予め情報記録媒体Dに記憶されているウォブルから得られるクロック基準信号であり、その周期はクロックの周期に対して、約百倍の周期を有している。
【0026】
さて、この第1図において、既に情報が記録されている情報書き込み単位n+1に引き続いて、新たな情報を情報書き込み単位n+2に書き込む場合には、まず、情報書き込み単位n+2に至る直前まで、切換器11は既に情報が記録されている直前の情報書き込み単位n+1の再生データを選択し、PLL回路12の位相比較用入力とする。PLL回路12では、この再生データとクロックとが同期するように制御され、同期したクロックが記録系のクロックとして出力される。
【0027】
そして、情報書き込み単位n+2に至ると、切換器11がウォブル信号側に切り換えられ、ウォブル信号がPLL回路12の位相比較用入力となる。この場合に、ウォブル信号の位相とそれまでの再生データの位相とが異なっている場合には、記録系のクロックの位相は新しく入力されたウォブル信号の位相に合った位相に移っていくが、この位相の移りにはPLL制御回路12の制御利得に応じた時間を必要とする。したがって、その間にPLL回路12から出力される記録系クロック位相は、再生データの位相に合った位相からウォブル信号の位相に合った位相に徐々に変わっていくから、既に情報が記録されていた情報書き込み単位n+1と新たに情報が書き込まれた情報書き込み単位n+2との境で、クロック位相が急変することはない。このように記録されている複数の情報記録単位(例えば、n+1,n+2)を、連続して再生する場合にも、再生データの位相は連続的に変化することになる。
【0028】
また、図1において、切換器11が再生データ側からウォブル信号側に切り換えられる際に、コントローラ8からの指令によりPLL回路12のゲインを通常時よりも低く設定することにより、記録系クロックの移相が急激に行われないようにすることができる。
【0029】
ところで、再生時に位相が連続しているためには、実際にデータが記録されている情報記録媒体上で、位相が連続している必要がある。情報記録媒体においては、データの再生時には、例えば光の反射信号を光検出器で検出し、検出されたアナログ値を2値化する等のために時間遅延を有し、またデータの記録時には逆の経路で同じく時間遅延を有する。
【0030】
この時間遅延によって、図1におけるように、再生データとウォブル信号とをPLL回路12の位相比較入力として切り換えるようにし、クロック位相を合わせるようにした場合においても、前記遅延時間による量だけ、実際の情報記録媒体上では位相のずれが生じてしまうことになる。
【0031】
この時間遅延による位相のずれを解消するには、PLL回路12の記録系クロックを、上記時間遅延による位相のずれに相当する所定時間遅延させて、位相のずれを補正することにより、よりよい記録系用クロックが生成できる。
【0032】
図2は、このような時間遅延による位相のずれも解消する、本発明の他の実施例に係る記録系クロック生成のための構成図である。同図において、PLL回路21は、図1におけると同様に、クロック基準信号が入力され、内部の位相比較器21aにて比較され、同期が取られた記録系クロックが出力される。多段ディレー素子22は、PLL回路21の記録系クロックが入力され、入力された記録系クロックに対してそれぞれ異なった遅延時間を与えることにより、位相の異なった複数のクロックが出力される。セレクタ23は、多段ディレー素子23からの位相の異なった複数のクロックのいずれかを選択し出力する。
【0033】
図2において、多段ディレー素子22から出力される位相の異なった複数のクロックのいずれを選択するかは、予め製造段階などで測定された上記時間遅延による位相のずれに見合ったクロックが選択出力されるように、セレクタ23が設定される。したがって、この実施例によれば、電気的に検出された位相のずれに加えて、情報の再生及び書き込みに伴う光学的な位相のずれをも含めて、クロックの位相ずれを解消することができる。
【0034】
以上説明したように、時間遅延による位相のずれに対する位相合わせは、製造段階などに行うこともできるが、電源電圧の変動、周囲温度の変動などにより、時間遅延による位相のずれ量が変わることがある。
【0035】
図3は、このような電源電圧の変動、周囲温度の変動などにも対処し、適切に時間遅延による位相のずれに対する位相合わせを行えるようにした、本発明のさらに他の実施例に係る記録系クロック生成のための構成図である。同図において、図2と異なる点は、PLL回路21中の位相比較器21aの出力のピーク値を保持するピークホールド回路24と、このピークホールド回路24のピーク値をディジタル信号に変換するA/Dコンバータ25を備えている点である。その他の構成は図2におけると同様であり、対応する構成要素には同じ符号を付している。
【0036】
図3において、まず、実際の情報の記録に先立って、パワーキャリブレーションのための試し書きを行う。具体的には、図1の手法により、例えば図6の情報記録例のように、既に情報が記録されている情報書き込み単位n+1に引き続いて、情報書き込み単位n+2に試し書き情報を書き込む。次に、情報書き込み単位n+1、情報書き込み単位n+2を連続的に再生し、その再生データをPLL回路21に入力する。PLL回路21の位相比較器21aの出力をピークホールド回路24でピークホールドし、A/D変換器25で変換する。
【0037】
このA/D変換器25で変換された値は、情報書き込み単位n+1と情報書き込み単位n+2との境目の位相のずれ、すなわち電源電圧の変動、周囲温度の変動による変化分をも含めた時間遅延による位相のずれを示しているから、A/D変換器25で変換された値に基づいて、多段ディレー素子22の複数のクロックから、選択すべきクロックを出力するようセレクタ23を設定する。
【0038】
この実施例によれば、電源電圧の変動、周囲温度の変動などにも対処し、適切に時間遅延による位相のずれに対する位相合わせを行うことができる。
【0039】
以上説明した実施例では、PLL回路21から出力される記録系クロックの遅延手段として、多段ディレー素子22,セレクタ23を用いているが、その他に新たに付け加えたPLL回路或いはPLL回路21内の位相比較器にオフセットを加えるなどの手段を採用することにより同様に、適切に時間遅延による位相のずれに対する位相合わせを行うことができる。
【0040】
本発明の請求項1の構成によれば、記録可能な情報記録媒体に、記録再生の各最小単位の情報を、ギャップを設けることなく連続して、異なった時間に記録する際に、新たに記録する情報の書き込みクロックを、既に記録されている情報の再生データに合わせていることにより、クロックの同期引き込みを可能として、同期の連続性をとることができる。したがって、記録情報の再生時にクロックの位相がずれることがなくなる。さらに、記録に際して、PLLのゲインを落とすことにより、位相比較の対象が変わることによるクロックの急激な変動を抑制することができる。
【0042】
本発明の請求項2の構成によれば、電気的に検出された位相のずれに加えて、情報の再生及び書き込みに伴う光学的な位相のずれをも含めて、クロックの位相ずれを解消することができる。
【0043】
本発明の請求項3の構成によれば、電気的に検出された位相のずれに加えて、情報の再生及び書き込みに伴う光学的な位相のずれをも含めて、クロックの位相ずれを解消する最適な位相差を、実際に記録する直前に決定するので、電源電圧や温度による変動を押さえることができる。
【0044】
本発明の請求項4の構成によれば、情報を記録する前に試し書きを行い、これを再生するときの再生データによる位相比較器の出力を見ることで、最適な位相差を容易に求めることができる。
【0045】
本発明の請求項5の構成によれば、予め複数個の位相の異なるクロックを発生させておき、その中から必要とするクロックを選択するだけでよいので、回路構成を容易に実現することができる。
【図面の簡単な説明】
【図1】本発明の実施例に係る記録系クロック生成のための構成図。
【図2】本発明の他の実施例に係る記録系クロック生成のための構成図。
【図3】本発明のさらに他の実施例に係る記録系クロック生成のための構成図。
【図4】スタンプ記録媒体の情報記録例を示す図。
【図5】記録可能な情報記録媒体の従来の情報記録例を示す図。
【図6】記録可能な情報記録媒体の連続書き込みの情報記録例を示す図。
【図7】従来方式の光ディスク装置のブロック図。
【符号の説明】
11 切換器
12 PLL回路
21 PLL回路
21a 位相比較器
22 多段ディレー素子
23 セレクター
24 ピークホールド回路
25 A/Dコンバータ
Claims (5)
- 記録可能な情報記録媒体に2回以上に分けて情報を記録する情報記録方式において、既に記録された情報に新たな情報を記録する際に、クロック生成装置への基準信号として、既に情報が記録されている領域では既に記録されている情報からの再生データを用い、新たに情報を記録する領域では記録用に予め前記記録媒体中に記憶されているウォブルから得られるクロック生成用信号に切り換えて、クロック位相を合わせるものであって、情報の記録に際し、前記クロック生成装置のPLL(フェーズ・ロックド・ループ)回路のゲインを情報の記録以外の場合に比べて小さくすることを特徴とする情報記録方式。
- 請求項1に記載の情報記録方式において、クロック生成装置で生成されたクロックの位相を情報の再生及び記録の経路で生じる時間遅延に相当する所定量変えたクロックを書き込みクロックとして使用することを特徴とする情報記録方式。
- 請求項2に記載の情報記録方式において、情報を記録する前に前記情報記録媒体に試し書き及び再生を行い、最適な位相差を得て、前記所定量を決定することを特徴とする情報記録方式。
- 請求項3に記載の情報記録方式において、PLL回路の位相比較器の出力を用いて、最適な位相差を得ることを特徴とする情報記録方式。
- 請求項3または4に記載の情報記録方式において、複数個の位相の異なるクロックを発生しておき、最適な位相差に合致するクロックを用いることを特徴とする情報記録方式。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP34979798A JP3755714B2 (ja) | 1998-12-09 | 1998-12-09 | 情報記録方式 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP34979798A JP3755714B2 (ja) | 1998-12-09 | 1998-12-09 | 情報記録方式 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2000173055A JP2000173055A (ja) | 2000-06-23 |
JP3755714B2 true JP3755714B2 (ja) | 2006-03-15 |
Family
ID=18406189
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP34979798A Expired - Fee Related JP3755714B2 (ja) | 1998-12-09 | 1998-12-09 | 情報記録方式 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3755714B2 (ja) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4487433B2 (ja) * | 2001-03-02 | 2010-06-23 | ヤマハ株式会社 | 記録媒体記録装置 |
JP2003173535A (ja) | 2001-12-03 | 2003-06-20 | Toshiba Microelectronics Corp | 光ディスク記録再生装置および光ディスクの記録方法 |
JP4445206B2 (ja) | 2003-03-10 | 2010-04-07 | 株式会社東芝 | ディスク記録再生装置 |
WO2005024801A1 (ja) * | 2003-08-28 | 2005-03-17 | Ricoh Company, Ltd. | 光ディスク装置、情報記録方法、光ディスク装置の調整装置、調整方法及び製造方法、並びに位相ずらし量調整方法及び調整装置 |
US7782726B2 (en) * | 2006-03-07 | 2010-08-24 | Marvell World Trade Ltd. | Write splice for optical recording channels |
-
1998
- 1998-12-09 JP JP34979798A patent/JP3755714B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2000173055A (ja) | 2000-06-23 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6522608B1 (en) | Information recording apparatus for writable recording media | |
JP4487433B2 (ja) | 記録媒体記録装置 | |
JPH0845188A (ja) | 記録媒体並びにその記録装置および再生装置 | |
US7065017B2 (en) | Optical disk apparatus, method for generating clock signal of optical disk apparatus, and method for setting amount of light of optical disk apparatus | |
JP2000057576A (ja) | 読取り/書込み光記憶媒体上の新しいデ―タと以前に書き込まれたデ―タとの間の位相の不連続性を減少させるための装置及び方法 | |
EP0718832B1 (en) | Reproduction of optical discs | |
JP3755714B2 (ja) | 情報記録方式 | |
KR100282387B1 (ko) | 광디스크 기록 재생 장치 | |
US20020048239A1 (en) | Information recording and reproducing apparatus | |
JP3969042B2 (ja) | 光ディスク記録装置 | |
JP2002216434A (ja) | 位相補正回路及びそれを用いたディスク再生装置 | |
US6992958B2 (en) | Phase-locked loop circuit for reproducing a channel clock | |
JPH0760569B2 (ja) | 記録データ復調回路 | |
JPH11120559A (ja) | 光情報記録媒体、光情報記録方法及び光情報記録装置 | |
JP2001357620A (ja) | 光ディスク記録装置とその半導体集積回路 | |
EP0869484A2 (en) | CD encode device for optical disk drive | |
JPH0765508A (ja) | 外部クロック発生装置及びデータ再生装置 | |
JP3430608B2 (ja) | 光ディスク記録再生装置 | |
JP2551571B2 (ja) | 情報記録ディスク再生装置 | |
KR20010092257A (ko) | 디스크 장치 | |
JP3806955B2 (ja) | データ再生装置およびデータ記録方法 | |
JP4264540B2 (ja) | 再生回路及び同回路を有する光ディスク再生装置 | |
JP3786279B2 (ja) | 光ディスク再生装置 | |
JP3786280B2 (ja) | 光ディスク再生装置 | |
JP2002279646A (ja) | 光ディスク、信号記録方法および光ディスク装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050128 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050215 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050406 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050411 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20051215 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20051215 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |