JP3755214B2 - Driving method of plasma display - Google Patents
Driving method of plasma display Download PDFInfo
- Publication number
- JP3755214B2 JP3755214B2 JP31034196A JP31034196A JP3755214B2 JP 3755214 B2 JP3755214 B2 JP 3755214B2 JP 31034196 A JP31034196 A JP 31034196A JP 31034196 A JP31034196 A JP 31034196A JP 3755214 B2 JP3755214 B2 JP 3755214B2
- Authority
- JP
- Japan
- Prior art keywords
- frame
- clock
- plasma display
- period
- driving method
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Control Of Gas Discharge Display Tubes (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
Description
【0001】
【発明の属する技術分野】
本発明は、プラズマディスプレイパネル(以下、PDPと記す)の階調表示可能な駆動方法の1つである、いわゆるサブフィールド法の駆動回路およびパネルから発生する高周波ノイズの軽減方法に関するものである。
【0002】
【従来の技術】
従来、PDPの階調表示可能な駆動方法の1つとして、特開平4−195087号公報等に示されるサブフィールド法と呼ばれる駆動方法が用いられている。以下、この方法について図面を参照しながら説明する。
【0003】
図2は、1フレームを8つのサブフィールド(SF1〜8)に分割し、映像信号8ビット(256階調)の階調表示を行う時のタイムチャートである。図2において、各サブフィールドは書き込み期間と維持期間からなっている。書き込み期間は、PDPのマトリックス状に並んだ各画素に、続く維持期間の放電の有無を記憶させるためのものであり、上記記憶動作は第1行から順番に行われる。また図のように、維持期間の放電パルス数をそれぞれ「1」、「2」、「4」、「8」、「16」、「32」、「64」、「128」とすれば、映像信号8ビットにそれぞれ対応する重み(輝度)を持たせることができる。いま、ある画素を「129」の輝度で光らせる場合、
「129」=「1」+「128」であるから、第1および第8サブフィールドの書き込み期間のみに書き込みを行えばよい。
【0004】
【発明が解決しようとする課題】
上述のように、書き込み期間にすべての画素に書き込みを行い、上記書き込みに基づいて、続く維持期間に全画素が一斉に放電を行うため、維持期間の放電パルス周波数の高調波が、不要輻射波として駆動回路およびPDPから放射される。従来のサブフィールド法を用いたPDPテレビの場合、チューナに上記不要輻射波が混入し、選局するチャンネルによっては、映し出される映像に斜め縞等の妨害が発生するという課題を有していた。
【0005】
【課題を解決するための手段】
前記課題を解決するために、本発明のPDPの駆動方法は、フレーム毎、あるいはサブフィールド毎に表示制御を行うクロックの周波数を変化させる。
【0006】
本発明により、維持期間の放電パルスの周波数を変化させ、上記周波数の高調波を分散させ、特定のチャンネルに対する妨害を軽減し、美しい映像を表示するPDPテレビを得ることができる。
【0007】
【発明の実施の形態】
本発明の請求項1に記載の発明は、外部入力信号の1画面分の時間に相当する1フレームを相対的輝度の異なる複数のサブフィールドで構成し、複数階調の映像を表示するプラズマディスプレイの駆動方法において、上記1フレームの処理時間は外部入力信号の垂直同期信号の周期以内として、複数のサブフィールドの終了後で次の1フレームの開始までの間に表示動作を停止する休止期間を設け、上記1フレーム毎の休止期間の時間を変化させるように1フレームの表示制御を行うクロックの周波数を変化させることにより、維持期間の放電パルス周波数の高調波が変化するため、上記高調波がチューナに混入し、画面に発生する斜め縞等の妨害が1画面毎(1フレーム毎)に変化するので、実際にはほとんど人間の目に検知されない美しい映像をPDPテレビに表示するという作用を有する。
【0008】
つぎに、本発明の請求項4に記載の発明は、外部入力信号の1画面分の時間に相当する1フレームを相対的輝度の異なる複数のサブフィールドで構成し、複数階調の映像を表示するプラズマディスプレイの駆動方法において、上記1フレームの処理時間は外部入力信号の垂直同期信号の周期以内として、上記1フレームを構成する複数のサブフィールド毎の処理時間を変化させるように上記サブフィールドの表示制御を行うクロックの周波数を変化させることにより、維持期間の放電パルス周波数の高調波が変化するため、上記高調波がチューナに混入し、画面に発生する斜め縞等の妨害が1画面中サブフィールドの回数だけ変化するので、さらに人間の目に検知されない美しい映像をPDPテレビに表示するという作用を有する。
【0009】
また、本発明の請求項2および5に記載の発明は、ランダムノイズで制御するクロック発生器を用いて、上記請求項1および4に示した作用を行うため、画面に発生する斜め縞等の妨害を不連続にすることができ、さらに美しい映像をPDPテレビに表示することができる。
【0010】
さらに、本発明の請求項3および6に記載の発明は、複数のクロック発生器と上記複数のクロックを切り替えるクロック切り替え回路を用いて、維持期間の放電パルス周波数を何種類か選択することにより、上記放電パルス周波数の高調波の周波数依存性を軽減し、安定して美しい映像をPDPテレビに表示することができる。
【0011】
(実施の形態1)
以下に、本発明の請求項1に記載された発明の実施の形態について、図1を参照しながら説明する。
【0012】
図1は本発明におけるPDPの駆動方法の1実施例のブロック構成図である。図1において、外部よりアナログ映像信号R、G、Bおよび水平同期信号HD、垂直同期信号VDが入力されると、上記アナログ映像信号をプラズマディスプレイパネル(PDP)8の水平画素数にあわせてサンプリングするための同期クロックが、A/D変換器1およびフレームメモリ2の書き込みパルス入力に入力され、上記フレームメモリ2には、例えば8ビットにデジタル化された映像信号が書き込まれる。上記同期クロックは、同期クロック発生回路3と制御回路4によって、上記水平同期信号HDとPLL動作により上記PDP8の水平画素数に応じて発生する。上記PLL動作は一般的なものであり、詳細は割愛する。次に、上記フレームメモリ2に書き込まれたデジタル映像信号は、サブフィールド法に即して最下位ビットから順に読み出され、次段のサブフィールド論理回路6により、従来例で説明に用いた図2のタイムチャートの書き込み期間のオンオフに使われる。ここで、上記読み出しに用いられる表示クロックは、周波数可変表示クロック発生回路5と制御回路4により発生する。ここで大事なことは、上記表示クロックは外部入力信号と同期している必要はなく、上記図2のタイムチャートの1フレームの処理時間が外部入力信号の1画面分の時間、すなわち垂直同期信号周期(1/VD)以内に収まっていればよい。続いて、上記サブフィールド論理回路6より出力されたサブフィールド信号は駆動回路7によって上記PDP8の放電に必要な電圧まで増幅されて、上記PDP8を駆動する。
【0013】
次に、本発明の実施の形態1におけるPDPの駆動方法の特徴を説明する。図3において、ある1フレーム(第nフレーム)の処理時間は上記表示クロックの周波数により決まる。いま、必ず1フレームの処理時間を上記垂直同期信号の周期(1/VD)以内に収め、上記1フレームの処理時間と垂直同期信号の周期との2つの時間差を休止期間(図3に示すように、複数のサブフィールドSF1〜SF8の終了後で次の1フレームの開始までの期間)として表示動作を停止すれば、外部入力信号と同期を保ったままサブフィールド駆動をすることができる。すなわち、図3のtn,tn+1のように、1フレーム毎に休止期間を設け、1フレーム毎に上記表示クロックの周波数を変化させることにより、維持期間の放電パルス周波数の高調波が変化するため、上記高調波がチューナに混入し、画面に発生する斜め縞等の妨害が1画面毎(1フレーム毎)に変化するので、実際にはほとんど人間の目に検知されない美しい映像をPDPテレビに表示することができる。
【0014】
(実施の形態2)
以下に、本発明の請求項4に記載された発明の実施の形態について、図を参照しながら説明する。
【0015】
基本的な駆動方法は実施の形態1とほぼ同じなため、本発明の実施の形態2におけるPDPの駆動方法の特徴を図4により説明する。図4は、上記図2のタイムチャートにおける第mおよび第(m+1)サブフィールドの維持期間の維持パルスを拡大した図である。図において上記2種類の維持パルスの周期1/fm、1/f(m+1)を変化させても、実施の形態1と同様に、8つのサブフィールドの処理時間(=1フレームの処理時間)を上記外部からの垂直同期信号周期(1/VD)以内とすれば、外部入力信号と同期を保ったままサブフィールド駆動をすることができる。すなわち、サブフィールド毎に維持パルスの周期を変化させるように表示制御を行うクロックの周波数を変化させることにより、維持期間の放電パルス周波数の高調波が変化するため、上記高調波がチューナに混入し、画面に発生する斜め縞等の妨害が1画面中サブフィールドの回数だけ変化するので、さらに人間の目に検知されない美しい映像をPDPテレビに表示するという作用を有する
(実施の形態3)
以下に、本発明の請求項2および請求項5に記載された発明の実施の形態について、図1を参照しながら説明する。
【0016】
基本的な駆動方法は実施の形態1および2とほぼ同じながら、図1の周波数可変表示クロック発生回路をランダムノイズで制御するクロック発生器に置き換え、8つのサブフィールドの処理時間(=1フレームの処理時間)を外部からの垂直同期信号周期(1/VD)以内とすれば、外部入力信号と同期を保ったままサブフィールド駆動ができ、しかも画面に発生する斜め縞等の妨害を不連続にすることができ、さらに美しい映像をPDPテレビに表示することができる。
【0017】
(実施の形態4)
以下に、本発明の請求項3および請求項6に記載された発明の実施の形態について、図1を参照しながら説明する。
【0018】
基本的な駆動方法は実施の形態1および2とほぼ同じながら、図1の周波数可変表示クロック発生回路を複数のクロック発生器と上記複数のクロックを切り替えるクロック切り替え回路に置き換え、8つのサブフィールドの処理時間(=1フレームの処理時間)を外部からの垂直同期信号周期(1/VD)以内とすれば、外部入力信号と同期を保ったままサブフィールド駆動ができる。ここで、複数のクロック発生器と上記複数のクロックを切り替えるクロック切り替え回路を用いて、維持期間の放電パルス周波数を何種類か選択することにより、上記放電パルス周波数の高調波の周波数依存性を軽減し、安定して美しい映像をPDPテレビに表示することができる。
【0019】
【発明の効果】
以上説明したように、本発明の第1のPDPの駆動方法によれば、フレーム毎に表示制御を行うクロックの周波数を変化させることにより、維持期間の放電パルス周波数の高調波が変化するため、上記高調波がチューナに混入し、画面に発生する斜め縞等の妨害が1画面毎(1フレーム毎)に変化するので、実際にはほとんど人間の目に検知されない美しい映像を表示するPDPテレビを提供できる。
【0020】
また、本発明の第2のPDPの駆動方法によれば、サブフィールド毎に表示制御を行うクロックの周波数を変化させることにより、維持期間の放電パルス周波数の高調波が変化するため、上記高調波がチューナに混入し、画面に発生する斜め縞等の妨害が1画面中サブフィールドの回数だけ変化するので、さらに人間の目に検知されない美しい映像を表示するPDPテレビを提供できる。
【0021】
また、本発明の第3のPDPの駆動方法によれば、ランダムノイズで制御するクロック発生器を用いて、上記実施例1および2に示した作用を行うため、画面に発生する斜め縞等の妨害を不連続にすることができ、さらに美しい映像を表示するPDPテレビを提供できる。
【0022】
さらに、本発明の第4のPDPの駆動方法によれば、複数のクロック発生器と上記複数のクロックを切り替えるクロック切り替え回路を用いて、維持期間の放電パルス周波数を何種類か選択することにより、上記放電パルス周波数の高調波の周波数依存性を軽減し、安定して美しい映像を表示するPDPテレビを提供できる。
【図面の簡単な説明】
【図1】 本発明の一実施例におけるPDPの駆動方法のブロック構成図
【図2】 サブフィールド法により、映像信号8ビット(256階調)の階調表示を行う時のタイムチャート
【図3】 本発明の実施の形態1におけるPDPの駆動方法の特徴を示す図
【図4】 本発明の実施の形態2におけるPDPの駆動方法の特徴を示す図
【符号の説明】
R、G、B 外部より入力されたアナログ映像信号
HD 外部より入力された水平同期信号
VD 外部より入力された垂直同期信号
1 A/D変換器
2 フレームメモリ
3 同期クロック発生回路
4 制御回路
5 周波数可変表示クロック発生回路
6 サブフィールド論理回路
7 駆動回路
8 プラズマディスプレイパネル(PDP)
SF1〜8 サブフィールド
tn,tn+1 休止期間[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a so-called subfield method driving circuit and a method for reducing high-frequency noise generated from the panel, which are one of the driving methods capable of gradation display of a plasma display panel (hereinafter referred to as PDP).
[0002]
[Prior art]
Conventionally, a driving method called a subfield method disclosed in JP-A-4-195087 or the like has been used as one of driving methods capable of displaying PDP gradations. Hereinafter, this method will be described with reference to the drawings.
[0003]
FIG. 2 is a time chart when one frame is divided into eight subfields (SF1 to SF8) and gradation display of an 8-bit video signal (256 gradations) is performed. In FIG. 2, each subfield includes a writing period and a sustaining period. The writing period is for storing the presence or absence of discharge in the subsequent sustain period in each pixel arranged in a matrix of the PDP, and the storage operation is performed in order from the first row. Also, as shown in the figure, if the number of discharge pulses in the sustain period is “1”, “2”, “4”, “8”, “16”, “32”, “64”, “128”, respectively, A weight (luminance) corresponding to each of the 8 bits of signal can be given. Now, when a certain pixel is lit with a luminance of “129”,
Since “129” = “1” + “128”, writing may be performed only during the writing period of the first and eighth subfields.
[0004]
[Problems to be solved by the invention]
As described above, all the pixels are written in the writing period, and all the pixels are discharged simultaneously in the subsequent sustaining period based on the writing, so that the harmonics of the discharge pulse frequency in the sustaining period are unnecessary radiation waves. As emitted from the drive circuit and the PDP. In the case of the conventional PDP television using the subfield method, the unnecessary radiation wave is mixed in the tuner, and depending on the channel to be selected, there is a problem that interference such as oblique stripes occurs in the projected image.
[0005]
[Means for Solving the Problems]
In order to solve the above problems, the PDP driving method of the present invention changes the frequency of a clock for performing display control for each frame or for each subfield.
[0006]
According to the present invention, it is possible to obtain a PDP television that changes the frequency of the discharge pulse in the sustain period, disperses the harmonics of the frequency, reduces interference with a specific channel, and displays a beautiful image.
[0007]
DETAILED DESCRIPTION OF THE INVENTION
The invention according to
[0008]
Next, according to the fourth aspect of the present invention, one frame corresponding to the time of one screen of the external input signal is composed of a plurality of subfields having different relative luminance, and a multi-gradation video is displayed. In the plasma display driving method, the processing time of the one frame is within the period of the vertical synchronization signal of the external input signal, and the processing time of the subfields is changed so that the processing time of each of the plurality of subfields constituting the one frame is changed. Since the harmonics of the discharge pulse frequency during the sustain period change by changing the frequency of the clock for performing display control, the harmonics are mixed into the tuner, and obstructions such as diagonal stripes generated on the screen are sub-screened in one screen. Since it changes by the number of times of the field, it has an effect of displaying a beautiful video that is not detected by human eyes on the PDP television.
[0009]
In addition, since the invention described in
[0010]
Further, according to the third and sixth aspects of the present invention, by using a clock switching circuit that switches between a plurality of clock generators and the plurality of clocks, by selecting several types of discharge pulse frequencies in the sustain period, The frequency dependence of the harmonics of the discharge pulse frequency can be reduced, and a stable and beautiful image can be displayed on the PDP television.
[0011]
(Embodiment 1)
An embodiment of the invention described in
[0012]
FIG. 1 is a block diagram of a PDP driving method according to an embodiment of the present invention. In FIG. 1, when analog video signals R, G, and B, a horizontal synchronizing signal HD, and a vertical synchronizing signal VD are input from the outside, the analog video signal is sampled according to the number of horizontal pixels of the plasma display panel (PDP) 8. For this purpose, a synchronous clock is input to the write pulse inputs of the A /
[0013]
Next, characteristics of the PDP driving method in
[0014]
(Embodiment 2)
An embodiment of the invention described in
[0015]
Since the basic driving method is almost the same as in the first embodiment, the characteristics of the PDP driving method in the second embodiment of the present invention will be described with reference to FIG. FIG. 4 is an enlarged view of the sustain pulse in the sustain period of the mth and (m + 1) th subfields in the time chart of FIG. In the figure, even if the
Hereinafter, an embodiment of the invention described in
[0016]
Although the basic driving method is almost the same as in the first and second embodiments, the frequency variable display clock generation circuit in FIG. 1 is replaced with a clock generator controlled by random noise, and the processing time of eight subfields (= 1 frame) If the processing time is within the external vertical sync signal period (1 / VD), subfield driving can be performed while maintaining synchronization with the external input signal, and obstructions such as diagonal stripes generated on the screen are discontinuous. More beautiful video can be displayed on the PDP television.
[0017]
(Embodiment 4)
Hereinafter, an embodiment of the invention described in
[0018]
Although the basic driving method is almost the same as in the first and second embodiments, the frequency variable display clock generation circuit in FIG. 1 is replaced with a plurality of clock generators and a clock switching circuit that switches between the plurality of clocks, If the processing time (= 1 frame processing time) is set to be within the vertical synchronizing signal period (1 / VD) from the outside, subfield driving can be performed while maintaining synchronization with the external input signal. Here, the frequency dependency of the harmonics of the discharge pulse frequency is reduced by selecting several types of discharge pulse frequencies during the sustain period using a plurality of clock generators and a clock switching circuit for switching the plurality of clocks. In addition, stable and beautiful images can be displayed on the PDP television.
[0019]
【The invention's effect】
As described above, according to the first PDP driving method of the present invention, the harmonic of the discharge pulse frequency in the sustain period changes by changing the frequency of the clock for performing display control for each frame. Since the above harmonics are mixed in the tuner and the interference such as diagonal stripes generated on the screen changes every screen (every frame), a PDP television that displays beautiful images that are hardly detected by human eyes actually. Can be provided.
[0020]
Further, according to the second PDP driving method of the present invention, since the harmonic of the discharge pulse frequency in the sustain period is changed by changing the frequency of the clock for performing display control for each subfield, the above harmonics Is mixed in the tuner, and obstructions such as diagonal stripes generated on the screen change by the number of subfields in one screen, so that it is possible to provide a PDP television that displays beautiful video that is not detected by human eyes.
[0021]
Further, according to the third PDP driving method of the present invention, the clock generator controlled by random noise is used to perform the operations described in the first and second embodiments, so that the diagonal stripes generated on the screen, etc. Interference can be made discontinuous, and a PDP television that displays even more beautiful images can be provided.
[0022]
Furthermore, according to the fourth PDP driving method of the present invention, by using a clock switching circuit that switches between a plurality of clock generators and the plurality of clocks, by selecting several types of discharge pulse frequencies in the sustain period, It is possible to provide a PDP television that reduces the frequency dependence of the harmonics of the discharge pulse frequency and stably displays beautiful images.
[Brief description of the drawings]
FIG. 1 is a block diagram of a PDP driving method according to an embodiment of the present invention. FIG. 2 is a time chart when gradation display of a video signal of 8 bits (256 gradations) is performed by a subfield method. FIG. 4 is a diagram showing characteristics of a PDP driving method according to
R, G, B Analog video signal input from outside HD Horizontal synchronization signal input from outside VD Vertical synchronization signal input from outside 1 A /
SF1-8 subfield tn, tn + 1 idle period
Claims (6)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP31034196A JP3755214B2 (en) | 1996-11-21 | 1996-11-21 | Driving method of plasma display |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP31034196A JP3755214B2 (en) | 1996-11-21 | 1996-11-21 | Driving method of plasma display |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH10149136A JPH10149136A (en) | 1998-06-02 |
JP3755214B2 true JP3755214B2 (en) | 2006-03-15 |
Family
ID=18004074
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP31034196A Expired - Fee Related JP3755214B2 (en) | 1996-11-21 | 1996-11-21 | Driving method of plasma display |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3755214B2 (en) |
Families Citing this family (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3028087B2 (en) | 1997-07-08 | 2000-04-04 | 日本電気株式会社 | Driving method of plasma display panel |
KR100585631B1 (en) * | 1999-04-10 | 2006-06-02 | 엘지전자 주식회사 | Method of Expressing Gray Scale in Plasma Display Panel |
JP2000322025A (en) | 1999-05-14 | 2000-11-24 | Nec Corp | Plasma display device |
JP4694670B2 (en) * | 2000-03-31 | 2011-06-08 | 株式会社日立製作所 | Plasma display device |
KR20020057502A (en) * | 2001-01-05 | 2002-07-11 | 엘지전자 주식회사 | Apparatus and Method of Driving Plasma Display Panel Using Variable Sustaining Discharge |
US7570245B2 (en) | 2002-09-06 | 2009-08-04 | Nxp B.V. | Control unit and method for reducing interference patterns in the display of an image on a screen |
JP2004333809A (en) * | 2003-05-07 | 2004-11-25 | Nec Plasma Display Corp | Plasma display apparatus and method of reducing electromagnetic wave interference therefor |
KR20060132039A (en) * | 2004-04-12 | 2006-12-20 | 마츠시타 덴끼 산교 가부시키가이샤 | Plasma display panel display device |
JP6009170B2 (en) * | 2012-02-07 | 2016-10-19 | 三菱電機株式会社 | Video display device |
TWI567705B (en) | 2012-12-27 | 2017-01-21 | 天鈺科技股份有限公司 | Display device and driving method thereof,and data processing and output method of timing control circuit |
-
1996
- 1996-11-21 JP JP31034196A patent/JP3755214B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JPH10149136A (en) | 1998-06-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3755214B2 (en) | Driving method of plasma display | |
KR100266429B1 (en) | A data processing apparatus for pdp television | |
KR100217279B1 (en) | A separating adaptive method for system process of pdp-tv | |
JP2720943B2 (en) | Gray scale driving method for flat display device | |
JP4163787B2 (en) | Apparatus and method for timing control of AC plasma display flat plate apparatus | |
KR100266326B1 (en) | An error protection apparatus of data process for pdp television | |
KR100431671B1 (en) | Method for scanning double line on PDP television | |
KR100217280B1 (en) | A control signal generating apparatus and method of address driver ic in pdp-tv | |
KR100416849B1 (en) | A driving apparatus and method for PDP-TV | |
KR100217278B1 (en) | A generating apparatus of data load clock for pdp-tv | |
KR100217275B1 (en) | A generating apparatus of data load clock for pdp-tv | |
KR100416850B1 (en) | A processing apparatus of system initial state for plasma display panel television | |
KR100217276B1 (en) | A control method of discharge sustain for pdp-tv driving | |
KR100266325B1 (en) | A data interface processing apparatus for pdp television | |
KR100397355B1 (en) | Method for preventing erroneous operation in vertical synchronous interval of pdp television | |
KR100256501B1 (en) | Control method of timing controller for pdp television | |
KR19990053561A (en) | Power on / off method of PDTV | |
KR100256495B1 (en) | A control method of luminescence for pdp television | |
KR100256503B1 (en) | A control method of data interface for pdp television | |
KR100266323B1 (en) | An data interfacing method in data erasing system for pdp television | |
KR100266327B1 (en) | A using method of shelf voltage in surface discharge | |
KR100256500B1 (en) | A generating device of data load clock for pdp telvision | |
KR19990051701A (en) | Interface method of PDTV according to data erasure method | |
KR19990051694A (en) | System initialization processor of PDTV | |
JP2002519740A (en) | Timing control circuit for AC plasma display panel system |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20041228 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050105 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050307 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050607 |
|
RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20050623 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050803 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20051129 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20051212 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100106 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110106 Year of fee payment: 5 |
|
LAPS | Cancellation because of no payment of annual fees |