KR19990053561A - Power on / off method of PDTV - Google Patents
Power on / off method of PDTV Download PDFInfo
- Publication number
- KR19990053561A KR19990053561A KR1019970073209A KR19970073209A KR19990053561A KR 19990053561 A KR19990053561 A KR 19990053561A KR 1019970073209 A KR1019970073209 A KR 1019970073209A KR 19970073209 A KR19970073209 A KR 19970073209A KR 19990053561 A KR19990053561 A KR 19990053561A
- Authority
- KR
- South Korea
- Prior art keywords
- power
- unit
- high voltage
- driving circuit
- logic
- Prior art date
Links
Landscapes
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
Abstract
본 발명은 피디피 텔레비전 시스템의 전원 온·오프 동작에 관한 것으로, 특히 전원 온·오프 절환시 고전압 구동회로부와 로직 파워부를 독립적으로 신호 처리하여 피디피 시스템을 안전하게 온 또는 오프절환 하도록 하는 것이다. 종래 피디피 텔레비전 시스템의 전원 온·오프 동작은 마이컴에 하나의 포트를 설정해서 로직 파워부와 고전압 구동회로부의 전원 온·오프가 동시에 동작되어 로직 파워부에 있던 unknown state 값이 고전압에 입력되어 고전압 구동회로부가 파괴되는 문제점이 있었다. 이에 본 발명에서는 마이컴에 파워 제어 포트를 고전압 구동회로부와 로직 파워부로 나누고, 전원 온 절환시 로직 파워부가 먼저 온되고, 일정한 시간이 흘러서 로직 파워부가 정상적인 동작을 하면 고전압 구동회로부가 전원을 온 절환하도록 하며, 반대로 전원 오프 절환시는 고전압 구동회로부의 전원을 먼저 오프 절환한 후 로직 파워부의 전원을 오프 절환시킴으로써 안전하게 전원이 오프되도록 하는 피디피 텔레비전의 전원 온·오프 방법을 제시한다.The present invention relates to a power on / off operation of a PDTV system. In particular, the high voltage driving circuit unit and the logic power unit are independently signal-processed at the time of power on / off switching to safely turn on or off the PD system. In the power on / off operation of the conventional PDTV system, one port is set in the microcomputer so that the power on / off of the logic power unit and the high voltage driving circuit unit are operated at the same time. There was a problem that the circuit portion is destroyed. Accordingly, in the present invention, the power control port is divided into a high voltage driving circuit unit and a logic power unit in the microcomputer, and when the power is switched on, the logic power unit is turned on first, and when the logic power unit operates normally after a certain time, the high voltage driving circuit unit is switched on. On the contrary, the present invention proposes a power on / off method for a PDTV television that can be safely turned off by switching off the power of the high voltage driving circuit part first and then switching off the power of the logic power part.
Description
본 발명은 피디피 텔레비전 시스템의 전원 온·오프에 관한 것으로, 특히 마이컴의 파워 컨트롤 포트를 고전압 구동회로부와 로직파워부로 나누고, 전원 온 절환시 로직 파워부의 전원이 먼저 온 절환되고 일정한 시간이 흐른 후 로직 파워부가 정상적인 동작을 할 때 고전압 구동회로부의 전원을 온절환시키며, 반대로 전원 오프 절환시에는 고전압 구동회로부의 전원을 먼저 오프 절환하고, 로직 파워부의 전원을 오프시켜 안전하게 전원이 오프될 수 있도록 하는 피디피 텔레비전의 전원 온·오프 방법에 관한 것이다.The present invention relates to the power on / off of the PDTV system, and in particular, the power control port of the microcomputer is divided into a high voltage driving circuit part and a logic power part. When the power unit is in normal operation, the power supply of the high voltage driving circuit unit is switched on. On the contrary, when the power supply is switched off, the PD is switched off first, and the power of the logic power unit is turned off so that the power can be safely turned off. The present invention relates to a power on / off method of a television.
피디피는 일반적으로 일정한 전압을 갖는 연속적인 펄스에 의해 구동되며, 계조 표시는 아날로그방식이 아니라 디지털방식에 의해 구현된다. 그러나 기체 방전이 보통 수백 볼트의 비교적 높은 전압이 필요하므로 영상신호를 증폭하여 구동하게 된다. 피디피가 대형화에 적합한 이유가 공정상의 이유뿐만 아니라 기체 방전이 갖는 대형화에 유용한 특성을 구동방식에 응용할 수 있기 때문이다.PD is generally driven by a continuous pulse with a constant voltage, and gradation display is implemented by digital rather than analog. However, since gas discharge usually requires a relatively high voltage of several hundred volts, the video signal is amplified and driven. The reason why the PD is suitable for the enlargement is that not only the process but also the characteristics useful for the enlargement of the gas discharge can be applied to the driving method.
피디피의 구동기술 개념은 다음과 같다. 피디피는 기체 방전에서 발생되는 자외선이 형광막을 여기하여 화상을 구현하는 능동 발광형 표시소자이다. 다시 말하면 피디피는 각화소에 대응하여 광원으로서 기체 방전에 의한 자외선 발광을 이용하므로 구동회로는 표시 화상을 구현하기 위해서 단순히 각 화소에 대하여 기체방전을 형성하거나 소거하는 작용을 한다. 구동회로는 영상을 구성하는 각 화소에 대한 영상신호 및 신호 제어부와 각 화소에서 발생하는 자외선을 형성 또는 소거시켜 줄 수 있는 고속의 고압 스위칭 제어부로 구성된다. 이와 같은 피디피 텔레비전 시스템의 구동동작은 선택동작, 유지동작, 소거동작의 3가지로 분류할 수 있다.PDP's driving technology concept is as follows. PD is an active light emitting display device in which ultraviolet rays generated from gas discharge excite a fluorescent film to realize an image. In other words, since the PDP uses ultraviolet light emission by gas discharge as a light source corresponding to each pixel, the driving circuit simply functions to form or erase gas discharge for each pixel in order to implement a display image. The driving circuit includes an image signal and signal control unit for each pixel constituting an image, and a high speed high voltage switching control unit that can form or eliminate ultraviolet rays generated from each pixel. The driving operation of such a PDTV system can be classified into three types: selection operation, holding operation and erasing operation.
선택동작은 초기 방전 형성을 위해서 필요한 구동 동작이다. 피디피에서 일반적으로 사용되는 He+Xe, Ne+Xe의 페닝혼합기체의 경우 240V~280V의 전위를 인가해 준다. AC의 경우 제3 전극을 도입하여 면 방전 형태에서의 유지전극과 유전체에 의한 기생 커패시터에 의해 야기되는 고전류를 감소시키며, 선택 동작과 유지동작을 분리시키는 구동방식을 채용하고 있다.The selection operation is a driving operation necessary for initial discharge formation. In the case of Pen + mixture of He + Xe and Ne + Xe which are generally used in PD P, apply potential of 240V ~ 280V. In the case of AC, the third electrode is introduced to reduce the high current caused by the sustain electrode in the surface discharge form and the parasitic capacitor caused by the dielectric, and adopts a driving method that separates the selection operation from the sustain operation.
유지동작은 기체방전의 기억 기능 특성을 이용하여 선택펄스 보다 낮은 전압의 유지펄스에 의해 방전이 유지되는 구동 동작이다. 교류형 피디피의 경우 벽전하(wall charge)에 의한 기억 기능 효과와 직류형 피디피의 경우 자기 하전 입자공급(self priming)효과를 이용한다. 이와 같이 기억 기능을 이용하여 선택동작과 유지동작을 분리할 수 있는 기억형 구동방식의 경우 고화질 표시소자를 구현하기 위한 고계조 표시의 경우에 피디피가 대형의 표시소자에 대해서도 휘도의 저하 없이 동작할 수 있는 구동방식을 제공한다.The holding operation is a driving operation in which discharge is maintained by a holding pulse having a lower voltage than the selection pulse by using the storage function characteristic of gas discharge. In the case of the AC type PD, the memory function effect by the wall charge and the DC type PD have the self-priming effect. In the case of the memory driving method which can separate the selection operation and the holding operation by using the memory function, the PDP can operate without losing the luminance even for a large display device in the case of high gradation display for realizing a high quality display device. It provides a driving method.
소거동작은 방전 소거를 위한 동작 모드로서 직류형 피디피의 경우 단순히 방전 유지전압 이하의 전압으로 낮춰주며, 교류형 피디피의 경우는 벽전하를 중화시키는 주기에서 낮은 전압으로 방전을 형성시켜 벽전하가 충분히 형성되지 않게 하거나, 짧은 펄스폭을 갖는 소거펄스를 인가하여 벽전하가 정상 상태에 도달하지 못하도록 하여 벽전하를 제거한다.The erasing operation is an operation mode for discharging the discharge. In the case of a DC type PD, the voltage is lowered to a voltage lower than the discharge sustain voltage. The wall charges are removed by preventing them from being formed or by applying an erase pulse having a short pulse width to prevent the wall charges from reaching a steady state.
도 1은 종래 피디피 시스템의 전원 온·오프에 대한 펄스파로써, 로우신호(10)에서는 전원이 온 절환되고, 하이신호(20)에서는 전원이 오프 절환된다. 따라서, 종래에는 마이컴으로부터 한 개의 포트를 설정하여 전원 온·오프를 고전압 구동회로부와 로직 파워부가 동시에 동작되었다.1 is a pulse wave for power on / off of a conventional PD system. The power is switched on at the low signal 10 and the power is switched off at the high signal 20. Therefore, conventionally, one port is set from the microcomputer to turn on and off the power, and the high voltage driving circuit portion and the logic power portion are operated at the same time.
그러므로, 로직 파워부에 있던 unknown state 값이 고전압 구동회로부로 입력되어 고전압 구동회로부가 파괴되는 문제점이 있다.Therefore, there is a problem in that the unknown state value in the logic power unit is input to the high voltage driving circuit unit and the high voltage driving circuit unit is destroyed.
따라서, 본 발명은 상기와 같은 문제점을 해결하기 위한 것으로, 특히 본 발명의 목적은 피디피 텔레비전에서 전원 온·오프 절환시 고전압 구동회로부와 로직 파워부를 독립적으로 신호 처리하여 피디피 시스템을 안전하게 온 또는 오프절환 하도록 하는 것이다.Accordingly, an object of the present invention is to solve the above problems, and in particular, an object of the present invention is to independently signal-process a high voltage driving circuit unit and a logic power unit during power on / off switching in a PD television to safely turn on or off the PD system. To do that.
그리고, 상기 목적을 달성하기 위한 본 발명의 기술사상은 마이컴에 파워 제어 포트를 고전압 구동회로부와 로직 파워부로 나누고, 전원 온 절환시 로직 파워부가 먼저 온되고, 일정한 시간이 흘러서 로직 파워부가 정상적인 동작을 하면 고전압 구동회로부가 전원을 온 절환하도록 하며, 반대로 전원 오프 절환시는 고전압 구동회로부의 전원을 먼저 오프 절환한 후 로직 파워부의 전원을 오프 절환시킴으로써 안전하게 전원이 오프되도록 하는 피디피 텔레비전의 전원 온·오프 방법을 제공하는데 있다.In addition, the technical idea of the present invention for achieving the above object is to divide the power control port into a high-voltage driving circuit and a logic power unit in the microcomputer, the logic power unit is first turned on when the power is switched on, and the logic power unit operates normally after a certain period of time. On the other hand, the high voltage driving circuit unit turns on and off the power. On the contrary, when switching off the power supply, the power supply of the PDTV television is turned off safely by first switching off the power supply of the high voltage driving circuit and then switching off the logic power unit. To provide a method.
도 1은 종래 피디피 시스템의 전원 온·오프에 대한 파형도1 is a waveform diagram of the power on / off of the conventional PD system
도 2는 피디피 텔레비전 시스템의 전체 구성블록도2 is an overall block diagram of a PDTV system
도 3은 본 발명에 따른 피디피 텔레비전의 전원 온·오프에 대한 파형도3 is a waveform diagram of the power on / off of the PDTV according to the present invention;
<도면의 주요부분에 관한 부호설명><Code Description of Main Parts of Drawing>
1 : AV부 2 : ADC부1: AV unit 2: ADC unit
3 : 메모리부 4 : 데이터 인터페이스부3: memory section 4: data interface section
5 : 타이밍 컨트롤러부 6 : 어드레스 구동IC5: timing controller 6: address driver IC
7 : 유지/주사 구동IC 8 : 고전압 구동회로부7: Hold / Scan drive IC 8: High voltage drive circuit
9 : 로직 파워부 10 : 마이컴9: logic power unit 10: microcomputer
80 : 복합영상신호처리부 90 : 디지털 데이터 처리부80: composite video signal processor 90: digital data processor
100 : 피디피 구동부100: PD drive part
이하, 첨부된 도면을 참고로 하면서 본 발명의 실시예를 상세히 설명하고자 한다. 첨부도면 도 2는 피디피 텔레비전 시스템의 전체 구동에 대하여 설명하기 위한 블록도이다.Hereinafter, embodiments of the present invention will be described in detail with reference to the accompanying drawings. 2 is a block diagram for explaining the overall operation of the PDTV system.
PDP-TV는 일반적으로 안테나를 통해 수신되는 복합영상신호를 아날로그 처리하여 ADC부에 제공하는 AV부(1)로 구성된 복합영상신호처리부(80)와, 상기 입력된 아날로그 복합영상신호를 샘플링하여 디지털 데이터로 처리하는 ADC부(2)와, 상기 복합영상신호처리부(80)로부터 입력된 디지털 영상 데이터를 재배열하기 위한 메모리부(3)와, 재배열한 디지털 영상 데이터를 입력 받아 피디피 계조처리에 적당한 데이터 스트림으로 만들기 위한 데이터 인터페이스부(4)와, 상기 메모리부(3) 그리고 전체 시스템을 제어하기 위한 것으로 메인클럭을 생성하여 공급하는 타이밍 컨트롤러부(5)로 된 디지털 데이터 처리부(90)와, 상기 데이터 인터페이스부(4)로부터 데이터 스트림을 입력받아 플라즈마 패널에 계조처리를 위해 데이터를 공급하는 어드레스 구동 IC(6)와 유지/주사 구동 IC(7)로 된 피디피 구동부(100)로 구성된다.The PDP-TV generally includes a composite video signal processing unit 80 composed of an AV unit 1 which analog-processes a composite video signal received through an antenna and provides the ADC unit with a digital signal by sampling the input analog composite video signal. The ADC unit 2 for processing data, the memory unit 3 for rearranging the digital image data input from the composite image signal processing unit 80, and the rearranged digital image data are received and are suitable for PDG gray level processing. A digital data processing unit 90 comprising a data interface unit 4 for making a data stream, a timing controller unit 5 for generating and supplying a main clock for controlling the memory unit 3 and the entire system; And a sustain / address driver IC 6 which receives a data stream from the data interface unit 4 and supplies data to the plasma panel for gradation processing. It consists of the PD drive part 100 which consists of the scan drive IC7.
상기 AV부(1)에서는 NTSC 복합신호를 입력받아 아날로그 R, G, B와 수평 및 수직동기신호를 분리하고, 휘도신호(Y)의 평균값에 해당하는 APL(Average Picture Level)을 구해 ADC부(2)에 공급한다. 이 APL은 피디피 텔레비전 시스템의 밝기 개선을 위해 사용된다. NTSC 복합영상신호는 비월주사(Interlaced scanning) 방식으로 1프레임이 Odd/Even의 2필드로 구성되어 있고, 수평동기신호는 약 15.73KHZ, 수직동기신호는 약 60Hz의 주파수를 갖는다. 복합영상신호로부터 분리한 음성신호는 음성증폭기를 거쳐 직접 스피커로 출력한다. ADC부(2)는 아날로그 R, G, B신호를 입력으로 받아 디지털 테이타로 변환하여 메모리부(3)로 출력해 주며, 이때 이 디지털 데이터는 피디피 텔레비전 시스템의 밝기 개선을 위해 변환된 형상의 영상데이타이다. ADC부(2)는 증폭부, 클럭생성부, 샘플링 영역 설정부, 그리고 데이터 맵핑부로 나뉜다. 상기 ADC부(2)에서 증폭부는 아날로그 R, G, B 및 APL 신호를 양자화시키기에 적당한 신호레벨로 증폭하고, 수평 및 수직동기신호를 일정한 위상으로 변환하여 출력한다. 그리고 클럭 생성부는 샘플링 클럭은 반드시 입력동기신호에 동기된 클럭을 사용하여야 하는데, 이를 위해서는 PLL(Phase Locked Loops)을 사용하여 클럭을 생성한다. PLL은 입력동기신호의 위상과 Loop에서 출력된 가변펄스의 위상을 비교하는 PD(Phase Detector), VCXO(Voltage Controlled Crystal Osci- llator)의 컨트롤전압을 출력하는 LF(Loop Filter), 컨트롤전압에 의해 발진하는 VCXO, 그리고 VCXO의 출력을 분주하여 위상비교펄스를 출력하는 PC (Programmble Counter)로 구성되어, 입력동기신호에 동기된 클럭을 출력한다. 만약 입력동기신호에 동기된 클럭을 사용하지 않을 경우에는 디스플레이되는 영상의 수직 직선성이 보장되지 않는다. 또한 샘플링 영역은 수직위치와 수평위치로 설정된다. 수직위치구간은 입력신호중 영상정보가 있는 라인만을 설정하는 펄스이고, 수평위치구간은 수직위치로 설정된 라인중 영상정보가 있는 시간만을 설정하는 펄스이다. 수직위치구간과 수평위치구간은 샘플링을 하는 기준이 된다. 이때에 Odd/Even 필드 각각 240 라인씩, 총 480 라인이 선택된다. 수평위치구간은 선택된 라인마다, 최소 853개의 샘플링 클럭이 존재할 수 있는 시간이 되어야 한다. 상기의 ADC부(2)의 데이터 맵핑부는 A/D 컨버터에서 출력된 R, G, B 데이터를 PDP의 밝기 특성에 부합하는 데이터로 맵핑하여 출력한다. 즉, ROM에 몇가지 벡터테이블을 마련해놓고 디지털화된 APL데이타에 따라 최적의 벡터테이블을 선택하여, ADC부(2)에서 출력된 R,G,B데이터를 1:1 맵핑하여 개선된 R,G,B 데이터 형태로 메모리부(3)에 제공한다.The AV unit 1 receives an NTSC composite signal, separates the analog R, G, and B signals from the horizontal and vertical synchronization signals, obtains an APL (Average Picture Level) corresponding to the average value of the luminance signal Y, and then converts the ADC unit ( Supply to 2). This APL is used to improve the brightness of the PDTV system. NTSC composite video signal is interlaced scanning method, and one frame is composed of two fields of Odd / Even, horizontal synchronous signal is about 15.73KHZ, and vertical synchronous signal is about 60Hz. The audio signal separated from the composite video signal is output through the audio amplifier directly to the speaker. The ADC unit 2 receives analog R, G, and B signals as inputs, converts them into digital data, and outputs them to the memory unit 3. At this time, the digital data is converted into images for improving the brightness of the PDTV system. Data. The ADC section 2 is divided into an amplifier section, a clock generation section, a sampling area setting section, and a data mapping section. The amplifying section in the ADC section 2 amplifies the analog R, G, B, and APL signals to a signal level suitable for quantizing, and converts the horizontal and vertical synchronization signals into a constant phase and outputs them. The clock generator must use a clock that is synchronized with the input synchronization signal. To this end, the clock generator generates clocks using phase locked loops (PLLs). PLL is controlled by PD (Phase Detector), VCXO (Voltage Controlled Crystal Oscillator), LF (Loop Filter), which controls the phase of input synchronous signal and the phase of variable pulse output from Loop. It consists of a VCXO that oscillates and a PC (Programmable Counter) that outputs a phase comparison pulse by dividing the output of the VCXO, and outputs a clock synchronized with the input synchronous signal. If the clock synchronized to the input synchronization signal is not used, the vertical linearity of the displayed image is not guaranteed. In addition, the sampling area is set to a vertical position and a horizontal position. The vertical position section is a pulse for setting only the line with the image information among the input signals, and the horizontal position section is a pulse for setting only the time with the image information among the lines set to the vertical position. The vertical position section and the horizontal position section are the standards for sampling. At this time, a total of 480 lines are selected, each with 240 lines in the Odd / Even field. The horizontal position section should be such that there can be at least 853 sampling clocks per selected line. The data mapping unit of the ADC unit 2 maps the R, G, and B data output from the A / D converter into data corresponding to the brightness characteristics of the PDP. In other words, by arranging several vector tables in the ROM and selecting the optimal vector table according to the digitized APL data, the R, G, B, and R: It is provided to the memory unit 3 in the form of B data.
메모리부(3)에서는 PDP 계조처리를 위해서는 1필드의 영상데이터를 복수개의 서브필드로 재구성한 다음, 최상위 비트(MSB)부터 최하위 비트(LSB)까지 재배열 할 필요가 있다. 또한, 비월주사(Interlaced scanning)방식으로 입력되는 영상데이터를 순차주사(Progresive scanning)방식으로 변환하여 디스플레이하므로 1프레임 분량의 영상데이터를 저장할 영역이 필요하게 된다. 즉, 한 장의 영상 데이터(853×3(RGB)×480×8Bits≒10Mbit)를 저장할 수 있는 프레임 메모리 2개를 마련하여 이들이 프레임 단위로 기입(Write), 독취(Read)동작을 교번으로 수행함으로써, 연속적으로 영상 데이터를 저장, 디스플레이할 수 있도록 한다. 또한, 피디피 계조처리상 1필드를 몇 개의 서브필드로 나누고, 각 서브필드에 해당하는 영상 데이터를 차례로 독취하여 데이터 인터페이스부(4)로 제공한다.In the memory unit 3, for the PDP gradation processing, it is necessary to reconstruct the video data of one field into a plurality of subfields, and then rearrange from the most significant bit MSB to the least significant bit LSB. In addition, since the image data input by the interlaced scanning method is converted to the progressive scanning method and displayed, an area for storing one frame of image data is required. In other words, two frame memories capable of storing one piece of image data (853 x 3 (RGB) x 480 x 8 Bits x 10 Mbit) are provided, and they alternately perform write and read operations in units of frames. The video data can be stored and displayed continuously. Furthermore, one field is divided into several subfields in the PD tone gradation process, and the image data corresponding to each subfield is read in sequence and provided to the data interface unit 4.
데이터 인터페이스부(4)는 메모리부(3)로부터 넘어오는 R,G,B 데이터를 임시 저장하였다가 어드레스 구동 IC(6)에서 요구하는 데이터 형태로 맞추어 제공하는 역할을 한다. 메모리부(3)에서 출력되는 R, G, B 화소 배치에 맞게 배열되어 어드레스 구동 IC(6)에 공급되어야 하며, 이 때문에 데이터 인터페이스부(4)가 필요하다.The data interface unit 4 temporarily stores R, G and B data from the memory unit 3 and provides the data in the form of data required by the address driver IC 6. It is required to be arranged in accordance with the R, G, and B pixel arrangements output from the memory section 3 and supplied to the address driver IC 6, which is why the data interface section 4 is required.
상기 피디피 텔레비전 시스템에서 표시사이즈(display size)가 853×3(R, G, B)×480 모드인 경우에 대해서 설명하면, 데이터 인터페이스부(4)에서는 1라인 분량(853×3=2559비트)의 데이터를 임시 저장하여야 하는데 데이터의 연속성을 보장(입력과 출력을 동시에 수행)하여야 하므로 2 라인 분량(2559×2=5118비트)의 임시 저장장소가 필요하다. 즉, 메모리부(3)로부터 R, G, B 각각 8비트씩 총 24비트의 데이터가 차례로(107회) 제1 임시저장 영역에 입력되면서(24비트×107=259비트), 이와 동일한 시간 간격으로 제2 임시저장 영역의 이전 1라인 분량의 데이터가 어드레스 구동 IC(6)에서 요구하는 데이터 스트림의 형태로 출력된다. 이와 같은 입출력 동작은 제1, 제2 임시 저장영역에서 교대로 일어나게 된다. 즉, 제1 임시 저장영역이 입력모드, 제2 임시 저장영역이 출력모드로 동작한 후, 그 다음에는 그 역으로 동작을 반복한다. 데이터 인터페이스부(4)는 임시저장된 영상 데이터를 어드레스 구동 IC(6)로 출력할 때, 각 드라이버 IC에 1비트의 데이터, 총 48비트의 영상 데이터를 스트림 형태로 제공한다. 이와 같이 데이터가 드라이버 IC에 차례로(75회) 입력되면서, 병렬로 쉬프트되면 1라인 분량(48비트×75=3600비트)의 영상 데이터가 어드레스 구동 IC(6)에 모두 로드되게 된다. 이 과정은 다른 임시 저장영역의 입력 모드 동작시간과 동일해야 하므로 입력모드는 출력모드에 비해 2배의 주파수로 동작되어야 한다.In the case where the display size is 853 x 3 (R, G, B) x 480 mode in the PDTV system, the data interface unit 1 is equivalent to one line (853 x 3 = 2559 bits). It is necessary to temporarily store the data of the system. Since the continuity of the data must be guaranteed (input and output are performed simultaneously), a temporary storage area of 2 lines (2559 x 2 = 5118 bits) is required. That is, a total of 24 bits of data of 8 bits each of R, G, and B from the memory unit 3 are sequentially inputted (107 times) into the first temporary storage area (24 bits x 107 = 259 bits), and the same time interval As a result, the data of one previous line of the second temporary storage area is output in the form of a data stream required by the address driver IC 6. Such input / output operations occur alternately in the first and second temporary storage areas. That is, after the first temporary storage area operates in the input mode and the second temporary storage area operates in the output mode, the operation is then reversed. When outputting the temporarily stored image data to the address driver IC 6, the data interface unit 4 provides one bit of data and a total of 48 bits of image data to each driver IC in the form of a stream. When data is input to the driver IC in turn (75 times) in this manner, when shifted in parallel, one line (48 bits x 75 = 3600 bits) of image data is loaded into the address driver IC 6. Since this process should be the same as the input mode operation time of other temporary storage areas, the input mode should be operated at twice the frequency of the output mode.
고압구동 회로부(8)는 타이밍 컨트롤러부(5)에서 출력 되는 각종 로직레벨의 컨트롤 펄스에 따라, 로직 파워부(9)에서 공급되는 DC 고압을 조합하여 어드레스, 주사 및 유지 구동 IC(7)에서 필요로 하는 컨트롤 펄스를 생성하여 피디피를 구동할 수 있도록 한다. 또한 데이터 인터페이스부(4)로부터 어드레스 구동 IC(6)로 제공되는 데이터 스트림도 적당한 전압레벨로 높여 패널에 선택적 기입이 가능하도록 한다. 피디피 계조처리를 위한 구동방법은 전술한 바와 같이 우선 1필드(60Hz)를 몇 개의 서브필드(64계조 : 6 서브필드, 256계조 : 8 서브필드)로 나누고, 각 서브필드에 해당하는 영상 데이터를 어드레스 구동 IC(6)를 통하여 라인 단위로 패널에 기입한다. MSB 데이터가 기입되는 서브필드에서 LSB 서브필드 순으로 방전유지 펄스의 갯수를 적게하여, 이들의 조합에 따른 총 방전 유지 기간으로 계조처리를 하는 것이 일반적이다. 또한 모든 서브필드의 구동 순서는 전화면 기입 및 소거, 데이터 기입, 방전유지(화면표시)의 동작을 반복한다.The high voltage driving circuit unit 8 combines the DC high voltage supplied from the logic power unit 9 according to the control pulses of various logic levels output from the timing controller unit 5 to the address, scan, and sustain drive ICs 7. Generate the necessary control pulses to drive the PD. In addition, the data stream provided from the data interface unit 4 to the address driver IC 6 is also raised to an appropriate voltage level to enable selective writing on the panel. As described above, the driving method for the PD gradation process first divides one field (60 Hz) into several subfields (64 gradations: 6 subfields, 256 gradations: 8 subfields), and then divides image data corresponding to each subfield. Through the address driving IC 6, writing is performed in units of lines. In the subfield to which MSB data is written, the number of discharge sustain pulses is reduced in order from the LSB subfield, and gradation processing is performed in the total discharge sustain period according to a combination thereof. In addition, the driving sequence of all subfields repeats operations of full screen writing and erasing, data writing, and discharge holding (screen display).
로직 파워부(9)에서는 교류전원을 입력으로 하여 각 전극 구동펄스를 조합하는데 필요한 고압과 그 밖의 피디피 텔레비전 시스템을 구성하는 각 부에서 요구하는 DC전압을 생성, 공급한다. 그리고, 마이컴(11)은 전원 컨트롤 포트가 구비되어 있으며, 상기 로직 파워부(9)와 고전압 구동회로부(8)로 제어신호를 인가하여 전원 온·오프 동작이 안전하게 이루어질 수 있도록 한다.The logic power unit 9 generates and supplies the high voltage required to combine the electrode driving pulses with the AC power as an input, and the DC voltage required by each unit constituting the other PDTV system. In addition, the microcomputer 11 is provided with a power control port, by applying a control signal to the logic power unit 9 and the high voltage driving circuit unit 8 so that the power on / off operation can be performed safely.
도 3은 본 발명에 따른 피디피 텔레비전의 전원 온·오프에 대한 파형도이며, 고전압 구동전압의 동작은 도 3에 도시된 파형도와 같이 로우신호(10)는 전원의 온 절환 상태를 나타내고, 하이신호(20)는 전원의 오프 절환을 나타낸다. 그리고, 로직 전압에 도시된 참조번호 30은 수백 밀리 세크(㎳)의 전원 온 세팅 타임을 나타내며, 참조번호 40은 수백 밀리 세크(㎳)의 전원 오프 세팅 타임을 나타낸다.3 is a waveform diagram of power supply on / off of the PDTV according to the present invention. In the operation of the high voltage driving voltage, as shown in the waveform diagram of FIG. Reference numeral 20 denotes an off switching of the power supply. In addition, reference numeral 30 shown in the logic voltage represents a power-on setting time of several hundred milliseconds, and reference numeral 40 represents a power-off setting time of several hundred milliseconds.
즉, 상기 도 3과 같이 마이컴(11)의 전원 컨트롤 포트를 고전압 구동회로부(8) 쪽과 로직 파워부(9) 쪽의 두 부분으로 나누어, 전원 온 절환시에 로직 파워부(9)가 먼저 온 절환되고, 일정한 시간이 흘러 로직 파워부(9)가 정상 동작을 한 후 고전압 구동회로부(8)의 파워를 온 절환시킨다. 그리고, 반대로 전원 오프 절환시에는 고전압 구동회로부(8)의 전원을 먼저 오프 절환하고, 로직 파워부(9)의 전원을 오프 절환하여 안전하게 전원을 오프하도록 한다.That is, as shown in FIG. 3, the power control port of the microcomputer 11 is divided into two parts of the high voltage driving circuit part 8 side and the logic power part 9 side. After switching on and passing a certain time, the logic power unit 9 performs normal operation, and then turns on the power of the high voltage driving circuit unit 8. On the contrary, when the power supply is switched off, the power supply of the high voltage driving circuit unit 8 is first switched off, and the power supply of the logic power unit 9 is switched off to safely turn off the power supply.
이상에서 설명한 바와 같이 본 발명에서는 마이컴의 전원 컨트롤 포트를 고전압 구동회로부와 로직 파워부로 분리시켜 전원을 온·오프 절환함으로써, 전원 온·오프 동작을 안전하게 하도록 하는 효과가 있다.As described above, in the present invention, the power supply control port of the microcomputer is separated into the high voltage driving circuit portion and the logic power portion, thereby switching the power on and off, thereby making the power on / off operation safe.
Claims (3)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019970073209A KR19990053561A (en) | 1997-12-24 | 1997-12-24 | Power on / off method of PDTV |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019970073209A KR19990053561A (en) | 1997-12-24 | 1997-12-24 | Power on / off method of PDTV |
Publications (1)
Publication Number | Publication Date |
---|---|
KR19990053561A true KR19990053561A (en) | 1999-07-15 |
Family
ID=66099014
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019970073209A KR19990053561A (en) | 1997-12-24 | 1997-12-24 | Power on / off method of PDTV |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR19990053561A (en) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100429218B1 (en) * | 2001-10-15 | 2004-04-29 | 엘지전자 주식회사 | Circuit and Method for Protecting Plasma Display Panel Module |
KR100429222B1 (en) * | 2001-11-08 | 2004-04-29 | 엘지전자 주식회사 | Method for Power on sequence in PDP TV |
KR100460582B1 (en) * | 2000-11-08 | 2004-12-08 | 파이오니아 플라즈마 디스플레이 가부시키가이샤 | Plasma display module |
US8049745B2 (en) | 2005-09-16 | 2011-11-01 | Samsung Electronics Co., Ltd. | Display apparatus and control method thereof |
-
1997
- 1997-12-24 KR KR1019970073209A patent/KR19990053561A/en active IP Right Grant
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100460582B1 (en) * | 2000-11-08 | 2004-12-08 | 파이오니아 플라즈마 디스플레이 가부시키가이샤 | Plasma display module |
KR100429218B1 (en) * | 2001-10-15 | 2004-04-29 | 엘지전자 주식회사 | Circuit and Method for Protecting Plasma Display Panel Module |
KR100429222B1 (en) * | 2001-11-08 | 2004-04-29 | 엘지전자 주식회사 | Method for Power on sequence in PDP TV |
US8049745B2 (en) | 2005-09-16 | 2011-11-01 | Samsung Electronics Co., Ltd. | Display apparatus and control method thereof |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100266429B1 (en) | A data processing apparatus for pdp television | |
KR100217279B1 (en) | A separating adaptive method for system process of pdp-tv | |
KR19990053561A (en) | Power on / off method of PDTV | |
KR19990027734U (en) | PD TV power check | |
KR100266326B1 (en) | An error protection apparatus of data process for pdp television | |
JP4163787B2 (en) | Apparatus and method for timing control of AC plasma display flat plate apparatus | |
KR100217280B1 (en) | A control signal generating apparatus and method of address driver ic in pdp-tv | |
KR100431671B1 (en) | Method for scanning double line on PDP television | |
KR100416849B1 (en) | A driving apparatus and method for PDP-TV | |
KR100266327B1 (en) | A using method of shelf voltage in surface discharge | |
KR100416850B1 (en) | A processing apparatus of system initial state for plasma display panel television | |
KR100397356B1 (en) | Apparatus for processing data in pdp television | |
KR100266325B1 (en) | A data interface processing apparatus for pdp television | |
KR100217275B1 (en) | A generating apparatus of data load clock for pdp-tv | |
KR100256495B1 (en) | A control method of luminescence for pdp television | |
KR19990051697A (en) | How to scan line crossing of PDTV | |
KR100266323B1 (en) | An data interfacing method in data erasing system for pdp television | |
KR100217278B1 (en) | A generating apparatus of data load clock for pdp-tv | |
KR19990051698A (en) | Full screen light emitting method of PDTV | |
KR100266321B1 (en) | An interlace addressing apparatus using separating of sustain electrode for pdp-tv | |
KR100217276B1 (en) | A control method of discharge sustain for pdp-tv driving | |
KR19990051694A (en) | System initialization processor of PDTV | |
KR19990049187A (en) | How to Implement Stabilization Waveforms in Scanning Area of PDDP | |
KR100397355B1 (en) | Method for preventing erroneous operation in vertical synchronous interval of pdp television | |
KR19990051701A (en) | Interface method of PDTV according to data erasure method |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E701 | Decision to grant or registration of patent right | ||
NORF | Unpaid initial registration fee |