JP3739390B2 - バイポーラトランジスタ - Google Patents

バイポーラトランジスタ Download PDF

Info

Publication number
JP3739390B2
JP3739390B2 JP51377894A JP51377894A JP3739390B2 JP 3739390 B2 JP3739390 B2 JP 3739390B2 JP 51377894 A JP51377894 A JP 51377894A JP 51377894 A JP51377894 A JP 51377894A JP 3739390 B2 JP3739390 B2 JP 3739390B2
Authority
JP
Japan
Prior art keywords
layer
bipolar transistor
base layer
transistor according
conduction band
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP51377894A
Other languages
English (en)
Other versions
JPH08504540A (ja
Inventor
ヘルムート ヨルケ,
Original Assignee
テミック セミコンダクター ゲゼルシャフト ミット ベシュレンクテル ハフツング
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by テミック セミコンダクター ゲゼルシャフト ミット ベシュレンクテル ハフツング filed Critical テミック セミコンダクター ゲゼルシャフト ミット ベシュレンクテル ハフツング
Publication of JPH08504540A publication Critical patent/JPH08504540A/ja
Application granted granted Critical
Publication of JP3739390B2 publication Critical patent/JP3739390B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70Bipolar devices
    • H01L29/72Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/73Bipolar junction transistors
    • H01L29/737Hetero-junction transistors
    • H01L29/7371Vertical transistors
    • H01L29/7373Vertical transistors having a two-dimensional base, e.g. modulation-doped base, inversion layer base, delta-doped base

Description

本発明は著しく高い周波数用のバイポーラトランジスタに関する。
1010Hzを越える著しく高い周波数用のトランジスタが必要とされている。このために既に、幾つかの実現のための提案がなされてる。
例えばSolid State Electronics,Vol.33,No.2,199頁〜204頁 1990ではコレクタ及びエミッタのためのn−ドーピングされたSi層間に濃くP形ドーピングされたSi−Ge−ベース層を有するSi/SiGeヘテロ接合バイポーラトランジスタ(HBT)の構成が記載されている。ベース層と濃く(強く)n−ドーピングされたコレクタ接続(端子)層との間に存在するドリフトゾーンは薄く(弱く)n−ドーピングされたSi−層から成り、これによりコレクタベース−容量が減少され、耐圧力化が高められる。ドリフトゾーンは文献では通常コレクタの一部と称される。
IEEE Electron Device Letters, Vol.10,No.12,Dec.1989,534頁〜536頁ではSiGeベース層を有するSi/SiGe−HBTが記載されており、ここではベース内部のGe含有量がエミッタ側からコレクタ側に向かって増大しており、これにより、変化するバンドギャップに基づき、ベース内部のドリフトフィールドが期せられ、エミッタから注入された荷電キャリアのベースを通っての輸送が加速される。
HBTにおけるSiGe混合格子の使用に対する一般的な考察はIEEE Transactions on Electron Device,Vol.36,No.10,Oct.1989,2043頁〜2064頁になされており、ことに、Siサブストレート上でのSiGe層の仮晶成長に対する考察及び格子ひずみにより生じる、バンド構造への影響についての考察もなされている。
DE4039103A1に記載されているSiバイポーラトランジスタではエミッタ、ベースおよびコレクタはラテラルに構造化されたプレーナ形でのドーピングされた平面構造(体)として基体(担体)材料内に構成されている。ここでベース平面(体)の領域にてSiGe混晶として基体材料を構成することにより、価電子帯におけるホールのため電位落ち込み部(谷)が深くなる。
Appl.Phys.Lett.46(11),Juni 1985,1084頁〜1086頁では、わずかにn−ドーピングされた注入ゾーンとドリフトゾーンの間にδ(p)ドーピングされたベースを有するGaAs−トランジスタが記載されている。ベース層によって形成される電位障壁の高さはベースに加えられる電圧によって制御される。障壁を介する電流は熱イオンエミッションの理論によって説明される。
本発明の課題は、著しく高い周波数用のバイポーラトランジスタを提供することにある。
本発明は、著しく高い周波数用のバイポーラトランジスタであって、nドーピングされたSiから成るコレクタ端子層と、少なくともSiを含むδpドーピングされたベース層と、前記コレクタ端子層と前記ベース層との間に形成され、前記コレクタ端子層と前記ベース層の間に定められたドリフト方向を有する、薄くnドーピングされたシリコンゲルマニウムSi 1−x Ge (x≦0.4)から成るドリフトゾーンと、前記ベース層上に形成された、薄くnドーピングされたSiから成るエミッタ層と、前記エミッタ層上に形成されたn+ドーピングされたSiから成るエミッタ端子層を有しており、前記ドリフトゾーンは、少なくとも前記ベース層に隣接する自身の端部領域において、分裂された伝導帯構造を有しており、当該分裂された伝導帯構造の多重縮退された伝導帯最小位置は、異なる電子異方性有効質量を伴うエネルギー的に別個にされた少なくとも2つの伝導帯最小位置に分裂されており、エネルギー的により深い位置にある伝導帯最小位置はより少ない有効質量を伴う電子を有しており、当該電子はドリフト方向においてエネルギー的に有利である、ことを特徴とするバイポーラトランジスタである。従属請求項は本発明の有利な構成例及び発展形態を規定する。
δ−ドーピングとはベースにおけるホールのコヒーレント長より短いベース層の層厚のことである。それにより2次元の荷電キャリアガスが形成される。ホールのコヒーレント長は室温の場合、シリコンで約10nmである。
事前に多重縮退された1つの伝導帯最小位置が、異なった有効質量を有する2つのエネルギ的に別個の最小位置へエネルギー的に分裂することは、例えばシリコン上に仮晶成長したSiGeから公知である。シリコンは6重に縮退された1つの伝導帯最小位置を呈し、この伝導帯最小位置は(100)方向において、Si上に仮晶成長したSiGe層において、それぞれの伝導帯最小位置にて電子の異なる異方性の有効質量を有する、エネルギー的に比較的低いところに位置する4重縮退された最小位置と、エネルギー的に比較的に高いところに位置する2重縮退された最小位置とに分裂される。ドリフト方向にて、即ち成長方向に対して平行な方向で、且つ層平面に対して垂直な方向で電子は比較的低いところに位置する伝導帯最小位置にて、より少ない有効質量を有する。換言すればこの電子は、エネルギー的により高いところに位置する伝導帯最小位置における電子よりも軽量である。
δ−ドーピングされたベース層はSiGeを含むドリフトゾーンと結合して特に有利な高周波特性を呈する。このことは、注入された電子に対する質量フィルタ(これによってドリフト方向において比較的僅かな有効質量を有する電子の有利な注入が生じる)としての薄いベースの電位障壁の機能により説明される。軽量の電子はドリフトゾーンの電界中で比較的高いドリフト速度を生じさせる。特に重要なのは、ベース層のほうに向いたドリフトゾーン部分におけるゲルマニウム含有量である。
次に本発明を実施例に基づいて図を参照して詳細に説明する。本発明は、これらの実施例において選択された材料の組合せに限定されるものではない。
図1aはn−n−δp−n−n構造を有するメサ構成法におけるバイポーラトランジスタを示す。
図1bはベース層におけるGe成分を示す。
図1cはドーピングプロフィール及びエネルギーバンド特性をの略示図である。
図2aはδn−n−δp−n−n構造を有するプレーナ形バイポーラトランジスタを示す。
図2bはベース層におけるGe成分を示す。
図2cはドーピングプロフィール及びエネルギーバンド特性の略示図である。
図1aに略示するメサ形構成法のバイポーラトランジスタの構成はn−n−δp−n−nの層列を有する。最下方の層1はドーピング濃度、例えば1020cm−3のドーパント濃度でnドーピングされたシリコンから成り、コレクタ端子層を形成する。その上に成長した層2は弱くnドーピングされており(例えば5・1016cm−3のドーパント濃度で)、ドリフトゾーンを形成する。この層2はしばしばコレクタの一部と称され、ドリフトゾーンの幅L2は例えば100nmである。層2は仮晶成長したSiGeを含む。Si1−xGe−混晶におけるゲルマニウム含有量xはX=0.4以下であり、有利にはX<0.2であり、コレクタ側からベース側に向かってGe濃度は増大する。ドリフトゾーンにおけるゲルマニウム含有量は有利にはベース層への層境界のところで最大である。ベース層におけるゲルマニウム含有量は殆どクリティカルでない。
ドリフトゾーンは、ベース層のほうに向いた領域(これは幅L2の一部をなすに過ぎない)においてのみ仮晶成長したSiGeから成ることも可能であり、コレクタ層1のほうに向いたドリフトゾーン部分ではSiから成り、ここでSiGe領域は有利にベース層からドリフトゾーン幅L2の少なくとも20%を占める。有利にはGe含有量は少なくとも20nmの層厚では10%より高い。ゲルマニウム含有の特性経過はドリフトゾーン全体において一定又は有利には直線的又は単調に又は段階的にドリフトゾーンのベース層側から低下し得る。
ベース層3はδpドーピングされており、ここでドーピングは、ベース層厚がわずか数nmと僅かであるため、面ドーピングとして、ドーピング濃度例えば1014cm−2で行われる。ベース層はSi又は仮晶成長のSiGeから成り、これは有利には一定のGe含有量を有する。このGe含有量は、ベース層への境界におけるドリフトゾーンのGe含有量に等しい。
層4はドーピング濃度例えば5・1016cm−3で弱くnドーピングされたSi層であり、注入ゾーンを形成する。注入ゾーンの幅L1は例えば50nmである。注入ゾーンはしばしばエミッタの一部と称される。
層5はドーピング濃度例えば1020cm−3でnドーピングされたシリコンから成り、層の厚さは例えば100nmであり、低オームのエミッタコンタクト層を形成する。
ドーピング材料として有利にベース層にはホウ(硼)素(B)が使用され、nないしnドーピングされた層にはヒ(砒)素(As)又はアンチモン(Sb)が使用される。E,B,Cによってエミッタ、ベース、コレクタに対する金属性コンタクトが表されている。
エミッタの幅Sは例えば1μmであり、ベース−エミッタ間隔Sは約0.5μmである。このバイポーラトランジスタは従来の形式で製造可能である。
ベース層への境界にてドリフトゾーンが図1bに相応して、例えばX≦0.2のGe成分を有する場合、ドリフトゾーンにおいて比較的短い走行時間(transit time)が得られる。それというのはSi(001)上へのSiGeの仮晶成長によって、6重縮退した伝導帯最小位置がドリフトゾーンにおいて2重縮退した最小位置と4重縮退した最小位置へ分裂され(図1c)、荷電キヤリアが有利には注入ゾーンからエネルギー的に一層有利な、ドリフトゾーンの4重縮退した最小位置へ注入されるからである。エネルギー的に低い4重縮退した最小位置において荷電キャリヤはドリフトゾーン方向で比較的僅かな有効質量、ひいては高められたドリフト速度を有する。
図2aではδドーピングされたベースと、同じくδドーピングされたエミッタとを有するバイポーラトランジスタ構造が示してある。このような構造によっては少数キャリア(ベースにおける電子、エミッタにおける欠損電子)に対する蓄積時間が著しく低減される。例えば1020As/cmの荷電キャリア濃度を有するシリコンから成るnドーピングされたコレクタ層上に、約5・1016cm−3の荷電キャリア濃度を有する約100nmの厚さのシリコン層が被着される。適当なマスクを用いてコレクタ層から約100nmの間隔をおいてnドーピングされたシリコン層内に第1のδドーピングδが、ベースに対して例えば1014B/cmの面ドーピングで設けられ、該δpドーピングの上方約50nmのところに第2のδドーピングδが、例えば1014のSb/cmの面ドーピングで設けられる。それに続いてコンタクトインプランテーションによってコンタクトゾーンが生成され、該コンタクトゾーンによって能動的構成素子が層列の表面上にプレーナに配されたコンタクトと接続される。コレクタ層と第1δドーピングδとの間のドリフトゾーンが、図2bのGe成分を有する場合、上述のようにドリフト速度は有利に高められる。プレーナ形バイポーラトランジスタ構造に所属するドーピング及びエネルギーバンド特性は図2cに示してある。
上述の低ノイズのバイポーラトランジスタによっては100GHzを越える遮断周波数fmaxが達成される。
本発明は上述のトランジスタ構造に限られるものでなく、p−p−δn−p−p−並びにδp−p−δn−p−p構造も作製可能であり、それらに対しても伝導帯構造に対して前述した特性が価電子帯構造に転用される。
本発明は例として選択された、特に良く研究されている材料組合せSi/SiGeに限られるものでなく、一般的に、ドリフト方向での軽量の電子に対する比較的深い位置にある伝導体最小位置を伴う伝導帯分裂を示す半導体材料、例えばAlAsにも適用可能である。

Claims (10)

  1. 著しく高い周波数用のバイポーラトランジスタであって、
    ドーピングされたSiから成るコレクタ端子層と、
    少なくともSiを含むδpドーピングされたベース層と、
    前記コレクタ端子層と前記ベース層との間に形成され、前記コレクタ端子層と前記ベース層の間に定められたドリフト方向を有する薄くnドーピングされたシリコンゲルマニウムSi 1−x Ge (x≦0.4)から成るドリフトゾーンと、
    前記ベース層上に形成された、薄くnドーピングされたSiから成るエミッタ層と、
    前記エミッタ層上に形成されたn+ドーピングされたSiから成るエミッタ端子層を有しており、
    前記ドリフトゾーンは、少なくとも前記ベース層に隣接する自身の端部領域において、分裂された伝導帯構造を有しており
    当該分裂された伝導帯構造の多重縮退された伝導帯最小位置は、異なる電子異方性有効質量を伴うエネルギー的に別個にされた少なくとも2つの伝導帯最小位置に分裂されており、
    エネルギー的により深い位置にある伝導帯最小位置はより少ない有効質量を伴う電子を有しており、当該電子はドリフト方向においてエネルギー的に有利である、
    ことを特徴とするバイポーラトランジスタ。
  2. 前記領域は、前記ドリフトゾーンの幅(L2)の少なくとも20%を有する、請求の範囲1記載のバイポーラトランジスタ。
  3. 前記伝導帯構造のエネルギー的分裂がドリフトゾーンにてドリフト方向で可変であって、ベース層への層境界にて最大値に達する、請求の範囲1又は2記載のバイポーラトランジスタ。
  4. 分裂された伝導帯構造を有する領域はSi上に(100)−方位(配向)で仮晶成長されたSiGeから成る、請求の範囲1から3までのうちいずれか1項記載のバイポーラトランジスタ。
  5. 前記ドリフトゾーンにおいてGe含有度は、コレクタ端子層への境界での0%からベースでの最大40%に上昇する、請求の範囲4記載のバイポーラトランジスタ。
  6. 前記ベース層は仮晶成長したSiGeから成る、請求の範囲3又は4記載のバイポーラトランジスタ。
  7. 前記ベース層の幅は10nmより小さい、請求の範囲3から5までのうちいずれか1項記載のバイポーラトランジスタ。
  8. 前記ベース層は少なくとも1013ドーピング原子/cmのP面ドーピングを有する、請求の範囲1から7までのうちいずれか1項記載のバイポーラトランジスタ。
  9. 前記エミッタはδnドーピング層として構成されている、請求の範囲1から8までのうちいずれか1項記載のバイポーラトランジスタ。
  10. 前記トランジスタはメサ構成法で構成されている、請求の範囲1から9までのうちいずれか1項記載のバイポーラトランジスタ。
JP51377894A 1992-12-10 1993-12-09 バイポーラトランジスタ Expired - Fee Related JP3739390B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
DE4241609 1992-12-10
DE4241609.4 1992-12-10
PCT/EP1993/003462 WO1994014197A1 (de) 1992-12-10 1993-12-09 Bipolartransistor

Publications (2)

Publication Number Publication Date
JPH08504540A JPH08504540A (ja) 1996-05-14
JP3739390B2 true JP3739390B2 (ja) 2006-01-25

Family

ID=6474883

Family Applications (1)

Application Number Title Priority Date Filing Date
JP51377894A Expired - Fee Related JP3739390B2 (ja) 1992-12-10 1993-12-09 バイポーラトランジスタ

Country Status (4)

Country Link
EP (1) EP0673548B1 (ja)
JP (1) JP3739390B2 (ja)
DE (2) DE59310180D1 (ja)
WO (1) WO1994014197A1 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE4314951C2 (de) * 1993-05-06 2001-07-12 Daimler Chrysler Ag Bipolar-Transistor mit hoher Stromverstärkung

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE4039103A1 (de) * 1990-03-27 1991-10-02 Daimler Benz Ag Bipolare halbleiteranordnung und verfahren zu deren herstellung

Also Published As

Publication number Publication date
DE59310180D1 (de) 2001-07-26
DE4341941A1 (de) 1994-06-16
EP0673548A1 (de) 1995-09-27
JPH08504540A (ja) 1996-05-14
EP0673548B1 (de) 2001-06-20
WO1994014197A1 (de) 1994-06-23

Similar Documents

Publication Publication Date Title
JP2644022B2 (ja) ヘテロ接合バイポーラnpnトランジスタ
JP2582519B2 (ja) バイポーラ・トランジスタおよびその製造方法
JPH07118480B2 (ja) ヘテロ接合トランジスタ及びその製造方法
EP0657942A2 (en) Lateral bipolar transistor
JPH038340A (ja) ヘテロ接合バイポーラトランジスタ
JP2001522533A (ja) シリコン・カーバイド・フィールド制御型バイポーラ・スイッチ
US5414273A (en) Heterojunction bipolar transistor
US5258624A (en) Transferred electron effect device
US5798539A (en) Bipolar transistor for very high frequencies
JP2001338930A (ja) 半導体装置および半導体製造方法
JP3515944B2 (ja) ヘテロバイポーラトランジスタ
JP3739390B2 (ja) バイポーラトランジスタ
JP2016528731A (ja) アナログ技術におけるシリコンimpattダイオードのインテグレーション
WO2010118215A1 (en) Superjunction collectors for transistors & semiconductor devices
JP4053497B2 (ja) トレンチバイポーラトランジスタ
JP2868780B2 (ja) ダブルヘテロ接合・反転ベーストランジスタ
JP2007027294A (ja) ヘテロ接合バイポーラトランジスタ
KR100752538B1 (ko) 바이폴라 트랜지스터
JP3246401B2 (ja) ヘテロ接合バイポーラトランジスタ
JPH01171269A (ja) 半導体装置
JP2825325B2 (ja) ヘテロ接合バイポーラトランジスタ
Malm et al. Implanted collector profile optimization in a SiGe HBT process
JP2851994B2 (ja) へテロ接合バイポーラトランジスタからなる素子
Liu Heterostructure Bipolar Transistors (HBTs)
Liu Heterostructure bipolar transistors

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20040824

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20041119

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20050107

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050224

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20050510

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050810

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20051004

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20051102

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081111

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091111

Year of fee payment: 4

LAPS Cancellation because of no payment of annual fees