JPH08504540A - バイポーラトランジスタ - Google Patents

バイポーラトランジスタ

Info

Publication number
JPH08504540A
JPH08504540A JP6513778A JP51377894A JPH08504540A JP H08504540 A JPH08504540 A JP H08504540A JP 6513778 A JP6513778 A JP 6513778A JP 51377894 A JP51377894 A JP 51377894A JP H08504540 A JPH08504540 A JP H08504540A
Authority
JP
Japan
Prior art keywords
bipolar transistor
layer
base
transistor according
doped
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP6513778A
Other languages
English (en)
Other versions
JP3739390B2 (ja
Inventor
ヘルムート ヨルケ,
Original Assignee
ダイムラー ベンツ アクチエンゲゼルシャフト
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ダイムラー ベンツ アクチエンゲゼルシャフト filed Critical ダイムラー ベンツ アクチエンゲゼルシャフト
Publication of JPH08504540A publication Critical patent/JPH08504540A/ja
Application granted granted Critical
Publication of JP3739390B2 publication Critical patent/JP3739390B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70Bipolar devices
    • H01L29/72Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/73Bipolar junction transistors
    • H01L29/737Hetero-junction transistors
    • H01L29/7371Vertical transistors
    • H01L29/7373Vertical transistors having a two-dimensional base, e.g. modulation-doped base, inversion layer base, delta-doped base

Abstract

(57)【要約】 本発明は高周波用バイポーラトランジスタに関し、該バイポーラトランジスタではベースはδドーピングされ、そして、ベース層とコレクタ端子層との間のわずかにn−ドーピングされたドリフト領域はドリフト方向で軽量の電子をエネルギ的に優位に支配させる伝導帯最小(特性状態量)部の分割、分裂を呈する。

Description

【発明の詳細な説明】 バイポーラトランジスタ 本発明は高周波用のバイポーラトランジスタに関する。 1010Hzを越える著しく高い高周波用のトランジスタの必要性が存している 。このために既に、幾つかの実現のための提案がなされてる。 例えばSo1id state Electronics,Vol.33,N o.2,S.199−204 1090ではコレクタ及びエミッタのためのn− ドーピングされたSi層間に濃くP形ドーピングされたSi−Ge−ベース層を 有するSi/SiGeヘテロ接合バイポーラトランジスタ(HBT)の構成が記 載されている。ベース層と濃く(強く)n−ドーピングされたコレクタ接続(端 子)層との間に存在するドリフトゾーンは薄く(弱く)n−ドーピングされたS i−層から成り、それによりコレクタベース−容量が減少され、絶縁破壊の強さ が高められる。ドリフトゾーンは文献では通常コレクタの一部と称される。 IEEE Electron Device、Letters Vo1・10 、No.12,Dec.1989ではSiGeベース層を有するSi/SiGe −HBTが記載されており、ここではベース内部のG e含有量がエミッタ側からコレクタ側に向かって増大しており、それにより、変 化するバンドギャップに基づき、ベース内部のドリフトフィールドが期せられ、 それによりエミッタから注入された荷電キャリアのベースを通っての輸送を加速 させるものである。 HBTにおける1におけるSiGe混合格子の使用に対するより一般的な考察 はIEEE Transactions on Electron Devic es,Vo1.36,No、10,Oct.1989になされており、ことに、 Siサブストレート上でのSiGe層の仮晶成長に対する認識及び格子ひずみに より生じる、バンド構造への影響についての考察もなされている。 DE4039103A1に記載されているSiバイポーラトランジスタではエ ミッタ、ベースコレクタはラテラルに構造化されたプレーナ形でのドーピングさ れた平面構造(体)として基体(担体)材料内に構成されている。ここでベース 平面(体)の領域にてSiGe混晶として基体材料を構成することにより、価電 子帯におけるホールのため電位落ち込み部(谷)の深部形成が図られる(期せら れる)。 Appl・Phly・Lett・46(11),Juni 1985,S 1 084−1086,ではわずかにn−ドーピングされた注入−及びドリフトゾー ン間にδ(P+)ドーピングされたベースを有するG aAs−バイポーラトランジスタが記載されている。ベース層により形成される 電位障壁の高さはベースに加えられる電圧により制御され得る。障壁を介する電 流は熱イオンエミッションの理論により表現し得る。 本発明の課題とするところは著しく高い周波数用のバイポーラトランジスタを 提供することにある。 本発明(の要旨)は請求の範囲1に記載されている。サブフレームは本発明の 有利な構成例及び発展形態を規定する。 δ−ドーピングとはベースにおけるホールのコヒーレント長より小さいベース 層の層厚の謂である。それにより2次元の荷電キャリアガスが形成される。ホー ルのコヒーレント長は室温の際シリコンにてほぼ10nmである。 先行の1つの多重縮退付きの1つの伝導帯最小(特性状態量)部を、異なった 有効質量をもって2つのエネルギ的に別個の最小(特性状態量)部へエネルギ的 に分割、分裂することは例えばシリコン上に仮晶成長したSiGeについて公知 である。シリコンは6重に縮退された1つの伝導帯最小(特性状態量)部を呈し 、該伝導帯最小部は(100)方向で仮晶成長したSiGe層において、エネル ギ的に比較的低いところに位置する4重縮退された最小(特性状態量)部と、エ ネルギ的に比較的に高いところに位置する32重に縮退された最小(状態特性量 )部とに分割、分裂され、こ こで、それぞれの伝導帯最小(特性状態量)部にて異なる異方性の有効質量を以 て分割分裂される。ドリフト方向にて、即ち成長方向に対して平行な方向で、且 つ層平面に対して垂直な方向で電子は比較的低いところに位置する伝導帯最小( 特性状態量)部にて、比較的わずかな有効質量を有し、換言すればエネルギ的に 比較的高いところに位置する伝導帯最小(特性状態量)部における電子より軽量 である。 δ−ドーピングされたベース層はSiGeを含むドリフトゾーンと合わさって 特に有利な高周波特性を有する。このことは注入された電子に対する質量フィル タ(これによってはドリフト方向で比較的小さな有効質量をもっての電子の有効 注入が生ぜしめられる)としての薄いベースの電子障壁の機能により説明され得 る。軽量の電子はドリフトゾーンの電界中で比較的高いドリフト速度を生じさせ る。特別に重要であるのはベース層のほうに向いたドリフトゾーンの部分におけ るゲルマニウム含有量である。 次ぎに実施例を用いて図を参照して説明するが、本発明はこれに限定されるも のではない。 図1はn+−n−δp−n+構造を有するメサ構成法におけるバイポーラトラン ジスタを示す。 図1bはベース層におけるGe成分を示す。 図1cはドーピングプロフィール及びエネルギバンド特性経過を示す。 図2aはδn−n−δp−n−n+構造を有するプレーナ形バイポーラトランジス タを示す。 図2bはベース層におけるGe成分を示す。 図2cはドーピング特性経過及びエネルギバンド特性経過の略示図である。 図1aに略示するメサ形構成法のバイポーラトランジスタの構成はn+−n− δp−n−n+の層列を有する。最下方の層1はドーピング濃度、例えば1020 cm-3を有するn+ドーピングされたシリコンから成り、コレクタ端子層を形成 する。そのうえに成長した層2は弱く(薄く)nドーピングされており(例えば 5.1016cm-3の濃度で)、ドリフトゾーンを形成する。図2cはドーピング 特性経過及びエネルギバンド特性経過の略示図である。この層2は屡々、コレク タの一部と称せられ、ドリフトゾーンの幅L2は例えば100nmである。層2 は仮晶成長したSiGeを含む。Si1-xGex−混晶におけるゲルマニウム含有 量xはX=0.4以下であり、有利にはX<0.2であり、ここで、コレクタ側 からベース側に向かってGe濃度は増大する。ドリフトゾーンにおけるゲルマニ ウム含有量は有利にはベース層への層境界のとこらで最大である。ベース層にお けるゲルマニウム含有量は殆どクリティカルでない。 ドリフトゾーンはベース層のほうに向いた領域(これは幅L2の一部をなすに 過ぎない)においてのみ仮 晶成長したSiGeから成り、そしてコレクタ層1のほうに向いた、ドリフトゾ ーン部分ではSiから成り、ここで、SiGe領域は有利にベース層からドリフ トゾーン幅L2の少なくとも20%を占める。有利にはGe含有量は少なくとも 20nmの層厚では10%より高い。ゲルマニウム含有(量)の特性経過はドリ フトゾーン全体において一定又は有利には直線的又は単調に又は段階的にドリフ トゾーンのベース層側から低下し得る。 ベース層3は有利にはδpドーピングされており、ここでドーピングは面ドー ピングとしてたんに数nmのベース層のわずかな厚さに基づきドーピング濃度例 えば1014(10の14乗)cm-2を以て表され得る。ベース層はSi又は仮晶 成長のSiGe(これは有利には一定のGe含有量を有する)から成り、上記の 一定のGe含有量はベース層の境界におけるドリフトゾーンのGe含有量に等し いものである。 層4はドーピング濃度例えば5.1016cm-3を有する弱く(薄く)nドーピ ングされたSi層であり、そして、注入ゾーンを形成する。注入ゾーンの幅L1 は例えば50nmである。注入ゾーンは屡々エミッタ部分と称される。 層5はドーピング濃度例えば1020cm-3を有するn+ドーピングされたシリ コンから成り、そして、低オームのエミッタコンタクト層を形成する。 ドーピング材料としては有利にベース層にはホウ(硼)素(B)、nないしn+ ドーピングされた層にはヒ(砒)素(As)又はアンチモン(Sb)が使用さ れる。E,B,Cによってはエミッタ、ベース、コレクタに対する金属性コンタ クトが表されている。 エミッタの幅SEは例えば1μmであり、ベース−エミッタ間隔Sはほぼ0. 5μmである。バイポーラトランジスタは従来形式で作製可能である。 ベース層への境界にてドリフトゾーンが図1bに相 分を有する場合、ドリフトゾーンにて比較的短い走行時間(transit t ime)を有する。それというのはSi(001)上へのSiGeの仮晶成長に より6重縮退した伝導帯最小(特性状態量)部の2−及び4−重縮退した最小( 特性状態量)部への分割、分裂がドリフトゾーンにて行われ、そして、荷電キヤ リアが有利に注入ゾーンからエネルギ的に一層有利な4重縮退した、ドリフトゾ ーンの最小(特性状態量)部へ注入されるからである。エネルギ的に低下した、 4重縮退した最小(特性状態量)部における荷電キャリヤはドリフトゾーン方向 で比較的小さな有効質量、以て、高められたドリフト速度を有する。 図2aではδドーピングされたベースと、同じくδドーピングされたエミッタ とを有するバイポーラトランジスタ構造が示してある。その種の構造によっては 少数キャリア(ベースにおける電子、エミッタにおける欠損電子)に対する蓄積 時間が著しく低減される。例えば1020As/cm3の荷電キャリア濃度を有す るシリコンから成るn+ドーピングされたコレクタ層上にはほぼ5.1016cm- 3 の荷電キャリア濃度を有するほぼ100nm厚のシリコン層が被着される。適 当なマスクを用いてコレクタ層からほぼ100nmの間隔をおいてnドーピング されたシリコン層内にベースに対して例えば1014B/cm2の面ドーピングを もっての第1のδドーピングが注入され,そして、該δpドーピング上方ほぼ5 0nmのところに例えば1014のSb/cm2面ドーピングをもっての第2のδ ドーピングδnが注入される。それに引き続いてコンタクト打ち込みによりコン タクトゾーンが生成され該コンタクトゾーンによってはアクティブな(能動)構 成素子が層列の表面上に配されたコンタクトと接続される。コレクタ層と第1δ ドーピングδpとの間のドリフトゾーンが図2bのGe成分を有する場合、上述 のようにドリフト速度は有利に高められる。プレーナ形バイポーラトランジスタ 構造に所属するドーピング及びエネルギバンド特性経過は図2cに示してある。 上述の低ノイズのバイポーラトランジスタによっては100GHzを越える遮 断周波数fmaxが達成される。 本発明は上述のトランジスタ構造に限られるもので なく、P+−p−δn−p−p+−並びにδp−p−δn−p−p+構造も作製可 能であり、それらに対しては伝導帯構造に対して前述した特性が価電子帯構造に も転用され得る。 本発明は亦例として選定された特に良好に確かめられた材料組合せSi/Si Geに限られるものでなく、一般的に半導体材料(これはドリフト方向で軽量の 電子に対して比較的低いところに位置する伝導体最小(特性状態量)部を示すも のである)例えばAlAsにも適用可能である。
【手続補正書】特許法第184条の8 【提出日】1994年10月19日 【補正内容】 明細書 バイポーラトランジスタ 本発明は高周波用のバイポーラトランジスタに関する。 1010Hzを越える著しく高い高周波用のトランジスタの必要性が存している 。このために既に、幾つかの実現のための提案がなされてる。 例えばSolid state Electronics,Vol.33,N o.2,S.199−204 1990ではコレクタ及びエミッタのためのn− ドーピングされたSi層間に濃くP形ドーピングされたSi−Ge−ベース層を 有するSi/SiGeヘテロ接合バイポーラトランジスタ(HBT)の構成が記 載されている。ベース層と濃く(強く)n−ドーピングされたコレクタ接続(端 子)層との間に存在するドリフトゾーンは薄く(弱く)n−ドーピングされたS i−層から成り、それによりコレクタベース−容量が減少され、絶縁破壊の強さ が高められる。ドリフトゾーンは文献では通常コレクタの一部と称される。 IEEE Electron Device、Letters Vo1・10 、No.12,Dec.1989ではSiGeベース層を有するSi/SiGe −HBTが記載されており、ここではベース内部のG e含有量がエミッタ側からコレクタ側に向かって増大しており、それにより、変 化するバンドギャップに基づき、ベース内部のドリフトフィールドが期せられ、 それによりエミッタから注入された荷電キャリアのベースを通っての輸送を加速 させるものである。 HBTにおける1におけるSiGe混合格子の使用に対するより一般的な考察 はIEEE Transactions on Electron Devic es,Vol.36,No、10,Oct.1989参照2043−2064に なされており、ことに、Siサブストレート上でのSiGe層の仮晶成長に対す る認識及び格子ひずみにより生じる、バンド構造への影響についての考察もなさ れている。 DE4039103A1に記載されているSiバイポーラトランジスタではエ ミッタ、ベースコレクタはラテラルに構造化されたプレーナ形でのドーピングさ れた平面構造(体)として基体(担体)材料内に構成されている。ここでベース 平面(体)の領域にてSiGe混晶として基体材料を構成することにより、価電 子帯におけるホールのため電位落ち込み部(谷)の深部形成が図られる(期せら れる)。 Appl・Phly・Lett・46(11),Juni 1985,S 1 084−1086,ではわずかにn−ドーピングされた注入−及びドリフトゾー ン間にδ(P+)ドーピングされたベースを有するG aAs−バイポーラトランジスタが記載されている。ベース層により形成される 電位障壁の高さはベースに加えられる電圧により制御され得る。障壁を介する電 流は熱イオンエミッションの理論により表現し得る。 本発明の課題とするところは著しく高い周波数用のバイポーラトランジスタを 提供することにある。 本発明の請求の範囲1によれば、δpドーピングされたベース層、及びベース とn+ドーピングされたコレクタ端子層との間にドリフトゾーンを有するバイボ ーラトランジスタにおいて、上記ドリフトゾーンは少なくともベース側に分割、 分裂された伝導帯構造付きの領域を有し、該伝導帯構造によってはドリフト方向 で軽量の電子がエネルギ的に優位的に支配するように構成される、換言すれば、 δpドーピングされたべース層、及びベースとn+ドーピングされたコレクタ端 子層との間にドリフトゾーンを有するバイポーラトランジスタにおいて、上記ド リフトゾーンは少なくともベース側領域にて分割、分裂された伝導帯構造付きの 材料から成り、該伝導帯構造によってはドリフト方向で軽量の電子がエネルギ的 に優位的に支配するように構成されるのである。サブフレームは本発明の有利な 構成例及び発展形態を規定する。 δ−ドーピングとはベースにおけるホールのコヒーレント長より小さいベース 層の層厚の謂である。それにより2次元の荷電キャリアガスが形成される。ホー ルのコヒーレント長は室温の際シリコンにてほぼ10nmである。 先行の1つの多重縮退付きの1つの伝導帯最小(特性状態量)部を、異なった 有効質量をもって2つのエネルギ的に別個の最小(特性状態量)部へエネルギ的 に分割、分裂することは例えばシリコン上に仮晶成長したSiGeについて公知 である。シリコンは6重に縮退された1つの伝導帯最小(特性状態量)部を呈し 、該伝導帯最小部は(100)方向で仮晶成長したSiGe層において、エネル ギ的に比較的低いところに位置する4重縮退された最小(特性状態量)部と、エ ネルギ的に比較的に高いところに位置する32重に縮退された最小(状態特性量 )部とに分割、分裂され、ここで、それぞれの伝導帯最小(特性状態量)部にて 異なる異方性の有効質量を以て分割分裂される。ドリフト方向にて、即ち成長方 向に対して平行な方向で、且つ層平面に対して垂直な方向で電子は比較的低いと ころに位置する伝導帯最小(特性状態量)部にて、比較的わずかな有効質量を有 し、換言すればエネルギ的に比較的高いところに位置する伝導帯最小(特性状態 量]部における電子より軽量である。 請求の範囲 1.δpドーピングされたベース層(3)、及びベースとn+ドーピングされた コレクタ端子層(1)との間にドリフトゾーン(2)を有するバイポーラトラン ジスタにおいて、上記ドリフトゾーンは少なくともベース側領域にて分割、分裂 された伝導帯構造付きの材料から成り、該伝導帯構造によってはドリフト方向で 軽量の電子がエネルギ的に優位的に支配するように構成されていることを特徴と するバイポーラトランジスタ。 2.前記領域はドリフトゾーンの幅(L2)の少なくとも20%を有する請求の 範囲1記載のバイポーラトランジスタ。 3.前記伝導帯構造のエネルギ的分割、分裂がドリフトゾーンにてドリフト方向 で可変であって、ベース層への層境界にて最大値に達する請求の範囲1又は2記 載のバイポーラトランジスタ。 4.分割、分裂された伝導帯構造を有する領域はSi上に(100)一方位(配 向)で仮晶成長されたSiGeから成る請求の範囲1から3までのうちいずれか 1項記載のバイポーラトランジスタ。 5.ドリフトゾーンにてGe含有度はコレクタ端子層への境界における0%から ベースにおける最大40%へ上昇する請求の範囲4記載のバイポーラトラン ジスタ。 6.ベース層は仮晶成長したSiGeから成る請求の範囲3又は4記載のバイポ ーラトランジスタ。 7.ベース層の幅は10nmより小である請求の範囲3から5までのうちいずれ か1項記載のバイポーラトランジスタ。 8.ベース層は少なくとも1013ドーピング原子/cm2のP面ドーピングを有 する請求の範囲1から7までのうちいずれか1項記載のバイポーラトランジスタ 。 9.エミッタはδnドーピング層として構成されている請求の範囲1から8まで のうちいずれか1項記載のバイポーラトランジスタ。 10.トランジスタはメサ構成法で構成されている請求の範囲1から9までのう ちいずれか1項記載のバイポーラトランジスタ。

Claims (1)

  1. 【特許請求の範囲】 1.δpドーピングされたベース層(3)、及びベースとn+ドーピングされた コレクタ端子層(1)との間にドリフトゾーン(2)を有するバイポーラトラン ジスタにおいて、上記ドリフトゾーンは少なくともベース側に分割、分裂された 伝導帯構造付きの領域を有し、該伝導帯構造によってはドリフト方向で軽量の電 子がエネルギ的に優位的に支配するように構成されていることを特徴とするバイ ポーラトランジスタ。 2.前記領域はドリフトゾーンの幅(L2)の少なくとも20%を有する請求の 範囲1記載のバイポーラトランジスタ。 3.前記伝導帯構造のエネルギ的分割、分裂がドリフトゾーンにてドリフト方向 で可変であって、ベース層への層境界にて最大値に達する請求の範囲1又は2記 載のバイポーラトランジスタ。 4.分割、分裂された伝導帯構造を有する領域はSi上に(100)一方位(配 向)で仮晶成長されたSiGeから成る請求の範囲1から3までのうちいずれか 1項記載のバイポーラトランジスタ。 5.ドリフトゾーンにてGe含有度はコレクタ端子層への境界における0%から ベースにおける最大40%へ上昇する請求の範囲4記載のバイポーラトラン ジスタ。 6.ベース層は仮晶成長したSiGeを含む請求の範囲3又は4記載のバイポー ラトランジスタ。 7.ベース層の幅は10nmより小である請求の範囲3から5までのうちいずれ か1項記載のバイポーラトランジスタ。 8.ベース層は少なくとも1013ドーピング原子/cm2のP面ドーピングを有 する請求の範囲1から7までのうちいずれか1項記載のバイポーラトランジスタ 。 9.エミッタはδnドーピング層として構成されている請求の範囲1から8まで のうちいずれか1項記載のバイポーラトランジスタ。 10.トランジスタはメサ構成法で構成されている請求の範囲1から9までのう ちいずれか1項記載のバイポーラトランジスタ。
JP51377894A 1992-12-10 1993-12-09 バイポーラトランジスタ Expired - Fee Related JP3739390B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
DE4241609 1992-12-10
DE4241609.4 1992-12-10
PCT/EP1993/003462 WO1994014197A1 (de) 1992-12-10 1993-12-09 Bipolartransistor

Publications (2)

Publication Number Publication Date
JPH08504540A true JPH08504540A (ja) 1996-05-14
JP3739390B2 JP3739390B2 (ja) 2006-01-25

Family

ID=6474883

Family Applications (1)

Application Number Title Priority Date Filing Date
JP51377894A Expired - Fee Related JP3739390B2 (ja) 1992-12-10 1993-12-09 バイポーラトランジスタ

Country Status (4)

Country Link
EP (1) EP0673548B1 (ja)
JP (1) JP3739390B2 (ja)
DE (2) DE59310180D1 (ja)
WO (1) WO1994014197A1 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE4314951C2 (de) * 1993-05-06 2001-07-12 Daimler Chrysler Ag Bipolar-Transistor mit hoher Stromverstärkung

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE4039103A1 (de) * 1990-03-27 1991-10-02 Daimler Benz Ag Bipolare halbleiteranordnung und verfahren zu deren herstellung

Also Published As

Publication number Publication date
DE59310180D1 (de) 2001-07-26
DE4341941A1 (de) 1994-06-16
EP0673548A1 (de) 1995-09-27
EP0673548B1 (de) 2001-06-20
WO1994014197A1 (de) 1994-06-23
JP3739390B2 (ja) 2006-01-25

Similar Documents

Publication Publication Date Title
JP2644022B2 (ja) ヘテロ接合バイポーラnpnトランジスタ
JP2582519B2 (ja) バイポーラ・トランジスタおよびその製造方法
EP0541971A2 (en) A graded bandgap single-crystal emitter heterojunction bipolar transistor
JP2801624B2 (ja) ヘテロ接合バイポーラトランジスタ
JPH0586658B2 (ja)
WO2001031685A2 (en) InPSb/InAs BJT DEVICE AND METHOD OF MAKING
US4728616A (en) Ballistic heterojunction bipolar transistor
US5258624A (en) Transferred electron effect device
US5798539A (en) Bipolar transistor for very high frequencies
US4532533A (en) Ballistic conduction semiconductor device
EP0621642A2 (en) Heterojunction bipolar transistor
US4672404A (en) Ballistic heterojunction bipolar transistor
JPH08504540A (ja) バイポーラトランジスタ
US4972246A (en) Effective narrow band gap base transistor
EP0240567A1 (en) Semiconductor device
US4926221A (en) Bipolar hot electron transistor
JPH01171269A (ja) 半導体装置
WO2003077284A2 (en) Heterojunction bipolar transistor having thinned base-collector depletion region
Wernersson et al. SiGe Esaki tunnel diodes fabricated by UHV-CVD growth and proximity rapid thermal diffusion
JP3374813B2 (ja) 半導体装置及びその製造方法
JPH061783B2 (ja) 半導体装置
Kawanaka et al. 112-GHz collector-up Ge/GaAs heterojunction bipolar transistors with low turn-on voltage
EP0358407A2 (en) Bipolar hot electron transistor
JP3247961B2 (ja) ヘテロ接合バイポーラトランジスタ
Liu Heterostructure Bipolar Transistors (HBTs)

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20040824

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20041119

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20050107

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050224

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20050510

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050810

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20051004

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20051102

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081111

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091111

Year of fee payment: 4

LAPS Cancellation because of no payment of annual fees