JP3739229B2 - 半導体装置 - Google Patents

Description

【０００１】
【発明の属する技術分野】
本発明はリードと突起との接続構造を有する半導体装置に関する。
【０００２】
【従来の技術】
半導体素子をＴＡＢ（Tape Automated Bonding) テープに搭載してなる半導体装置が公知である。ＴＡＢテープは複数のリードを含み、半導体素子は複数の突起を有し、各リードと各突起とが互いに接合され、よって半導体素子がＴＡＢテープの回路パターンに接続される。
【０００３】
図１４は従来の半導体素子１を示す平面図及び断面図である。半導体素子１は電極パッド２上に形成された矩形状の突起３を含む。突起３のピッチがｐで示され、隣接する突起３間の間隔がｄで示されている。半導体素子１の突起３は矩形状に形成され、隣接する突起３間の間隔ｄは一定である。
図１５はＴＡＢテープ（図示せず）から延びるリード４が図１４の半導体素子１の突起３に接合されたところを示す断面図である。図１６は図１５の複数のリード４が複数の突起３に接合されたところを示す平面図である。各リード４は各突起３と平行に各突起３の中心線を通るように配置される。
【０００４】
各リード４と各突起３とは、金属間共晶により互いに接合される共晶結合材料で形成されている。例えば、突起３は金で形成され、リード４はスズ又ははんだで形成される。共晶結合の結果、共晶合金５がリード４と突起３との間に形成され、この共晶合金５がリード４と突起３とを互いに接合させる。また、金属塊６がリード４の側部に突出するように発生する。金属塊６はリード用金属がリード４と突起３とを接合させるときに熱により溶けだし、他の金属と共晶を起こさずに固まったたものである。また、共晶合金５の一部がリード４と突起３との間から横にはみ出したり、溜まりとなったりして共晶合金の塊５ａとしてリード４の側部に突出するようにできる。
【０００５】
【発明が解決しようとする課題】
近年、電子機器の高性能化に伴い、半導体素子の設計は微細化され、多ピン化され、突起３のピッチも小さくなっている。これに伴い、ＴＡＢテープのリード４の幅は細くなり、リード４間の間隔も縮小される。このため、リード６と隣の突起３間で共晶合金の塊５ａや金属塊６を介してショートが生じる可能性があった。観察の結果、ショートはリード４のネック部で発生しやすいのが分かった。ここで、リード４のネック部とは、突起３に関して、リード４の先端部とは反対側に位置するリード４の部分であり、ここはリード４の先端部と比べてリード４の材料が多量にあるので、共晶合金５のはみ出しや溜まりによる共晶合金の塊５ａ、あるいは金属塊６が大きくなりやすい。
【０００６】
ショートの可能性を低減するために、従来では、リード４と突起３との接合時の加熱温度や加圧圧力を厳しく管理し、共晶合金の反応量をコントロールしたり、またリード４となるべき金属の膜厚を薄くし、共晶合金の反応量を減らす等の対策をとっている。
しかし、上記の対策を行っても、共晶合金の塊５ａや金属塊６は、突発的に生じることがある。例えばリードのメッキの厚さのバラツキやリード４と突起３との接合時の温度のバラツキが原因で共晶合金の塊５ａや金属塊６が大きくなったり、突起３の高低差により部分的に過剰な荷重が加わることにより、濡れが通常より多くなり、共晶合金５がはみ出し、ショートを引き起こすことがある。このため、狭い間隔でのリード４と突起３との接合では、ショートが発生しやすく、歩留りが低下し、さらなる狭ピッチ接合技術の開発が困難になっていた。
【０００７】
本発明の目的は、狭ピッチでもショートが生じることのないリードと突起との接合を可能にした半導体装置を提供することである。
【０００８】
【課題を解決するための手段】
本発明による半導体装置は、第１の部品から略一定間隔をあけて略平行に延びる複数のリードと、第２の部品に設けられた略一定間隔をあけて配列された複数の電極パッドとを含み、該電極パッド上には少なくとも１つの突起が形成され、該リードの各々と該突起の各々とは、該リードのネック部から先端部にかけて該突起との金属間共晶により互いに接合され、該突起は、該突起上の該リードのネック部に近い第１の位置と、該突起上の該リードの先端部に近い第２の位置と、該第１の位置と第２の位置との間の第３の位置とを有し、第１の位置における隣接する２つの突起間の間隔が第３の位置における隣接する２つの突起間の間隔よりも大きいことを特徴とするものである。
【０００９】
リードと突起とが金属間共晶により互いに接合される接続構造において、突起と該突起の隣に位置するリードとの間の間隔が変化し、突起上の中間部の位置における突起と隣接リードと間隔は狭く、突起の幅はリードに対して十分の接触面積を確保できる。そして、突起上のリードのネック部に近い位置における突起と隣接リードと間隔は広く、共晶合金の溜まりやはみ出しによる共晶合金の塊や、溶融金属の溶融後の金属塊がリードに付着しても、それらが隣接する突起に接触しないようにする。その結果、リードと隣の突起間で共晶合金の塊や金属塊を介してショートが生じる可能性を低減することができる。
【００１０】
好ましくは、該突起は、隣接する２つの突起間の間隔が変化するような形状に形成される。特には、共晶合金の溜まりやはみ出しによる共晶合金の塊や、溶融金属の溶融後の金属塊が生じやすいリードのネック部側の突起の部位の幅を狭くする。言い換えると、該突起は、該突起上の該リードのネック部に近い第１の位置と、該突起上の該リードの先端部に近い第２の位置と、該第１の位置と第２の位置との間の第３の位置とを有し、第１の位置における隣接する２つの突起間の間隔が第３の位置における隣接する２つの突起間の間隔よりも大きい。この場合、第２の位置における隣接する２つの突起間の間隔が第３の位置における隣接する２つの突起間の間隔よりも大きいのが好ましい。
【００１１】
好ましくは、該突起は、１つの電極パッド内に設けられた複数の突起片からなる。
【００１２】
【発明の実施の形態】
図１（Ａ）、（Ｂ）は本発明の実施例による半導体素子１０を示す平面図及び断面図である。半導体素子１０は複数の電極パッド１２上にそれぞれ形成された複数の突起１４を含む。電極パッド１２は全て一定の矩形状の形状を有し、突起１４は矩形状の形状とは異なる特別の形状を有する。各突起１４は、図１（Ａ）で下方に位置する第１の部分１４ａと、図１（Ａ）で上方に位置する第２の部分１４ｂと、第１の部分１４ａと第２の部分１４ｂとの間の中間に位置する第３の部分１４ｃとを有する形状を有する。第１の部分１４ａは第２の部分１４ｂとは各突起１４の中心線に対して互いに反対方向にオフセットして配置されている。突起１４は、電極パッド１２上にメッキにより形成されたものである。
【００１３】
図２はＴＡＢテープ（図２には示さず）から延びるリード１６が図１の半導体素子１０の突起１４に接合されたところを示す断面図である。リード１６は図１（Ａ）においては各突起１４の中心線上に延びる。リード１６は突起１４を縦に横断するように延び、リード１６はネック部１６ａと先端部１６ｂとを有する。リード１６のネック部１６ａはリード１６のＴＡＢテープへの取り付け部側の突起１４の端部に位置する。リード１６の先端部１６ｂは半導体素子１０の突起１４をわずかに越えて終端する。
【００１４】
図１及び図２に示されるように、半導体素子１０の突起１４において、第１の部分１４ａはリード１６のネック部１６ａ側に位置し、幅ａを有する。第２の部分１４ｂはリード１６の先端部１６ｂ側に位置し、幅ｂを有する。第３の部分１４ｃは第１及び第２の部分１４ａ、１４ｂの間に位置し、幅ｃを有する。好ましくは、ａ＜ｃの関係を有する。この実施例では、ａ＝ｂ＜ｃの関係がある。
【００１５】
突起１４のピッチがｐで示され、隣接する突起１４間の間隔がｄ１及びｄ２で示されている。間隔ｄ１は第１の部分１４ａ又は第２の部分１４ｂにおける隣接する２つの突起１４間の間隔である。間隔ｄ２は第３の部分１４ｃにおける隣接する２つの突起１４間の間隔である。このように、本発明では、突起１４は、隣接する２つの突起間１４の間隔が変化するような形状に形成されている。例えば、ピッチｐは４０〜６０μｍ、間隔ｄ１は１０〜１５μｍ、間隔ｄ２は２０〜４０μｍである。リード１６の幅は２０〜３０μｍである。
【００１６】
その結果、突起１４は、リード１６のネック部１６ａに近い突起１４の第１の部分１４ａとその突起１４の隣に位置するリード１６との間の間隔（例えば、ｄ１＋α；αを突起１４の側縁とその突起に接合されたリード１４の側縁との間の距離とする）が、突起１４の中間に位置する第３の部分１４ｃとその突起１４の隣に位置するリード１４との間の間隔（例えば、ｄ２＋α）とは異なるような形状に形成されている。
【００１７】
図３は複数のリード１６がそれぞれ複数の突起１４に接合されたところを示す平面図である。各リード１６は各突起１４の中心線上に配置され、各突起１４に接合されている。突起１４の第１の部分１４ａはリード１６に対して図３で上方にオフセットしており、突起１４の第２の部分１４ｂはリード１６の中心線上にあり、突起１４の第３の部分１４ｃはリード１６に対して図３で下方にオフセットしている。
【００１８】
各リード１６と各突起１４とは、金属間共晶により互いに接合される共晶結合材料で形成されている。例えば、突起１４は金で形成され、リード１６はスズ又ははんだで形成される。リード１６と突起１４とは、その他の共晶結合材料で形成されることができる。各リード１６と各突起１４との共晶結合はボンディング装置を使用して加熱、加圧の下で行われる。共晶結合の結果、共晶合金１８（図２）がリード１６と突起１４との間に形成され、この共晶合金１８がリード１６と突起１４とを互いに接合させる。
【００１９】
図３に示されるように、共晶合金１８の一部はリード１６と突起１４との間から横にはみ出し、溜まり、共晶合金の塊１８ａとなる。また、金属塊２０がリード１６に沿って発生する。金属塊２０はリード１６用の金属がリード１６と突起１４とを接合させるときに熱により溶けだし、他の金属と共晶を起こさなかったものである。
【００２０】
上記したように、共晶合金１８の塊１８ａや金属塊２０は、そのリード１６に隣接する突起１４に向かって延び、同突起１４に接触してショートを生じさせる可能性がある。本発明では、リード１６と突起１４とが金属間共晶により互いに接合される接続構造において、突起１４は、隣接する２つの突起１４間の間隔が変化するような形状に形成され、突起１４の第１の部分１４ａ又は第１の部分１４ｂでは突起１４の幅は狭くなり、共晶合金の塊１８ａや金属塊２０があっても、それらが隣接する突起１４に接触しないようにする。突起１４の第３の部分１４ｃでは突起１４の幅ｃはリード１６に対して十分の接触面積を確保できるようになっている。
【００２１】
特に、リード１６のネック部１６ａでは、先端部１６ｂよりもリード１６の金属材料が豊富に存在するので、共晶合金の塊１８ａや金属塊２０ができやすい。そこで、リード１６のネック部１６ａ側に位置する突起１４の第１の部分１４ａの幅ａを狭くして、共晶合金の塊１８ａや金属塊２０ができたとしても、それらが隣接する突起１４に接触する可能性が小さくなるようにし、それによってショートの発生の可能性を低減できる。このように、リード１６と突起１４との接合時に万一部分的に過剰な圧力が加わり、共晶合金の反応量が増えて、共晶合金の塊１８ａや金属塊２０が生じても、ショートは起きないようになる。
【００２２】
例えば、図３において、３つのリード１６のうちの下側のリード１６の近くに発生した金属塊２０は２０ｘで示されているが、この金属塊２０ｘの近くにある中央の突起１４の第１の部分１４ａはこの金属塊２０ｘから離れるように退避しており、この金属塊２０ｘが中央の突起１４の第１の部分１４ａに接触する可能性は小さくなり、ショートの発生の可能性を低減できる。
【００２３】
このようにして、本発明では、対をなすリード１６と突起１４とは十分な接触面積でもって接触することができ、そして、リード１６とそれに隣接する突起１４とは共晶合金の塊１８ａや金属塊２０を介して接触しないようになっている。このために、半導体素子１０の多ピン化や狭ピッチ化に対応することができるようになる。そして、リード１４のボンディング装置の加熱温度や加圧圧力を厳しく管理する必要がなくなり、生産能率を向上させることができる。
【００２４】
図４は本発明の他の実施例を示す平面図である。この実施例は、前の実施例とほぼ同様になっているが、突起１４の第２の部分１４ｂが第３の部分１４ｃの幅ｃと同じ幅ｃをもつ点のみが異なっている。重要なのは、突起１４は、リード１６のネック部１６ａに近い突起１４の第１の部分１４ａとその突起１４の隣に位置するリード１６との間の間隔が、突起１４の中間に位置する第３の部分１４ｃとその突起１４の隣に位置するリード１４との間の間隔よりも大きく形状に形成されることである。従って、この実施例の作用は、前の実施例の作用とほぼ同様である。
【００２５】
図５から図８は本発明のさらに他の実施例を示す平面図である。
図５においては、１つの突起１４は、１つの電極パッド１２内に設けられた複数の突起片１４ｐ、１４ｑからなる。複数の突起片１４ｐ、１４ｑは全体として図１や図４に示した突起形状、あるいはその他の突起形状に形成することができる。しかも、１つの突起１４を複数の突起片１４ｐ、１４ｑとして形成することにより、複数の突起片１４ｐ、１４ｑの間に空間ができ、この空間に溶融金属が溜まり、溶融金属が隣の突起１４に向かって流れにくくなる。突起１４の複数の突起片１４ｐ、１４ｑは金メッキで形成されることができる。ただし、突起１４はメッキに限らず、ワイヤー等のボール（スタッドバンプ）やはんだにより形成されることができる。
【００２６】
図６においては、１つの突起１４は、１つの電極パッド１２内に設けられた複数の突起片１４ｒ、１４ｓ、１４ｔ、１４ｕからなる。複数の突起片１４ｒ、１４ｓ、１４ｔ、１４ｕは全体として図１や図４に示した突起形状、あるいはその他の突起形状に形成することができる。
図７においては、突起１４は平行４辺形形状に形成されている。この場合、リード１６と突起１４とは非平行であり、突起１４は、リード１６のネック部１６ａに近い突起１４の第１の部分１４ａとその突起１４の隣に位置するリード１６との間の間隔が、突起１４の中間に位置する第３の部分１４ｃとその突起１４の隣に位置するリード１４との間の間隔よりも大きい形状に形成される。
【００２７】
図８においては、１つの突起１４は、１つの電極パッド１２内に設けられた複数の突起片１４ｒ、１４ｓ、１４ｔ、１４ｕからなる。複数の突起片１４ｒ、１４ｓ、１４ｔ、１４ｕは全体として図１や図４に示した突起形状、あるいはその他の突起形状に形成することができる。この場合、各突起片１４ｒ、１４ｓ、１４ｔ、１４ｕの形状は丸になっている。
【００２８】
図９は上記した本発明の特徴を適用した半導体装置の例を示す図である。半導体装置３０はＴＡＢ−ＢＧＡタイプの半導体パッケージを形成するものであり、ＴＡＢテープ３２を含む。ＴＡＢテープ３２は上記したリード１６と、金属ボール３４とを有する。半導体素子１０は上記した突起１４を有する。ＴＡＢテープ３２から延びるリード１６は、半導体素子１０の突起１４に接合される。
【００２９】
図１０は図９の半導体装置３０を示す部分拡大断面図である。ＴＡＢテープ３２はベースフィルム３２ａとカバーフィルム３２ｂとを含み、配線パターン３６がベースフィルム３２ａ上に形成されている。リード１６及び金属ボール３４は配線パターン３６に適切に接続される。半導体素子１０は放熱板３８に取り付けられる。ＴＡＢテープ３２はスティフナー４０を介して放熱板３８に取り付けられる。ＴＡＢテープ３２から延びるリード１６が半導体素子１０の突起１４に接合された後で、半導体素子１０は封止樹脂４２によって封止される。
【００３０】
図１１は本発明を適用した半導体装置の他の例を示す図である。この例でも、ＴＡＢテープ３２はベースフィルム３２ａとカバーフィルム３２ｂとを含み、配線パターン３６がベースフィルム３２ａ上に形成されている。リード１６は配線パターン３６に適切に接続される。ＴＡＢテープ３２から延びるリード１６が半導体素子１０の突起１４に接合された後で、半導体素子１０は封止樹脂４２によって封止される。この半導体装置３０は例えば液晶表示装置で使用される。
【００３１】
図１２は本発明を適用した半導体装置の他の例を示す図である。この例でも、ＴＡＢテープ３２はベースフィルム３２ａとカバーフィルム３２ｂとを含み、配線パターン３６がベースフィルム３２ａ上に形成されている。リード１６及び金属ボール３４は配線パターン３６に適切に接続される。ＴＡＢテープ３２から延びるリード１６が半導体素子１０の突起１４に接合された後で、半導体素子１０は封止樹脂４２によって封止される。この例では、ベースフィルム３２ａは半導体素子１０の下方まで延び、封止樹脂４２は半導体素子１０を覆うばかりでなく、半導体素子１０とベースフィルム３２ａとの間にも入り込んでいる。この半導体装置３０は例えばＣＯＦパッケージを構成する。
【００３２】
図１３は本発明を適用した半導体装置の他の例を示す図である。この例では、半導体装置３０は多層基板４４を含む。多層基板４４は複数の絶縁層４４ａ、回路パターン層４４ｂ、及びビアホール４４ｃを含む。リード１６及び金属ボール３４は例えば上層の回路パターン層４４ｂに適切に接続される。回路パターン層４４ｂから延びるリード１６が半導体素子１０の突起１４に接合された後で、半導体素子１０は封止樹脂４２によって封止される。この例では、多層基板４４は半導体素子１０の下方まで延び、封止樹脂４２は半導体素子１０を覆うばかりでなく、半導体素子１０と多層基板４４との間にも入り込んでいる。この半導体装置３０は例えばフリップチップパッケージを構成する。
【００３３】
【発明の効果】
以上説明したように、本発明によれば、狭ピッチでもショートが生じることなしにリードと突起との接合を可能にした半導体装置を得ることができる。
【図面の簡単な説明】
【図１】本発明の実施例による半導体素子を示し、（Ａ）は平面図、（Ｂ）は（Ａ）の線Ｉ_B −Ｉ_B に沿った断面図である。
【図２】ＴＡＢテープから延びるリードが図１の半導体素子の突起に接合されたところを示す図１の線II−IIに沿った断面図である。
【図３】Ｃ １及び図２の突起及びリードの平面図である。
【図４】本発明の他の実施例を示す平面図である。
【図５】本発明のさらに他の実施例を示す平面図である。
【図６】本発明のさらに他の実施例を示す平面図である。
【図７】本発明のさらに他の実施例を示す平面図である。
【図８】本発明のさらに他の実施例を示す平面図である。
【図９】本発明を適用した半導体装置の例を示す平面図である。
【図１０】図９の半導体装置を示す部分拡大断面図である。
【図１１】本発明を適用した半導体装置の他の例を示す断面図である。
【図１２】本発明を適用した半導体装置の他の例を示す断面図である。
【図１３】本発明を適用した半導体装置の他の例を示す断面図である。
【図１４】従来の半導体素子を示し、（Ａ）は平面図、（Ｂ）は断面図である。
【図１５】ＴＡＢテープから延びるリードが図１４の半導体素子の突起に接合されたところを示す断面図である。
【図１６】図１５の複数のリードが複数の突起に接合されたところを示す平面図である。
【符号の説明】
１０…半導体素子
１４…突起
１４ａ…第１の部分
１４ｂ…第２の部分
１４ｃ…第３の部分
１６…リード
１６ａ…ネック部
１６ｂ…先端部
１８…共晶合金
３０…半導体装置
３２…ＴＡＢテープ

Claims (3)

1. 第１の部品から略一定間隔をあけて略平行に延びる複数のリードと、第２の部品に設けられた略一定間隔をあけて配列された複数の電極パッドとを含み、該電極パッド上には少なくとも１つの突起が形成され、該リードの各々と該突起の各々とは、該リードのネック部から先端部にかけて該突起との金属間共晶により互いに接合され、該突起は、該突起上の該リードのネック部に近い第１の位置と、該突起上の該リードの先端部に近い第２の位置と、該第１の位置と第２の位置との間の第３の位置とを有し、第１の位置における隣接する２つの突起間の間隔が第３の位置における隣接する２つの突起間の間隔よりも大きいことを特徴とする半導体装置。
2. 第２の位置における隣接する２つの突起間の間隔が第３の位置における隣接する２つの突起間の間隔よりも大きいことを特徴とする請求項１に記載の半導体装置。
3. 該突起は、１つの電極パッド内に設けられた複数の突起片からなることを特徴とする請求項１に記載の半導体装置。

Images