JP3739095B2 - クロック信号デスキューシステム - Google Patents

Description

発明の背景
発明の技術分野
本発明は、デジタルシステムの分散された各モジュール間に送られるクロック信号やその他の信号をデスキュー（ｄｅｓｋｅｗ）するためのシステムに関する。
関連技術の説明
相互に接続された一連の操作モジュールによって構成されたデジタルシステムにおいて、各モジュールに配信される信号のうちの一つは、各モジュール間のデータ転送操作のタイミングを制御するためのクロック信号である。例えば、コンピューターは、いくつかの回路ボード、則ち、基板に装着された中央制御機構とクロック信号ソースを含むモジュールにバックプレーン（ｂａｃｋｐｌａｎｅ）の配線によって相互接続された分散型処理機構を内蔵することができる。バックプレーンの導体のうちのあるものは、上記システムの他のモジュールのそれぞれにクロック信号を送る。回路を適切に操作するためには、クロック信号パルスが各モジュールに実質的に同時に到達すべきである。さもなければ、信頼性のあるデータ伝送が保証されない。しかし、各モジュールは、クロック信号ソースからバックプレーンに沿って色々な距離にあるので、クロック信号パルスは、各回路ボードに同時に到達することはない。そのようなクロック信号のスキュー（ｓｋｅｗ）は、それがクロック信号の周期と比較して小さな場合である低周波数のクロック信号においては許容される。しかし、クロック信号のスキューがクロック信号周期の重要な部分となる高クロック周波数においては、バックプレーンのデータ伝送の信頼性が無くなる。
信号のスキューは、相互に同期して一緒に動作しなくてはならない分散型構成部材を有する電子機器においても問題となる。例えば、集積回路（ＩＣ）テスターは、ホストユニットと、空間的に分散され前記ホストユニットと通信するために相互接続された多重操作モジュールを内蔵することができる。各操作モジュールは、テストのときにＩＣのセパレートピンに対してインタフェースを提供することができる。ときには、操作モジュールは、ＩＣピンに対してテスト信号を伝達することもできるし、または、前記ピンにおいてＩＣによって生み出された出力データを取り込むことができる。ホストユニットの機能の一つは、各操作モジュールの作動を調整することである。例えば、テストの開始を合図するためにホストユニットは各モジュールに対して「開始」信号を伝達することができる。ホストユニットは、また、テスト期間中に操作モジュールの各機能を同期させるために、および、テスト期間中にホストと各モジュール間のデータ伝送の同期をとるために、各操作モジュールにグローバルクロック信号（ｇｌｏｂａｌ ｃｌｏｃｋ ｓｉｇｎａｌ）を伝達することもできる。クロック信号や他の制御信号やデータ信号がいろいろの距離を移動して各モジュールに達した場合、それぞれの信号は異なる時間に各モジュールに達する。そのような制御及びクロック信号のスキューが充分大きな場合、スキューは結果的に各モジュール操作のタイミングの食い違いを引き起こし、各モジュールとホストユニット間の同期のとれた通信に悪い影響を及ぼすこととなる。
１９９４年１１月２９日付でＷａｔｓｏｎ等に特許付与された米国特許第５，３６９，６４０号は、ソースから各操作モジュールにセパレート式の伝達線を配することにより、更に、それらの伝達線の全てが同じ長さを有するように伝達線を調節することによって、操作モジュールを遠隔操作するために送られるクロック信号のスキューを少なくするシステムを記載している。しかし、この信号のスキューの問題に対する「スター式のバス」による解決策は、非常に多くの操作モジュールを有するシステムにおいては多少実用的ではない。なぜならば、非常に多くの伝達線が信号ソースから出て行かなくてはならないからである。
クロック信号のスキューを無くするための他の方法が、１９８４年５月８日付でＴａｇｕｅ等に特許付与された米国特許第４，４４７，８７０号に記載されている。ここでは、クロック信号が各操作モジュールに到達した後にクロック信号を更に遅延するために、調節可能な遅延回路が各操作モジュールに設けられている。各操作モジュールの遅延回路は、クロック信号伝達線の遅延と調節可能な遅延回路によってもたらされた遅延の総和が基準の遅延と同等になるように調節される。この方法は、バックプレーンにおけるように、全ての操作モジュールに接続された単一の伝達線を介して各操作モジュールにクロック信号を出力させる。しかし、この方法は、各操作モジュールの遅延回路を手動で調節する時間のかかる困難なプロセスを必要とする。更に、操作モジュールが伝達線に沿って新たな位置に移動したときにはいつでもそのクロック遅延回路が再調整されなければならない。
１９９４年１１月１日付でＧｒｏｖｅｒに特許付与された米国特許第５，３６１，２７７号は、いくつかの分散された回路モジュールのそれぞれに位相同期のとれたクロック信号を送るシステムを記載している。このシステムは、各モジュールに配線された、並行する「送出」伝達線と「復帰」伝達線を採用している。クロックソースは、送出伝達線に送出クロック信号を順次各モジュールに向かって伝達し、その後最後のモジュールを越えて送出伝達線と復帰伝達線が一緒に結着された遠隔分岐点へと伝達する。その後、クロック信号は、前記遠隔分岐点から帰り、復帰伝達線を通って前記とは逆の順序で各モジュールを通過する。各モジュールのデスキュー（ｄｅｓｋｅｗ）回路（時間軸補正回路）は、伝達線がモジュールを通過するように、各伝達線と接続する。デスキュー回路は、送出クロック信号と復帰クロック信号のそれぞれの位相を監視し、送出クロック信号の位相と復帰クロック信号の位相の間の中間の位相を有するローカルクロック信号を生み出す。すべてのデスキュー回路によって発生されたローカルクロック信号は、クロックソースからのモジュールの距離がいかようであっても、全て同位相である。Ｇｒｏｖｅｒは、送出クロック信号と復帰クロック信号の中間の位相を有するローカルクロック信号を発生するための比較的に複雑な各種の回路を記載している。これらの回路は、カウンター、発振器、ランプジェネレーター及び／又は分周回路に依存しているが、それらは実現することが難しいか、ジッタを起こすことがあるか、それ自体がデジタルＩＣ技術に向いていないか、又は、モジュールを実現するＩＣに組み込んだときには相当な集積回路空間を必要とするようなものである。Ｇｒｏｖｅｒによって教示された、時間間隔を半分にして位相同期をとる技術は、ローカルクロック回路レイアウトにとって位相誤差の原因となるパスのばらつきを修正するものではない。更に、大規模に分散されたプロセッサシステムや複雑な集積回路設計のために用いられたときには、クロックファンアウト、則ち、分散数は重要な問題となる。そのようなシステムにおいては、クロック信号は幾百若しくは幾千のモジュールに配信させねばならない。非常に多くの回路モジュールをドライブすることのできる単一のクロックソースは実現が難しい。
必要なものは、同期のとれたクロック信号とデータ信号を同期式のデジタル回路モジュールの空間的に分散されたモジュールに送出するためのシステムである。このシステムは、デジタル集積回路製造技術に向いているし、各モジュール又は回路クラスタにおいてハルビング（ｈａｌｖｉｎｇ）回路又は電圧制御式発振器若しくは複雑な回路を必要としない。このシステムは、また、比較的にノイズ又は温度変化の影響を受けないし、レファレンスクロック信号のファンアウトを最小にする。
発明の開示
信号デスキューシステムは、同期式電子システムの分散された各回路モジュールに連続的に配線された「送出」伝達線と「復帰」伝達線を採用している。前記送出伝達線の一端に接続したクロック信号ソースは、送出伝達線から下流に順次各モジュールに送出クロック信号を送る。送出伝達線と復帰伝達線は、送出クロック信号が送出伝達線の一端に達したときに復帰伝達線を介して逆の順序で各モジュールに復帰するように、遠隔端で相互接続される。
本発明の一の態様に関して、各モジュール近傍のデスキュー回路は、送出伝達線と復帰伝達線に接続して、送出クロック信号と復帰クロック信号を受信する。各デスキュー回路は、第一の調節可能な遅延回路に送出クロック信号を送信しモジュールのためのローカルクロック信号を発生する。ローカルクロック信号は、同様の第二の調節可能な遅延回路に送られて、レファレンスクロック信号を発生する。デスキュー回路は、レファレンスクロック信号が復帰クロック信号と同位相になるように前記第一と第二の回路の遅延を制御する位相同期コントローラーを内蔵する。第一と第二の遅延回路によって生み出された遅延が同一なので、ローカルクロック信号はデスキュー回路に達した、送出クロック信号の位相と復帰クロック信号の位相の中間の位相を有する。全てのモジュールの近傍のデスキュー回路によって、この方法により発生されたローカルクロック信号は、クロックソースからの送出伝達線と復帰伝達線に沿ったモジュールの距離がどのようなものであっても、同じ位相となる。
本発明の他の態様に関しては、一組の第三の遅延回路が各デスキュー回路に内蔵されている。第三の遅延回路は、それぞれ、第一と第二の遅延回路と同じものであり、回路モジュールのうちの一つのデータ入力端子を全てのデスキュー回路に配線されたデータバスのラインに接続する。データバスの各ラインは、第一と第二の伝達線と同様に、各モジュール間で同じ長さと同じ伝送速度を有する。各デスキュー回路の位相同期コントローラーは、第三の遅延回路の遅延が第一と第二の遅延回路の遅延と整合するように第三の遅延回路を調節する。クロックソース近傍に配置された「ホスト」回路モジュールがバスライン上にデータ信号を伝達したときには、データ信号は該ライン上を全てのデスキュー回路に向かって移動する。該信号は、デスキュー回路とホストの間の距離のばらつきによって、異なる時間にデスキュー回路に到達する。しかし、前記ラインを対応する回路モジュールの入力端子に接続する全てのデスキュー回路の第三の遅延回路は、それが各ローカル回路モジュールに同時に到達するように、適切にデータ信号を遅延する。更に、ホストモジュールがクロックソースの近傍にあり実質的な遅延をすることなく送出クロック信号を受信し、更に、ホストモジュールが若干の時間送出クロック信号のサイクルに関連してデータ信号を伝達する場合には、該信号はローカルクロック信号のサイクルに関連して同様の時間で他のモジュールに到達する。
よって、本発明の信号デスキューシステムは、空間的に分散された回路モジュールに伝達されたクロック信号をデスキューするだけでなく、ホスト回路モジュールと遠隔の回路モジュールとの間でデータ信号伝送の同期も取るものである。提案されたシステムがクロックリカバリーシステムの不可欠な部分である同一の遅延構成部品を組み込んでいて、ローカル回路パスのばらつきとモジュールの遅延がデレイ・ロック・ループの重要部分であるので、ローカル回路パスのばらつきとモジュールの遅延は本来的に補償される。
本発明の別の態様に関しては、信号デスキューシステムは、拡張されて、回路モジュールのＭ×Ｎアレイに同期のとれたクロック及びデータ信号伝送を提供する。Ｎ個のデスキュー回路のそれぞれによって発生されたローカルクロック信号は、クロック信号として、整合した送出伝達線と復帰伝達線を介してＭ個のデスキュー回路の各行に供給される。各Ｎ行のＭ個のデスキュー回路は、それぞれ、対応するローカル回路モジュールに供給されるローカルクロック信号を発生する。この本発明の別の態様は、蓄積された位相のジッタを最小限にすると共に、クロック信号が非常に多くの数の回路モジュールに供給されねばならないときのクロック信号のファンアウトを減少する。
よって、デジタル論理システムの空間的に分散したモジュールに、同期のとれたクロック信号を送出するためのシステムを提供することが本発明の目的である。
更に、回路モジュールのホストモジュールと各ローカルモジュールの間に同期をとってデータ信号の送出を行うためのシステムを提供することも本発明の他の目的である。
この明細書の最終部分は、本発明の主題を特に指摘すると共に明確にその権利を請求している。しかし、当業者は、同じ参照符号が同じ部材を指し示している添付の図面に鑑み、明細書の残りの部分を読むことによって、本発明の構成と実施方法の双方を、その効果と目的と共に、最もよく理解する。
【図面の簡単な説明】
図１は、本発明の信号デスキューシステムを示すブロック図である。
図１Ａは、図１の回路に挿入しうる任意の増幅器を示す略図である。
図２は、図１の代表的なローカルデスキュー回路をより詳細に示した略図である。
図３は、図１のクロック信号間の位相の関係を示したタイミング図である。
図４は、図１の調節可能な遅延回路をより詳細に示した回路図である。
図５は、図１の位相同期コントローラーをより詳細に示した回路図である。
図６は、本発明の別の実施の態様の信号デスキューシステムを示したブロック図である。
好適実施例の説明
図１は、ブロック図形式により、本発明の信号デスキューシステム１０を示している。そのデスキューシステム１０は、一組のＮ個のローカルクロック信号ＣＬＫＬ（１）−ＣＬＫＬ（Ｎ）を、分散された電子システムの対応する一組のローカル回路モジュール１２（１）−１２（Ｎ）（宛先サイト）に送出する。各ローカル回路モジュールは、ホストモジュール１２（０）からのデータ信号、又は、制御信号に応答して論理操作を実行すると共に、それらの操作は、ローカルモジュールの入力ローカルクロック信号と同期が取られている。デスキューシステム１０は、ローカル回路モジュール１２（１）−１２（Ｎ）の操作が厳密に同期がとれるように、全てのローカルクロック信号ＣＬＫＬ（１）−ＣＬＫＬ（Ｎ）が互いに同期がとれるようにすることを確実にする。
ローカルクロック信号ＣＬＫＬ（１）−ＣＬＫＬ（Ｎ）は、クロック信号ソース１４によって発生された矩形波クロック信号ＣＬＫＡに由来する。クロック信号ＣＬＫＡは、信号導線（「送出」伝達線１６）に沿って往路において、ソース１４から遠隔のノード２４に移動する。送出伝達線１６と同じ伝搬速度を有する他の導線（「復帰」伝達線１８）は、ノード２４で伝達線１６に結合される。伝達線１６と１８は、クロックソース１４（第一のサイト）と遠隔ノード２４（第２のサイト）の間で実質的に同じ経路をたどる。しかし、クロック１４に最も近い伝達線１８の端部は、その特性インピーダンス１７によって、ターミネートされるが、クロックソース１４とは接続しない。よって、ソース１４によって発生した各クロック信号パルスは、往路においてソース１４から伝達線１６をノード２４まで移動し、その後、伝達線１８に沿って、ソース１４に向かって復帰し、無反射でインピーダンス１７においてターミネートする。
ここにおいて、伝達線１６上をノード２４に向かって移動するクロック信号パルスは、「ＣＬＫＡ」信号パルスと呼ばれ、伝達線１８上をノード２４から復帰するクロック信号パルスは、「ＣＬＫＢ」信号パルスと呼ばれる。伝達線１６と１８の固有の遅延により、「ＣＬＫＡ／ＣＬＫＢ」信号の見かけの位相は、伝達線１６と１８に沿って信号が調べられる箇所に依存する。以下に検討するように、デスキュー回路は、ノード２４に現われたときのＣＬＫＡ／ＣＬＫＢ信号に同期する一組のローカルクロック信号ＣＬＫＬ（１）−ＣＬＫＬ（Ｎ）を発生する。以下において、ノード２４に現われたＣＬＫＡ／ＣＬＫＢ信号は、ＣＬＫＲＥＦ信号と呼ばれる。
図１Ａは、図１の伝達線１６と１８のノード２４の接点に挿入される任意の増幅器２５を図示する。この増幅器は、伝達線１６と１８が比較的に長い場合に信号の減衰を減ずるものであって、他の点では以下に記載する回路操作に影響をあたえるものではない。
再び図１に言及すると、各ローカル回路モジュール１２（１）−１２（Ｎ）のためのデスキューシステム１０は、対応するデスキュー回路１５（１）−１５（Ｎ）を含んでいる。Ｋ番目（ここでＫは０からＮまでの間の何れかの数字）のデスキュー回路１５（Ｋ）の一つの目的は、ノード２４でレファレンス信号ＣＬＫＲＥＦに同期するローカルクロック信号ＣＬＫＬ（Ｋ）を発生することである。デスキュー回路１５（１）−１５（Ｎ）は、ノード２４から様々な距離において伝達線１６と１８に接続するが、ノード２４に現れるレファレンス信号ＣＬＫＲＥＦの位相を直接的に観測するものではない。しかし、Ｋ番目のデスキュー回路１５（Ｋ）は、間接的に、信号ＣＬＫＡとＣＬＫＢが伝達線１６と１８に到達したときの両信号の各位相から信号ＣＬＫＲＥＦの位相を確認する。Ｋ番目のデスキュー回路１５（Ｋ）は、タップ２０（Ｋ）と２２（Ｋ）における伝達線１６と１８を監視する。タップ２０（Ｋ）と２２（Ｋ）は、それぞれ伝達線１６と１８に沿ってノード２４から実質的に同じ距離にある。以下の検討のために、何れかのタップ２０（Ｋ）に到達した送出ＣＬＫＡクロック信号ＣＬＫＡを「ＣＬＫＡ（Ｋ）」と表記し、タップ２２（Ｋ）に到達した復帰クロック信号ＣＬＫＢを「ＣＬＫＢ（Ｋ）」と表記する。
図２は、図１の代表的なローカルデスキュー回路１５（Ｋ）（Ｋ＞０）を図示している。図２に示されているように、ローカルデスキュー回路１５（Ｋ）は、タップ２０（Ｋ）に到達したＣＬＫＡパルスがまず第一の遅延回路２６を通過し、そして、第２の遅延回路２８も通過するように、接続される同一対の遅延回路２６と２８を内蔵する。デスキュー回路１５（Ｋ）の遅延回路２６と２８は、同じ遅延時間ＤＥＬＡＹ（Ｋ）だけ、ＣＬＫＡ（Ｋ）信号を連続的に遅延して、遅延回路２６の出力にローカルクロック信号ＣＬＫＬ（Ｋ）を発生すると共に、遅延回路２８の出力にローカルレファレンスクロック信号ＣＬＫＣ（Ｋ）を発生する。遅延時間ＤＥＬＡＹ（Ｋ）の大きさは、位相同期コントローラー３０によって発生されて各遅延回路２６と２８の制御入力に供給されるアナログ信号ＶＰＬＬにより制御される。位相同期コントローラー３０は、ノード２２（Ｋ）のＣＬＫＢ（Ｋ）信号の位相をローカルレファレンスクロック信号ＣＬＫＣ（Ｋ）の位相と比較するための位相比較器３２を内蔵している。比較器３２は、信号ＣＬＫＣ（Ｋ）がＣＬＫＢ（Ｋ）よりも遅れているときにはその出力信号をハイにドライブし、信号ＣＬＫＣ（Ｋ）がＣＬＫＡ（Ｋ）よりも進んでいるときにはその出力信号をローにドライブする。コントローラー３０は、また、比較器３２の出力をローパスフィルタしてコントロール信号ＶＰＬＬを発生するループフィルタ回路３４を内蔵する。コントローラー３０は、信号ＣＬＫＣ（Ｋ）を信号ＣＬＫＢ（Ｋ）と同期がとれるように、出力ＶＰＬＬの大きさを調節する。全てのデスキュー回路１５（Ｋ）において、信号ＣＬＫＣ（Ｋ）が信号ＣＬＫＢ（Ｋ）と同期がとれることにより、全てのローカルクロック信号ＣＬＫＬ（１）−ＣＬＫＬ（Ｎ）は、互いに同期がとれ、更に、ノード２４においてレファレンスクロック信号ＣＬＫＲＥＦとも同期がとれる。
図３は、デスキュー回路１５（Ｋ）の信号ＣＬＫＡ（Ｋ）、ＣＬＫＢ（Ｋ）、ＣＬＫＣ（Ｋ）、ＣＬＫＲＥＦ、ＣＬＫＬ（Ｋ）間のタイミングの関係を図示している（Ａ−Ｅは、それぞれ波形である）。図１と図２に関連して、遅延回路２６と２８が同じ遅延Ｄ（Ｋ）を発生するので、信号ＣＬＫＬ（Ｋ）はＤ（Ｋ）分だけ信号ＣＬＫＡ（Ｋ）よりも遅れ、Ｄ（Ｋ）分だけ信号ＣＬＫＣ（Ｋ）よりも進んでいる。従って、ローカルクロックＣＬＫＬ（Ｋ）は、ＣＬＫＡ（Ｋ）とＣＬＫＣ（Ｋ）の中間の位相を有する。ノード２２（Ｋ）において信号ＣＬＫＣ（Ｋ）が信号ＣＬＫＢ（Ｋ）と同期がとれるので、ローカル信号ＣＬＫＬ（Ｋ）もＣＬＫＡ（Ｋ）とＣＬＫＢ（Ｋ）の中間の位相を有する。伝達線１６と１８は、ノード２４とタップ２０（Ｋ）の間と、ノード２４とタップ２２（Ｋ）の間では長さが同じであり、また、伝達線１６と１８は同じ伝搬速度を有するので、ＣＬＫＡクロック信号パルスは、タップ２０（Ｋ）からノード２４に移動するのに、ＣＬＫＢパルスがノード２４からタップ２２（Ｋ）に復帰移動するのに必要な時間と同じ時間を要する。よって、ノード２４におけるレファレンスクロック信号ＣＬＫＲＥＦは、ローカル信号ＣＬＫＡ（Ｋ）とＣＬＫＢの中間の位相にある。クロック信号ＣＬＫＲＥＦとローカルクロック信号ＣＬＫＬ（Ｋ）は、クロック信号ＣＬＫＡ（Ｋ）とＣＬＫＢ（Ｋ）の中間の位相にあるので、各ローカルクロック信号ＣＬＫＬ（Ｋ）は、レファレンスクロック信号ＣＬＫＲＥＦと同期がとれる。従って、全てのローカルクロック信号ＣＬＫＬ（１）−ＣＬＫＬ（Ｎ）は互いに同位相である。
図４は、図２の調節可能な遅延回路２６と２８の適切な具体例を図示している。この調節可能な遅延回路は、直列に接続された一連のＣＭＯＳインバータ４０を含む。インバータ４０は、入力信号ＩＮを連続的にインバートして出力信号ＯＵＴを発生する。信号ＶＰＬＬは、インバータに電力を供給するものである。信号ＶＰＬＬの大きさでインバータのスイチング速度を制御し、従って、回路遅延の全体を制御する。遅延回路によって発生された遅延の範囲は、インバータの段数を調節することによって調節される。
図５は、図１の位相同期コントローラー３０の適切な具体例を図示している。この回路は、信号ＣＬＫＢ（Ｋ）によってクロックされ、ＣＬＫＣ（Ｋ）信号を受信するＤ入力を有するフリップ−フロップ４４を含む。信号ＣＬＫＣ（Ｋ）が信号ＣＬＫＢ（Ｋ）よりも進んでいるときは、フリップ−フロップ４４の出力Ｑはハイ状態にあり、信号ＣＬＫＣ（Ｋ）が信号ＣＬＫＢ（Ｋ）よりも遅れているときは、フリップ−フロップ４４の出力Ｑは、ロー状態にある。Ｑ出力は、入力として、電源電圧ＶＤＤに接続されたＣＭＯＳインバータ回路４６に供給され、抵抗４８と５０を通して接地する。インバータ４６の出力は、Ｑ出力がハイ状態にあるときは容量５２を放電し、Ｑ出力がロー状態にあるときには容量５２を充電する。ユニティ・ゲイン増幅器５４は、容量５２の両端の電圧を増幅して図１の遅延回路２６−２８に供給される制御信号ＶＰＬＬを発生する。
図１にまた関連して、ホスト回路モジュール１２（０）は、クロックソース１４の近傍に配置され、クロックソース１４から信号ＣＬＫＡを実質的に遅れることなく受信する。ホストモジュール１２（０）は、一組の伝達線６０によって構成される並行バスを介して、データ信号、又は、制御信号を送ることによってローカル回路モジュール１２（１）−１２（Ｎ）と通信する。伝達線６０は、クロックソース１４の近傍に発して、伝達線１６と１８の経路に接近してノード２４近傍の遠隔点２４′にまでたどるが、伝達線１６と１８と同じ信号伝搬速度を有する。図１及び図２に示すように、Ｋ番目のローカルデスキュー回路１５（Ｋ）は、別の遅延回路２７を含んでいる。ローカルデスキュー回路１５（Ｋ）の遅延回路２７は、伝達線６０のうちの一つに対応し、Ｋ番目のローカル回路モジュール１２（Ｋ）の入力端子を対応する伝達線６０に連結する。Ｋ番目のローカルデスキュー回路１５（Ｋ）は、ポイント２３（Ｋ）で伝達線６０と接続し、それによって、ホストモジュール１２（０）からデータ信号を受信する。ここで、Ｋ番目のタップ２３（Ｋ）に到達したデータ信号（ＤＡＴＡ）を、「ＤＡＴＡ（Ｋ）」信号と呼ぶ。Ｋ番目のローカルデスキュー回路１５（Ｋ）にとって、伝達線６０上のタップ２３（Ｋ）の遠隔ノード２４′からの距離は、伝達線１４と１６上でタップ２０（Ｋ）と２２（Ｋ）のノード２４からの距離と同じ距離にある。
図２に関連して、デスキュー回路１５（Ｋ）の各遅延回路２７は、データ線６０に到達した入力データ信号ＤＡＴＡ（Ｋ）を遅延し、そして、それをローカル回路モジュール１２（Ｋ）にローカルデータ信号ＤＡＴＬ（Ｋ）として送る。各デスキュー回路１５（Ｋ）の遅延回路２７は、遅延回路２６と２８と同じものであり、同じ信号ＶＰＬＬによって制御される。よって、デスキュー回路１５（Ｋ）の各遅延回路２７によって生み出される遅延は、遅延回路２６と２８によって生み出される遅延ＤＥＬＡＹ（Ｋ）と実質的に同じである。ホスト回路モジュール１２（０）が伝達線６０のうちの一つにおいて下流側にデータ信号パルスＤＡＴＡを伝達したときには、信号パルスはパルスデータＤＡＴＡ（Ｋ）として、各デスキュー回路１５（Ｋ）に異なる時間に到達する。しかし、遅延回路２７は、ホスト回路モジュール１２（０）からのデータ信号パルスＤＡＴＡが、ローカルデータ信号ＤＡＴＬ（Ｋ）として、全てのローカル回路モジュール１２（Ｋ）に同時に到達するように、送出データパルスＤＡＴＡ（Ｋ）を遅延してホスト回路モジュール１２（０）と何れかのタップ２３（Ｋ）との間の信号移動時間差を補正する。特に、ホストモジュールが、ＣＬＫＡ信号の入力パルスの立ち上がり縁に続いて多少の時間間隔をあけてデータ線６０にデータ信号パルスを伝達したときには、データ信号パルスは、そのローカルクロック信号のパルスの立ち上がり縁に引き続いて同様の時間間隔の後に各ローカル回路モジュールに到達する。従って、システム１０は、ホストモジュールに全てのローカルモジュールに対して同時にデータ信号パルスＤＡＴＡを伝達することを許容するばかりでなく、データ信号パルスＤＡＴＡがローカルモジュールに到達するＣＬＫＡサイクル中のタイミングを、ホストモジュールが検知できるようにする。
このように、図１のデスキューシステム１０は、全てのローカル回路モジュール１２にローカルクロック信号を供給する。ローカルクロック信号は、各回路モジュールとレファレンスクロックソース１４の間の距離が異なるにもかかわらず、互いに位相が同じである。デスキューシステム１０は、また、バスライン６０上で、ホスト回路モジュール１２（０）からローカル回路モジュール１２（１）−１２（Ｎ）へのデータ信号を同時に到達させると共に、前記の信号が各ローカルクロック信号サイクル期間中において回路モジュールにいつ到着するのかをホスト回路モジュールが検知することを可能にする。このクロック信号とデータ信号のタイミングの厳密な同期は、分散されたホスト回路モジュールとローカル回路モジュールとレファレンスクロックソース１４の間の信号経路距離が不均一であるにもかかわらず、ホストモジュールのコントロールの下に、分散された回路モジュール１２（１）−１２（Ｎ）が高周波数で同期動作をすることを可能にする。
図６は、ローカル回路モジュールＬ（１、１）−Ｌ（Ｎ、Ｍ）（宛先サイト）の大規模なＮ×Ｍアレイに、同期のとれたクロック信号とデータ信号を提供するのに適している本発明の別の実施の態様の信号デスキューシステムを図示している。この別のデスキューシステム１００は、クロックソース１１４と、一対の伝達線１１６と１１８と、データバス１６０と、一組のデスキュー回路Ｄ（１）−Ｄ（Ｎ）を含んでいる。伝達線１１６は、クロックソース１１４から伝達線１１６と１１８が相互接続されている遠隔ノード１２４に信号ＣＬＫＡを伝える。伝達線１１８は、更に、ノード１２４からクロックソース１１４近傍の特性インピーダンス終端１１７に向かって信号ＣＬＫＢを伝える。デスキュー回路はＤ（１）−Ｄ（Ｎ）は、伝達線１１６と１１８に接続して信号ＣＬＫＡとＣＬＫＢを取り込み、図１のデスキュー回路１５（１）−１５（Ｎ）と同様の方法で動作して同様の出力ローカルクロック信号ＣＬＫＬ（１）−ＣＬＫＬ（Ｎ）を発生する。デスキュー回路Ｄ（１）−Ｄ（Ｎ）は、また、データバス１６０にも接続し、図１のデスキュー回路１５（１）−１５（Ｎ）のそれと同様な方法で入力データ信号ＤＡＴＡを取り込んで遅延する。
しかし、Ｋ番目のデスキュー回路Ｄ（Ｋ）（Ｋは１からＮまで）の出力ローカルクロック及びデータ信号ＣＬＫＬ（Ｋ）は、図１のシステム１０におけるように、ローカル論理回路に直接供給されるものではない。その代わり、各ローカルクロック信号ＣＬＫＬ（Ｋ）は、送出伝達線１１６（Ｋ）を介して、遠隔ノード１２４（Ｋ）に送られ、ノード１２４（Ｋ）から復帰伝達線１１８（Ｋ）を介してデスキュー回路Ｄ（Ｋ）近傍の終端インピーダンス１１７（Ｋ）に復帰する。デスキュー回路Ｄ（Ｋ）のローカルデータ出力ＤＡＴＬ（Ｋ）は、伝達線１１６（Ｋ）と１１８（Ｋ）の経路に接近して通ると共に、それらと同じ伝搬速度を有するデータバス１６０（Ｋ）上を往路上において伝達される。一組のＭ個のデスキュー回路Ｄ（Ｋ、１）−Ｄ（Ｋ、Ｍ）は、伝達線１１６（Ｋ）と１１８（Ｋ）とデータバス１６０（Ｋ）と接続し、送出パルス及び復帰パルスＣＬＫＬ（Ｋ）を取り込むと共に、ローカルデータ信号ＤＡＴＬ（Ｋ）も取り込む。
デスキュー回路Ｄ（１、１）−Ｄ（Ｎ，Ｍ）は、それぞれ、図２のデスキュー回路１５（１）又は１５（Ｋ）と同じものであり、同じように働いて伝達線１１６（Ｋ）と１１８（Ｋ）の接点に現れた送出ローカルクロック信号と復帰ローカルクロック信号の中間の位相にある出力ローカルクロック信号を発生する。従って、デスキュー回路Ｄ（Ｋ、１）−Ｄ（Ｋ、Ｍ）によって生み出された出力クロック信号は、レファレンス信号ＣＬＫＲＥＦ（Ｋ）として遠隔ノード１２４（Ｋ）に現れたデスキュー回路Ｄ（Ｋ）のローカルクロック信号出力と同位相である。
全てのローカルクロック信号ＣＬＫＬ（１）−ＣＬＫＬ（Ｎ）が互いに同位相であり、そして、同じ長さで同じ伝搬特性を有する伝達線１１６（１）−１１６（Ｎ）と１１８（１）−１１８（Ｎ）を使用しているので、ノード１２４（１）−１２４（Ｎ）の全てのレファレンスクロック信号ＣＬＫＲＥＦ（１）−ＣＬＫＲＥＦ（Ｎ）は、互いに同位相となる。従って、全てのデスキュー回路Ｄ（Ｋ、Ｐ）（Ｋは１からＮまで、Ｐは１からＭまで）によって生み出されたローカルクロック出力信号は、互いに同位相となる。
この実施の態様においては、クロックソース１１４近傍に配置されたホストモジュール１１２は、伝達線１１６と１１８の経路と同じ経路を取り同じ信号伝搬特性を有するデータバスライン１６０上を往路において他のモジュールに向かってデータを伝達するように働く。ホストモジュール１１２がバス１６０を介してデータ信号パルスＤＡＴＡを伝達したとき、種々のデスキュー回路の遅延回路は、データパルスＤＡＴＡが全てのローカル回路モジュールＬ（Ｋ、Ｐ）に同時に到達することを確実にする。その上、もし、ホストモジュールが信号ＣＬＫＡの立ち上がり縁の受信後に既知の多少の時間間隔をあけてデータ信号ＤＡＴＡを伝達する場合には、前記パルスは入力ローカルクロック信号パルスの立ち上がり縁に続いて同じ時間間隔の後に各ローカル回路モジュールに到達する。
図６の二次元アレイシステム１００は、それがクロック信号ＣＬＫＡ、ＣＬＫＢのファンアウトを減少するという点で、図１の一次元アレイシステム１０に比べて有利である。例えば、システムが４００個のローカル回路モジュールを有する場合には、図１のクロックソース１４はそのクロック信号を４００個のモジュール全てに供給しなければならない。一方、ローカル回路モジュールの２０×２０アレイに役立つように、図６のシステムを使用すると、クロックソース１１４はたった２０個のデスキュー回路を駆動する必要があるだけである。また、所定数のローカル回路モジュールにとって、図６の二次元アレイシステムは、より少ないクロック信号のジッタ（ｊｉｔｔｅｒ）を示す。
図６はデスキュー回路とモジュールの普通のアレイを図示しているが、このアレイは論理的にのみ描かれていて必ずしも空間的ではないことを意図していることが理解されるべきである。則ち、デスキュー回路若しくは論理モジュールが図示されたように縦横に物理的に配設される必要はない。データ信号線とクロック信号線が図示された順序で各モジュールに配線されることだけを意図するものである。
図６の二次元システムが、直接的にローカル回路モジュールをクロックするためにデスキュー回路の他のアレイを使用する代わりに、デスキュー回路Ｄ（１、１）−Ｄ（Ｎ、Ｍ）のローカルクロック出力を送出伝達線／復帰伝達線を介してデスキュー回路の他のアレイに供給することによって、三次元（若しくはそれ以上の次元）に拡張されうることも理解されるべきである。従って、本発明のデスキューシステムは、発展されて、比較的に低クロック信号ファンアウトを有するローカル回路モジュールの非常に大規模の多次元アレイの同期を取ることができる。
本明細書の上記の記述は本発明の好適な実施の形態を記載したものであるが、当業者は、本発明から逸脱することなくその様々な面において該好適な実施の形態に対し多くの修正を加えることができる。例えば、信号導線１６と１８を光ファイバー線とし、それらが送るクロック信号を変調された光信号とするようにしてもよい。そのような場合には、デスキュー回路１５は、変調された光信号を電気信号ＣＬＫＡとＣＬＫＢに変換するための周知の回路を含む。従って、以下に記載される請求の範囲は、本発明の真の範囲と精神の範囲内にある全ての修正を保護することを意図するものである。

Claims (14)

1. 電子回路の空間的に分散されたモジュールに対し同期のとれたローカルクロック信号を発生するための装置であって、該装置が、
   第１のサイトで第１のクロック信号を発生する手段と、
   前記第１のクロック信号を前記第１のサイトから第２のサイトに伝え、そして、第２のサイトから第１のサイトに向かって第２のクロック信号を復帰させる第１の信号伝達手段であって、該第２のクロック信号が前記第１のクロック信号に応じて前記第２のサイトで発生されるものと、
   データ信号を伝える第２の信号伝達手段と、
   それぞれのデスキュー回路がモジュールの各個に対応している複数のデスキュー回路であって、各デスキュー回路が接続されていて前記第１の信号伝達手段から第１と第２のクロック信号を受信し、第１と第２のクロック信号の間の位相的な関係に比例してデスキューした遅延状態で第１のクロック信号を遅延し、それによって対応するモジュールに対してローカルクロック信号を発生するものとから成り、
   前記各デスキュー回路が、更に、前記第２の信号伝達手段とそれに対応する回路モジュールとの間に前記データ信号を前記デスキューした状態の遅延と同等の遅延を有して送る手段を具備している装置。
2. 前記各デスキュー回路が、
   前記第１の信号伝達手段から前記第１のクロック信号を受信して、調節可能な第１の遅延時間だけ前記第１のクロック信号を遅延し、対応するモジュールに対してローカルクロック信号を発生する第１の遅延手段と、
   前記第１の遅延手段から前記ローカルクロック信号を受信して、調節可能な第２の遅延時間だけ前記ローカルクロック信号を遅延し、ローカルレファレンス信号を発生する第２の遅延手段と、
   前記ローカルクロック信号と前記第２のクロック信号を受信して、前記ローカルレファレンス信号が該第２のクロック信号と同位相になるように、前記第１と第２の遅延時間を同じ値にするように調節する位相同期手段とから成ることを特徴とする前記請求の範囲第１項に記載の装置。
3. 前記各デスキュー回路が、調節可能な第３の遅延時間を有して、前記第２の信号伝達手段とそれに対応するモジュールとの間にデータ信号を送る第３の遅延手段を具備しており、前記位相同期手段が前記第１と第２の遅延時間を同じになるように第３の遅延時間を調節することを特徴とする前記請求の範囲第２項に記載の装置。
4. 前記第１の信号伝達手段が、前記第１のサイトから順次前記各デスキュー回路に配線され、更に、第２のサイトにも配線される第１の導体と、前記第２のサイトにおいて、前記第１の導体に接続し、該第２のサイトから逆順で前記各デスキュー回路に配線される第２の導体とから成り、
   前記第２の信号伝達手段が、前記各デスキュー回路に順次配線された第３の導体とから成り、
   更に、第１と第２と第３の導体が同じ信号伝搬速度を有し、各デスキュー回路間で同じ長さを有することを特徴とする前記請求の範囲第１項乃至第３項のうちのいずれか一項に記載の装置。
5. 前記第１の信号伝達手段が、
   前記第１のクロック信号を伝える第１の導体であって、前記第１のサイトから順次前記各デスキュー回路に配線され、更に、第２のサイトにも配線されるものと、
   前記第２のクロック信号を伝える第２の導体であって、前記第２のサイトにおいて前記第１の導体に接続され、該第２のサイトから逆順で前記各デスキュー回路に配線される第２の導体とから成ることを特徴とする前記請求の範囲第１項に記載の装置。
6. 前記第１の信号伝達手段が、
   前記第１のサイトから順次前記各デスキュー回路に配線され、更に、第２のサイトにも配線される第１の導体と、
   前記第２のサイトから逆順で前記各デスキュー回路に配線される第２の導体と、前記第１の導体から前記第１のクロック信号を受信して、該第１のクロック信号を増幅して、前記第２のクロック信号を生成し、更に、前記第２の導体を介して前記第２のクロック信号を伝達する前記第２のサイトの増幅手段とから成ることを特徴とする前記請求の範囲第１項に記載の装置。
7. 前記第１と第２の導体が同じ信号伝搬速度を有し、各デスキュー回路と前記第２のサイトの間で同じ長さを有することを特徴とする前記請求の範囲第５項又は第６項に記載の装置。
8. 電子回路の行列アレイモジュールの各モジュールに個別にローカル信号を提供する装置であって、該装置が、
   第１のサイトで第１のクロック信号を発生する手段と、
   それぞれがモジュールの個々の行に対応している複数の第１のデスキュー回路であって、該各第１のデスキュー回路が、出力ローカルクロック信号を対応するモジュール行の個々のモジュールに供給するものと、
   複数行の第２のデスキュー回路であって、それぞれの行が前記第１のデスキュー回路の各個に対応しているものと、
   前記第１のサイトから順次前記第１のデスキュー回路のそれぞれに第１のクロック信号を伝え、更に、第２のサイトにも伝え、更に、前記第２のサイトから前記第１のデスキュー回路のそれぞれに逆順で第２のクロック信号を復帰する第１の信号伝達手段であって、該第２のクロック信号が前記第１のクロック信号に応じて前記第２のサイトにおいて発生され、各第１のデスキュー回路が前記第１の伝達手段から第１と第２のクロック信号を受信して、第１と第２のクロック信号の間の位相的な関係に比例してデスキューした遅延状態で第１のクロック信号を遅延し、それによって、各第１のデスキュー回路が前記第２のデスキュー回路の対応する行に対して個別に第１のローカルクロック信号を発生するものと、
   それぞれが前記第１のデスキュー回路のうちの一つに対応すると共に、第２のデスキュー回路の行にも対応する複数の第２の信号伝達手段であって、対応する第１のデスキュー回路によって生み出された第１の送出ローカルクロック信号を第２のデスキュー回路の対応する行に順次送り、更に、遠隔サイトにも送り、そして、該遠隔サイトから第１のローカルクロック信号を対応する行の第２のデスキュー回路のそれぞれに逆順で復帰するものとから成り、
   第２のデスキュー回路のそれぞれが、前記第２の伝達手段から送出及び復帰する第１のローカルクロック信号を受信し、受信した第１の送出ローカルクロック信号と第１の復帰ローカルクロック信号と間の位相的な関係に比例してデスキューした遅延状態で第１の送出ローカルクロック信号を遅延し、それによって、前記モジュールのうちの対応するものに対して第２の出力ローカルクロック信号を発生する手段とから成ることを特徴とする装置。
9. 前記第１のデスキュー回路のそれぞれが、
   前記第１の伝達手段から前記第１のクロック信号を受信して、調節可能な第１の遅延時間だけ前記第１のクロック信号を遅延し、その出力ローカルクロック信号を発生する第１の遅延手段と、
   前記第１の遅延手段から前記ローカルクロック信号を受信して、調節可能な第２の遅延時間だけローカルクロック信号を遅延し、ローカルレファレンス信号を発生する第２の遅延手段と、
   前記ローカルレファレンス信号と前記第２のクロック信号を受信して、該ローカルレファレンス信号が該第２のクロック信号と同位相になるように、前記第１と第２の遅延時間を調節する位相同期手段とから成ることを特徴とする請求の範囲第８項に記載の装置。
10. 複数の空間的に分散された回路モジュールのそれぞれに対し同期のとれたローカルクロック信号を提供し、該各モジュールを接続するデータ線からモジュールに伝達されるデータ信号の伝達を制御する方法であって、該方法が、
    第１の伝達線を介して、前記回路モジュールのそれぞれに第１のクロック信号を順次送出し、そして前記第１の伝達線の遠隔端にまで送る工程と、
    前記第１のクロック信号に応じて、前記遠隔端において第２のクロック信号を発生する工程と、
    前記第１の伝達線と前記遠隔端において接続した第２の伝達線を介して、前記第１の伝達線の遠隔端から逆順で前記回路モジュールのそれぞれに前記第２のクロック信号を送出する工程と、
    前記第１のクロック信号が各回路モジュールに到達したときに、前記第１と第２のクロック信号の間の位相関係に比例して調節可能な第１の遅延時間だけ前記第１のクロック信号を遅延し、それによって、前記各回路モジュールにおける個別のローカルクロック信号を発生する工程と、
    調節可能な第１の遅延時間に相当する遅延を有して、各モジュールとデータ線の間のデータ信号の伝達を遅延する工程とから成る方法。
11. 各回路モジュールにおいて調節可能な第２の遅延時間だけローカルクロック信号を遅延し、それによって、前記回路モジュールのそれぞれにおいて個別のレファレンスクロックを発生する工程と、前記第２のクロック信号が前記第２の伝達線上で前記モジュールに到達したときに前記モジュールにおいて前記第２のクロック信号に対して基準クロックを位相同期するように前記第１と第２の遅延時間を調節することを特徴とする前記請求の範囲第１０項に記載の方法。
12. 第２の遅延時間を前記第１の遅延時間と同等になるように調節する工程を具備することを特徴とする前記請求の範囲第１１項に記載の方法。
13. 空間的に分散された宛先サイトのＭ行とＮ列のアレイ（ＮとＭはそれぞれ１以上の整数）のために同期のとれたローカルクロック信号を発生する方法であって、該方法が、
    （ａ）第１のサイトから一組のＮ個の第２のサイトのそれぞれに第１のクロック信号を順次伝達し、更に、第３のサイトに送り、そして、第３のサイトから前記Ｎ個の第２のサイトのそれぞれに逆順で復帰させる工程と、
    （ｂ）前記第１のサイトから前記Ｎ個の第２のサイトのそれぞれに到達した第１のクロック信号を、第１のサイトから第２のサイトに到達したときの第１のクロック信号と、第３のサイトから第２のサイトに到達したときの第１のクロック信号の間の位相的な関係に比例した遅延時間を有して遅延し、それによって、前記Ｎ個の第２のサイトのそれぞれにおいて、Ｍ個の宛先サイトの各行に対応した個別の第２のクロック信号を発生する工程と、
    （ｃ）前記Ｎ個の第２のサイトのそれぞれにおいて発生した第２のクロック信号を、宛先サイトの対応する行に順次伝達し、更に、第４のサイトに送り、そして、第４のサイトから宛先サイトの対応する行へ逆順で復帰させる工程と、
    （ｄ）前記第２のサイトから各宛先サイトに到達したときの第２のクロック信号と、第４のサイトから宛先サイトに到達したときの第２のクロック信号の間の位相的な関係に比例した遅延時間を有して、前記第２のサイトから各宛先サイトに到達した第２のクロック信号を遅延し、それによって、宛先サイトのそれぞれにおいて、個別の第３のクロック信号を発生する工程とから成る方法。
14. 前記（ｂ）工程が、
    調節可能な第１の遅延を有して、前記第１のサイトから各第２のサイトに到達した第１のクロック信号を遅延し、それによって、第２の信号を発生する工程と、
    調節可能な第２の遅延時間だけ第２のクロック信号を遅延し、それによって、各第２のサイトにおいて遅延した第２のクロック信号を発生する工程と、
    各第２のサイトにおいて前記遅延した第２のクロック信号が前記第３のサイトから各第２のサイトに到達した第１のクロック信号と同位相になるように、各第２のサイトにおいて第１と第２の遅延を調整する工程とから成ることを特徴とする請求の範囲第１３項に記載の方法。

Images