JP3735880B2 - 半導体材料支持体上へのレリーフ構造の製造方法 - Google Patents
半導体材料支持体上へのレリーフ構造の製造方法 Download PDFInfo
- Publication number
- JP3735880B2 JP3735880B2 JP33364694A JP33364694A JP3735880B2 JP 3735880 B2 JP3735880 B2 JP 3735880B2 JP 33364694 A JP33364694 A JP 33364694A JP 33364694 A JP33364694 A JP 33364694A JP 3735880 B2 JP3735880 B2 JP 3735880B2
- Authority
- JP
- Japan
- Prior art keywords
- wafer
- manufacturing
- ions
- relief structure
- region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 37
- 239000004065 semiconductor Substances 0.000 title claims description 28
- 239000000463 material Substances 0.000 title claims description 27
- 238000000034 method Methods 0.000 title claims description 22
- 150000002500 ions Chemical class 0.000 claims description 31
- 238000002513 implantation Methods 0.000 claims description 25
- 230000003287 optical effect Effects 0.000 claims description 10
- 239000012779 reinforcing material Substances 0.000 claims description 9
- 239000010409 thin film Substances 0.000 claims description 9
- 239000000758 substrate Substances 0.000 claims description 8
- 239000013078 crystal Substances 0.000 claims description 7
- 230000002787 reinforcement Effects 0.000 claims description 7
- 229910052710 silicon Inorganic materials 0.000 claims description 7
- 239000010703 silicon Substances 0.000 claims description 7
- 238000010438 heat treatment Methods 0.000 claims description 6
- 239000007789 gas Substances 0.000 claims description 5
- -1 hydrogen gas ions Chemical class 0.000 claims description 5
- 229920000642 polymer Polymers 0.000 claims description 4
- 238000000926 separation method Methods 0.000 claims description 4
- 229910052734 helium Inorganic materials 0.000 claims description 3
- 239000001307 helium Substances 0.000 claims description 3
- SWQJXJOGLNCZEY-UHFFFAOYSA-N helium atom Chemical compound [He] SWQJXJOGLNCZEY-UHFFFAOYSA-N 0.000 claims description 3
- 239000007943 implant Substances 0.000 claims description 3
- 238000009792 diffusion process Methods 0.000 claims description 2
- 238000005498 polishing Methods 0.000 claims description 2
- 239000000853 adhesive Substances 0.000 claims 1
- 230000001070 adhesive effect Effects 0.000 claims 1
- 238000002360 preparation method Methods 0.000 claims 1
- 239000000126 substance Substances 0.000 claims 1
- 235000012431 wafers Nutrition 0.000 description 32
- 238000010586 diagram Methods 0.000 description 8
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 6
- 230000000694 effects Effects 0.000 description 3
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 3
- 239000003351 stiffener Substances 0.000 description 3
- 238000003776 cleavage reaction Methods 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 239000010408 film Substances 0.000 description 2
- 238000009499 grossing Methods 0.000 description 2
- 238000001459 lithography Methods 0.000 description 2
- 230000007017 scission Effects 0.000 description 2
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 2
- 229910010271 silicon carbide Inorganic materials 0.000 description 2
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 1
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000009833 condensation Methods 0.000 description 1
- 230000005494 condensation Effects 0.000 description 1
- 238000006731 degradation reaction Methods 0.000 description 1
- 230000003111 delayed effect Effects 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 229910052732 germanium Inorganic materials 0.000 description 1
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 239000001257 hydrogen Substances 0.000 description 1
- 229910052739 hydrogen Inorganic materials 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 238000010884 ion-beam technique Methods 0.000 description 1
- 230000005596 ionic collisions Effects 0.000 description 1
- 229910052743 krypton Inorganic materials 0.000 description 1
- DNNSSWSSYDEUBZ-UHFFFAOYSA-N krypton atom Chemical compound [Kr] DNNSSWSSYDEUBZ-UHFFFAOYSA-N 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 229910003465 moissanite Inorganic materials 0.000 description 1
- 229910052754 neon Inorganic materials 0.000 description 1
- GKAOGPIIYCISHV-UHFFFAOYSA-N neon atom Chemical compound [Ne] GKAOGPIIYCISHV-UHFFFAOYSA-N 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 230000035484 reaction time Effects 0.000 description 1
- 239000011347 resin Substances 0.000 description 1
- 229920005989 resin Polymers 0.000 description 1
- 238000007736 thin film deposition technique Methods 0.000 description 1
- 229910052724 xenon Inorganic materials 0.000 description 1
- FHNFHKCVQCLJFQ-UHFFFAOYSA-N xenon atom Chemical compound [Xe] FHNFHKCVQCLJFQ-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
- G02B5/00—Optical elements other than lenses
- G02B5/18—Diffraction gratings
- G02B5/1876—Diffractive Fresnel lenses; Zone plates; Kinoforms
- G02B5/189—Structurally combined with optical elements not having diffractive power
- G02B5/1895—Structurally combined with optical elements not having diffractive power such optical elements having dioptric power
-
- G—PHYSICS
- G02—OPTICS
- G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
- G02B5/00—Optical elements other than lenses
- G02B5/18—Diffraction gratings
- G02B5/1847—Manufacturing methods
- G02B5/1857—Manufacturing methods using exposure or etching means, e.g. holography, photolithography, exposure to electron or ion beams
-
- G—PHYSICS
- G02—OPTICS
- G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
- G02B5/00—Optical elements other than lenses
- G02B5/18—Diffraction gratings
- G02B5/1876—Diffractive Fresnel lenses; Zone plates; Kinoforms
-
- G—PHYSICS
- G02—OPTICS
- G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
- G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
- G02B6/10—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type
- G02B6/12—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type of the integrated circuit kind
- G02B6/13—Integrated optical circuits characterised by the manufacturing method
- G02B6/134—Integrated optical circuits characterised by the manufacturing method by substitution by dopant atoms
- G02B6/1347—Integrated optical circuits characterised by the manufacturing method by substitution by dopant atoms using ion implantation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/185—Joining of semiconductor bodies for junction formation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
- H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
- H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T156/00—Adhesive bonding and miscellaneous chemical manufacture
- Y10T156/10—Methods of surface bonding and/or assembly therefor
- Y10T156/1052—Methods of surface bonding and/or assembly therefor with cutting, punching, tearing or severing
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Optics & Photonics (AREA)
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Physical Vapour Deposition (AREA)
- Optical Elements Other Than Lenses (AREA)
- Crystals, And After-Treatments Of Crystals (AREA)
Description
【０００１】
【産業上の利用分野】
本発明は、半導体材料支持体上にレリーフ構造を製造する方法に関する。この方法は、より特定的にはシリコンである半導体材料支持体上にバイナリ光学用の装置を効果的な方法で製造可能とすることに特に関する。
【０００２】
【従来の技術】
バイナリ光学の基本原理は、単純であり、かつ反射光学及び屈折光学の両方に適用される。これら原理は、ダブリュ・ビー・ベルカンプ（W.B.VELDKAMP）及びティー・ジェイ・マックヒュー（T.J.McHUGH）により、１９９２年５月、サイエンティフィックアメリカンより刊行された「バイナリ光学」なる文献に定義されている。
【０００３】
バイナリ光学で製造可能な最も簡単なものの１つはプリズムであり、これは、材料の表面に刻設された一連の階段状の微細ステップ形状となっている。その表面に波面が到達すると、その波は、ホイヘンス−フレネルの原理に従って複数の２次的な波面に分割される。２次的な波面の各々は、この点のステップの高さ、即ち横方向の追加光路長に比例して遅れる。上述の波面が互いに干渉する場合、波面の入射方向に対してある角度を持って伝搬する新しい波面が形成される。
【０００４】
従来技術によるアプローチにおいて偏向効果を得るためには、数ミリメータ厚のガラス片を必要としていたが、バイナリ光学によるアプローチにおいて偏向効果を得るためには、（入射光ビームの波長λに対応して）約１μｍの材料厚を有すれば充分である。
【０００５】
従って、バイナリ光学装置の製造を行う場合、材料領域の表面上に局所的に過大厚又は過小厚で製造できる（装置の使用波長の分数に対応するので正確な過大厚又は過小厚でなければならない）ことが必要となる。これら領域の位置は、生成すべき光学関数の関数である。同一の光学装置内に、例えばステップ状の差λ／８、３λ／８、λ／２等に対応する、数個の過大厚又は過小厚領域を設けることができる。
【０００６】
従来、このようなバイナリ光学を得るためには、薄膜デポジション法が用いられており、レリーフ構造を得たい場合には過大厚領域を形成するためのリソグラフィ法及びエッチング法が併用されていた。中空構造を得たい場合は、位置選定及び（例えば、ドライ）エッチングのためにリソグラフィ法が用いられる。
【０００７】
【発明が解決しようとする課題】
これら従来技術による製造方法は、領域の厚さの制御及び再現性が難しい、並びに数種の厚さ範囲の領域を形成するのに複雑な動作が必要であるという問題点を有している。
【０００８】
厚さの制御及び再現性について、得られる結果は、反応速度論及び反応時間につながっている。一般に、製造工程のパラメータが調整されており、その製造工程が所定期間の間実施される。しかしながら、製造工程を実施している間、その時々の厚さ（即ち深さ）について、通常は何等表示されない。従って、その結果については全く当てにならない。
【０００９】
数種の厚さの領域を形成するために、所与の領域についてある厚さを得るために工程が実施されている間、他の領域に対してはその工程の処理がなされないように保護する方法が知られている。しかしながらこの方法によると、リソグラフィが複雑となるのみならず、不完全なアラインメントに基づいた領域間の境界問題を招いてしまう。
【００１０】
仏国特許公開公報ＦＲ−Ａ−２ ６８１ ４７２は、３段階による半導体材料薄膜の製造方法について開示している。その第１の段階では、ガス状の微細気泡層がイオンインプランテーションによって半導体材料ウエハの一方の面の下に生成される。第２の段階では、そのウエハ面が補強材に結合される。第３の段階では、ウエハ及び補強材から構成されるアセンブリに、ウエハ結晶の転位効果及び微細気泡の圧力によって微細気泡を有するウエハ位置でのへき開を生じせしめるのに適切な温度を与えられ、これにより補強材に接着した薄膜が得られる。
【００１１】
本発明は、仏国特許公開公報ＦＲ−Ａ−２ ６８１ ４７２の開示から得られる工程を用いて半導体材料支持体上にレリーフ構造を製造する新規な方法を提案するものである。この新規な製造方法によれば、従来技術の製造方法による問題点を解消することが可能である。
【００１２】
【課題を解決するための手段】
本発明によれば、半導体材料が単結晶質である場合はその面が主要結晶面とほぼ平行であり、半導体材料が多結晶質である場合はその面が多結晶質材料の全ての結晶粒について同一指数の結晶平面にやや傾斜している平坦な面を有する半導体材料のウエハに対して、以下の３段階の処理を行う半導体材料支持体上へのレリーフ構造の製造方法が提供される。
【００１３】
第１の段階は、イオンによる前記ウエハの前記平坦な面への衝突によってインプラントしガス状微細気泡の領域を生成する段階であって、該領域が前記ウエハの断面方向の外形形状を規定しており、各領域が、前記平坦な面に関して、当該領域に対向する面の表面で受け取ったイオンのインプランテーションエネルギに応じた深さに位置すると共に、該各領域が前記表面と同じ幾何学形状となっており、前記外形形状が前記平坦な面側では薄膜を構成しているウエハの上側部分を前記平坦な面の反対側では基板の大部分を構成している下側部分を規定しており、前記イオンが水素ガスイオン又は希ガスイオンから選ばれ、インプランテーション中のウエハ温度がインプラントされたイオンによって生じるガスが拡散によって半導体から逃げることができる温度より低く維持される段階である。
【００１４】
第２の段階は、前記ウエハの前記平坦な面を少なくとも１つの剛性材料層から構成される補強材と結合させる段階である。
【００１５】
第３の段階は、前記ウエハ及び補強材から構成されるアセンブリを、前記ある形状に沿った前記薄膜と前記基板の大部分との分離を生じせしめるのに適切な温度で熱処理し、該分離によって前記薄膜上にレリーフ構造を前記基板上に反転レリーフ構造を形成する段階である。
【００１６】
第１の段階において、異なるインプランテーションエネルギを有するガス状微細気泡の前記領域は、一連のインプランテーション段階によって得ることができる。
【００１７】
第１の段階において、ガス状微細気泡の全ての前記領域が、イオンの通路に位置するスクリーンによって同時に生成することができる。このスクリーンは、イオンのエネルギを減少するが該イオンを通過を可能としておりかつ生成すべき微細気泡の各領域について必要なインプランテーションエネルギの通過を可能にすべく該領域に対応するパターンに従った局所的に異なる厚さを有している。
【００１８】
所与の形状の構造を得るために、最初に、該所与の形状より過大な近似レリーフ構造を作成することが可能であり、次いで該近似構造を前記所与の形状が得られるまで研磨することからなる第４の段階が行われる。
【００１９】
所与の形状の構造を得るために、最初に、該所与の形状より過小な近似レリーフ構造を作成することが可能であり、次いで該近似構造を前記所与の形状が得られるまで充填することからなる第４の段階が行われる。
【００２０】
半導体がシリコンであり、インプラントされるイオンがヘリウム又は水素ガスイオンであり、インプランテーション温度が２０〜４００℃であり、前記第３の熱処理段階の温度が４５０℃を越えることができる。
【００２１】
【実施例】
以下添付の図面を参照したこれに限定されない実施例によって本発明をより詳しく説明する。
【００２２】
図１は、例えば単結晶シリコンである半導体材料によるウエハ１を側面から見た図である。
【００２３】
このウエハは、上側の平坦な面２を有しており、この平坦な面を通してその内部にガス状微細気泡の領域がインプランテーションによって形成可能である。インプランテーションは、第１のイオンレベルに対応する２つの領域及びこの第１のレベルより高い第２のイオンレベルに対応する２つの領域に適切なものであると仮定されている。
【００２４】
衝突によるインプランテーションに用いられるイオンは、例えばＨ+ であるが、水素分子イオン又はヘリウム、ネオン、クリプトン及びキセノン等の気ガスを単独に若しくは混合させて使用することもできる。本発明の目的は、例えばシリコン、ゲルマニウム、シリコンカーバイド及びシリコン−ゲルマニウム合金等の第IV族の半導体により特定的に適用可能である。
【００２５】
上述した仏国特許公開公報ＦＲ−Ａ−２ ６８１ ４７２は、単結晶シリコンウエハにＨ+ イオンをインプランテーションすることについて説明している。
【００２６】
図１において、所定のインプランテーションエネルギによる、参照符号３で示したインプランテーションイオンは、ウエハ１の平坦な面２から同じ深さに位置するガス状微細気泡の２つの領域４及び５を形成する。イオンビームの通路にマスクを置くことによって、各領域４又は５を連続して又は同時にインプラントすることが可能である。
【００２７】
同様なインプランテーションにより、図２に示すように、参照符号８で示したより高いエネルギのイオンを用いて領域６及び７がウエハ１内のより深い位置に形成される。この例において、全ての領域が平坦な面２上に突出すると、領域６及び７は領域４及び５に再結合する。
【００２８】
明確に規定された領域についてのインプランテーションの位置設定は、例えばホトリソグラフィによって得られた樹脂マスクを通したインプランテーション又は開口を有する金属マスクを通したインプランテーション等の公知の処理によって行うことができる。
【００２９】
インプラントされたこれら全ての領域は、ウエハ内に上側部分９及び下側部分１０を規定する外形形状を形成する。
【００３０】
図３は、第１の段階の最後に得られかつその平坦な面２で補強材１１に一体化される半導体ウエハ１を示している。補強材は、補強材及びウエハの両方に接着する物質を用いてボンディングにより半導体ウエハに固定可能である。しかしながら、好ましい方法として補強材は、仏国特許公開公報ＦＲ−Ａ−２ ６８１ ４７２又はヨーロッパ特許公開公報ＥＰ−Ａ−５３３ ５５１に記載されているように、原子間結合によってウエハに結合される。補強材は、いかなる劣化もなしにかつウエハに結合したまま第３の段階における熱処理に耐えなければならない。
【００３１】
熱処理は、結晶転位及び気泡の凝結が効果的に行われるような温度で実施されなければならない。シリコンウエハの場合、分離が生じるためには４５０℃より上の温度が必要となる。
【００３２】
図４は、熱処理後に得られる結果を示している。上側部分９及び下側部分１０は、インプラントされた領域の位置及びインプラントされた領域間の連結部分でスペース１２によって分離された状態に保持される。連結部分での破断は、比較的近い２つのへき開平坦面間に生じる脆さによるものである。
【００３３】
図５〜図７は、スクリーン又はシールドを用いる、本発明の第２の実施例を説明する図である。
【００３４】
例えば単結晶シリコンである半導体材料のウエハ２０は、内部にガス状微細気泡が生成されるであろうインプランテーションがそれを通して行われることが望まれる上側の平坦な表面２１を有している。インプランテーションは、参照符号２２で示すイオンの通路に、イオンの通過が可能であるがその厚さがイオンのエネルギに影響を及ぼすスクリーン２３を置くことによって行われる。スクリーンが厚くなればなるほど、イオンのエネルギは減少する。このスクリーンは、例えばシリコン又はＳｉＣで構成可能である。
【００３５】
図５に示す実施例において、スクリーン２３は３つの異なる厚さを有している。領域２４、２５及び２６は同じ厚さを有しており、領域２７はこれよりやや厚くなっており、領域２８はさらに厚くなっている。このスクリーン上にウエハ内で得たいレリーフ構造が形成されている。
【００３６】
例えば適切に選択されたエネルギのＨ+ イオンによる、イオン衝突が、スクリーン２３を通して平坦な面２１の全表面にわたって生じる。イオンは、横切るスクリーンの厚さの関数としてウエハ２０内に入り込む。これらイオンは、ウエハ内部に上側部分３０及び下側部分３１を規定するガス状微細気泡の連続する形状２９を発生させる。
【００３７】
この実施例は、スクリーンが一度作成されれば異なる領域の繰り返し位置に何等問題が生じないため、特に興味深いものである。１回のインプランテーションで充分であり、しかもスクリーンは数回使用できる。
【００３８】
以後の段階は、本製造方法の第１の実施例の場合と同一である。図６はこの造方法の第２の段階を示しており、補強材３２はウエハ２０の平坦な面２１に結合される。図７は、以下の熱処理によって得られる結果を示している。上側部分３０及び下側部分３１は、インプラントされた領域及び第１の実施例で既に述べた脆くなった連結領域の位置でスペース３３によって分離されている。
【００３９】
最終的に、補強材に接着した薄膜上にレリーフ構造が、さらに、ウエハ即ち半導体基板の残りの部分上に反転レリーフ構造が得られる。
【００４０】
このようにして得られた構造は、数分の一μｍから数ダースμｍのレベル誤差を有し得る。また、このようにして得られた構造は、バイナリ光学の分野で使用され、さらにポリマー光学装置を製造するための型に使用することができる。即ち、従来技術によると、領域の厚さの制御及び再現性が難しいこと、数種の厚さ範囲の領域を形成するのに複雑な動作が必要であることなどの問題があったが、本発明によれば、この問題を解消することができる。
【００４１】
図８は、本発明の１つの応用例を示している。これは、バイナリ光学用の円筒状プリズム４０である。その上側面は、本発明の製造方法によるレリーフ構造を有している。プリズム４０は、例えば、補強材に結合した上側膜の除去によって得られる基板の大部分から構成されている。この例の場合、この構造は、中央の非貫通穴４１と異なる高さの同軸リング４２、４３及び４４とから構成されている。
【００４２】
図９及び図１０は、本発明をバイナリ光学とは異なる分野へ適用した例を説明する断面図である。より小さいサイズの従来の光学素子、例えばポリマーレンズを製造するための型を得ることが問題であった。
【００４３】
本発明の製造方法を用いることにより、補強材に接着した膜又は使用された半導体ウエハの残りの部分から構成されるレリーフ構造５１が半導体材料支持体５０上に形成される。構造５１は、得たい凹部４２の近似からなっている。この近似は、その構造へ与えられた階段形状で得られる。型の最終的な形状は、例えばシリコンの平滑化デポジット５３を用いることによって得られる（図１０参照）。
【００４４】
その他の処理手順は、所望の形状が得られるまできめ細かく研磨することによって、得たい凹部形状へ近づけてレリーフ構造を形成することからなる。
【００４５】
本発明の製造方法によれば、例えば、最大深さ４μｍについて４０μｍの直径の凹部を得ることができる。本発明は、特に、比較的浅い、即ちｈ／ｌの比が小さい型を得るのに有効である。このような型は、他の方法では製造が難しいのである。
【００４６】
この種の型によって製造されるべき光学素子は、その型へ、デポジション又は加圧下でのポリマー層の印加を行うことによって得ることができる。
【図面の簡単な説明】
【図１】本発明によるレリーフ構造製造方法の第１の実施例を説明する図である。
【図２】本発明によるレリーフ構造製造方法の第１の実施例を説明する図である。
【図３】本発明によるレリーフ構造製造方法の第１の実施例を説明する図である。
【図４】本発明によるレリーフ構造製造方法の第１の実施例を説明する図である。
【図５】本発明によるレリーフ構造製造方法の第２の実施例を説明する図である。
【図６】本発明によるレリーフ構造製造方法の第２の実施例を説明する図である。
【図７】本発明によるレリーフ構造製造方法の第２の実施例を説明する図である。
【図８】本発明による製造方法によって製造されたバイナリ光学装置の斜視図である。
【図９】本発明による製造方法によって得られた他の実施例を説明する断面図である。
【図１０】本発明による製造方法によって得られた他の実施例を説明する断面図である。
【符号の説明】
１、２０ ウエハ
２、２１ 平坦な面
３、８ イオン
４、５、６、７、２４、２５、２６、２７、２８ 領域
９、３０ 上側部分
１０、３１ 下側部分
１１、３２ 補強材
１２、３３ スペース
２２ イオンの通路
２３ スクリーン
２９ 連続する形状
４０ 円筒状プリズム
４１ 非貫通穴
４２、４３、４４ 同軸リング
５０ 半導体材料支持体
５１ レリーフ構造
５２ 凹部
５３ 平滑化デポジット
【産業上の利用分野】
本発明は、半導体材料支持体上にレリーフ構造を製造する方法に関する。この方法は、より特定的にはシリコンである半導体材料支持体上にバイナリ光学用の装置を効果的な方法で製造可能とすることに特に関する。
【０００２】
【従来の技術】
バイナリ光学の基本原理は、単純であり、かつ反射光学及び屈折光学の両方に適用される。これら原理は、ダブリュ・ビー・ベルカンプ（W.B.VELDKAMP）及びティー・ジェイ・マックヒュー（T.J.McHUGH）により、１９９２年５月、サイエンティフィックアメリカンより刊行された「バイナリ光学」なる文献に定義されている。
【０００３】
バイナリ光学で製造可能な最も簡単なものの１つはプリズムであり、これは、材料の表面に刻設された一連の階段状の微細ステップ形状となっている。その表面に波面が到達すると、その波は、ホイヘンス−フレネルの原理に従って複数の２次的な波面に分割される。２次的な波面の各々は、この点のステップの高さ、即ち横方向の追加光路長に比例して遅れる。上述の波面が互いに干渉する場合、波面の入射方向に対してある角度を持って伝搬する新しい波面が形成される。
【０００４】
従来技術によるアプローチにおいて偏向効果を得るためには、数ミリメータ厚のガラス片を必要としていたが、バイナリ光学によるアプローチにおいて偏向効果を得るためには、（入射光ビームの波長λに対応して）約１μｍの材料厚を有すれば充分である。
【０００５】
従って、バイナリ光学装置の製造を行う場合、材料領域の表面上に局所的に過大厚又は過小厚で製造できる（装置の使用波長の分数に対応するので正確な過大厚又は過小厚でなければならない）ことが必要となる。これら領域の位置は、生成すべき光学関数の関数である。同一の光学装置内に、例えばステップ状の差λ／８、３λ／８、λ／２等に対応する、数個の過大厚又は過小厚領域を設けることができる。
【０００６】
従来、このようなバイナリ光学を得るためには、薄膜デポジション法が用いられており、レリーフ構造を得たい場合には過大厚領域を形成するためのリソグラフィ法及びエッチング法が併用されていた。中空構造を得たい場合は、位置選定及び（例えば、ドライ）エッチングのためにリソグラフィ法が用いられる。
【０００７】
【発明が解決しようとする課題】
これら従来技術による製造方法は、領域の厚さの制御及び再現性が難しい、並びに数種の厚さ範囲の領域を形成するのに複雑な動作が必要であるという問題点を有している。
【０００８】
厚さの制御及び再現性について、得られる結果は、反応速度論及び反応時間につながっている。一般に、製造工程のパラメータが調整されており、その製造工程が所定期間の間実施される。しかしながら、製造工程を実施している間、その時々の厚さ（即ち深さ）について、通常は何等表示されない。従って、その結果については全く当てにならない。
【０００９】
数種の厚さの領域を形成するために、所与の領域についてある厚さを得るために工程が実施されている間、他の領域に対してはその工程の処理がなされないように保護する方法が知られている。しかしながらこの方法によると、リソグラフィが複雑となるのみならず、不完全なアラインメントに基づいた領域間の境界問題を招いてしまう。
【００１０】
仏国特許公開公報ＦＲ−Ａ−２ ６８１ ４７２は、３段階による半導体材料薄膜の製造方法について開示している。その第１の段階では、ガス状の微細気泡層がイオンインプランテーションによって半導体材料ウエハの一方の面の下に生成される。第２の段階では、そのウエハ面が補強材に結合される。第３の段階では、ウエハ及び補強材から構成されるアセンブリに、ウエハ結晶の転位効果及び微細気泡の圧力によって微細気泡を有するウエハ位置でのへき開を生じせしめるのに適切な温度を与えられ、これにより補強材に接着した薄膜が得られる。
【００１１】
本発明は、仏国特許公開公報ＦＲ−Ａ−２ ６８１ ４７２の開示から得られる工程を用いて半導体材料支持体上にレリーフ構造を製造する新規な方法を提案するものである。この新規な製造方法によれば、従来技術の製造方法による問題点を解消することが可能である。
【００１２】
【課題を解決するための手段】
本発明によれば、半導体材料が単結晶質である場合はその面が主要結晶面とほぼ平行であり、半導体材料が多結晶質である場合はその面が多結晶質材料の全ての結晶粒について同一指数の結晶平面にやや傾斜している平坦な面を有する半導体材料のウエハに対して、以下の３段階の処理を行う半導体材料支持体上へのレリーフ構造の製造方法が提供される。
【００１３】
第１の段階は、イオンによる前記ウエハの前記平坦な面への衝突によってインプラントしガス状微細気泡の領域を生成する段階であって、該領域が前記ウエハの断面方向の外形形状を規定しており、各領域が、前記平坦な面に関して、当該領域に対向する面の表面で受け取ったイオンのインプランテーションエネルギに応じた深さに位置すると共に、該各領域が前記表面と同じ幾何学形状となっており、前記外形形状が前記平坦な面側では薄膜を構成しているウエハの上側部分を前記平坦な面の反対側では基板の大部分を構成している下側部分を規定しており、前記イオンが水素ガスイオン又は希ガスイオンから選ばれ、インプランテーション中のウエハ温度がインプラントされたイオンによって生じるガスが拡散によって半導体から逃げることができる温度より低く維持される段階である。
【００１４】
第２の段階は、前記ウエハの前記平坦な面を少なくとも１つの剛性材料層から構成される補強材と結合させる段階である。
【００１５】
第３の段階は、前記ウエハ及び補強材から構成されるアセンブリを、前記ある形状に沿った前記薄膜と前記基板の大部分との分離を生じせしめるのに適切な温度で熱処理し、該分離によって前記薄膜上にレリーフ構造を前記基板上に反転レリーフ構造を形成する段階である。
【００１６】
第１の段階において、異なるインプランテーションエネルギを有するガス状微細気泡の前記領域は、一連のインプランテーション段階によって得ることができる。
【００１７】
第１の段階において、ガス状微細気泡の全ての前記領域が、イオンの通路に位置するスクリーンによって同時に生成することができる。このスクリーンは、イオンのエネルギを減少するが該イオンを通過を可能としておりかつ生成すべき微細気泡の各領域について必要なインプランテーションエネルギの通過を可能にすべく該領域に対応するパターンに従った局所的に異なる厚さを有している。
【００１８】
所与の形状の構造を得るために、最初に、該所与の形状より過大な近似レリーフ構造を作成することが可能であり、次いで該近似構造を前記所与の形状が得られるまで研磨することからなる第４の段階が行われる。
【００１９】
所与の形状の構造を得るために、最初に、該所与の形状より過小な近似レリーフ構造を作成することが可能であり、次いで該近似構造を前記所与の形状が得られるまで充填することからなる第４の段階が行われる。
【００２０】
半導体がシリコンであり、インプラントされるイオンがヘリウム又は水素ガスイオンであり、インプランテーション温度が２０〜４００℃であり、前記第３の熱処理段階の温度が４５０℃を越えることができる。
【００２１】
【実施例】
以下添付の図面を参照したこれに限定されない実施例によって本発明をより詳しく説明する。
【００２２】
図１は、例えば単結晶シリコンである半導体材料によるウエハ１を側面から見た図である。
【００２３】
このウエハは、上側の平坦な面２を有しており、この平坦な面を通してその内部にガス状微細気泡の領域がインプランテーションによって形成可能である。インプランテーションは、第１のイオンレベルに対応する２つの領域及びこの第１のレベルより高い第２のイオンレベルに対応する２つの領域に適切なものであると仮定されている。
【００２４】
衝突によるインプランテーションに用いられるイオンは、例えばＨ+ であるが、水素分子イオン又はヘリウム、ネオン、クリプトン及びキセノン等の気ガスを単独に若しくは混合させて使用することもできる。本発明の目的は、例えばシリコン、ゲルマニウム、シリコンカーバイド及びシリコン−ゲルマニウム合金等の第IV族の半導体により特定的に適用可能である。
【００２５】
上述した仏国特許公開公報ＦＲ−Ａ−２ ６８１ ４７２は、単結晶シリコンウエハにＨ+ イオンをインプランテーションすることについて説明している。
【００２６】
図１において、所定のインプランテーションエネルギによる、参照符号３で示したインプランテーションイオンは、ウエハ１の平坦な面２から同じ深さに位置するガス状微細気泡の２つの領域４及び５を形成する。イオンビームの通路にマスクを置くことによって、各領域４又は５を連続して又は同時にインプラントすることが可能である。
【００２７】
同様なインプランテーションにより、図２に示すように、参照符号８で示したより高いエネルギのイオンを用いて領域６及び７がウエハ１内のより深い位置に形成される。この例において、全ての領域が平坦な面２上に突出すると、領域６及び７は領域４及び５に再結合する。
【００２８】
明確に規定された領域についてのインプランテーションの位置設定は、例えばホトリソグラフィによって得られた樹脂マスクを通したインプランテーション又は開口を有する金属マスクを通したインプランテーション等の公知の処理によって行うことができる。
【００２９】
インプラントされたこれら全ての領域は、ウエハ内に上側部分９及び下側部分１０を規定する外形形状を形成する。
【００３０】
図３は、第１の段階の最後に得られかつその平坦な面２で補強材１１に一体化される半導体ウエハ１を示している。補強材は、補強材及びウエハの両方に接着する物質を用いてボンディングにより半導体ウエハに固定可能である。しかしながら、好ましい方法として補強材は、仏国特許公開公報ＦＲ−Ａ−２ ６８１ ４７２又はヨーロッパ特許公開公報ＥＰ−Ａ−５３３ ５５１に記載されているように、原子間結合によってウエハに結合される。補強材は、いかなる劣化もなしにかつウエハに結合したまま第３の段階における熱処理に耐えなければならない。
【００３１】
熱処理は、結晶転位及び気泡の凝結が効果的に行われるような温度で実施されなければならない。シリコンウエハの場合、分離が生じるためには４５０℃より上の温度が必要となる。
【００３２】
図４は、熱処理後に得られる結果を示している。上側部分９及び下側部分１０は、インプラントされた領域の位置及びインプラントされた領域間の連結部分でスペース１２によって分離された状態に保持される。連結部分での破断は、比較的近い２つのへき開平坦面間に生じる脆さによるものである。
【００３３】
図５〜図７は、スクリーン又はシールドを用いる、本発明の第２の実施例を説明する図である。
【００３４】
例えば単結晶シリコンである半導体材料のウエハ２０は、内部にガス状微細気泡が生成されるであろうインプランテーションがそれを通して行われることが望まれる上側の平坦な表面２１を有している。インプランテーションは、参照符号２２で示すイオンの通路に、イオンの通過が可能であるがその厚さがイオンのエネルギに影響を及ぼすスクリーン２３を置くことによって行われる。スクリーンが厚くなればなるほど、イオンのエネルギは減少する。このスクリーンは、例えばシリコン又はＳｉＣで構成可能である。
【００３５】
図５に示す実施例において、スクリーン２３は３つの異なる厚さを有している。領域２４、２５及び２６は同じ厚さを有しており、領域２７はこれよりやや厚くなっており、領域２８はさらに厚くなっている。このスクリーン上にウエハ内で得たいレリーフ構造が形成されている。
【００３６】
例えば適切に選択されたエネルギのＨ+ イオンによる、イオン衝突が、スクリーン２３を通して平坦な面２１の全表面にわたって生じる。イオンは、横切るスクリーンの厚さの関数としてウエハ２０内に入り込む。これらイオンは、ウエハ内部に上側部分３０及び下側部分３１を規定するガス状微細気泡の連続する形状２９を発生させる。
【００３７】
この実施例は、スクリーンが一度作成されれば異なる領域の繰り返し位置に何等問題が生じないため、特に興味深いものである。１回のインプランテーションで充分であり、しかもスクリーンは数回使用できる。
【００３８】
以後の段階は、本製造方法の第１の実施例の場合と同一である。図６はこの造方法の第２の段階を示しており、補強材３２はウエハ２０の平坦な面２１に結合される。図７は、以下の熱処理によって得られる結果を示している。上側部分３０及び下側部分３１は、インプラントされた領域及び第１の実施例で既に述べた脆くなった連結領域の位置でスペース３３によって分離されている。
【００３９】
最終的に、補強材に接着した薄膜上にレリーフ構造が、さらに、ウエハ即ち半導体基板の残りの部分上に反転レリーフ構造が得られる。
【００４０】
このようにして得られた構造は、数分の一μｍから数ダースμｍのレベル誤差を有し得る。また、このようにして得られた構造は、バイナリ光学の分野で使用され、さらにポリマー光学装置を製造するための型に使用することができる。即ち、従来技術によると、領域の厚さの制御及び再現性が難しいこと、数種の厚さ範囲の領域を形成するのに複雑な動作が必要であることなどの問題があったが、本発明によれば、この問題を解消することができる。
【００４１】
図８は、本発明の１つの応用例を示している。これは、バイナリ光学用の円筒状プリズム４０である。その上側面は、本発明の製造方法によるレリーフ構造を有している。プリズム４０は、例えば、補強材に結合した上側膜の除去によって得られる基板の大部分から構成されている。この例の場合、この構造は、中央の非貫通穴４１と異なる高さの同軸リング４２、４３及び４４とから構成されている。
【００４２】
図９及び図１０は、本発明をバイナリ光学とは異なる分野へ適用した例を説明する断面図である。より小さいサイズの従来の光学素子、例えばポリマーレンズを製造するための型を得ることが問題であった。
【００４３】
本発明の製造方法を用いることにより、補強材に接着した膜又は使用された半導体ウエハの残りの部分から構成されるレリーフ構造５１が半導体材料支持体５０上に形成される。構造５１は、得たい凹部４２の近似からなっている。この近似は、その構造へ与えられた階段形状で得られる。型の最終的な形状は、例えばシリコンの平滑化デポジット５３を用いることによって得られる（図１０参照）。
【００４４】
その他の処理手順は、所望の形状が得られるまできめ細かく研磨することによって、得たい凹部形状へ近づけてレリーフ構造を形成することからなる。
【００４５】
本発明の製造方法によれば、例えば、最大深さ４μｍについて４０μｍの直径の凹部を得ることができる。本発明は、特に、比較的浅い、即ちｈ／ｌの比が小さい型を得るのに有効である。このような型は、他の方法では製造が難しいのである。
【００４６】
この種の型によって製造されるべき光学素子は、その型へ、デポジション又は加圧下でのポリマー層の印加を行うことによって得ることができる。
【図面の簡単な説明】
【図１】本発明によるレリーフ構造製造方法の第１の実施例を説明する図である。
【図２】本発明によるレリーフ構造製造方法の第１の実施例を説明する図である。
【図３】本発明によるレリーフ構造製造方法の第１の実施例を説明する図である。
【図４】本発明によるレリーフ構造製造方法の第１の実施例を説明する図である。
【図５】本発明によるレリーフ構造製造方法の第２の実施例を説明する図である。
【図６】本発明によるレリーフ構造製造方法の第２の実施例を説明する図である。
【図７】本発明によるレリーフ構造製造方法の第２の実施例を説明する図である。
【図８】本発明による製造方法によって製造されたバイナリ光学装置の斜視図である。
【図９】本発明による製造方法によって得られた他の実施例を説明する断面図である。
【図１０】本発明による製造方法によって得られた他の実施例を説明する断面図である。
【符号の説明】
１、２０ ウエハ
２、２１ 平坦な面
３、８ イオン
４、５、６、７、２４、２５、２６、２７、２８ 領域
９、３０ 上側部分
１０、３１ 下側部分
１１、３２ 補強材
１２、３３ スペース
２２ イオンの通路
２３ スクリーン
２９ 連続する形状
４０ 円筒状プリズム
４１ 非貫通穴
４２、４３、４４ 同軸リング
５０ 半導体材料支持体
５１ レリーフ構造
５２ 凹部
５３ 平滑化デポジット
Claims (10)
- 半導体材料が単結晶質である場合はその面（２、２１）が主要結晶面と実質的に平行であり、半導体材料が多結晶質である場合はその面（２、２１）が多結晶質材料の全ての結晶粒について同一指数の主要結晶面に僅かに傾斜している平坦な当該面（２、２１）を有する半導体材料のウエハ（１、２０）から形成される半導体材料支持体の上にレリーフ構造を製造する方法であって、
イオン（３、８、２２）による前記ウエハの前記平坦な面への衝突によってインプラントしガス状微細気泡の領域（４〜７、２９）を生成する第１の段階であって、該領域が前記ウエハの断面方向の外形形状を規定しており、各領域が、前記平坦な面に関して、当該領域に対向する面の表面で受け取ったイオンのインプランテーションエネルギに応じた深さに位置すると共に、該各領域が前記表面と同じ幾何学形状となっており、前記外形形状が前記平坦な面側では薄膜を構成しているウエハの上側部分（９、３０）を前記平坦な面の反対側では基板の大部分を構成している下側部分（１９、３１）を規定しており、前記イオンが水素ガスイオン又は希ガスイオンから選ばれ、インプランテーション中のウエハ温度がインプラントされたイオンによって生じるガスが拡散によって半導体から逃げることができる温度より低く維持される前記第１の段階と、
前記ウエハの前記平坦な面（２、２１）を少なくとも１つの剛性材料層から構成される補強材（１１、３２）と結合させる第２の段階と、
前記ウエハ及び補強材から構成されるアセンブリを、前記ある形状に沿った前記薄膜と前記基板の大部分との分離を生じせしめるのに適切な温度で熱処理し、該分離によって前記薄膜上にレリーフ構造を前記基板上に反転レリーフ構造を形成する第３の段階と、
の３段階の処理を行うことを特徴とする半導体材料支持体上へのレリーフ構造の製造方法。 - 前記第１の段階において、異なるインプランテーションエネルギを有するガス状微細気泡の前記領域（４〜７）が一連のインプランテーション段階によって得られることを特徴とする請求項１に記載の製造方法。
- 前記第１の段階において、ガス状微細気泡の全ての前記領域が、イオン（２２）の通路に位置するスクリーン（２３）によって同時に生成され、該スクリーンがイオンのエネルギを減少するが該イオンを通過を可能としておりかつ生成すべき微細気泡の各領域について必要なインプランテーションエネルギの通過を可能にすべく該領域に対応するパターンに従った局所的に異なる厚さを有していることを特徴とする請求項１に記載の製造方法。
- 所与の形状の構造を得るために、最初に、該所与の形状より過大な近似レリーフ構造を作成し、次いで該近似構造を前記所与の形状が得られるまで研磨することからなる第４の段階を行うことを特徴とする請求項１から３のいずれか１項に記載の製造方法。
- 所与の形状の構造を得るために、最初に、該所与の形状（５２）より過小な近似レリーフ構造（５１）を作成し、次いで該近似構造を前記所与の形状が得られるまで充填することからなる第４の段階を行うことを特徴とする請求項１から３のいずれか１項に記載の製造方法。
- 半導体がシリコンであり、インプラントされるイオンがヘリウム又は水素ガスイオンであり、インプランテーション温度が２０〜４００℃であり、前記第３の熱処理段階の温度が４５０℃を越えることを特徴とする請求項１から５のいずれか１項に記載の製造方法。
- 前記補強材（１１、３２）が接着性物質によって前記ウエハ（１、２０）に接着されることを特徴とする請求項１から６のいずれか１項に記載の製造方法。
- 前記補強材（１１、３２）が原子間結合によって前記ウエハ（１、２０）に結合されることを特徴とする請求項１から６のいずれか１項に記載の製造方法。
- バイナリ光学用装置の製造に用いたことを特徴とする請求項１から８のいずれか１項に記載の製造方法。
- その装置がポリマーから形成されておりかつより小さなサイズを有する当該装置を得るための型の製造に用いられることを特徴とする請求項１から８のいずれか１項に記載の製造方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| FR9315563A FR2714524B1 (fr) | 1993-12-23 | 1993-12-23 | Procede de realisation d'une structure en relief sur un support en materiau semiconducteur |
| FR9315563 | 1993-12-23 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH07215800A JPH07215800A (ja) | 1995-08-15 |
| JP3735880B2 true JP3735880B2 (ja) | 2006-01-18 |
Family
ID=9454325
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP33364694A Expired - Fee Related JP3735880B2 (ja) | 1993-12-23 | 1994-12-16 | 半導体材料支持体上へのレリーフ構造の製造方法 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US5494835A (ja) |
| EP (1) | EP0660140B1 (ja) |
| JP (1) | JP3735880B2 (ja) |
| DE (1) | DE69423309T2 (ja) |
| FR (1) | FR2714524B1 (ja) |
Families Citing this family (87)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2715501B1 (fr) * | 1994-01-26 | 1996-04-05 | Commissariat Energie Atomique | Procédé de dépôt de lames semiconductrices sur un support. |
| FR2738671B1 (fr) * | 1995-09-13 | 1997-10-10 | Commissariat Energie Atomique | Procede de fabrication de films minces a materiau semiconducteur |
| FR2747506B1 (fr) * | 1996-04-11 | 1998-05-15 | Commissariat Energie Atomique | Procede d'obtention d'un film mince de materiau semiconducteur comprenant notamment des composants electroniques |
| FR2748850B1 (fr) | 1996-05-15 | 1998-07-24 | Commissariat Energie Atomique | Procede de realisation d'un film mince de materiau solide et applications de ce procede |
| FR2748851B1 (fr) | 1996-05-15 | 1998-08-07 | Commissariat Energie Atomique | Procede de realisation d'une couche mince de materiau semiconducteur |
| KR100481994B1 (ko) * | 1996-08-27 | 2005-12-01 | 세이코 엡슨 가부시키가이샤 | 박리방법,박막디바이스의전사방법,및그것을이용하여제조되는박막디바이스,박막집적회로장치및액정표시장치 |
| FR2755537B1 (fr) * | 1996-11-05 | 1999-03-05 | Commissariat Energie Atomique | Procede de fabrication d'un film mince sur un support et structure ainsi obtenue |
| KR100232886B1 (ko) * | 1996-11-23 | 1999-12-01 | 김영환 | Soi 웨이퍼 제조방법 |
| FR2756847B1 (fr) * | 1996-12-09 | 1999-01-08 | Commissariat Energie Atomique | Procede de separation d'au moins deux elements d'une structure en contact entre eux par implantation ionique |
| FR2758907B1 (fr) * | 1997-01-27 | 1999-05-07 | Commissariat Energie Atomique | Procede d'obtention d'un film mince, notamment semiconducteur, comportant une zone protegee des ions, et impliquant une etape d'implantation ionique |
| US6191007B1 (en) | 1997-04-28 | 2001-02-20 | Denso Corporation | Method for manufacturing a semiconductor substrate |
| US6251754B1 (en) | 1997-05-09 | 2001-06-26 | Denso Corporation | Semiconductor substrate manufacturing method |
| US6582999B2 (en) * | 1997-05-12 | 2003-06-24 | Silicon Genesis Corporation | Controlled cleavage process using pressurized fluid |
| US6291313B1 (en) | 1997-05-12 | 2001-09-18 | Silicon Genesis Corporation | Method and device for controlled cleaving process |
| US6033974A (en) | 1997-05-12 | 2000-03-07 | Silicon Genesis Corporation | Method for controlled cleaving process |
| US5985742A (en) | 1997-05-12 | 1999-11-16 | Silicon Genesis Corporation | Controlled cleavage process and device for patterned films |
| US20070122997A1 (en) | 1998-02-19 | 2007-05-31 | Silicon Genesis Corporation | Controlled process and resulting device |
| US6027988A (en) * | 1997-05-28 | 2000-02-22 | The Regents Of The University Of California | Method of separating films from bulk substrates by plasma immersion ion implantation |
| US5877070A (en) * | 1997-05-31 | 1999-03-02 | Max-Planck Society | Method for the transfer of thin layers of monocrystalline material to a desirable substrate |
| US5949108A (en) * | 1997-06-30 | 1999-09-07 | Intel Corporation | Semiconductor device with reduced capacitance |
| EP0889505B1 (en) * | 1997-07-03 | 2005-06-08 | STMicroelectronics S.r.l. | Process for cutting trenches in a single crystal substrate |
| US6548382B1 (en) * | 1997-07-18 | 2003-04-15 | Silicon Genesis Corporation | Gettering technique for wafers made using a controlled cleaving process |
| US6534380B1 (en) * | 1997-07-18 | 2003-03-18 | Denso Corporation | Semiconductor substrate and method of manufacturing the same |
| FR2766620B1 (fr) | 1997-07-22 | 2000-12-01 | Commissariat Energie Atomique | Realisation de microstructures ou de nanostructures sur un support |
| FR2767416B1 (fr) | 1997-08-12 | 1999-10-01 | Commissariat Energie Atomique | Procede de fabrication d'un film mince de materiau solide |
| FR2773261B1 (fr) | 1997-12-30 | 2000-01-28 | Commissariat Energie Atomique | Procede pour le transfert d'un film mince comportant une etape de creation d'inclusions |
| US5933750A (en) * | 1998-04-03 | 1999-08-03 | Motorola, Inc. | Method of fabricating a semiconductor device with a thinned substrate |
| US5909627A (en) * | 1998-05-18 | 1999-06-01 | Philips Electronics North America Corporation | Process for production of thin layers of semiconductor material |
| US6291326B1 (en) | 1998-06-23 | 2001-09-18 | Silicon Genesis Corporation | Pre-semiconductor process implant and post-process film separation |
| US6054370A (en) * | 1998-06-30 | 2000-04-25 | Intel Corporation | Method of delaminating a pre-fabricated transistor layer from a substrate for placement on another wafer |
| FR2784795B1 (fr) * | 1998-10-16 | 2000-12-01 | Commissariat Energie Atomique | Structure comportant une couche mince de materiau composee de zones conductrices et de zones isolantes et procede de fabrication d'une telle structure |
| US6346458B1 (en) * | 1998-12-31 | 2002-02-12 | Robert W. Bower | Transposed split of ion cut materials |
| US20040229443A1 (en) * | 1998-12-31 | 2004-11-18 | Bower Robert W. | Structures, materials and methods for fabrication of nanostructures by transposed split of ion cut materials |
| US20050124142A1 (en) * | 1998-12-31 | 2005-06-09 | Bower Robert W. | Transposed split of ion cut materials |
| US6171965B1 (en) * | 1999-04-21 | 2001-01-09 | Silicon Genesis Corporation | Treatment method of cleaved film for the manufacture of substrates |
| US6881644B2 (en) * | 1999-04-21 | 2005-04-19 | Silicon Genesis Corporation | Smoothing method for cleaved films made using a release layer |
| US6287941B1 (en) | 1999-04-21 | 2001-09-11 | Silicon Genesis Corporation | Surface finishing of SOI substrates using an EPI process |
| US6204151B1 (en) | 1999-04-21 | 2001-03-20 | Silicon Genesis Corporation | Smoothing method for cleaved films made using thermal treatment |
| US6500732B1 (en) | 1999-08-10 | 2002-12-31 | Silicon Genesis Corporation | Cleaving process to fabricate multilayered substrates using low implantation doses |
| EP1212787B1 (en) * | 1999-08-10 | 2014-10-08 | Silicon Genesis Corporation | A cleaving process to fabricate multilayered substrates using low implantation doses |
| US6221740B1 (en) | 1999-08-10 | 2001-04-24 | Silicon Genesis Corporation | Substrate cleaving tool and method |
| US6263941B1 (en) | 1999-08-10 | 2001-07-24 | Silicon Genesis Corporation | Nozzle for cleaving substrates |
| FR2809867B1 (fr) * | 2000-05-30 | 2003-10-24 | Commissariat Energie Atomique | Substrat fragilise et procede de fabrication d'un tel substrat |
| US6303469B1 (en) * | 2000-06-07 | 2001-10-16 | Micron Technology, Inc. | Thin microelectronic substrates and methods of manufacture |
| JP2002124652A (ja) * | 2000-10-16 | 2002-04-26 | Seiko Epson Corp | 半導体基板の製造方法、半導体基板、電気光学装置並びに電子機器 |
| FR2835096B1 (fr) * | 2002-01-22 | 2005-02-18 | Procede de fabrication d'un substrat auto-porte en materiau semi-conducteur monocristallin | |
| US7407869B2 (en) * | 2000-11-27 | 2008-08-05 | S.O.I.Tec Silicon On Insulator Technologies | Method for manufacturing a free-standing substrate made of monocrystalline semiconductor material |
| US7094667B1 (en) | 2000-12-28 | 2006-08-22 | Bower Robert W | Smooth thin film layers produced by low temperature hydrogen ion cut |
| FR2823599B1 (fr) | 2001-04-13 | 2004-12-17 | Commissariat Energie Atomique | Substrat demomtable a tenue mecanique controlee et procede de realisation |
| JP2004063730A (ja) * | 2002-07-29 | 2004-02-26 | Shin Etsu Handotai Co Ltd | Ｓｏｉウェーハの製造方法 |
| US7508034B2 (en) * | 2002-09-25 | 2009-03-24 | Sharp Kabushiki Kaisha | Single-crystal silicon substrate, SOI substrate, semiconductor device, display device, and manufacturing method of semiconductor device |
| JP2004119943A (ja) * | 2002-09-30 | 2004-04-15 | Renesas Technology Corp | 半導体ウェハおよびその製造方法 |
| US8187377B2 (en) | 2002-10-04 | 2012-05-29 | Silicon Genesis Corporation | Non-contact etch annealing of strained layers |
| FR2848336B1 (fr) * | 2002-12-09 | 2005-10-28 | Commissariat Energie Atomique | Procede de realisation d'une structure contrainte destinee a etre dissociee |
| FR2856844B1 (fr) * | 2003-06-24 | 2006-02-17 | Commissariat Energie Atomique | Circuit integre sur puce de hautes performances |
| FR2857953B1 (fr) | 2003-07-21 | 2006-01-13 | Commissariat Energie Atomique | Structure empilee, et procede pour la fabriquer |
| FR2861497B1 (fr) * | 2003-10-28 | 2006-02-10 | Soitec Silicon On Insulator | Procede de transfert catastrophique d'une couche fine apres co-implantation |
| US7542197B2 (en) * | 2003-11-01 | 2009-06-02 | Silicon Quest Kabushiki-Kaisha | Spatial light modulator featured with an anti-reflective structure |
| US7354815B2 (en) * | 2003-11-18 | 2008-04-08 | Silicon Genesis Corporation | Method for fabricating semiconductor devices using strained silicon bearing material |
| US20060043534A1 (en) * | 2004-08-26 | 2006-03-02 | Kirby Kyle K | Microfeature dies with porous regions, and associated methods and systems |
| FR2878535B1 (fr) * | 2004-11-29 | 2007-01-05 | Commissariat Energie Atomique | Procede de realisation d'un substrat demontable |
| US7635637B2 (en) * | 2005-07-25 | 2009-12-22 | Fairchild Semiconductor Corporation | Semiconductor structures formed on substrates and methods of manufacturing the same |
| US7674687B2 (en) * | 2005-07-27 | 2010-03-09 | Silicon Genesis Corporation | Method and structure for fabricating multiple tiled regions onto a plate using a controlled cleaving process |
| FR2889887B1 (fr) * | 2005-08-16 | 2007-11-09 | Commissariat Energie Atomique | Procede de report d'une couche mince sur un support |
| FR2891281B1 (fr) | 2005-09-28 | 2007-12-28 | Commissariat Energie Atomique | Procede de fabrication d'un element en couches minces. |
| DE102006007293B4 (de) * | 2006-01-31 | 2023-04-06 | OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung | Verfahren zum Herstellen eines Quasi-Substratwafers und ein unter Verwendung eines solchen Quasi-Substratwafers hergestellter Halbleiterkörper |
| US8993410B2 (en) | 2006-09-08 | 2015-03-31 | Silicon Genesis Corporation | Substrate cleaving under controlled stress conditions |
| US9362439B2 (en) | 2008-05-07 | 2016-06-07 | Silicon Genesis Corporation | Layer transfer of films utilizing controlled shear region |
| US7811900B2 (en) | 2006-09-08 | 2010-10-12 | Silicon Genesis Corporation | Method and structure for fabricating solar cells using a thick layer transfer process |
| US8293619B2 (en) | 2008-08-28 | 2012-10-23 | Silicon Genesis Corporation | Layer transfer of films utilizing controlled propagation |
| FR2910179B1 (fr) * | 2006-12-19 | 2009-03-13 | Commissariat Energie Atomique | PROCEDE DE FABRICATION DE COUCHES MINCES DE GaN PAR IMPLANTATION ET RECYCLAGE D'UN SUBSTRAT DE DEPART |
| US8101500B2 (en) * | 2007-09-27 | 2012-01-24 | Fairchild Semiconductor Corporation | Semiconductor device with (110)-oriented silicon |
| FR2922359B1 (fr) * | 2007-10-12 | 2009-12-18 | Commissariat Energie Atomique | Procede de fabrication d'une structure micro-electronique impliquant un collage moleculaire |
| FR2925221B1 (fr) * | 2007-12-17 | 2010-02-19 | Commissariat Energie Atomique | Procede de transfert d'une couche mince |
| US7749884B2 (en) * | 2008-05-06 | 2010-07-06 | Astrowatt, Inc. | Method of forming an electronic device using a separation-enhancing species |
| KR20110028278A (ko) * | 2008-05-17 | 2011-03-17 | 애스트로와트, 인코포레이티드 | 분리 기술을 사용하는 전자 디바이스 형성 방법 |
| US8330126B2 (en) | 2008-08-25 | 2012-12-11 | Silicon Genesis Corporation | Race track configuration and method for wafering silicon solar substrates |
| US8039877B2 (en) * | 2008-09-09 | 2011-10-18 | Fairchild Semiconductor Corporation | (110)-oriented p-channel trench MOSFET having high-K gate dielectric |
| TWI430338B (zh) * | 2008-10-30 | 2014-03-11 | Corning Inc | 使用定向剝離作用製造絕緣體上半導體結構之方法及裝置 |
| US7816225B2 (en) | 2008-10-30 | 2010-10-19 | Corning Incorporated | Methods and apparatus for producing semiconductor on insulator structures using directed exfoliation |
| JP5310004B2 (ja) * | 2009-01-07 | 2013-10-09 | 信越半導体株式会社 | 貼り合わせウェーハの製造方法 |
| US8329557B2 (en) | 2009-05-13 | 2012-12-11 | Silicon Genesis Corporation | Techniques for forming thin films by implantation with reduced channeling |
| FR2947098A1 (fr) * | 2009-06-18 | 2010-12-24 | Commissariat Energie Atomique | Procede de transfert d'une couche mince sur un substrat cible ayant un coefficient de dilatation thermique different de celui de la couche mince |
| FR2978600B1 (fr) | 2011-07-25 | 2014-02-07 | Soitec Silicon On Insulator | Procede et dispositif de fabrication de couche de materiau semi-conducteur |
| US20180033609A1 (en) * | 2016-07-28 | 2018-02-01 | QMAT, Inc. | Removal of non-cleaved/non-transferred material from donor substrate |
| FR3073082B1 (fr) | 2017-10-31 | 2019-10-11 | Soitec | Procede de fabrication d'un film sur un support presentant une surface non plane |
| CN116387241A (zh) * | 2023-04-21 | 2023-07-04 | 中芯先锋集成电路制造(绍兴)有限公司 | 绝缘体上半导体衬底的制造方法及半导体器件的制造方法 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4717683A (en) * | 1986-09-23 | 1988-01-05 | Motorola Inc. | CMOS process |
| GB8725497D0 (en) * | 1987-10-30 | 1987-12-02 | Atomic Energy Authority Uk | Isolation of silicon |
| US5196355A (en) * | 1989-04-24 | 1993-03-23 | Ibis Technology Corporation | Simox materials through energy variation |
| FR2681472B1 (fr) * | 1991-09-18 | 1993-10-29 | Commissariat Energie Atomique | Procede de fabrication de films minces de materiau semiconducteur. |
-
1993
- 1993-12-23 FR FR9315563A patent/FR2714524B1/fr not_active Expired - Fee Related
-
1994
- 1994-11-23 US US08/344,560 patent/US5494835A/en not_active Expired - Lifetime
- 1994-12-16 JP JP33364694A patent/JP3735880B2/ja not_active Expired - Fee Related
- 1994-12-21 DE DE69423309T patent/DE69423309T2/de not_active Expired - Lifetime
- 1994-12-21 EP EP94402969A patent/EP0660140B1/fr not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| US5494835A (en) | 1996-02-27 |
| DE69423309D1 (de) | 2000-04-13 |
| EP0660140B1 (fr) | 2000-03-08 |
| JPH07215800A (ja) | 1995-08-15 |
| FR2714524B1 (fr) | 1996-01-26 |
| EP0660140A1 (fr) | 1995-06-28 |
| FR2714524A1 (fr) | 1995-06-30 |
| DE69423309T2 (de) | 2000-09-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3735880B2 (ja) | 半導体材料支持体上へのレリーフ構造の製造方法 | |
| US6291326B1 (en) | Pre-semiconductor process implant and post-process film separation | |
| JP4049834B2 (ja) | 半導体材料薄膜の製造方法 | |
| US8101503B2 (en) | Method of producing a thin layer of semiconductor material | |
| US4631804A (en) | Technique for reducing substrate warpage springback using a polysilicon subsurface strained layer | |
| CA2034671C (en) | Partially or fully recessed microlens fabrication | |
| WO2007147075A2 (en) | Patterning 3d features in a substrate | |
| US7176554B2 (en) | Methods for producing a semiconductor entity | |
| US20040121557A1 (en) | Method of smoothing the outline of a useful layer of material transferred onto a support substrate | |
| KR20050010862A (ko) | 마스크 및 그 제조 방법과 반도체 장치의 제조 방법 | |
| KR19990077120A (ko) | 3차원 에칭 방법 | |
| JP2005181961A (ja) | マイクロレンズ製造方法 | |
| EP1540723B1 (en) | A method of increasing the area of a useful layer of material transferred onto a support | |
| EP1523773B1 (en) | Method of smoothing the outline of a useful layer of material transferred onto a support substrate | |
| JPH0675190B2 (ja) | アモルファス／単結晶構造を有するモノリシックチャンネルマスク | |
| JP2506019B2 (ja) | 透過マスクの製造方法 | |
| JP2022071717A (ja) | 加工ウェハおよびチップ構成ウェハの製造方法 | |
| JPH0823601B2 (ja) | 回折格子の作製方法 | |
| JP2022128561A (ja) | 窒化ガリウムウェハおよび半導体チップの製造方法 | |
| JPH03211717A (ja) | 半導体ウェハー識別記号の付与方法 | |
| JPH02307100A (ja) | 軟ｘ線用フレネルゾーンプレートの製造方法 | |
| JPH09218299A (ja) | Ｘ線取り出し窓およびその製造方法ならびに前記ｘ線取り出し窓を用いたｘ線露光装置 | |
| KR0135002B1 (ko) | X-ray 리소그라피용 마스크 및 그 제조방법 | |
| JPH08272080A (ja) | 一括露光転写マスク | |
| JPH0843867A (ja) | 全光学的垂直構造量子井戸構成要素マトリクスの製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040512 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050111 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20050411 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20050415 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050711 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20051004 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20051017 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091104 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101104 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111104 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121104 Year of fee payment: 7 |
|
| LAPS | Cancellation because of no payment of annual fees |