JP3733255B2 - モータ駆動制御装置 - Google Patents
モータ駆動制御装置 Download PDFInfo
- Publication number
- JP3733255B2 JP3733255B2 JP37564798A JP37564798A JP3733255B2 JP 3733255 B2 JP3733255 B2 JP 3733255B2 JP 37564798 A JP37564798 A JP 37564798A JP 37564798 A JP37564798 A JP 37564798A JP 3733255 B2 JP3733255 B2 JP 3733255B2
- Authority
- JP
- Japan
- Prior art keywords
- motor
- pwm
- switching timing
- clock
- phase switching
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Control Of Motors That Do Not Use Commutators (AREA)
Description
【０００１】
【産業上の利用分野】
本発明は、モータ駆動制御をＰＷＭ駆動によりデジタル的に行うモータ駆動制御装置に関する。
【０００２】
【従来の技術】
従来、モータのダイレクトＰＷＭ駆動を用いたデジタル速度制御では、抵抗とコンデンサを用いたＲＣ発振回路を用いた発振回路により、ＰＷＭ駆動の周波数を生成し、モータの各相の切替タイミングとは非同期で制御を行っていた。
【０００３】
【発明が解決しようとする課題】
しかしながら、このような方法では、各相のＰＷＭ駆動のパルス数、及び、各相の切替タイミングからＰＷＭ駆動の最初のパルスまでの時間が異なり、各相の駆動タイミングにズレが発生していた。これにより、モータの回転に回転ムラを起こしていた。特に、回転数の速いモータにおいて、ステッピングの速度、ロスにより、各相の切替タイミングに対してＰＷＭのパルス数が多く取れない場合に、パルスが非同期であるとパルスのオンの時間が各相で異なり、また、上記タイミングのズレの影響が大きくなり、回転ムラが大きくなる。また、抵抗とコンデンサを用いていたため、素子のバラツキ、温度による特性変化により、周波数の変動が発生していた。
【０００４】
本発明の目的は上記実情に鑑みなされたもので、モータの各相の駆動切り換えタイミングとＰＷＭ駆動の周波数を同期させモータの回転むらを低減したモータ駆動制御装置を提供しようとするものである。
【０００５】
【課題を解決するための手段】
前述の目的を達成するために、本発明のモータ駆動制御装置は、モータの回転位置を検出して相切換タイミング信号を生成する相切換タイミング信号生成手段と、モータの回転速度を検出する検出手段と、前記相切換タイミング信号生成手段によって生成される相切換タイミング信号に同期して、該相切換タイミング信号の定倍の周波数を有する第１のＰＷＭクロックを生成する第１クロック生成手段と、前記相切替タイミングに同期せずに、所定の周波数を有する第２のＰＷＭクロックを生成する第２クロック生成手段と、前記第第１または第２のＰＷＭクロックに基づいて、前記モータの回転速度に応じたパルス幅を有するＰＷＭ信号を発生するパルス幅変調手段と、前記相切換タイミング信号により切替えられる相へ前記ＰＷＭ信号を供給してモータの駆動を行う駆動手段と、前記モータの起動時には前記第２のＰＷＭクロックを用い、前記モータの回転速度が所定値に達したことに応じて前記第２のＰＷＭクロックから前記第１のＰＷＭクロックへの切換を実行する切換手段と、を備えたことを特徴とする。
【０００６】
【実施例】
以下本発明の実施例を図面を参照して説明する。
図１は本発明に係るモータ駆動制御方式の基本的構成を示すブロック図であり、図１において、１０１は相切り換えタイミング信号を生成する相切り換えタイミング信号生成部、１０２はモータ駆動を行うドライバ、１０３はモータ、１０４はＰＷＭクロックを発生するＰＷＭ信号発生部、１０５は相切り換えタイミングとＰＷＭクロックとを同期させる同期手段である。
【０００７】
これによりモータ駆動を行うドライバ１０２は相切り換えタイミング信号生成部１０１からの相切り換えタイミング信号により相切替えを行い、ＰＷＭ信号発生部１０４から発生されるＰＷＭクロックに基づいてモータ１０３の駆動を行うものであるが、この時ＰＷＭ信号発生部１０４から発生されるＰＷＭクロックには同期手段１０５により相切り換えタイミングとの同期が取られているものである。
【０００８】
（実施例１）
ここで、図１のモータ駆動制御方式のブロックを具体的に示す実施例１を図２乃至図４を参照して説明する。
この実施例１ではＰＷＭクロックと相切り換えタイミングとの同期を相切り換えタイミング信号生成部からの相切り換えタイミング信号を用いて行うものである。
【０００９】
図２は図１に示すモータ駆動制御方式のブロックを具体的に示すモータ駆動制御回路ブロック図であり、図２において、１は相切り換えタイミング信号を生成する相切り換えタイミング信号生成部、２はモータ２１の駆動を行うドライバ、３はモータ駆動の制御ロジック部、４はモータの回転に応じた回転信号を発生するＦＧ検出部、５は速度制御部であり、これらは公知の技術で構成されている。このような公知の技術の一例としては日立製作所から市販されているモータドライバ［ＨＡ１３６０５］がある。
【００１０】
速度制御部５は、基準クロック信号を発生する基準クロック発生部５１、基準クロック発生器５１からの基準クロックを分周するデバイダ５２、ノイズフィルタ５３、ディスクリメータ５４、スピードモニタ５５、充放電回路５６を備えている。ディスクリメータ５４はデバイダ５２により分周されたクロック発生器５１からのクロックとＦＧ検出部４からノイズフィルタ５３を介した回転信号とを比較する。充放電回路５６はチャージポンプ５６ａ、クランプ回路５６ｂ、抵抗コンデンサからなり、この充放電回路５６は所定の速度に達していない場合には充電されて電位があがり、所定の速度を越えている場合には放電され、電位は下がる。
【００１１】
この電位が後述のＰＷＭクロックパルス信号のパルス幅を決定するレベル信号となる。また、所定の速度になった場合にスピードモニタ５５からモータレディ信号が出力される。
【００１２】
７は相切り換えタイミング信号生成部１の相切り換えロジック部であり、８はホールアンプの出力バッファである。６はＰＷＭ周波数生成部である。このＰＷＭ周波数生成部６において、９は第１のＰＷＭ周波数回路であるＰＬＬ回路であり、このＰＬＬ回路９は相切り換えタイミング信号生成部１によって生成した相切り換えタイミング信号に基づいて相切り換えタイミング信号の定倍の第１のＰＷＭクロックを生成する。ここで定倍とは２以上の自然数倍であればよい。１０は第２のＰＷＭクロックを生成する第２のＰＷＭ周波数回路である。１１は切り換え回路で、この切り換え回路１１は速度制御部５によって検出されたモータの回転速度に基づいて第２のＰＷＭ信号発生回路１０で生成される第２のＰＷＭクロックから第１のＰＷＭ信号発生手段であるＰＬＬ回路９から生成される第１のＰＷＭクロックに切り換える。１２は切り換え回路１１からのＰＷＭ周波数を三角波に整形する三角波生成回路である。１３は速度制御部５からのレベル信号に基づいてモータの回転速度を制御するための駆動パルス幅を可変するパルス幅制御部である。
【００１３】
これによって、モータ回転駆動の開始初期は切り換え回路１１により第２のＰＷＭ周波数発生回路１０により生成された第２のＰＷＭクロックがパルス幅制御部１３を介してドライバ２に加えられ、ドライバ２は相切り換えタイミング信号生成部１からの相切り換えタイミング信号により相切り換えを行い、第２のＰＷＭ信号発生回路１０から発生される第２のＰＷＭクロックに基づいてモータ２１の駆動を行うものである。
【００１４】
このモータの駆動によりＦＧ検出部４からノイズフィルタ５３を介して回転信号が出力され、この回転信号は基準クロック発生器５１から生成される基準クロックをデバイダ５２により分周した値とディスクリメータ５４で比較される（例えば日立製作所のモータドライバＨＡ１３６０５においては２０４８クロックと回転信号１パルスが等しくなった時が所定の速度である）。この比較によりモータの駆動開始初期は所定の速度に達していないので充放電回路５６は充電されて電位があがる。この電位が第２のＰＷＭクロック信号のパルス幅を決定するレベル信号となる。
【００１５】
第２のＰＷＭ周波数発生回路１０の第２のＰＷＭクロックは三角波生成回路１２により三角波が生成され、この三角波と充放電回路５６のレベル信号によりパルス幅制御部１３で駆動パルス幅が大きくなるように可変される。これにより第２のＰＷＭクロック信号のパルス幅が大きくなるようにされてモータ２１の駆動を行うことでモータ２１の速度が上昇する。これによりモータレディ信号が出力される。切り換え回路１１はモータレディ信号を受けることにより、第２のＰＷＭクロックから第１のＰＷＭ信号発生手段であるＰＬＬ回路９から生成される第１のＰＷＭクロックに切り換える。これによりＰＬＬ回路９から生成される第１のＰＷＭクロックは切り換え回路１１を介してドライバ２に加えられ、ドライバ２は相切り換えタイミング信号生成部１からの相切り換えタイミング信号により相切り換えを行い、ＰＬＬ回路９から生成される第１のＰＷＭクロックに基づいてモータ２１の駆動を行うものである。この時、ＰＬＬ回路９は相切り換えタイミング信号生成部１によって生成した相切り換えタイミング信号に基づいて相切り換えタイミング信号の定倍の第１のＰＷＭクロックを生成していることで、第１のＰＷＭクロックは相切り換えタイミング信号と同期が取られているものである。例えば６倍の周波数とした場合モータの各相の駆動パルスは同等に６パルスとなる。
【００１６】
したがって、モータのドライバ２には開始初期に第２のＰＷＭ周波数発生回路１０により生成された周波数が加えられ所定の回転数になった場合、速度制御部５からのモータレディ信号により、前記ＰＬＬ回路９により生成されたＰＷＭ周波数に切り替えられる。このＰＷＭ周波数から公知のＰＷＭ制御である三角波生成回路１２で三角波に整形され、速度制御部５で作られるレベル信号により駆動パルスの幅を可変し、速度制御される。
【００１７】
図７は非同期の場合を示すものであり、切り換え回路１１によるＰＷＭ周波数への切り換えが行われる前の状態である。ＰＷＭのクロックと各相の切替タイミングが異なることから、同じ駆動パルスを各相に入れようとしても、各相のパルスの積算値が異なってしまう。その結果、高速で回転するモータ各相の駆動時間に対してパルス数が少ないため、また、回転トルクの少ないモータは駆動力の差で、この積算値の差が大きく影響し、回転ムラとなってしまう。
【００１８】
本発明の特徴であるＰＷＭ周波数の切り換え後は、図３に示すように、ＰＷＭ周波数が相切り換えタイミングの定倍の関係となることから、各相のＰＷＭ駆動パルス数は等しくなり、切り換えのタイミングから最初の駆動パルスまでの時間も各相で同じとすることが可能となる。同じ駆動パルスを各相に入れた場合、各相のパルスの積算値は等しくなり、モータの回転速度制御の精度、及び、安定度を上げることが可能となる。
【００１９】
（実施例２）
次に、図１のモータ駆動制御方式のブロックを具体的に示す実施例２を図５乃至図６を参照して説明する。
この実施例２ではＰＷＭクロックと相切り換えタイミングとの同期を基準クロック発生部５１からの基準クロック信号とＦＧ検出部４からのモータの回転に応じた回転信号であるＦＧ信号から取るようにしているものである。
【００２０】
図５は図１に示すモータ駆動制御方式のブロックを具体的に示すモータ駆動制御回路ブロック図である。図５において、実施例１の図２と同一の部分は同一符号を付し、具体的説明は省略する。実施例１との違いはＰＷＭ周波数生成部１４であり、このＰＷＭ周波数生成部１４は基準クロック発生器５１から生成される基準クロックをデバイダ１５により分周してＰＷＭクロックとし、このＰＷＭクロックは三角波生成回路１６により三角波に整形され、パルス幅制御部１７へ伝送される。
【００２１】
モータ回転制御は基準クロックとモータの回転の検出信号であるＦＧ信号と同期を取るように制御されている。基準クロックｆｏｓｃはＦＧ信号ｆｆｇに対してデバイダ５２で分周される分周数ｄとディスクリメータ５４でカウントされるカウント数ｃの倍数の関数ｆｏｓｃ＝ｄ×ｃ×ｆｆｇにあり、ＦＧ信号ｆｆｇはモータの回転の整数（検出手段の数）ｎ倍となっている。また、モータ１回転当たりの相切り換えの数は１回転当たりの１相の数Ｎとなる。ここで、ＰＷＭ周波数ｆｑｗｍは基準クロックｆｏｓｃとの関係は、ｆｑｗｍ＝ｆｏｓｃ／Ｄ（Ｄ：ＰＷＭ周波生成部１４のデバイダ１５の分周数）となる。
【００２２】
したがって、ｆｑｗｍ＝［（ｄ×ｃ）／Ｄ］×ｆｆｇであり、ＦＧ信号と相切り換えの関係は１回転当たりで、相切り換えの数はＮ／ｎとなるから、［（ｄ×ｘｃ）／Ｄ］×Ｎ／ｎが整数となるように設定することにより、ＰＷＭ周波数と相切り換えタイミングは同期を取ることが可能となる。
【００２３】
したがって、この関係を満足すれば、図６のように各相の駆動タイミングとＰＷＭ周波数は同期を取ることが可能となり、基準クロックからデバイダのみで相切り換えタイミングと同期の取れたＰＷＭ周波数を生成することが可能となり、コストアップ、回路の複雑化を抑え、実施例１と同様にモータの回転ムラを低減し、回転精度と安定度を向上させることが可能となる。
【００２４】
これによって、モータ回転駆動の開始初期はデバイダ１５により分周されたＰＷＭクロックが三角波生成回路１６及びパルス幅制御部１７を介してドライバ２に加えられ、ドライバ２は相切り換えタイミング信号生成部１からの相切り換えタイミング信号により相切り換えを行い、デバイダ１５により分周されたＰＷＭクロックに基づいてモータ２１の駆動を行うものである。
【００２５】
このモータの駆動によりＦＧ検出部４からノイズフィルタ５３を介して回転信号が出力され、この回転信号は基準クロック発生器５１から生成される基準クロックをデバイダ５２により分周した値とディスクリメータ５４で比較される。この比較によりモータの駆動開始初期は所定の速度に達していないので充放電回路５６は充電されて電位があがる。この電位差がＰＷＭクロック信号のパルス幅を決定するレベル信号となる。ＰＷＭクロックは三角波生成回路１６により三角波が生成され、この三角波と充放電回路５６のレベル信号によりパルス幅制御部１７で駆動パルス幅が大きくなるように可変される。これによりＰＷＭクロック信号のパルス幅が大きくなるようにされてモータ２１の駆動を行うことでモータ２１の速度が上昇する。これによりモータ２１が所定の速度になると、つまりクロックパルスと回転信号１パルスが等しくなった時にはパルス幅制御部１７で駆動パルス幅が一定の幅となり、この一定の駆動パルス幅のＰＷＭクロックはドライバ２に加えられ、ドライバ２の相切り換えタイミング信号生成部１からの相切り換えタイミング信号により相切り換えを行い、一定の駆動パルス幅のＰＷＭクロックに基づいてモータ２１の駆動を行うものである。
【００２６】
以上説明したように、本実施例によると、各相の駆動切替タイミングとＰＷＭ駆動の周波数を同期させ、各相のＰＷＭのパルス数を同じとし、また、相切替のタイミングから最初のパルスまでの時間も同じとすることを可能とする。
【００２７】
このため、本実施例は、従来非同期で制御することにより発生したモータの回転ムラを低減して、コストアップおよび回路の複雑化を抑えながら、モータの回転ムラを低減し、精度の高いモータ回転制御を可能としたものである。
【００２８】
このため、本実施例は、特に回転数の速い、光ディスク装置の駆動モータ、レーザビームプリンタ、デジタル複写機などのポリゴン駆動モータの高精度な回転制御を行うのに有効である。
【発明の効果】
モータ回転むらを極力抑えることができるとともに、モータ駆動初期段階において速やかに起動することができる。
【図面の簡単な説明】
【図１】図１は、本発明に係るモータ駆動制御方式の基本的構成を示すブロック図である。
【図２】図２は、図１のモータ駆動制御方式のブロック図を具体的に示す第１の実施例に係わる制御回路ブロック図である。
【図３】図３は、図２に示す制御回路の各部の信号波形図である。
【図４】図４は、図２に示す相切り換えロジック回路の詳細を示す回路図である。
【図５】図５は、図１のモータ駆動制御方式のブロック図を具体的に示す第２の実施例に係わる制御回路ブロック図である。
【図６】図６は、図５に示す制御回路の各部の信号波形図である。
【図７】図７は、モータの各相の駆動切り換えタイミングとＰＷＭ駆動の周波数とが非同期の状態を示す信号波形図である。
【符号の説明】
１０１ 相切り換えタイミング信号生成部
１０２ ドライバ
１０３ モータ
１０４ ＰＷＭ発生部
１０５ 切り換えタイミングと同期させる手段
１ 相切り換えタイミング信号生成部
２ ドライバ
３ 制御ロジック部
４ ＦＧ検出部
５ 速度制御部
５１ 基準クロック発生部
５２ デバイダ
５３ ノイズフィルタ
５４ ディスクリメータ
５６ 充放電回路
７ ロジック部
８ 出力バッファ
６ ＰＷＭ周波数生成部
９ ＰＬＬ回路
１０ ＰＷＭ周波数発生回路
【産業上の利用分野】
本発明は、モータ駆動制御をＰＷＭ駆動によりデジタル的に行うモータ駆動制御装置に関する。
【０００２】
【従来の技術】
従来、モータのダイレクトＰＷＭ駆動を用いたデジタル速度制御では、抵抗とコンデンサを用いたＲＣ発振回路を用いた発振回路により、ＰＷＭ駆動の周波数を生成し、モータの各相の切替タイミングとは非同期で制御を行っていた。
【０００３】
【発明が解決しようとする課題】
しかしながら、このような方法では、各相のＰＷＭ駆動のパルス数、及び、各相の切替タイミングからＰＷＭ駆動の最初のパルスまでの時間が異なり、各相の駆動タイミングにズレが発生していた。これにより、モータの回転に回転ムラを起こしていた。特に、回転数の速いモータにおいて、ステッピングの速度、ロスにより、各相の切替タイミングに対してＰＷＭのパルス数が多く取れない場合に、パルスが非同期であるとパルスのオンの時間が各相で異なり、また、上記タイミングのズレの影響が大きくなり、回転ムラが大きくなる。また、抵抗とコンデンサを用いていたため、素子のバラツキ、温度による特性変化により、周波数の変動が発生していた。
【０００４】
本発明の目的は上記実情に鑑みなされたもので、モータの各相の駆動切り換えタイミングとＰＷＭ駆動の周波数を同期させモータの回転むらを低減したモータ駆動制御装置を提供しようとするものである。
【０００５】
【課題を解決するための手段】
前述の目的を達成するために、本発明のモータ駆動制御装置は、モータの回転位置を検出して相切換タイミング信号を生成する相切換タイミング信号生成手段と、モータの回転速度を検出する検出手段と、前記相切換タイミング信号生成手段によって生成される相切換タイミング信号に同期して、該相切換タイミング信号の定倍の周波数を有する第１のＰＷＭクロックを生成する第１クロック生成手段と、前記相切替タイミングに同期せずに、所定の周波数を有する第２のＰＷＭクロックを生成する第２クロック生成手段と、前記第第１または第２のＰＷＭクロックに基づいて、前記モータの回転速度に応じたパルス幅を有するＰＷＭ信号を発生するパルス幅変調手段と、前記相切換タイミング信号により切替えられる相へ前記ＰＷＭ信号を供給してモータの駆動を行う駆動手段と、前記モータの起動時には前記第２のＰＷＭクロックを用い、前記モータの回転速度が所定値に達したことに応じて前記第２のＰＷＭクロックから前記第１のＰＷＭクロックへの切換を実行する切換手段と、を備えたことを特徴とする。
【０００６】
【実施例】
以下本発明の実施例を図面を参照して説明する。
図１は本発明に係るモータ駆動制御方式の基本的構成を示すブロック図であり、図１において、１０１は相切り換えタイミング信号を生成する相切り換えタイミング信号生成部、１０２はモータ駆動を行うドライバ、１０３はモータ、１０４はＰＷＭクロックを発生するＰＷＭ信号発生部、１０５は相切り換えタイミングとＰＷＭクロックとを同期させる同期手段である。
【０００７】
これによりモータ駆動を行うドライバ１０２は相切り換えタイミング信号生成部１０１からの相切り換えタイミング信号により相切替えを行い、ＰＷＭ信号発生部１０４から発生されるＰＷＭクロックに基づいてモータ１０３の駆動を行うものであるが、この時ＰＷＭ信号発生部１０４から発生されるＰＷＭクロックには同期手段１０５により相切り換えタイミングとの同期が取られているものである。
【０００８】
（実施例１）
ここで、図１のモータ駆動制御方式のブロックを具体的に示す実施例１を図２乃至図４を参照して説明する。
この実施例１ではＰＷＭクロックと相切り換えタイミングとの同期を相切り換えタイミング信号生成部からの相切り換えタイミング信号を用いて行うものである。
【０００９】
図２は図１に示すモータ駆動制御方式のブロックを具体的に示すモータ駆動制御回路ブロック図であり、図２において、１は相切り換えタイミング信号を生成する相切り換えタイミング信号生成部、２はモータ２１の駆動を行うドライバ、３はモータ駆動の制御ロジック部、４はモータの回転に応じた回転信号を発生するＦＧ検出部、５は速度制御部であり、これらは公知の技術で構成されている。このような公知の技術の一例としては日立製作所から市販されているモータドライバ［ＨＡ１３６０５］がある。
【００１０】
速度制御部５は、基準クロック信号を発生する基準クロック発生部５１、基準クロック発生器５１からの基準クロックを分周するデバイダ５２、ノイズフィルタ５３、ディスクリメータ５４、スピードモニタ５５、充放電回路５６を備えている。ディスクリメータ５４はデバイダ５２により分周されたクロック発生器５１からのクロックとＦＧ検出部４からノイズフィルタ５３を介した回転信号とを比較する。充放電回路５６はチャージポンプ５６ａ、クランプ回路５６ｂ、抵抗コンデンサからなり、この充放電回路５６は所定の速度に達していない場合には充電されて電位があがり、所定の速度を越えている場合には放電され、電位は下がる。
【００１１】
この電位が後述のＰＷＭクロックパルス信号のパルス幅を決定するレベル信号となる。また、所定の速度になった場合にスピードモニタ５５からモータレディ信号が出力される。
【００１２】
７は相切り換えタイミング信号生成部１の相切り換えロジック部であり、８はホールアンプの出力バッファである。６はＰＷＭ周波数生成部である。このＰＷＭ周波数生成部６において、９は第１のＰＷＭ周波数回路であるＰＬＬ回路であり、このＰＬＬ回路９は相切り換えタイミング信号生成部１によって生成した相切り換えタイミング信号に基づいて相切り換えタイミング信号の定倍の第１のＰＷＭクロックを生成する。ここで定倍とは２以上の自然数倍であればよい。１０は第２のＰＷＭクロックを生成する第２のＰＷＭ周波数回路である。１１は切り換え回路で、この切り換え回路１１は速度制御部５によって検出されたモータの回転速度に基づいて第２のＰＷＭ信号発生回路１０で生成される第２のＰＷＭクロックから第１のＰＷＭ信号発生手段であるＰＬＬ回路９から生成される第１のＰＷＭクロックに切り換える。１２は切り換え回路１１からのＰＷＭ周波数を三角波に整形する三角波生成回路である。１３は速度制御部５からのレベル信号に基づいてモータの回転速度を制御するための駆動パルス幅を可変するパルス幅制御部である。
【００１３】
これによって、モータ回転駆動の開始初期は切り換え回路１１により第２のＰＷＭ周波数発生回路１０により生成された第２のＰＷＭクロックがパルス幅制御部１３を介してドライバ２に加えられ、ドライバ２は相切り換えタイミング信号生成部１からの相切り換えタイミング信号により相切り換えを行い、第２のＰＷＭ信号発生回路１０から発生される第２のＰＷＭクロックに基づいてモータ２１の駆動を行うものである。
【００１４】
このモータの駆動によりＦＧ検出部４からノイズフィルタ５３を介して回転信号が出力され、この回転信号は基準クロック発生器５１から生成される基準クロックをデバイダ５２により分周した値とディスクリメータ５４で比較される（例えば日立製作所のモータドライバＨＡ１３６０５においては２０４８クロックと回転信号１パルスが等しくなった時が所定の速度である）。この比較によりモータの駆動開始初期は所定の速度に達していないので充放電回路５６は充電されて電位があがる。この電位が第２のＰＷＭクロック信号のパルス幅を決定するレベル信号となる。
【００１５】
第２のＰＷＭ周波数発生回路１０の第２のＰＷＭクロックは三角波生成回路１２により三角波が生成され、この三角波と充放電回路５６のレベル信号によりパルス幅制御部１３で駆動パルス幅が大きくなるように可変される。これにより第２のＰＷＭクロック信号のパルス幅が大きくなるようにされてモータ２１の駆動を行うことでモータ２１の速度が上昇する。これによりモータレディ信号が出力される。切り換え回路１１はモータレディ信号を受けることにより、第２のＰＷＭクロックから第１のＰＷＭ信号発生手段であるＰＬＬ回路９から生成される第１のＰＷＭクロックに切り換える。これによりＰＬＬ回路９から生成される第１のＰＷＭクロックは切り換え回路１１を介してドライバ２に加えられ、ドライバ２は相切り換えタイミング信号生成部１からの相切り換えタイミング信号により相切り換えを行い、ＰＬＬ回路９から生成される第１のＰＷＭクロックに基づいてモータ２１の駆動を行うものである。この時、ＰＬＬ回路９は相切り換えタイミング信号生成部１によって生成した相切り換えタイミング信号に基づいて相切り換えタイミング信号の定倍の第１のＰＷＭクロックを生成していることで、第１のＰＷＭクロックは相切り換えタイミング信号と同期が取られているものである。例えば６倍の周波数とした場合モータの各相の駆動パルスは同等に６パルスとなる。
【００１６】
したがって、モータのドライバ２には開始初期に第２のＰＷＭ周波数発生回路１０により生成された周波数が加えられ所定の回転数になった場合、速度制御部５からのモータレディ信号により、前記ＰＬＬ回路９により生成されたＰＷＭ周波数に切り替えられる。このＰＷＭ周波数から公知のＰＷＭ制御である三角波生成回路１２で三角波に整形され、速度制御部５で作られるレベル信号により駆動パルスの幅を可変し、速度制御される。
【００１７】
図７は非同期の場合を示すものであり、切り換え回路１１によるＰＷＭ周波数への切り換えが行われる前の状態である。ＰＷＭのクロックと各相の切替タイミングが異なることから、同じ駆動パルスを各相に入れようとしても、各相のパルスの積算値が異なってしまう。その結果、高速で回転するモータ各相の駆動時間に対してパルス数が少ないため、また、回転トルクの少ないモータは駆動力の差で、この積算値の差が大きく影響し、回転ムラとなってしまう。
【００１８】
本発明の特徴であるＰＷＭ周波数の切り換え後は、図３に示すように、ＰＷＭ周波数が相切り換えタイミングの定倍の関係となることから、各相のＰＷＭ駆動パルス数は等しくなり、切り換えのタイミングから最初の駆動パルスまでの時間も各相で同じとすることが可能となる。同じ駆動パルスを各相に入れた場合、各相のパルスの積算値は等しくなり、モータの回転速度制御の精度、及び、安定度を上げることが可能となる。
【００１９】
（実施例２）
次に、図１のモータ駆動制御方式のブロックを具体的に示す実施例２を図５乃至図６を参照して説明する。
この実施例２ではＰＷＭクロックと相切り換えタイミングとの同期を基準クロック発生部５１からの基準クロック信号とＦＧ検出部４からのモータの回転に応じた回転信号であるＦＧ信号から取るようにしているものである。
【００２０】
図５は図１に示すモータ駆動制御方式のブロックを具体的に示すモータ駆動制御回路ブロック図である。図５において、実施例１の図２と同一の部分は同一符号を付し、具体的説明は省略する。実施例１との違いはＰＷＭ周波数生成部１４であり、このＰＷＭ周波数生成部１４は基準クロック発生器５１から生成される基準クロックをデバイダ１５により分周してＰＷＭクロックとし、このＰＷＭクロックは三角波生成回路１６により三角波に整形され、パルス幅制御部１７へ伝送される。
【００２１】
モータ回転制御は基準クロックとモータの回転の検出信号であるＦＧ信号と同期を取るように制御されている。基準クロックｆｏｓｃはＦＧ信号ｆｆｇに対してデバイダ５２で分周される分周数ｄとディスクリメータ５４でカウントされるカウント数ｃの倍数の関数ｆｏｓｃ＝ｄ×ｃ×ｆｆｇにあり、ＦＧ信号ｆｆｇはモータの回転の整数（検出手段の数）ｎ倍となっている。また、モータ１回転当たりの相切り換えの数は１回転当たりの１相の数Ｎとなる。ここで、ＰＷＭ周波数ｆｑｗｍは基準クロックｆｏｓｃとの関係は、ｆｑｗｍ＝ｆｏｓｃ／Ｄ（Ｄ：ＰＷＭ周波生成部１４のデバイダ１５の分周数）となる。
【００２２】
したがって、ｆｑｗｍ＝［（ｄ×ｃ）／Ｄ］×ｆｆｇであり、ＦＧ信号と相切り換えの関係は１回転当たりで、相切り換えの数はＮ／ｎとなるから、［（ｄ×ｘｃ）／Ｄ］×Ｎ／ｎが整数となるように設定することにより、ＰＷＭ周波数と相切り換えタイミングは同期を取ることが可能となる。
【００２３】
したがって、この関係を満足すれば、図６のように各相の駆動タイミングとＰＷＭ周波数は同期を取ることが可能となり、基準クロックからデバイダのみで相切り換えタイミングと同期の取れたＰＷＭ周波数を生成することが可能となり、コストアップ、回路の複雑化を抑え、実施例１と同様にモータの回転ムラを低減し、回転精度と安定度を向上させることが可能となる。
【００２４】
これによって、モータ回転駆動の開始初期はデバイダ１５により分周されたＰＷＭクロックが三角波生成回路１６及びパルス幅制御部１７を介してドライバ２に加えられ、ドライバ２は相切り換えタイミング信号生成部１からの相切り換えタイミング信号により相切り換えを行い、デバイダ１５により分周されたＰＷＭクロックに基づいてモータ２１の駆動を行うものである。
【００２５】
このモータの駆動によりＦＧ検出部４からノイズフィルタ５３を介して回転信号が出力され、この回転信号は基準クロック発生器５１から生成される基準クロックをデバイダ５２により分周した値とディスクリメータ５４で比較される。この比較によりモータの駆動開始初期は所定の速度に達していないので充放電回路５６は充電されて電位があがる。この電位差がＰＷＭクロック信号のパルス幅を決定するレベル信号となる。ＰＷＭクロックは三角波生成回路１６により三角波が生成され、この三角波と充放電回路５６のレベル信号によりパルス幅制御部１７で駆動パルス幅が大きくなるように可変される。これによりＰＷＭクロック信号のパルス幅が大きくなるようにされてモータ２１の駆動を行うことでモータ２１の速度が上昇する。これによりモータ２１が所定の速度になると、つまりクロックパルスと回転信号１パルスが等しくなった時にはパルス幅制御部１７で駆動パルス幅が一定の幅となり、この一定の駆動パルス幅のＰＷＭクロックはドライバ２に加えられ、ドライバ２の相切り換えタイミング信号生成部１からの相切り換えタイミング信号により相切り換えを行い、一定の駆動パルス幅のＰＷＭクロックに基づいてモータ２１の駆動を行うものである。
【００２６】
以上説明したように、本実施例によると、各相の駆動切替タイミングとＰＷＭ駆動の周波数を同期させ、各相のＰＷＭのパルス数を同じとし、また、相切替のタイミングから最初のパルスまでの時間も同じとすることを可能とする。
【００２７】
このため、本実施例は、従来非同期で制御することにより発生したモータの回転ムラを低減して、コストアップおよび回路の複雑化を抑えながら、モータの回転ムラを低減し、精度の高いモータ回転制御を可能としたものである。
【００２８】
このため、本実施例は、特に回転数の速い、光ディスク装置の駆動モータ、レーザビームプリンタ、デジタル複写機などのポリゴン駆動モータの高精度な回転制御を行うのに有効である。
【発明の効果】
モータ回転むらを極力抑えることができるとともに、モータ駆動初期段階において速やかに起動することができる。
【図面の簡単な説明】
【図１】図１は、本発明に係るモータ駆動制御方式の基本的構成を示すブロック図である。
【図２】図２は、図１のモータ駆動制御方式のブロック図を具体的に示す第１の実施例に係わる制御回路ブロック図である。
【図３】図３は、図２に示す制御回路の各部の信号波形図である。
【図４】図４は、図２に示す相切り換えロジック回路の詳細を示す回路図である。
【図５】図５は、図１のモータ駆動制御方式のブロック図を具体的に示す第２の実施例に係わる制御回路ブロック図である。
【図６】図６は、図５に示す制御回路の各部の信号波形図である。
【図７】図７は、モータの各相の駆動切り換えタイミングとＰＷＭ駆動の周波数とが非同期の状態を示す信号波形図である。
【符号の説明】
１０１ 相切り換えタイミング信号生成部
１０２ ドライバ
１０３ モータ
１０４ ＰＷＭ発生部
１０５ 切り換えタイミングと同期させる手段
１ 相切り換えタイミング信号生成部
２ ドライバ
３ 制御ロジック部
４ ＦＧ検出部
５ 速度制御部
５１ 基準クロック発生部
５２ デバイダ
５３ ノイズフィルタ
５４ ディスクリメータ
５６ 充放電回路
７ ロジック部
８ 出力バッファ
６ ＰＷＭ周波数生成部
９ ＰＬＬ回路
１０ ＰＷＭ周波数発生回路
Claims (2)
- モータの回転位置を検出して相切換タイミング信号を生成する相切換タイミング信号生成手段と、
モータの回転速度を検出する検出手段と、
前記相切換タイミング信号生成手段によって生成される相切換タイミング信号に同期して、該相切換タイミング信号の定倍の周波数を有する第１のＰＷＭクロックを生成する第１クロック生成手段と、
前記相切替タイミングに同期せずに、所定の周波数を有する第２のＰＷＭクロックを生成する第２クロック生成手段と、
前記第第１または第２のＰＷＭクロックに基づいて、前記モータの回転速度に応じたパルス幅を有するＰＷＭ信号を発生するパルス幅変調手段と、
前記相切換タイミング信号により切替えられる相へ前記ＰＷＭ信号を供給してモータの駆動を行う駆動手段と、
前記モータの起動時には前記第２のＰＷＭクロックを用い、前記モータの回転速度が所定値に達したことに応じて前記第２のＰＷＭクロックから前記第１のＰＷＭクロックへの切換を実行する切換手段と、
を備えたことを特徴とするモータ駆動制御装置。 - 前記第１クロック発生手段は、ＰＬＬ回路を含むことを特徴とする請求項１記載のモータ駆動制御装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP37564798A JP3733255B2 (ja) | 1997-12-19 | 1998-12-16 | モータ駆動制御装置 |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP36524797 | 1997-12-19 | ||
| JP9-365247 | 1997-12-19 | ||
| JP37564798A JP3733255B2 (ja) | 1997-12-19 | 1998-12-16 | モータ駆動制御装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH11252968A JPH11252968A (ja) | 1999-09-17 |
| JP3733255B2 true JP3733255B2 (ja) | 2006-01-11 |
Family
ID=26581648
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP37564798A Expired - Fee Related JP3733255B2 (ja) | 1997-12-19 | 1998-12-16 | モータ駆動制御装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3733255B2 (ja) |
-
1998
- 1998-12-16 JP JP37564798A patent/JP3733255B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH11252968A (ja) | 1999-09-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100283292B1 (ko) | 브러시레스 모우터의 구동제어장치 | |
| KR0154854B1 (ko) | 언밸런스드 클럭을 사용한 센서리스 브러시리스 직류 모터의 스타트-업 회로 | |
| JP2502620B2 (ja) | ブラシレスモ―タの駆動装置 | |
| JP3733255B2 (ja) | モータ駆動制御装置 | |
| US5661359A (en) | Vibration type motor device | |
| JP3796177B2 (ja) | モータのｐｗｍ駆動回路 | |
| JP3235742B2 (ja) | モータ制御駆動回路 | |
| KR0138780B1 (ko) | 직류 모터의 전류 방향 변환 제어 방법 | |
| EP0929144A2 (en) | Motor drive control system and method | |
| US6998799B2 (en) | System and method for improved motor control | |
| JPH08275571A (ja) | モータ駆動回路 | |
| JP2002125388A (ja) | モータドライバ | |
| JP3285371B2 (ja) | センサレス・ブラシレスｄｃモータ駆動回路 | |
| JP3140235B2 (ja) | 超音波モータ駆動回路 | |
| JP2731647B2 (ja) | ブラシレスモータの駆動回路 | |
| JP3277728B2 (ja) | 電動機用速度制御装置 | |
| JP3135561B2 (ja) | センサレス型ブラシレスモータのロータ停止位置検出方法および装置 | |
| JPH01268482A (ja) | ブラシレスモータの駆動制御方式 | |
| JP3268710B2 (ja) | 振動波モータ駆動回路 | |
| JP2000134973A (ja) | ブラシレスモータの制御装置 | |
| SU1390759A1 (ru) | Цифровой электропривод | |
| JP2760884B2 (ja) | ブラシレスｄｃモータの制動方法と制動装置 | |
| JPH07274551A (ja) | 超音波モータの駆動回路 | |
| JP3227782B2 (ja) | モータ速度制御回路 | |
| JP2000060177A (ja) | Ｄｃブラシレスモータの速度制御装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20041019 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20041221 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050217 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20051004 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20051017 |
|
| R150 | Certificate of patent (=grant) or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091021 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091021 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101021 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101021 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111021 Year of fee payment: 6 |
|
| LAPS | Cancellation because of no payment of annual fees |