JP3732363B2 - Game machine - Google Patents

Game machine Download PDF

Info

Publication number
JP3732363B2
JP3732363B2 JP22950899A JP22950899A JP3732363B2 JP 3732363 B2 JP3732363 B2 JP 3732363B2 JP 22950899 A JP22950899 A JP 22950899A JP 22950899 A JP22950899 A JP 22950899A JP 3732363 B2 JP3732363 B2 JP 3732363B2
Authority
JP
Japan
Prior art keywords
payout
control microcomputer
display
prize ball
ball
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP22950899A
Other languages
Japanese (ja)
Other versions
JP2001046606A5 (en
JP2001046606A (en
Inventor
詔八 鵜川
隆 福田
史高 関根
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sankyo Co Ltd
Original Assignee
Sankyo Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sankyo Co Ltd filed Critical Sankyo Co Ltd
Priority to JP22950899A priority Critical patent/JP3732363B2/en
Publication of JP2001046606A publication Critical patent/JP2001046606A/en
Publication of JP2001046606A5 publication Critical patent/JP2001046606A5/ja
Application granted granted Critical
Publication of JP3732363B2 publication Critical patent/JP3732363B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Pinball Game Machines (AREA)

Description

【０００１】
【発明の属する技術分野】
本発明は、パチンコ遊技機等の遊技機に関し、特に、遊技者の操作によって遊技領域に遊技媒体が発射され、遊技媒体が遊技領域に設けられた入賞領域に入賞すると所定の価値が遊技者に付与されるとともに、特定入賞部への遊技媒体の進入により特別遊技を行い、特別遊技の結果が所定の態様になったことにもとづいて遊技者に所定の遊技価値が付与可能となる遊技機に関する。
【０００２】
【従来の技術】
遊技機として、遊技球などの遊技媒体を発射装置によって遊技領域に発射し、遊技領域に設けられている入賞口などの入賞領域に遊技媒体が入賞すると、所定個の賞球が遊技者に払い出されるものがある。さらに、表示状態が変化可能な可変表示部が設けられ、可変表示部の表示結果があらかじめ定められた特定の表示態様となった場合に所定の遊技価値を遊技者に与えるように構成されたものがある。
【０００３】
特別図柄を表示する可変表示部の表示結果があらかじめ定められた特定の表示態様の組合せとなることを、通常、「大当り」という。なお、遊技価値とは、遊技機の遊技領域に設けられた可変入賞球装置の状態が打球が入賞しやすい遊技者にとって有利な状態になることや、遊技者にとって有利な状態となるための権利を発生させたりすることである。
【０００４】
大当りが発生すると、例えば、大入賞口が所定回数開放して打球が入賞しやすい大当り遊技状態に移行する。そして、各開放期間において、所定個（例えば１０個）の大入賞口への入賞があると大入賞口は閉成する。そして、大入賞口の開放回数は、所定回数（例えば１６ラウンド）に固定されている。なお、各開放について開放時間（例えば２９．５秒）が決められ、入賞数が所定個に達しなくても開放時間が経過すると大入賞口は閉成する。また、大入賞口が閉成した時点で所定の条件（例えば、大入賞口内に設けられているＶゾーンへの入賞）が成立していない場合には、大当り遊技状態は終了する。
【０００５】
また、「大当り」の組合せ以外の表示態様の組合せのうち、複数の可変表示部の表示結果のうちの一部が未だに導出表示されていない段階において、既に表示結果が導出表示されている可変表示部の表示態様が特定の表示態様の組合せとなる表示条件を満たしている状態を「リーチ」という。そして、可変表示部に可変表示される識別情報の表示結果が「リーチ」となる条件を満たさない場合には「はずれ」となり、可変表示状態は終了する。遊技者は、大当りをいかにして発生させるかを楽しみつつ遊技を行う。
【０００６】
遊技機における遊技進行はマイクロコンピュータ等による遊技制御手段によって制御される。可変表示装置に表示される識別情報、キャラクタ画像および背景画像は、遊技制御手段からの表示制御コマンドデータに従って動作する表示制御手段によって制御される。可変表示装置に表示される識別情報、キャラクタ画像および背景画像は、一般に、表示制御用のマイクロコンピュータとマイクロコンピュータの指示に応じて画像データを生成して可変表示装置側に転送するビデオディスプレイプロセッサ（ＶＤＰ）とによって制御されるが、表示制御用のマイクロコンピュータのプログラム容量は大きい。
【０００７】
従って、プログラム容量に制限のある遊技制御手段のマイクロコンピュータで可変表示装置に表示される識別情報等を制御することはできず、遊技制御手段のマイクロコンピュータとは別の表示制御用のマイクロコンピュータ（表示制御手段）が用いられる。よって、遊技の進行を制御する遊技制御手段は、表示制御手段に対して表示制御のためのコマンドを送信する必要がある。
【０００８】
また、そのような遊技機では、遊技盤にスピーカが設けられ、遊技効果を増進するために遊技の進行に伴ってスピーカから種々の効果音が発せられる。また、遊技盤にランプやＬＥＤ等の発光体が設けられ、遊技効果を増進するために遊技の進行に伴ってそれらの発光体が点灯されたり消灯されたりする。一般に、効果音を発生する音声制御やランプ点灯／滅灯のタイミング制御は、遊技の進行を制御する遊技制御手段によって行われる。よって、遊技制御手段は、実際に音発生やランプ・ＬＥＤ駆動を行う音声制御手段やランプ制御手段に対してコマンドを送信する必要がある。
【０００９】
遊技の進行は主基板に搭載された遊技制御手段によって制御されるので、入賞にもとづく賞球個数は、遊技制御手段によって決定され、賞球制御基板に送信される。一方、遊技媒体の貸し出しは、遊技の進行とは無関係であるから、一般に、遊技制御手段を介さず賞球制御手段によって制御される。
【００１０】
以上のように、遊技機には、遊技制御手段の他に種々の制御手段が搭載されている。そして、遊技の進行を制御する遊技制御手段は、遊技状況に応じて動作指示を示す各コマンドを、各制御基板に搭載された各制御手段に送信する。
【００１１】
【発明が解決しようとする課題】
一般に、各制御手段はマイクロコンピュータで構成される。すなわち、ＲＯＭ等にプログラムが格納され、制御上一時的に発生するデータや制御進行に伴って変化するデータがＲＡＭに格納される。すると、遊技機に停電等による電源断状態が発生すると、ＲＡＭ内のデータは失われてしまう。よって、停電等からの復旧時には、最初の状態（例えば、遊技店においてその日最初に遊技機に電源投入されたときの状態）に戻さざるを得ないので、遊技者に不利益がもたらされる可能性がある。例えば、大当たり遊技中において電源断が発生し遊技機が最初の状態に戻ってしまうのでは、遊技者は大当たりの発生にもとづく利益を享受することができなくなってしまう。
【００１２】
そこで、本発明は、電源断が発生しても、遊技者に不利益がもたらされることを極力防止することができる遊技機を提供することを目的とする。
【００１３】
【課題を解決するための手段】
本発明による遊技機は、遊技領域に設けられている入賞領域に遊技球が入賞したことに応じて遊技者に遊技球を払い出し、表示状態が変化可能な表示領域を有する可変表示装置を含み、入賞領域のうち始動入賞領域への遊技媒体の入賞にもとづいて表示領域に表示される識別情報の変動を開始し、識別情報の表示結果があらかじめ定められた特定表示態様となったときに大当り遊技状態に制御可能な遊技機であって、遊技球を払い出す球払出装置と、揮発性記憶手段を内蔵し、プログラムに従って遊技用装置を制御するための遊技制御処理を行う遊技用装置制御マイクロコンピュータと、球払出装置から払い出す遊技球の未払出賞球数を記憶する払出側揮発性記憶手段を内蔵し、遊技用装置制御マイクロコンピュータが入賞に応じて送信するコマンドで指示された未払出賞球数を示すデータを払出側揮発性記憶手段に記憶するとともに球払出装置に遊技球を払い出させる処理を実行する賞球制御マイクロコンピュータと、賞球制御マイクロコンピュータが球払出装置の遊技球の払い出しを検出するための信号を出力する払出検出手段と、遊技機の電源断時に少なくとも遊技用装置制御マイクロコンピュータに内蔵されている揮発性記憶手段および賞球制御マイクロコンピュータに内蔵されている払出側揮発性記憶手段の一部をバックアップ可能な電力を供給するためのバックアップ電源と、遊技球が入賞領域に入賞したことを検出し、遊技用装置制御マイクロコンピュータに検出信号を出力する遊技球検出手段と、交流電源からの交流電圧を直流電圧に変換する整流手段と、整流手段によって交流電圧から変換された直流電圧から、該直流電圧よりも低い電圧であって遊技球検出手段に供給される直流電圧と、遊技球検出手段に供給される直流電圧よりも低く遊技用装置制御マイクロコンピュータの駆動電源電圧である直流電圧とを生成する直流電圧生成手段と、整流手段によって交流電圧から変換された直流電圧を監視し、該直流電圧が遊技球検出手段に供給される直流電圧よりも高い電圧である検出電圧に低下したことを検出したときに検出信号を遊技用装置制御マイクロコンピュータに出力する電源監視手段と、遊技用装置制御マイクロコンピュータから受信したコマンドに応じて可変表示装置の表示制御を行う表示制御用マイクロコンピュータとを備え、賞球制御マイクロコンピュータは、払出検出手段が出力した信号にもとづいて払出予定数を示すデータを減算する減算処理を行い、電源監視手段からの検出信号は、遊技用装置制御マイクロコンピュータの割込端子に入力され、遊技用装置制御マイクロコンピュータは、電源監視手段からの検出信号が割込端子に入力されたことに応じて、遊技制御処理を実行する状態から割込処理を実行する状態に移行し、該割込処理において、電源断時処理として、バックアップ電源でバックアップされている揮発性記憶手段にスタックポインタを含むレジスタの内容を退避するデータ退避処理を行うとともに、データ退避処理を行ったことを示すフラグをバックアップ電源でバックアップされている揮発性記憶手段にセットし、遊技状態記憶は、スタックポインタが指すスタックエリアに保存されている復帰アドレスを含み、遊技用装置制御マイクロコンピュータは、電源断時処理中に、電源の復帰条件の成立を監視し、該復帰条件が成立したときには遊技制御処理を実行する状態に戻り、遊技機に電源が投入されたときに、フラグがセットされていることを条件に、揮発性記憶手段に退避しているレジスタの内容をレジスタに復帰させ、表示制御用マイクロコンピュータに復帰時に表示されるあらかじめ決められている画面の表示要求コマンドを送信するデータ復帰処理を行うとともに、プログラムの実行アドレスをスタックエリアに保存されている復帰アドレスに復帰させて、電源監視手段が検出信号を出力したときに識別情報の変動中であれば識別情報の変動中の状態に戻り、遊技機に電源が投入されたときに、フラグがセットされていないときには、あらかじめ定められている値をレジスタに設定し、表示制御用マイクロコンピュータに初期化時に表示されるあらかじめ決められている画面の表示要求コマンドを送信する初期設定処理を行い、識別情報の変動が終了したときに、大当り遊技状態に制御するときには大当り表示を示すコマンドを表示制御用マイクロコンピュータに送信し、賞球制御マイクロコンピュータは、遊技機に電源が投入されたときに、賞球制御マイクロコンピュータに内蔵されている払出側揮発性記憶手段に未払出賞球数を示すデータが保存されていると判定したときには球払出装置に遊技球を払い出させる処理を継続して実行し、表示制御用マイクロコンピュータは、初期化時に表示されるあらかじめ決められている画面の表示要求コマンドを受信したことに応じて可変表示装置に当該画面を表示する制御を行い、復帰時に表示されるあらかじめ決められている画面の表示要求コマンドを受信したことに応じて可変表示装置に当該画面を表示する制御を行い、可変表示装置に復帰時に表示されるあらかじめ決められている画面を表示しているときに、遊技用装置制御マイクロコンピュータから大当り表示を示すコマンドを受信したときに当該画面の表示を終了させることを特徴とする。
【００１５】
割込端子は、例えばマスク可能割り込みの割込端子である。
【００１６】
また、割込端子は、例えばマスク不能割り込みの割込端子であってもよい。
【００１９】
電源監視手段からの検出信号は、遊技用装置制御マイクロコンピュータの入力ポートにも入力され、遊技用装置制御マイクロコンピュータは、入力ポートの入力状態を監視することによって復帰条件の成立を監視するように構成されていてもよい。
【００２０】
入力ポートは、遊技球検出手段からの検出信号を入力する入力部におけるポートであることが好ましい。
【００２１】
遊技用装置制御マイクロコンピュータは、レジスタの内容をバックアップ電源によりバックアップされている揮発性記憶手段に退避する処理を行った後に入力ポートの入力状態の監視をし続け、復帰条件が成立したときには、揮発性記憶手段に退避しているレジスタの内容をレジスタに復帰させるように構成されていてもよい。
【００２４】
【発明の実施の形態】
以下、本発明の一実施形態を図面を参照して説明する。
まず、遊技機の一例であるパチンコ遊技機の全体の構成について説明する。図１はパチンコ遊技機１を正面からみた正面図、図２はパチンコ遊技機１の内部構造を示す全体背面図、図３はパチンコ遊技機１の遊技盤を背面からみた背面図である。なお、ここでは、遊技機の一例としてパチンコ遊技機を示すが、本発明はパチンコ遊技機に限られず、例えばコイン遊技機等であってもよい。また、画像式の遊技機やスロット機に適用することもできる。
【００２５】
図１に示すように、パチンコ遊技機１は、額縁状に形成されたガラス扉枠２を有する。ガラス扉枠２の下部表面には打球供給皿３がある。打球供給皿３の下部には、打球供給皿３からあふれた景品玉を貯留する余剰玉受皿４と打球を発射する打球操作ハンドル（操作ノブ）５が設けられている。ガラス扉枠２の後方には、遊技盤６が着脱可能に取り付けられている。また、遊技盤６の前面には遊技領域７が設けられている。
【００２６】
遊技領域７の中央付近には、複数種類の図柄を可変表示するための可変表示部９と７セグメントＬＥＤによる可変表示器１０とを含む可変表示装置８が設けられている。この実施の形態では、可変表示部９には、「左」、「中」、「右」の３つの図柄表示エリアがある。可変表示装置８の側部には、打球を導く通過ゲート１１が設けられている。通過ゲート１１を通過した打球は、玉出口１３を経て始動入賞口１４の方に導かれる。通過ゲート１１と玉出口１３との間の通路には、通過ゲート１１を通過した打球を検出するゲートスイッチ１２がある。また、始動入賞口１４に入った入賞球は、遊技盤６の背面に導かれ、始動口スイッチ１７によって検出される。また、始動入賞口１４の下部には開閉動作を行う可変入賞球装置１５が設けられている。可変入賞球装置１５は、ソレノイド１６によって開状態とされる。
【００２７】
可変入賞球装置１５の下部には、特定遊技状態（大当り状態）においてソレノイド２１によって開状態とされる開閉板２０が設けられている。この実施の形態では、開閉板２０が大入賞口を開閉する手段となる。開閉板２０から遊技盤６の背面に導かれた入賞球のうち一方（Ｖゾーン）に入った入賞球はＶカウントスイッチ２２で検出される。また、開閉板２０からの入賞球はカウントスイッチ２３で検出される。可変表示装置８の下部には、始動入賞口１４に入った入賞球数を表示する４個の表示部を有する始動入賞記憶表示器１８が設けられている。この例では、４個を上限として、始動入賞がある毎に、始動入賞記憶表示器１８は点灯している表示部を１つずつ増やす。そして、可変表示部９の可変表示が開始される毎に、点灯している表示部を１つ減らす。
【００２８】
遊技盤６には、複数の入賞口１９，２４が設けられ、遊技球の入賞口１９，２４への入賞は入賞口スイッチ１９ａ，２４ａによって検出される。遊技領域７の左右周辺には、遊技中に点滅表示される装飾ランプ２５が設けられ、下部には、入賞しなかった打球を吸収するアウト口２６がある。また、遊技領域７の外側の左右上部には、効果音を発する２つのスピーカ２７が設けられている。遊技領域７の外周には、遊技効果ＬＥＤ２８ａおよび遊技効果ランプ２８ｂ，２８ｃが設けられている。
【００２９】
そして、この例では、一方のスピーカ２７の近傍に、景品玉払出時に点灯する賞球ランプ５１が設けられ、他方のスピーカ２７の近傍に、補給玉が切れたときに点灯する球切れランプ５２が設けられている。さらに、図１には、パチンコ遊技台１に隣接して設置され、プリペイドカードが挿入されることによって球貸しを可能にするカードユニット５０も示されている。
【００３０】
カードユニット５０には、使用可能状態であるか否かを示す使用可表示ランプ１５１、カード内に記録された残額情報に端数（１００円未満の数）が存在する場合にその端数を打球供給皿３の近傍に設けられる度数表示ＬＥＤに表示させるための端数表示スイッチ１５２、カードユニット５０がいずれの側のパチンコ遊技機１に対応しているのかを示す連結台方向表示器１５３、カードユニット５０内にカードが投入されていることを示すカード投入表示ランプ１５４、記録媒体としてのカードが挿入されるカード挿入口１５５、およびカード挿入口１５５の裏面に設けられているカードリーダライタの機構を点検する場合にカードユニット５０を解放するためのカードユニット錠１５６が設けられている。
【００３１】
打球発射装置から発射された打球は、打球レールを通って遊技領域７に入り、その後、遊技領域７を下りてくる。打球が通過ゲート１１を通ってゲートスイッチ１２で検出されると、可変表示器１０の表示数字が連続的に変化する状態になる。また、打球が始動入賞口１４に入り始動口スイッチ１７で検出されると、図柄の変動を開始できる状態であれば、可変表示部９内の図柄が回転を始める。図柄の変動を開始できる状態でなければ、始動入賞記憶を１増やす。
【００３２】
可変表示部９内の画像の回転は、一定時間が経過したときに停止する。停止時の画像の組み合わせが大当り図柄の組み合わせであると、大当り遊技状態に移行する。すなわち、開閉板２０が、一定時間経過するまで、または、所定個数（例えば１０個）の打球が入賞するまで開放する。そして、開閉板２０の開放中に打球が特定入賞領域に入賞しＶカウントスイッチ２２で検出されると、継続権が発生し開閉板２０の開放が再度行われる。継続権の発生は、所定回数（例えば１５ラウンド）許容される。
【００３３】
停止時の可変表示部９内の画像の組み合わせが確率変動を伴う大当り図柄の組み合わせである場合には、次に大当りとなる確率が高くなる。すなわち、高確率状態という遊技者にとってさらに有利な状態となる。また、可変表示器１０における停止図柄が所定の図柄（当り図柄）である場合に、可変入賞球装置１５が所定時間だけ開状態になる。さらに、高確率状態では、可変表示器１０における停止図柄が当り図柄になる確率が高められるとともに、可変入賞球装置１５の開放時間と開放回数が高められる。
【００３４】
次に、パチンコ遊技機１の裏面の構造について図２を参照して説明する。
可変表示装置８の背面では、図２に示すように、機構板３６の上部に景品玉タンク３８が設けられ、パチンコ遊技機１が遊技機設置島に設置された状態でその上方から景品玉が景品玉タンク３８に供給される。景品玉タンク３８内の景品玉は、誘導樋３９を通って玉払出装置に至る。
【００３５】
機構板３６には、中継基板３０を介して可変表示部９を制御する可変表示制御ユニット２９、基板ケース３２に覆われ遊技制御用マイクロコンピュータ等が搭載された遊技制御基板（主基板）３１、可変表示制御ユニット２９と遊技制御基板３１との間の信号を中継するための中継基板３３、および景品玉の払出制御を行う賞球制御用マイクロコンピュータ等が搭載された賞球制御基板３７が設置されている。さらに、機構板３６の下部には、モータの回転力を利用して打球を遊技領域７に発射する打球発射装置３４と、遊技効果ランプ・ＬＥＤ２８ａ，２８ｂ，２８ｃ、賞球ランプ５１および球切れランプ５２に信号を送るためのランプ制御基板３５が設置されている。
【００３６】
また、図３はパチンコ遊技機１の遊技盤を背面からみた背面図である。誘導樋３９を通った玉は、図３に示されるように、球切れ検出器１８７ａ，１８７ｂを通過して玉供給樋１８６ａ，１８６ｂを経て玉払出装置９７に至る。玉払出装置９７から払い出された景品玉は、連絡口４５を通ってパチンコ遊技機１の前面に設けられている打球供給皿３に供給される。連絡口４５の側方には、パチンコ遊技機１の前面に設けられている余剰玉受皿４に連通する余剰玉通路４６が形成されている。入賞にもとづく景品玉が多数払い出されて打球供給皿３が満杯になり、ついには景品玉が連絡口４５に到達した後さらに景品玉が払い出されると景品玉は、余剰玉通路４６を経て余剰玉受皿４に導かれる。さらに景品玉が払い出されると、感知レバー４７が満タンスイッチ４８を押圧して満タンスイッチ４８がオンする。その状態では、玉払出装置９７内のステッピングモータの回転が停止して玉払出装置９７の動作が停止するとともに、必要に応じて打球発射装置３４の駆動も停止する。
【００３７】
賞球払出制御を行うために、入賞口スイッチ１９ａ，２４ａ、始動口スイッチ１７およびＶカウントスイッチ２２からの信号が、主基板３１に送られる。主基板３１のＣＰＵ５６は、始動口スイッチ１７がオンすると６個の賞球払出に対応した入賞が発生したことを知る。また、カウントスイッチ２３がオンすると１５個の賞球払出に対応した入賞が発生したことを知る。そして、入賞口スイッチがオンすると１０個の賞球払出に対応した入賞が発生したことを知る。なお、この実施の形態では、例えば、入賞口２４に入賞した遊技球は、入賞口２４からの入賞球流路に設けられている入賞口スイッチ２４ａで検出され、入賞口１９に入賞した遊技球は、入賞口１９からの入賞球流路に設けられている入賞口スイッチ１９ａで検出される。
【００３８】
図４は、主基板３１における回路構成の一例を示すブロック図である。なお、図４には、賞球制御基板３７、ランプ制御基板３５、音声制御基板７０、発射制御基板９１および表示制御基板８０も示されている。主基板３１には、プログラムに従ってパチンコ遊技機１を制御する基本回路５３と、ゲートスイッチ１２、始動口スイッチ１７、Ｖカウントスイッチ２２、カウントスイッチ２３および入賞口スイッチ１９ａ，２４ａからの信号を基本回路５３に与えるスイッチ回路５８と、可変入賞球装置１５を開閉するソレノイド１６および開閉板２０を開閉するソレノイド２１を基本回路５３からの指令に従って駆動するソレノイド回路５９と、始動記憶表示器１８の点灯および滅灯を行うとともに７セグメントＬＥＤによる可変表示器１０と装飾ランプ２５とを駆動するランプ・ＬＥＤ回路６０とが設けられている。
【００３９】
また、基本回路５３から与えられるデータに従って、大当りの発生を示す大当り情報、可変表示部９の画像表示開始に利用された始動入賞球の個数を示す有効始動情報、確率変動が生じたことを示す確変情報等をホール管理コンピュータ等のホストコンピュータに対して出力する情報出力回路６４を含む。
【００４０】
基本回路５３は、ゲーム制御用のプログラム等を記憶するＲＯＭ５４、ワークメモリとして使用されるＲＡＭ５５、制御用のプログラムに従って制御動作を行うＣＰＵ５６およびＩ／Ｏポート部５７を含む。この実施の形態では、ＲＯＭ５４，ＲＡＭ５５はＣＰＵ５６に内蔵されている。すなわち、ＣＰＵ５６は、１チップマイクロコンピュータである。なお、１チップマイクロコンピュータは、少なくともＲＡＭ５５が内蔵されていればよく、ＲＯＭ５４およびＩ／Ｏポート部５７は外付けであってもよい。
【００４１】
さらに、主基板３１には、電源投入時に基本回路５３をリセットするための初期リセット回路６５と、基本回路５３から与えられるアドレス信号をデコードしてＩ／Ｏポート部５７のうちのいずれかのＩ／Ｏポートを選択するための信号を出力するアドレスデコード回路６７とが設けられている。
なお、玉払出装置９７から主基板３１に入力されるスイッチ情報もあるが、図４ではそれらは省略されている。
【００４２】
遊技球を打撃して発射する打球発射装置は発射制御基板９１上の回路によって制御される駆動モータ９４で駆動される。そして、駆動モータ９４の駆動力は、操作ノブ５の操作量に従って調整される。すなわち、発射制御基板９１上の回路によって、操作ノブ５の操作量に応じた速度で打球が発射されるように制御される。
【００４３】
図５は、表示制御基板８０内の回路構成を、可変表示部９の一実現例であるＣＲＴ８２および主基板３１の出力ポート（ポートＡ，Ｂ）５７１，５７２および出力バッファ回路６３とともに示すブロック図である。出力ポート５７１からは８ビットのデータが出力され、出力ポート５７２からは１ビットのストローブ信号（ＩＮＴ信号）が出力される。
【００４４】
表示制御用ＣＰＵ１０１は、制御データＲＯＭ１０２に格納されたプログラムに従って動作し、主基板３１からノイズフィルタ１０７および入力バッファ回路１０５を介してストローブ信号が入力されると、入力バッファ回路１０５を介して表示制御コマンドを受信する。入力バッファ回路１０５として、例えば汎用ＩＣである７４ＨＣ２４４を使用することができる。なお、表示制御用ＣＰＵ１０１がＩ／Ｏポートを内蔵していない場合には、入力バッファ回路１０５と表示制御用ＣＰＵ１０１との間に、Ｉ／Ｏポートが設けられる。
【００４５】
そして、表示制御用ＣＰＵ１０１は、受信した表示制御コマンドに従って、ＣＲＴ８２に表示される画面の表示制御を行う。具体的には、表示制御コマンドに応じた指令をＶＤＰ１０３に与える。ＶＤＰ１０３は、キャラクタＲＯＭ８６から必要なデータを読み出す。ＶＤＰ１０３は、入力したデータに従ってＣＲＴ８２に表示するための画像データを生成し、その画像データをＶＲＡＭ８７に格納する。そして、ＶＲＡＭ８７内の画像データは、Ｒ，Ｇ，Ｂ信号に変換され、Ｄ−Ａ変換回路１０４でアナログ信号に変換されてＣＲＴ８２に出力される。
【００４６】
なお、図５には、ＶＤＰ１０３をリセットするためのリセット回路８３、ＶＤＰ１０３に動作クロックを与えるための発振回路８５、および使用頻度の高い画像データを格納するキャラクタＲＯＭ８６も示されている。キャラクタＲＯＭ８６に格納される使用頻度の高い画像データとは、例えば、ＣＲＴ８２に表示される人物、動物、または、文字、図形もしくは記号等からなる画像などである。この実施の形態では、表示制御用ＣＰＵ１０１は、１チップマイクロコンピュータであり、少なくともＲＡＭが内蔵されている。
【００４７】
図６は、賞球制御基板３７および玉払出装置９７の構成要素などの賞球に関連する構成要素を示すブロック図である。図６に示すように、満タンスイッチ４８からの検出信号は、中継基板７１を介して主基板３１のＩ／Ｏポート５７に入力される。満タンスイッチ４８は、余剰玉受皿４の満タンを検出するスイッチである。
【００４８】
球切れ検出スイッチ１６７および球切れスイッチ１８７（１８７ａ，１８７ｂ）からの検出信号は、中継基板７２および中継基板７１を介して主基板３１のＩ／Ｏポート５７に入力される。球切れ検出スイッチ１６７は景品玉タンク３８内の補給玉の不足を検出するスイッチであり、球切れスイッチ１８７は、景品玉通路内の景品玉の有無を検出するスイッチである。
【００４９】
主基板３１のＣＰＵ５６は、球切れ検出スイッチ１６７または球切れスイッチ１８７からの検出信号が球切れ状態を示しているか、または、満タンスイッチ４８からの検出信号が満タン状態を示していると、球貸し禁止を指示する賞球制御コマンドを送出する。球貸し禁止を指示する賞球制御コマンドを受信すると、賞球制御基板３７の賞球制御用ＣＰＵ３７１は、球貸し処理を停止する。
【００５０】
さらに、賞球カウントスイッチ３０１Ａからの検出信号も、中継基板７２および中継基板７１を介して主基板３１のＩ／Ｏポート５７に入力される。また、主基板３１のＩ／Ｏポート５７から入賞球排出ソレノイド１２７への駆動信号は、中継基板７１を介して入賞球排出ソレノイド１２７に供給される。なお、賞球カウントスイッチ３０１Ａは、玉払出装置９７の賞球機構部分に設けられ、実際に払い出された賞球を検出する。
【００５１】
入賞があると、賞球制御基板３７には、主基板３１の出力ポート（ポートＧ，Ｈ）５７７，５７８から賞球個数を示す賞球制御コマンドが入力される。出力ポート５７７は８ビットのデータを出力し、出力ポート５７８は１ビットのストローブ信号（ＩＮＴ信号）を出力する。賞球個数を示す賞球制御コマンドは、入力バッファ回路３７３を介してＩ／Ｏポート３７２ａに入力される。賞球制御用ＣＰＵ３７１は、Ｉ／Ｏポート３７２ａを介して賞球制御コマンドを入力し、賞球制御コマンドに応じて玉払出装置９７を駆動して賞球払出を行う。なお、この実施の形態では、賞球制御用ＣＰＵ３７１は、１チップマイクロコンピュータであり、少なくともＲＡＭが内蔵されている。
【００５２】
また、賞球制御用ＣＰＵ３７１は、出力ポート３７２ｇを介して、貸し玉数を示す球貸し個数信号をターミナル基板１６０に出力し、ブザー駆動信号をブザー基板７５に出力する。ブザー基板７５にはブザーが搭載されている。さらに、出力ポート３７２ｅを介して、エラー表示用ＬＥＤ３７４にエラー信号を出力する。
【００５３】
さらに、賞球制御基板３７の入力ポート３７２ｂには、中継基板７２を介して、賞球カウントスイッチ３０１Ａの検出信号および球貸しカウントスイッチ３０１Ｂの検出信号が入力される。球貸しカウントスイッチ３０１Ｂは、実際に貸し出された遊技球を検出する。賞球制御基板３７からの払出モータ２８９への駆動信号は、出力ポート３７２ｃおよび中継基板７２を介して玉払出装置９７の賞球機構部分における払出モータ２８９に伝えられる。
【００５４】
カードユニット５０には、カードユニット制御用マイクロコンピュータが搭載されている。また、カードユニット５０には、端数表示スイッチ１５２、連結台方向表示器１５３、カード投入表示ランプ１５４およびカード挿入口１５５が設けられている（図１参照）。残高表示基板７４には、打球供給皿３の近傍に設けられている度数表示ＬＥＤ、球貸しスイッチおよび返却スイッチが接続される。
【００５５】
残高表示基板７４からカードユニット５０には、遊技者の操作に応じて、球貸しスイッチ信号および返却スイッチ信号が賞球制御基板３７を介して与えられる。また、カードユニット５０から残高表示基板７４には、プリペイドカードの残高を示すカード残高表示信号および球貸し可表示信号が賞球制御基板３７を介して与えられる。カードユニット５０と賞球制御基板３７の間では、ユニット操作信号（ＢＲＤＹ信号）、球貸し要求信号（ＢＲＱ信号）、球貸し完了信号（ＥＸＳ信号）およびパチンコ機動作信号（ＰＲＤＹ信号）がＩ／Ｏポート３７２ｆを介してやりとりされる。
【００５６】
パチンコ遊技機１の電源が投入されると、賞球制御基板３７の賞球制御用ＣＰＵ３７１は、カードユニット５０にＰＲＤＹ信号を出力する。カードユニット５０においてカードが受け付けられ、球貸しスイッチが操作され球貸しスイッチ信号が入力されると、カードユニット制御用マイクロコンピュータは、賞球制御基板３７にＢＲＤＹ信号を出力する。この時点から所定の遅延時間が経過すると、カードユニット制御用マイクロコンピュータは、賞球制御基板３７にＢＲＱ信号を出力する。そして、賞球制御基板３７の賞球制御用ＣＰＵ３７１は、払出モータ２８９を駆動し、所定個の貸し玉を遊技者に払い出す。そして、払出が完了したら、賞球制御用ＣＰＵ３７１は、カードユニット５０にＥＸＳ信号を出力する。
【００５７】
以上のように、カードユニット５０からの信号は全て賞球制御基板３７に入力される構成になっている。従って、球貸し制御に関して、カードユニット５０から主基板３１に信号が入力されることはなく、主基板３１の基本回路５３にカードユニット５０の側から不正に信号が入力される余地はない。なお、主基板３１および賞球制御基板３７には、ソレノイドおよびモータやランプを駆動するためのドライバ回路が搭載されているが、図６では、それらの回路は省略されている。
【００５８】
この実施の形態では、少なくとも主基板３１において、ＣＰＵ５６が内蔵するＲＡＭ５５の一部が電源バックアップされている。すなわち、遊技機に対する電力供給が停止しても、バックアップＲＡＭ領域のデータは保存される。また、表示制御用ＣＰＵ１０１、音声制御用ＣＰＵ７０１、ランプ制御用ＣＰＵ３５１および賞球制御用ＣＰＵ３７１においても、ＲＡＭの一部が電源バックアップされるように構成されていてもよい。
【００５９】
図７は、電源監視および電源バックアップのためのＣＰＵ５６周りの一構成例を示すブロック図である。図７に示すように、電源監視用ＩＣ９０２は、＋３０Ｖ電圧を導入し、＋３０Ｖ電圧を監視することによって電源断の発生を検出する。具体的には、＋３０Ｖ電圧が所定値（例えば＋３０Ｖの８０％）以下になったら、電源断が生ずるとして、ＣＰＵ５６に割り込み信号を与える。ＣＰＵ５６において、この割り込みは、マスク可能割込端子（外部割込端子：ＩＮＴ端子）に入力されている。また、ＩＮＴ端子に入力される信号は、入力ポート５７０にも入力されている。従って、ＣＰＵ５６は、ＩＮＴ端子に入力された信号にもとづく割込処理（ＩＮＴ処理）において、入力ポートのレベルを確認することによって電源断の状況を確認することができる。
【００６０】
なお、入力ポートは、遊技機に設けられている各種スイッチの出力信号を入力する入力ポートの空きビットに入力されている。従って、入力ポートＩＣの有効活用を図ることができる。また、外部割込端子に他の割込要因も入力される場合には、入力ポートに入力される信号によって、電源断時の割込であることが認識される。
【００６１】
また、使用するＣＰＵの種類によっては外部割込端子に異なる名称（例えば、ＩＲＱ１，ＩＲＱ２）が付されているが、外部からの信号によって割込がかかる信号端子は、どのような名称であっても、ここでいうＩＮＴ端子に相当する。また、一般にＮＭＩ端子と呼ばれているマスク不能な割込端子を用いてもよい。
【００６２】
電源監視用ＩＣ９０２が電源断を検知するための所定値は、通常時の電圧より低いが、ＣＰＵ５６が暫くの間動作しうる程度の電圧である。また、電源監視用ＩＣ９０２が、ＣＰＵ５６が必要とする電圧（この例では＋５Ｖ）よりも高く、かつ、交流から直流に変換された直後の電圧を監視するように構成されているので、ＣＰＵ５６が必要とする電圧に対して監視範囲を広げることができる。従って、より精密な監視を行うことができる。さらに、監視電圧として＋３０Ｖを用いる場合には、遊技機の各種スイッチに供給される電圧が＋１２Ｖであることから、電源瞬断時のスイッチオン誤検出の防止も期待できる。
【００６３】
すなわち、＋３０Ｖ電源の電圧を監視すると、＋３０Ｖ作成の以降に作られる＋１２Ｖが落ち始める以前の段階でそれの低下を検出できる。よって、＋１２Ｖ電源の電圧が低下するとスイッチ出力がオン状態を呈するようになるが、＋１２Ｖより早く低下する＋３０Ｖ電源電圧を監視して電源断を認識すれば、スイッチ出力がオン状態を呈する前に電源復旧待ちの状態に入ってスイッチ出力を検出しない状態となることができる。
【００６４】
＋５Ｖ電源から電力が供給されていない間、ＲＡＭの少なくとも一部は、電源基板から供給されるバックアップ電源によってバックアップされ、遊技機に対する電源が断しても内容は保存される。そして、＋５Ｖ電源が復旧すると、初期リセット回路６５からリセット信号が発せられるので、ＣＰＵ５６は、通常の動作状態に復帰する。そのとき、必要なデータがバックアップされているので、停電等からの復旧時には停電発生時の遊技状態に復帰することができる。
【００６５】
図８は、電源基板９１０の一構成例を示すブロック図である。電源基板９１０は、主基板３１、表示制御基板８０、音声制御基板７０、ランプ制御基板３５および賞球制御基板３７等の制御基板と独立して設置され、遊技機内の各制御基板および機構部品が使用する電圧を生成する。この例では、ＡＣ２４Ｖ、ＤＣ＋３０Ｖ、ＤＣ＋２１Ｖ、ＤＣ＋１２ＶおよびＤＣ＋５Ｖを生成する。また、バックアップ電源となるコンデンサ９１６は、ＤＣ＋５Ｖすなわち各基板上のＩＣ等を駆動する電源のラインから充電される。
【００６６】
トランス９１１は、交流電源からの交流電圧を２４Ｖに変換する。ＡＣ２４Ｖ電圧は、コネクタ９１５に出力される。また、整流回路９１２は、ＡＣ２４Ｖから＋３０Ｖの直流電圧を生成し、ＤＣ−ＤＣコンバータ９１３およびコネクタ９１５に出力する。ＤＣ−ＤＣコンバータ９１３は、＋２１Ｖ、＋１２Ｖおよび＋５Ｖを生成してコネクタ９１５に出力する。コネクタ９１５は例えば中継基板に接続され、中継基板から各制御基板および機構部品に必要な電圧の電力が供給される。
【００６７】
ＤＣ−ＤＣコンバータ９１３からの＋５Ｖラインは分岐してバックアップ＋５Ｖラインを形成する。バックアップ＋５Ｖラインとグラウンドレベルとの間には大容量のコンデンサ９１６が接続されている。コンデンサ９１６は、遊技機に対する電力供給が遮断されたときの各制御基板のバックアップＲＡＭに対するバックアップ電源となる。また、＋５Ｖラインとバックアップ＋５Ｖラインとの間に、逆流防止用のダイオード９１７が挿入される。
【００６８】
なお、バックアップ電源として、＋５Ｖ電源から充電可能な電池を用いてもよい。電池を用いる場合には、＋５Ｖ電源から電力供給されない状態が所定時間継続すると容量がなくなるような充電池が用いられる。
【００６９】
また、主基板３１以外の各制御基板（この例では、音声制御基板７０、ランプ制御基板３５、表示制御基板８０および賞球制御基板３７）の全て、またはそのうちの一部にも電源監視用ＩＣ９０１と同様のものを搭載し、＋３０Ｖ電圧が所定値以下になったら各ＣＰＵに信号を与えるようにしてもよい。その際、各制御基板における電源監視用ＩＣが電圧低下を示す信号を出力することになる＋３０Ｖ電源の電圧値は、主基板３１の電源監視用ＩＣ９０１における電圧値よりも低いことが望ましい。
【００７０】
ここでは、電源監視用ＩＣ９０２からの信号がＩＮＴ端子に入力されたが、マスク不能割込端子（ＮＭＩ端子）にその信号を導入し、ＮＭＩ割込処理で後述する電源断時の処理を行ってもよい。
【００７１】
以下、遊技機の制御動作について説明する。
図９は、主基板３１におけるＣＰＵ５６の遊技制御処理を示すフローチャートである。図９（Ａ）はＣＰＵ５６が実行するメイン処理を示し、図９（Ｂ）は割込処理を示す。電源オン時のリセットが解けると、ＣＰＵ５６は、まず、クロックモニタ制御を動作可能状態にするために、内蔵されているクロックモニタレジスタをクロックモニタイネーブル状態に設定する（ステップＳ１）。クロックモニタ制御とは、入力されるクロック信号の低下または停止を検出すると、ＣＰＵ５６の内部で自動的にリセットを発生する制御である。
【００７２】
次いで、ＣＰＵ５６は、初期化処理を行う（ステップＳ２）。なお、初期化処理では、所定期間後（例えば２ｍｓ後）にタイマ割込がかかるようにタイマの設定処理を行う。その後、停止図柄の種類を決定する乱数等の表示用乱数を更新する処理を繰り返し実行する（ステップＳ１７）。
【００７３】
図９（Ｂ）に示された処理は、ＣＰＵ５６内部のタイマ割込によって起動される。割込処理において、ＣＰＵ５６は、まず、所定期間後（例えば２ｍｓ後）に再度タイマ割込がかかるようにタイマの設定処理を行う（ステップＳ２０）。
【００７４】
次に、表示制御基板８０に送出される表示制御コマンドをＲＡＭ５５の所定の領域に設定する処理を行った後に（表示制御データ設定処理：ステップＳ４）、表示制御コマンドを出力する処理を行う（表示制御データ出力処理：ステップＳ５）。
【００７５】
次いで、各種出力データの格納領域の内容を各出力ポートに出力する処理を行う（データ出力処理：ステップＳ６）。また、ホール管理用コンピュータに出力される大当り情報、始動情報、確率変動情報などの出力データを格納領域に設定する出力データ設定処理を行う（ステップＳ８）。さらに、パチンコ遊技機１の内部に備えられている自己診断機能によって種々の異常診断処理が行われ、その結果に応じて必要ならば警報が発せられる（エラー処理：ステップＳ９）。
【００７６】
次に、遊技制御に用いられる大当り判定用の乱数等の各判定用乱数を示す各カウンタを更新する処理を行う（ステップＳ１０）。
【００７７】
次に、ＣＰＵ５６は、特別図柄プロセス処理を行う（ステップＳ１１）。特別図柄プロセス制御では、遊技状態に応じてパチンコ遊技機１を所定の順序で制御するための特別図柄プロセスフラグに従って該当する処理が選び出されて実行される。そして、特別図柄プロセスフラグの値は、遊技状態に応じて各処理中に更新される。また、普通図柄プロセス処理を行う（ステップＳ１２）。普通図柄プロセス処理では、７セグメントＬＥＤによる可変表示器１０を所定の順序で制御するための普通図柄プロセスフラグに従って該当する処理が選び出されて実行される。そして、普通図柄プロセスフラグの値は、遊技状態に応じて各処理中に更新される。
【００７８】
さらに、ＣＰＵ５６は、スイッチ回路５８を介して、ゲートセンサ１２、始動口センサ１７およびカウントセンサ２３の状態を入力し、各入賞口や入賞装置に対する入賞があったか否か判定する（スイッチ処理：ステップＳ１３）。ＣＰＵ５６は、さらに、停止図柄の種類を決定する乱数等の表示用乱数を更新する処理を行う（ステップＳ１５）。
【００７９】
また、ＣＰＵ５６は、賞球制御基板３７との間の信号処理を行う（ステップＳ１６）。すなわち、所定の条件が成立すると賞球制御基板３７に賞球制御コマンドを出力する。賞球制御基板３７に搭載されている賞球制御用ＣＰＵは、賞球制御コマンドに応じて玉払出装置９７を駆動する。
【００８０】
図１０は、ＣＰＵ５６のＩＮＴ処理を示すフローチャートである。上述したように、電源監視用ＩＣ９０２が電源電圧の低下を検出すると、ＣＰＵ５６に外部割込がかかる。また、図７に示されているように入力ポート５７０に電源監視用ＩＣ９０２の出力が導入されている。
【００８１】
電源電圧の低下にもとづくＩＮＴ処理では、ＣＰＵ５６は、まず、レジスタの内容をバックアップＲＡＭに転送する（ステップＳ３１）。次いで、ＩＮＴフラグをセットする（ステップＳ３２）。ＩＮＴフラグとは、電源電圧低下にもとづく割込が生じたことを示す内部フラグである。また、ＩＮＴフラグは、バックアップＲＡＭ領域に設定される。ＣＰＵ５６は、さらに、ＲＡＭアクセスを禁止状態にして（ステップＳ３３）、電源監視用ＩＣ９０２の出力が導入されている入力ポートのレベルを監視し続ける（ステップＳ３４）。この状態で、電源電圧はさらに低下していき、遂には、ＣＰＵ５６の動作が停止する。
【００８２】
しかし、ステップＳ３４の実行中に、入力ポートのレベルが通常時のレベルに復帰した場合には、ＣＰＵ５６は、ＲＡＭアクセスを許可状態にして（ステップＳ３５）、バックアップＲＡＭに保存されていたレジスタ値を本来のレジスタに復帰させる（ステップＳ３６）。そして、ＩＮＴフラグをリセットし（ステップＳ３７）、割込がかかったアドレスに復帰する。
【００８３】
このように、ＣＰＵ５６は、電源電圧が正常に復帰したことを検出すると、レジスタの状態を元に戻して外部割込がかかったアドレスに復帰する。従って、割込ラインのノイズや電源の瞬断等によって割込がかかってしまったような場合でも、制御を正常状態に復帰させることができる。従って、遊技機の制御は、あたかも割込が生じなかったかのように進行される。
【００８４】
図１１は、図９に示されたメイン処理における初期化処理（ステップＳ２）の一例を示すフローチャートである。遊技機への電力供給が再開されると、初期リセット回路６５からＣＰＵ５６に初期リセット信号が入力される。ＣＰＵ５６は、初期リセット信号に応じてメイン処理を開始するのであるが、システムチェック処理において、まず、ＩＮＴフラグがセットされているか否か確認する（ステップＳ４２）。
【００８５】
このとき、ＲＡＭアクセス許可状態に設定する必要があれば、すなわち、リセットがかけられたときに自動的にＲＡＭアクセス許可状態にならないのであれば、ＣＰＵ５６は、ＲＡＭアクセス許可状態に設定する。
【００８６】
ＩＮＴフラグがセットされていなければ、レジスタおよびＲＡＭ領域を全てクリアし（ステップＳ４６）、必要な初期値を設定する（ステップＳ４７）。そして、電源投入時画面表示コマンド送出要求をセットし（ステップＳ４８）、スタックポインタを初期化して（ステップＳ４９）、初期化処理を終了する。
【００８７】
なお、電源投入時画面表示コマンド送出要求がセットされると、例えば、図９に示された表示制御データ出力処理（ステップＳ５）によって電源投入時画面表示コマンドが表示制御基板８０に送出される。表示制御基板８０における表示制御用ＣＰＵ１０１は、電源投入時画面表示コマンドを受信すると、可変表示部９に、電源投入時に表示される画面としてあらかじめ決められている画面を表示する。
【００８８】
ステップＳ４２でＩＮＴフラグがセットされていることが確認されると、ＣＰＵ５６は、バックアップＲＡＭに保存されていたレジスタ値を本来のレジスタに復帰させる（ステップＳ４３）。そして、ＩＮＴフラグをリセットし（ステップＳ４４）、エラー画面表示コマンド送出要求をセットする（ステップＳ４５）。
【００８９】
なお、エラー画面表示コマンド送出要求がセットされると、例えば、表示制御データ出力処理（ステップＳ５）によってエラー画面表示コマンドが表示制御基板８０に送出される。表示制御基板８０における表示制御用ＣＰＵ１０１は、エラー画面表示コマンドを受信すると、可変表示部９にあらかじめ決められているエラー画面を表示する。
【００９０】
そして、ＣＰＵ５６は、スタックポインタが指すスタックエリアの値をジャンプ先としてそこにジャンプする。スタックポインタは、レジスタの一つであるから、ステップＳ４３の処理によって、電源断したときの値に復元されている。また、この実施の形態では、スタックエリアはバックアップＲＡＭ領域に形成されている。すなわち、電源断中でも保存されている。従って、制御状態は、電源断時の状態に戻る。
【００９１】
例えば、電源断時に、表示制御基板８０における表示制御用ＣＰＵ１０１が可変表示部９において図柄変動表示を行っていたとする。すると、電源復旧時に、表示制御用ＣＰＵ１０１は、エラー画面表示コマンドを受信するので、可変表示部９にエラー画面を表示する。一方、主基板３１のＣＰＵ５６は、電源断時の状態すなわち特別図柄変動中の遊技状態に戻る。そして、特別図柄変動中の遊技状態が終了すると、図柄停止を示すコマンドや大当り表示を示すコマンドを送出する。表示制御用ＣＰＵ１０１は、その段階で、エラー表示を停止して、続く表示制御を続行することができる。
【００９２】
以上のように、ＣＰＵ５６は、復帰時にＩＮＴフラグがセットされていたらデータ復帰処理を行い、ＩＮＴフラグがセットされていなければ通常の初期設定処理（ステップＳ４６，Ｓ４７）を行う。そして、データ復帰処理では、保存されていたレジスタの復帰処理とＩＮＴフラグのリセット処理とが行われる。また、電源バックアップされているＲＡＭ領域におけるスタックエリアに保存されていた復帰アドレスに戻るので、遊技制御手段は、電源断時の遊技状態に復帰することができる。
【００９３】
以下、遊技制御手段以外の制御手段の一例としての賞球制御手段について説明する。この例では、遊技機の電源が遮断しても、賞球制御用ＣＰＵ３７１の内蔵ＲＡＭの一部が、電源基板９０１のコンデンサ９１６から電源供給を受ける。例えば、賞球制御用ＣＰＵ３７１のバックアップ端子（ＶBB）にコンデンサ９１６の出力が接続される（図６参照）。
【００９４】
図１２は、主基板３１から賞球制御基板３７に送信される賞球制御コマンドのビット構成を示す説明図である。図１２に示すように、１バイト中の上位４ビットが制御指定部として使用され、下位４ビットが賞球数を示す領域として用いられる。
【００９５】
図１３に示すように、制御指定部において、ビット７，６，５，４が「０，１，０，０」であれば払出個数指定コマンドであることを示し、「０，１，０，１」であれば払出指定コマンドであることを示す。払出個数指定コマンドは、主基板３１のＣＰＵ５６が入賞を検出すると直ちに賞球制御基板３７に送出される。
【００９６】
ビット７，６，５，４が「１，０，０，０」である球切れ指定コマンドは、玉切れ検出スイッチ１６７または玉切れスイッチ１８７がオンしたとき（玉切れ状態フラグがオンしたとき）に、主基板３１から送信される。また、ビット７，６，５，４が「１，０，０，１」である発射停止指定コマンドは、余剰玉受皿４が満タンになって満タンスイッチ４８がオンしたとき（満タン状態フラグがオンしたとき）に、主基板３１から送信される。
【００９７】
賞球制御コマンドは、主基板３１から賞球制御基板３７に、１バイト（８ビット：賞球制御コマンドＤ７〜Ｄ０）のデータとして出力される。賞球制御コマンドＤ７〜Ｄ０は正論理で出力される。また、賞球制御コマンドＤ７〜Ｄ０が出力されたときには、負論理の賞球制御ＩＮＴ信号が出力される。
【００９８】
図６に示されたように、賞球制御コマンドは、出力ポート５７７を介して送信される。そして、この実施の形態では、図１４に示すように、主基板３１から賞球制御コマンドＤ７〜Ｄ０が出力されるときに、賞球制御ＩＮＴ信号が５μｓ以上ローレベルになる。賞球制御ＩＮＴ信号は、賞球制御基板３７において、賞球制御用ＣＰＵ３７１の割込端子に接続されている。よって、賞球制御用ＣＰＵ３７１は、割り込みがあると、賞球制御コマンドＤ７〜Ｄ０が主基板３１から送出されたことを認識でき、割込処理において賞球制御コマンド受信処理を行う。
【００９９】
なお、図１２に示されたコマンド構成は一例であって、他の構成にしてもよい。例えば、１バイト中の上位下位を、図１２に示された構成とは逆にしてもよい。
【０１００】
図１５は、電源監視および電源バックアップのための賞球制御用ＣＰＵ３７１周りの一構成例を示すブロック図である。図１５に示すように、電源監視用ＩＣ９３２は、＋３０Ｖ電圧を導入し、＋３０Ｖ電圧を監視することによって電源断の発生を検出する。具体的には、＋３０Ｖ電圧が所定値（例えば＋３０Ｖの８０％）以下になったら、電源断が生ずるとして、賞球制御用ＣＰＵ３７１に割り込み信号を与える。賞球制御用ＣＰＵ３７１において、この割り込みは、マスク不能割込（ＮＭＩ）端子に入力されている。また、ＮＭＩ端子に入力される信号は、入力ポートにも入力されている。従って、賞球制御用ＣＰＵ３７１は、ＮＭＩ処理において、入力ポートのレベルを確認することによって電源断の状況を確認することができる。
【０１０１】
電源監視用ＩＣ９３２が電源断を検知するための所定値は、通常時の電圧より低いが、賞球制御用ＣＰＵ３７１が暫くの間動作しうる程度の電圧である。また、電源監視用ＩＣ９３２が、賞球制御用ＣＰＵ３７１が必要とする電圧（この例では＋５Ｖ）よりも高い電圧を監視するように構成されているので、賞球制御用ＣＰＵ３７１が必要とする電圧に対して監視範囲を広げることができる。従って、より精密な監視を行うことができる。
【０１０２】
＋５Ｖ電源から電力が供給されていない間、賞球制御用ＣＰＵ３７１の内蔵ＲＡＭの少なくとも一部は、電源基板から供給されるバックアップ電源がバックアップ端子に接続されることによってバックアップされ、遊技機に対する電源が断しても内容は保存される。そして、＋５Ｖ電源が復旧すると、初期リセット回路９３５からリセット信号が発せられるので、賞球制御用ＣＰＵ３７１は、通常の動作状態に復帰する。そのとき、必要なデータがバックアップされているので、停電等からの復旧時には停電発生時の遊技状態に復帰することができる。
【０１０３】
図１６は、賞球制御用ＣＰＵ３７１のメイン処理を示すフローチャートである。メイン処理では、賞球制御用ＣＰＵ３７１は、まず、ＲＡＭ領域をクリアする等の初期値設定処理を行う（ステップＳ７０１）。なお、内蔵ＲＡＭの電源バックアップされたＲＡＭ領域（バックアップ領域）にデータが設定されている場合には、それらの領域のクリア処理はなされない。その後、この実施の形態では、賞球制御用ＣＰＵ３７１は、所定期間（例えば２ｍｓ）毎に発生するタイマ割込による割込処理で賞球払出制御を行う（ステップＳ７０２）。タイマ割込処理では、図１７に示すように、賞球制御用ＣＰＵ３７１は、賞球払出制御処理を実行する（ステップＳ７１１）。
【０１０４】
図１８は、賞球制御用ＣＰＵ３７１が内蔵するＲＡＭの使用例を示す説明図である。この例では、バックアップＲＡＭ領域に総合個数記憶が（例えば２バイト）が形成されている。総合個数記憶は、主基板３１の側から指示された払出個数の総数を記憶するものである。
【０１０５】
図１９〜図２５は、賞球制御用ＣＰＵ３７１が実行する賞球払出制御処理を示すフローチャートである。なお、この実施の形態では、賞球払出制御処理はタイマ割込処理で実行されるように構成されているが、そのような構成ではなく、通常の処理（割込処理ではない）によって実行されるように構成してもよい。
【０１０６】
賞球払出制御処理において、賞球制御用ＣＰＵ３７１は、賞球制御コマンドが受信されているか否か確認する（ステップＳ４８０）。受信されていれば、ステップＳ５１１に移行する。受信されていなければ、現在エラー状態中であるか否か確認する（ステップＳ４８１）。エラー状態中であればエラー処理を行う。エラー状態中でない場合には、賞球中（または補正払出中）であるか否か確認する（ステップＳ４８２）。賞球中でない場合には、玉貸し処理中であるか否か確認する（ステップＳ４８３）。玉貸し中であれば、玉貸し中の処理に移行する。
【０１０７】
玉貸し中でもなければ、総合個数記憶および補正個数カウンタの値が０であるか否か確認する（ステップＳ４８４）。それらが０であれば、すなわち、賞球払出を行う必要がない場合には、遊技機の外部機器としてのカードユニット５０からの玉貸し要求信号であるＢＲＱ信号がオンになっているかどうか確認する（ステップＳ４９１）。
【０１０８】
ＢＲＱ信号がオンになっていれば、玉貸し開始のための処理を行って（ステップＳ４９２）、玉貸し中の処理に移行する。なお、玉貸し制御のためのカウンタも、バックアップＲＡＭ領域に形成されていることが好ましい。
【０１０９】
ステップＳ４８４において、総合個数記憶および補正個数カウンタの値が全て０になっていなければ、ステップＳ５００の処理を行う。
【０１１０】
ステップＳ５００において、補正払出フラグがオンしていれば、すなわち、補正払出をすべきことに決定されていた場合には、ステップＳ５０７に移行する。補正払出フラグがオンしていなければ、賞球制御用ＣＰＵ３７１は、賞球処理中フラグをオンし（ステップＳ５０３）、払出モータ２８９をオンする（ステップＳ５０７）。そして、賞球払出中処理に移行する。
【０１１１】
賞球制御コマンド（払出個数指示コマンド）を受信した場合には、ステップＳ５１１の処理が開始される。ステップＳ５１１において、賞球制御用ＣＰＵ３７１は、払出個数指示コマンドで指示された個数を総合個数記憶に加算する（ステップＳ５１２）。
【０１１２】
以上のように、賞球制御基板３７に搭載された賞球制御用ＣＰＵ３７１は、主基板３１のＣＰＵ５６から送られた払出個数指示コマンドに含まれる賞球数をバックアップＲＡＭ領域（総合個数記憶）に記憶する。
【０１１３】
なお、賞球制御コマンドには払出個数指示コマンド以外のコマンドもあるが、図２１では、それらのコマンドの受信処理は省略されている。
【０１１４】
図２２に示すステップＳ５３２以降の処理は賞球払出中の処理である。賞球払出中の処理において、まず、状態チェックが行われる（ステップＳ５３２）。賞球制御用ＣＰＵ３７１は、払出モータ位置センサおよび賞球カウントスイッチ３０１Ａを監視することによって賞球払出が正常に行われているか否かチェックする。状態チェックとは、現在、払出モータ位置センサのオンを監視している状態にあるのか、払出モータ位置センサのオフを監視している状態にあるのかを判定する処理である。
【０１１５】
この実施の形態では、払出モータ位置センサおよび賞球カウントスイッチ３０１Ａの監視のために、以下のタイマを用いる。
（１）タイマＴ１１：払出モータ位置センサのオン監視用
（２）タイマＴ１２：払出モータ位置センサのオフ監視用
（３）タイマＴ１３：賞球カウントスイッチ３０１Ａのオン監視用
（４）タイマＴ１４：賞球カウントスイッチ３０１Ａのオフ監視用
【０１１６】
また、払出モータ位置センサによって払出個数が確認されてから、賞球カウントスイッチ３０１Ａが実際の払出球を検出するまでに遊技球数個分の流下に要する遅れ時間があり、その時間を待つために以下のタイマを用いる。
（５）タイマＴ１５：最後の払出球が払出モータ位置センサによって確認されてから、その球が賞球カウントスイッチ３０１Ａを通過するまでの時間待ち用
【０１１７】
ここでは、それらのタイマが動作中であることを確認することによって状態チェックを行う。ステップＳ５３２では、タイマＴ１１が動作中であるときには、払出モータ位置センサのオン待ち処理（ステップＳ５３４）に移行し、タイマＴ１２が動作中であるときには、払出モータ位置センサのオフ待ち処理（ステップＳ５４２）に移行する。タイマ１５が動作中であるときには、タイマ１５のタイムアウト待ち（ステップＳ５７３）に移行する。いずれのタイマも動作中でないときには、タイマＴ１１をスタートさせる（ステップＳ５３３）。
【０１１８】
ステップＳ５３４において、賞球制御用ＣＰＵ３７１は、払出モータ位置センサがオンするのを待つ。オンする前にタイマＴ１１がタイムアウトするとエラー処理に移行する（ステップＳ５３５，Ｓ５３６）。払出モータ位置センサがオンすると、タイマＴ１１を停止して（ステップＳ５３７）、タイマＴ１２を起動する（ステップＳ５４１）。その後、賞球制御用ＣＰＵ３７１は、払出モータ位置センサがオフするのを待つ（ステップＳ５４２）。オフする前にタイマＴ１２がタイムアウトするとエラー処理に移行する（ステップＳ５４３，Ｓ５４５）。なお、タイマＴ１１，Ｔ１２がタイムアウトしていない間、賞球カウントスイッチチェックサブルーチンを実行する（ステップＳ５４７）。
【０１１９】
払出モータ位置センサがオフすると、タイマＴ１２を停止して（ステップＳ５４６）、補正払出中でなければ（ステップＳ５４９）、払出カウンタを＋１するとともに（ステップＳ５５０）、総合個数記憶を−１する（ステップＳ５５１）。そして、総合個数記憶の値が０になったら（ステップＳ５５２）、ステップＳ５７１に移行する。補正払出中であれば、補正個数カウンタの値を−１し（ステップＳ５６０）、補正個数カウンタの値が０になったら（ステップＳ５６１）、ステップＳ５７１に移行する。ステップＳ５７１では、払出モータ２８９の駆動が停止される。また、タイマＴ１５が起動される（ステップＳ５７２）。
【０１２０】
その後、タイマＴ１５のタイムアウトを待つ（ステップＳ５７３）。タイムアウトしていない間、賞球カウントスイッチチェックサブルーチンを実行する（ステップＳ５７６）。
【０１２１】
タイマＴ１５がタイムアウトすると、補正払出中でなければ（ステップＳ５７４）、払出カウンタの値と賞球数カウンタの値を比較する（ステップＳ５７５）。
【０１２２】
なお、賞球数カウンタは、賞球カウントスイッチチェックサブルーチンで、払出モータ位置センサの下部に位置する賞球カウントスイッチ３０１Ａの１回のオンが検出される度にカウントアップされる。タイマＴ１５がタイムアウトしたとき、玉払出が正常に行われていれば、賞球数カウンタの値は、払出モータ位置センサのオン回数に一致する。例えば、ｎ個賞球が行われていたときには、払出モータ位置センサのオン回数がｎになると、ステップＳ５５２で総合個数記憶の値が０になり、その後、Ｔ１５の時間だけ経過すると賞球数カウンタの値がｎになるはずである。
【０１２３】
ステップＳ５７５の判断結果が不一致の場合には、賞球不足数（賞球予定数−賞球数カウンタ値）を補正個数カウンタに設定し（ステップＳ５８３）、払出モータ２８９をオンし（ステップＳ５８４）、補正払出中フラグをオンする（ステップＳ５８５）。その後に、補正払出を開始した旨を示す報知（例えばブザー報知）を例えば２０秒間行う（ステップＳ５８６）。この報知は、遊技店員に賞球装置の異常があるかもしれないことを知らせる目的で行われるとともに、賞球カウントスイッチ３０１Ａの故障または引き抜き（不正）の可能性を示唆するために行われる。なお、賞球不足数は補正予定数として記憶される。
【０１２４】
補正払出が行われていた場合には、賞球数カウンタの値が補正予定数と一致しているか否か確認し（ステップＳ５８１）、一致していなければ、ステップＳ５８６に移行する。一致していれば、補正払出中フラグをリセットして（ステップＳ５８２）、この回の処理を終了する。
【０１２５】
ステップＳ５７５の判断結果が一致であった場合には、賞球処理中フラグをリセットして（ステップＳ５８７）、処理を終了する。
【０１２６】
以上のように、賞球制御用ＣＰＵ３７１は、総合記憶個数の値によって、賞球が完了したか否か認識し、完了したら、所定時間経過後に賞球カウントスイッチ３０１Ａによる検出回数を確認し、賞球カウントスイッチ３０１Ａを通過した遊技球数が予定払出数に満たないことを検出した場合には補正払出処理を開始する。
【０１２７】
なお、総合記憶個数はバックアップＲＡＭ領域に形成されているので、停電等による電源断が生じても保存される。よって、停電等からの復旧時に、賞球制御用ＣＰＵ３７１は、保存されているデータにもとづいて賞球払出制御を継続することができる。例えば、停電からの復旧時に、総合記憶個数が設定されていることを検知して、賞球制御用ＣＰＵ３７１は、賞球払出処理を再開することができる。
【０１２８】
さらに、補正個数カウンタ等もバックアップＲＡＭ領域に形成すれば、補正払出処理中に停電等が生じても、停電等からの復旧時に、賞球制御用ＣＰＵ３７１は、保存されているデータにもとづいて補正払出制御を継続することができる。
【０１２９】
図２５は、賞球カウントスイッチチェックサブルーチンを示すフローチャートである。賞球カウントスイッチチェックにおいて、まず、状態チェックが行われる（ステップＳ５１１）。ステップＳ５１１において、タイマＴ１３が動作中であるときには、賞球カウントスイッチ３０１Ａのオン待ち処理（ステップＳ５１３）に移行し、タイマＴ１４が動作中であるときには、賞球カウントスイッチ３０１Ａのオフ待ち処理（ステップＳ５１８）に移行する。いずれのタイマも動作中でないときには、タイマＴ１３をスタートさせる（ステップＳ５１２）。
【０１３０】
そして、賞球カウントスイッチ３０１Ａがオンするのを待つ（ステップＳ５１３）。賞球カウントスイッチ３０１Ａの出力がオンする前にタイマＴ１３がタイムアウトするとエラー処理に移行する（ステップＳ５１４，Ｓ５１５）。
【０１３１】
賞球カウントスイッチ３０１Ａの出力がオン状態になると、タイマＴ１３を停止して（ステップＳ５１６）、タイマＴ１４を起動する（ステップＳ５１７）。そして、賞球カウントスイッチ３０１Ａがオフするのを待つ（ステップＳ５１８）。賞球カウントスイッチ３０１Ａがオフする前にタイマＴ１４がタイムアウトするとエラー処理に移行する（ステップＳ５１９，Ｓ５２０）。タイマＴ１４がタイムアウトする前に賞球カウントスイッチ３０１Ａがオフした場合には、タイマＴ１４を停止する（ステップＳ５２１）。そして、賞球数カウンタの値を＋１する（ステップＳ５２２）。
【０１３２】
なお、この実施の形態では、遊技制御手段から賞球指示を受けると、総合個数記憶に賞球数を加算して、総合個数記憶の値を用いて払出制御を行ったが、遊技制御手段からの賞球指示に対して、賞球対応に設けられた個数カウンタに賞球回数を記憶するようにしてもよい。
【０１３３】
図２６は、賞球制御用ＣＰＵ３７１が、電源電圧が低下したときに実行するＮＭＩ割込処理を示すフローチャートである。この場合には、賞球制御用ＣＰＵ３７１は、まず、ＮＭＩフラグをセットする（ステップＳ８０１）。また、ＲＡＭアクセスを禁止状態にして（ステップＳ８０２）、電源監視用ＩＣ９３２の出力が導入されている入力ポートのレベルを監視し続ける（ステップＳ８０３）。
【０１３４】
入力ポートのレベルが通常時のレベルに復帰した場合には、電源監視用ＩＣ９３２は、ＲＡＭアクセスを許可状態にして（ステップＳ８０４）、ＮＭＩフラグをリセットし（ステップＳ８０５）、ＮＭＩ割込がかかったアドレスに復帰する。
【０１３５】
このように、賞球制御用ＣＰＵ３７１は、電源電圧が正常に復帰したことを検出すると、レジスタの状態を元に戻してＮＭＩ割込がかかったアドレスに復帰する。従って、ＮＭＩラインにノイズ等がのった場合でも、制御を正常状態に復帰させることができる。
【０１３６】
なお、ここでは、ＮＭＩ処理によって電源断時処理が行われたが、マスク可能割り込みの割込端子に電源監視用ＩＣ９３２の出力を導入して、外部割込処理（ＩＮＴ処理）によって上述した電源断時処理を行ってもよい。また、ＮＭＩフラグ（ＩＮＴ処理を行うときにはＩＮＴフラグ）は、バックアップＲＡＭ領域に未払出賞球を示す情報（例えば総合個数記憶）があるときにのみセットされるようにしてもよい。
【０１３７】
図２７は、賞球制御用ＣＰＵ３７１が電源投入時に実行する初期化処理の一部を示すフローチャートである。電源が投入され、または、電源が復旧したときには、賞球制御用ＣＰＵ３７１は、まず、バックアップＲＡＭ領域に形成されている総合個数記憶の値が０でないかどうか確認する（ステップＳ９０１）。０である場合には、前回の電源オフ時に未払出賞球はなかったことになるので、通常の初期設定処理を行う。すなわち、レジスタおよび全ＲＡＭ領域をクリアして（ステップＳ９０３）、スタックポインタの初期設定を行う（ステップＳ９０４）。
【０１３８】
総合個数記憶の値が０でない場合には、アドレスを指定してレジスタと非バックアップＲＡＭ領域をクリアする（ステップＳ９０５）。そして、賞球再開のための設定を行う。例えば、賞球中処理中フラグのセット等を行う（ステップＳ９０６）。なお、バックアップＲＡＭ領域であっても、賞球個数に関わらない領域であるならば、それらのアドレスを指定してクリアするようにしてもよい。
【０１３９】
このように、賞球制御用ＣＰＵ３７１は、電源投入時に、バックアップＲＡＭ領域のデータを確認するだけで、通常の初期設定処理を行うのか賞球中の状態を復元するのか決定できる。すなわち、簡単な判断によって、未払出賞球について賞球処理再開を行うことができる。
【０１４０】
図２７に示された処理では、賞球制御用ＣＰＵ３７１は、電源投入時に、バックアップＲＡＭ領域のデータを確認したが、そのような判断を行わなくてもよい。すなわち、図２８に示すように、電源投入時に、電源バックアップされていないＲＡＭ領域のみをアドレスを指定してクリアする（ステップＳ９１０）。なお、ここで、レジスタのクリア処理も行う。
【０１４１】
そして、上記の初期化処理を行うように構成されている場合、電源断時に、レジスタの退避は行われない。
【０１４２】
なお、上記の各実施の形態では、主基板３１のＣＰＵ５６および賞球制御基板３７の賞球制御用ＣＰＵ３７１について割込による電源断時処理を説明したが、他の各基板（表示制御基板８０、音声制御基板７０およびランプ制御基板３５）に搭載されているＣＰＵも、割込による電源断時処理を行ってもよい。その際、電圧低下を示す信号は、マスク可能な外部割込端子に接続されていてもよいし、ＮＭＩ端子に接続されていてもよい。
【０１４３】
また、遊技制御手段および賞球制御手段におけるＲＡＭと同様に、音声制御手段、ランプ制御手段および表示制御手段におけるＲＡＭも、電源バックアップされる部分があるようにしてもよい。
【０１４４】
【発明の効果】
以上のように、本発明によれば、遊技機を、電源断時に少なくとも遊技用装置制御マイクロコンピュータに内蔵されている揮発性記憶手段および賞球制御マイクロコンピュータに内蔵されている払出側揮発性記憶手段の一部がバックアップされ、整流手段によって交流電圧から変換された直流電圧の低下を監視し直流電圧が遊技球検出手段に供給される直流電圧よりも高い電圧である検出電圧に低下したときに遊技用装置制御マイクロコンピュータに対して検出信号を出力する電源監視手段を備え、遊技用装置制御マイクロコンピュータが、遊技制御処理を実行する状態から割込処理を実行する状態に移行し、割込処理において、バックアップ電源でバックアップされている揮発性記憶手段にスタックポインタを含むレジスタの内容を退避するデータ退避処理を行うとともに、データ退避処理を行ったことを示すフラグをバックアップ電源でバックアップされている揮発性記憶手段にセットし、電源断時処理中に、電源の復帰条件の成立を監視し、復帰条件が成立したときには遊技制御処理を実行する状態に戻り、遊技機に電源が投入されたときに、フラグがセットされていることを条件に、揮発性記憶手段に退避しているレジスタの内容をレジスタに復帰させ、表示制御用マイクロコンピュータに復帰時に表示されるあらかじめ決められている画面の表示要求コマンドを送信するデータ復帰処理を行うとともに、プログラムの実行アドレスをスタックエリアに保存されている復帰アドレスに復帰させて、電源監視手段が検出信号を出力したときに識別情報の変動中であれば識別情報の変動中の状態に戻り、遊技機に電源が投入されたときに、フラグがセットされていないときには、あらかじめ定められている値をレジスタに設定し、表示制御用マイクロコンピュータに初期化時に表示されるあらかじめ決められている画面の表示要求コマンドを送信する初期設定処理を行い、識別情報の変動が終了したときに、大当り遊技状態に制御するときには大当り表示を示すコマンドを表示制御用マイクロコンピュータに送信し、賞球制御マイクロコンピュータは、遊技機に電源が投入されたときに、賞球制御マイクロコンピュータに内蔵されている払出側揮発性記憶手段に未払出賞球数を示すデータが保存されていると判定したときには球払出装置に遊技球を払い出させる処理を継続して実行し、表示制御用マイクロコンピュータは、初期化時に表示されるあらかじめ決められている画面の表示要求コマンドを受信したことに応じて可変表示装置に当該画面を表示する制御を行い、復帰時に表示されるあらかじめ決められている画面の表示要求コマンドを受信したことに応じて可変表示装置に当該画面を表示する制御を行い、可変表示装置に復帰時に表示されるあらかじめ決められている画面を表示しているときに、遊技用装置制御マイクロコンピュータから大当り表示を示すコマンドを受信したときに当該画面の表示を終了させるように構成したので、停電等による不測の電源断が発生しても、遊技状態の情報が確実に保存され、遊技者に不利益がもたらされることを防止できる効果がある。
【０１４６】
割込端子がマスク可能割り込みの割込端子である場合には、優先度の高いマスク不能割込端子への信号にもとづくマスク不能割込を他の緊急処理で使用することができ、例えば、遊技制御において緊急性を要する制御のためにマスク不能割込を割り当てることができる。
【０１４７】
また、割込端子がマスク不能割り込みの割込端子である場合には、最も優先度の高い処理によって、電源断時処理を直ちに開始できる。
【０１４８】
電源監視手段からの信号が入力ポートにも入力され、遊技用装置制御マイクロコンピュータは、入力ポートの入力状態に応じて電源断時処理を実行するように構成されている場合には、電源監視手段の出力を直接監視することによって確実な電源断時処理を実行することができる。
【０１４９】
遊技用装置制御マイクロコンピュータが、電源断時処理中に、電源の復帰条件の成立を監視し復帰条件が成立した場合には通常処理に戻るように構成されている場合には、特に別の手段を設けることなく、遊技用装置制御マイクロコンピュータは、通常処理に戻る制御を行うことができる。
【０１５０】
遊技用装置制御マイクロコンピュータは、入力ポートの状態を監視することによって復帰条件の成立を監視するように構成されている場合には、遊技用装置制御マイクロコンピュータは、確実に通常処理に戻る制御を行うことができる。
【０１５１】
入力ポートが、遊技球検出手段からの検出信号を入力する入力部におけるポートであることから、入力ポート部の有効活用を図ることができる。
【０１５２】
遊技用装置制御マイクロコンピュータが、電源断時処理として、レジスタの記憶内容をバックアップされている揮発性記憶手段に退避する処理を行った後に入力ポートの監視をし続け、復帰条件が成立したときには、揮発性記憶手段に退避しているレジスタの内容をレジスタに復帰させるように構成されていることから、遊技状態を復旧するために必要とされるデータを確実に復元できる。
【図面の簡単な説明】
【図１】 パチンコ遊技機を正面からみた正面図である。
【図２】 パチンコ遊技機の遊技盤を正面からみた正面図である。
【図３】 パチンコ遊技機を背面からみた背面図である。
【図４】 遊技制御基板（主基板）の回路構成例を示すブロック図である。
【図５】 表示制御基板の回路構成例を示すブロック図である。
【図６】 賞球制御基板の回路構成例を示すブロック図である。
【図７】 電源監視および電源バックアップのためのＣＰＵ周りの一構成例を示すブロック図である。
【図８】 電源基板の一構成例を示すブロック図である。
【図９】 主基板における基本回路の動作を示すフローチャートである。
【図１０】 ＣＰＵの割込処理を示すフローチャートである。
【図１１】 初期化処理の一例を示すフローチャートである。
【図１２】 賞球制御コマンドの構成例を示す説明図である。
【図１３】 賞球制御コマンドのビット構成を示す説明図である。
【図１４】 賞球制御コマンドデータの出力の様子を示すタイミング図である。
【図１５】 電源監視および電源バックアップのための賞球制御用ＣＰＵ周りの一構成例を示すブロック図である。
【図１６】 賞球制御用ＣＰＵが実行するメイン処理を示すフローチャートである。
【図１７】 賞球制御用ＣＰＵの２ｍｓタイマ割込処理を示すフローチャートである。
【図１８】 賞球制御手段におけるＲＡＭの一構成例を示す説明図である。
【図１９】 賞球制御用ＣＰＵの賞球制御処理を示すフローチャートである。
【図２０】 賞球制御用ＣＰＵの賞球制御処理を示すフローチャートである。
【図２１】 賞球制御用ＣＰＵの賞球制御処理を示すフローチャートである。
【図２２】 賞球制御用ＣＰＵの賞球制御処理を示すフローチャートである。
【図２３】 賞球制御用ＣＰＵの賞球制御処理を示すフローチャートである。
【図２４】 賞球制御用ＣＰＵの賞球制御処理を示すフローチャートである。
【図２５】 賞球制御用ＣＰＵの賞球制御処理を示すフローチャートである。
【図２６】 賞球制御用のＮＭＩ割込処理を示すフローチャートである。
【図２７】 賞球制御用ＣＰＵが実行する初期化処理処理を示すフローチャートである。
【図２８】 賞球制御用ＣＰＵが実行する初期化処理処理の他の例を示すフローチャートである。
【符号の説明】
１ パチンコ遊技機
３１ 主基板
３５ ランプ制御基板
３７ 賞球制御基板
５３ 基本回路
５６ ＣＰＵ
６５ 初期リセット回路
７０ 音声制御基板
８０ 表示制御基板
３７１ 賞球制御用ＣＰＵ
９０２，９３２ 電源監視用ＩＣ
９１０ 電源基板
９１６ コンデンサ[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a gaming machine such as a pachinko gaming machine, and in particular, when a game medium is launched into a game area by a player's operation and the game medium wins a prize area provided in the game area, a predetermined value is given to the player. A gaming machine that can be given and a special game value can be given to a player based on the result of the special game being in a predetermined mode by entering the game medium into the specific winning portion. .
[0002]
[Prior art]
As a gaming machine, a game medium such as a game ball is launched into a game area by a launching device, and when a game medium wins a prize area such as a prize opening provided in the game area, a predetermined number of prize balls are paid out to the player. There is something to be done. Further, a variable display unit capable of changing the display state is provided, and is configured to give a predetermined game value to the player when the display result of the variable display unit becomes a predetermined specific display mode There is.
[0003]
The display result of the variable display unit that displays the special symbol is a combination of a specific display mode that is determined in advance. Note that the game value is the right that the state of the variable winning ball device provided in the gaming area of the gaming machine is advantageous for a player who is likely to win a ball, or the advantageous state for a player. It is to generate.
[0004]
When the big hit occurs, for example, the big winning opening is opened a predetermined number of times, and the game shifts to a big hit gaming state where the hit ball is easy to win. And in each open period, if there is a prize for a predetermined number (for example, 10) of the big prize opening, the big prize opening is closed. And the number of times the special winning opening is opened is fixed to a predetermined number (for example, 16 rounds). An opening time (for example, 29.5 seconds) is determined for each opening, and even if the number of winnings does not reach a predetermined number, the big winning opening is closed when the opening time elapses. Further, when a predetermined condition (for example, winning in the V zone provided in the big prize opening) is not established at the time when the big prize opening is closed, the big hit gaming state is ended.
[0005]
In addition, among the combinations of display modes other than the “big hit” combination, the variable display in which the display result has already been derived and displayed at the stage where some of the display results of the plurality of variable display units have not yet been derived and displayed. A state in which the display mode of the part satisfies a display condition that is a combination of specific display modes is referred to as “reach”. Then, if the display result of the identification information variably displayed on the variable display portion does not satisfy the condition of “reach”, it becomes “missing”, and the variable display state ends. A player plays a game while enjoying how to generate a big hit.
[0006]
The game progress in the gaming machine is controlled by game control means such as a microcomputer. The identification information, character image, and background image displayed on the variable display device are controlled by display control means that operates in accordance with display control command data from the game control means. In general, the identification information, character image, and background image displayed on the variable display device are a display control microcomputer and a video display processor that generates image data in accordance with instructions from the microcomputer and transfers the image data to the variable display device side ( VDP), the program capacity of the display control microcomputer is large.
[0007]
Therefore, it is impossible to control identification information and the like displayed on the variable display device by the microcomputer of the game control means having a limited program capacity, and the display control microcomputer (separate from the microcomputer of the game control means) Display control means) is used. Therefore, the game control means for controlling the progress of the game needs to transmit a display control command to the display control means.
[0008]
In such a gaming machine, a speaker is provided on the game board, and various sound effects are emitted from the speaker as the game progresses in order to enhance the gaming effect. In addition, light emitters such as lamps and LEDs are provided on the game board, and these light emitters are turned on and off as the game progresses in order to enhance the gaming effect. In general, sound control for generating sound effects and lamp lighting / extinguishing timing control are performed by game control means for controlling the progress of the game. Therefore, it is necessary for the game control means to transmit a command to the sound control means or the lamp control means for actually generating sound or driving the lamp / LED.
[0009]
Since the progress of the game is controlled by game control means mounted on the main board, the number of winning balls based on winning is determined by the game control means and transmitted to the winning ball control board. On the other hand, the rental of game media is irrelevant to the progress of the game, and is generally controlled by the prize ball control means without going through the game control means.
[0010]
As described above, various control means are mounted on the gaming machine in addition to the game control means. Then, the game control means for controlling the progress of the game transmits each command indicating an operation instruction according to the game situation to each control means mounted on each control board.
[0011]
[Problems to be solved by the invention]
Generally, each control means is constituted by a microcomputer. That is, a program is stored in a ROM or the like, and data temporarily generated for control or data that changes as control proceeds is stored in the RAM. Then, when the power-off state due to a power failure or the like occurs in the gaming machine, the data in the RAM is lost. Therefore, when recovering from a power outage or the like, the player must return to the initial state (for example, the state when the game machine was first turned on at the game store for the first time in the day), which may cause a disadvantage to the player. There is. For example, if a power failure occurs during a jackpot game and the gaming machine returns to the initial state, the player cannot enjoy the benefits based on the jackpot.
[0012]
Therefore, an object of the present invention is to provide a gaming machine that can prevent a player from being disadvantaged as much as possible even when a power interruption occurs.
[0013]
[Means for Solving the Problems]
The gaming machine according to the present invention is In response to the game ball winning in the winning area provided in the gaming area, the game ball is paid out to the player, Including a variable display device having a display area in which the display state can be changed; Based on the winning of game media in the starting winning area of the winning areas The identification information displayed in the display area starts to fluctuate and can be controlled to the big hit gaming state when the display result of the identification information becomes a predetermined specific display mode. Na A gaming machine, a ball dispensing device for dispensing gaming balls, a volatile storage means, a game device control microcomputer for controlling a gaming device according to a program, and a ball dispensing device Data indicating the number of unpaid prize balls instructed by a command transmitted by the gaming device control microcomputer in response to a prize, incorporating a payout-side volatile storage means for storing the number of unpaid prize balls of the game balls to be paid out from Is stored in the payout-side volatile storage means, and a prize ball control microcomputer for executing a process of causing the ball payout apparatus to pay out the game ball, and the prize ball control microcomputer detects the payout of the game ball of the ball payout apparatus. A payout detecting means for outputting a signal of the volatile memory means built in at least the gaming machine control microcomputer when the gaming machine is powered off And a backup power source for supplying power capable of backing up a part of the payout side volatile storage means built in the prize ball control microcomputer, and detecting that the game ball has won a prize area, A game ball detecting means for outputting a detection signal to the control microcomputer, a rectifying means for converting an AC voltage from the AC power source into a DC voltage, and a DC voltage converted from the AC voltage by the rectifying means, which is lower than the DC voltage. DC voltage generation for generating a DC voltage that is supplied to the game ball detecting means and a DC voltage that is lower than the DC voltage supplied to the game ball detecting means and that is a drive power supply voltage for the gaming device control microcomputer And a DC voltage converted from the AC voltage by the rectifying means, and the DC voltage is supplied to the game ball detecting means. Power monitoring means for outputting a detection signal to the gaming apparatus control microcomputer when it is detected that the detection voltage has dropped to a high detection voltage, and a variable display device according to a command received from the gaming apparatus control microcomputer A display control microcomputer that performs display control, and the prize ball control microcomputer performs subtraction processing for subtracting data indicating the number of payouts based on the signal output by the payout detection means, and detects from the power supply monitoring means The signal is input to the interrupt terminal of the gaming apparatus control microcomputer, and the gaming apparatus control microcomputer executes the game control process in response to the detection signal from the power supply monitoring means being input to the interrupt terminal. From the state to be interrupted to the state in which the interrupt process is executed. Performs data save processing that saves the register contents including the stack pointer in the volatile storage means backed up by the up power supply, and also displays a flag indicating that the data save processing has been performed in the volatile storage backed up by the backup power supply. The game state storage includes the return address stored in the stack area pointed to by the stack pointer, and the gaming device control microcomputer monitors the establishment of the power return condition during the power-off process. When the return condition is satisfied, the state returns to the state in which the game control process is executed, and when the power is turned on to the gaming machine, the register is saved in the volatile storage means on condition that the flag is set. The contents of are restored to the register and displayed in advance on the display control microcomputer. Is performs data restoration process of transmitting the display request command screen is, the execution address of the program is returned to the return address stored in the stack area If the identification information is changing when the power monitoring means outputs the detection signal, the state returns to the state where the identification information is changing. When the power is turned on to the gaming machine, when the flag is not set, a predetermined value is set in the register, and a predetermined screen is displayed on the display control microcomputer at the time of initialization. When the control of the jackpot gaming state is performed when the change of the identification information is completed, the command indicating the jackpot display is transmitted to the display control microcomputer, and the prize ball control microcomputer is transmitted. When the game machine is turned on, the ball payout device determines that data indicating the number of unpaid prize balls is stored in the payout side volatile storage means built in the prize ball control microcomputer. The display control microcomputer is displayed at the time of initialization. In response to the reception of a predetermined screen display request command, control is performed to display the screen on the variable display device, and the predetermined screen display request command displayed upon return is received. In response to the control, the variable display device performs control to display the screen, and when the predetermined screen to be displayed upon return is displayed on the variable display device, the game device control microcomputer displays a jackpot display. The display of the screen is terminated when a command is received.
[0015]
The interrupt terminal is, for example, an interrupt terminal for maskable interrupts.
[0016]
Further, the interrupt terminal may be, for example, an interrupt terminal for a non-maskable interrupt.
[0019]
The detection signal from the power supply monitoring means is also input to the input port of the gaming machine control microcomputer. The gaming device control microcomputer may be configured to monitor the establishment of the return condition by monitoring the input state of the input port.
[0020]
The input port is Detection signal from game ball detection means It is preferable that the input port is a port in the input unit.
[0021]
The gaming device control microcomputer reads the register contents Depending on backup power supply Continue monitoring the input state of the input port after performing the process of saving to the volatile storage means being backed up, When the return condition is met, Evacuate to volatile storage The contents of the register being restored to the register It may be configured as follows.
[0024]
DETAILED DESCRIPTION OF THE INVENTION
Hereinafter, an embodiment of the present invention will be described with reference to the drawings.
First, the overall configuration of a pachinko gaming machine that is an example of a gaming machine will be described. 1 is a front view of the pachinko gaming machine 1 as seen from the front, FIG. 2 is an overall rear view showing the internal structure of the pachinko gaming machine 1, and FIG. 3 is a rear view of the gaming board of the pachinko gaming machine 1 as seen from the back. Here, a pachinko gaming machine is shown as an example of a gaming machine, but the present invention is not limited to a pachinko gaming machine, and may be, for example, a coin gaming machine. It can also be applied to image-type gaming machines and slot machines.
[0025]
As shown in FIG. 1, the pachinko gaming machine 1 has a glass door frame 2 formed in a frame shape. On the lower surface of the glass door frame 2 is a hitting ball supply tray 3. Below the hitting ball supply tray 3, there are provided an extra ball receiving tray 4 for storing prize balls overflowing from the hitting ball supply tray 3 and a hitting operation handle (operation knob) 5 for firing the hitting ball. A game board 6 is detachably attached to the rear side of the glass door frame 2. A game area 7 is provided in front of the game board 6.
[0026]
Near the center of the game area 7, there is provided a variable display device 8 including a variable display unit 9 for variably displaying a plurality of types of symbols and a variable display 10 using 7 segment LEDs. In this embodiment, the variable display section 9 has three symbol display areas of “left”, “middle”, and “right”. A passing gate 11 for guiding a hit ball is provided on the side of the variable display device 8. The hit ball that has passed through the passing gate 11 is guided to the start winning opening 14 through the ball outlet 13. In the passage between the passage gate 11 and the ball exit 13, there is a gate switch 12 that detects a hit ball that has passed through the passage gate 11. The winning ball that has entered the start winning opening 14 is guided to the back of the game board 6 and detected by the start opening switch 17. A variable winning ball device 15 that opens and closes is provided below the start winning opening 14. The variable winning ball device 15 is opened by a solenoid 16.
[0027]
An open / close plate 20 that is opened by a solenoid 21 in a specific gaming state (big hit state) is provided below the variable winning ball device 15. In this embodiment, the opening / closing plate 20 is a means for opening and closing the special winning opening. Of the winning balls guided from the opening / closing plate 20 to the back of the game board 6, the winning ball entering one (V zone) is detected by the V count switch 22. A winning ball from the opening / closing plate 20 is detected by the count switch 23. At the bottom of the variable display device 8, a start winning memory display 18 having four display units for displaying the number of winning balls that have entered the start winning opening 14 is provided. In this example, with the upper limit being four, each time there is a start prize, the start prize storage display 18 increases the number of lit display units one by one. Then, each time the variable display of the variable display unit 9 is started, the lit display unit is reduced by one.
[0028]
The game board 6 is provided with a plurality of winning openings 19, 24, and winning of the game balls to the winning openings 19, 24 is detected by winning opening switches 19a, 24a. Decorative lamps 25 blinking during the game are provided around the left and right sides of the game area 7, and an outlet 26 for absorbing a hit ball that has not won a prize is provided below. Two speakers 27 that emit sound effects are provided on the left and right upper portions outside the game area 7. On the outer periphery of the game area 7, a game effect LED 28a and game effect lamps 28b and 28c are provided.
[0029]
In this example, a prize ball lamp 51 that is lit when the prize ball is paid out is provided in the vicinity of one speaker 27, and a ball break lamp 52 that is lit when the supply ball is cut is provided in the vicinity of the other speaker 27. Is provided. Further, FIG. 1 also shows a card unit 50 that is installed adjacent to the pachinko gaming machine 1 and enables lending of a ball by inserting a prepaid card.
[0030]
The card unit 50 has a usable indicator lamp 151 indicating whether or not it is in a usable state, and when the remaining amount information recorded in the card has a fraction (a number less than 100 yen), the fraction is indicated as a hitting tray. 3, a fraction display switch 152 for displaying on a frequency display LED provided in the vicinity of 3, a connecting table direction indicator 153 indicating which side of the pachinko gaming machine 1 corresponds to the card unit 50, in the card unit 50 Check the card insertion indicator lamp 154 indicating that a card is inserted, the card insertion slot 155 into which a card as a recording medium is inserted, and the mechanism of the card reader / writer provided on the back of the card insertion slot 155. In some cases, a card unit lock 156 is provided for releasing the card unit 50.
[0031]
The hit ball fired from the hit ball launching device enters the game area 7 through the hit ball rail, and then descends the game area 7. When the hit ball is detected by the gate switch 12 through the passing gate 11, the display number of the variable display 10 changes continuously. Further, when the hit ball enters the start winning opening 14 and is detected by the start opening switch 17, the symbol in the variable display portion 9 starts to rotate if the variation of the symbol can be started. If it is not in a state where the change of the symbol can be started, the start winning memory is increased by one.
[0032]
The rotation of the image in the variable display unit 9 stops when a certain time has elapsed. If the combination of images at the time of the stop is a combination of jackpot symbols, the game shifts to a jackpot gaming state. That is, the opening / closing plate 20 is opened until a predetermined time elapses or a predetermined number (for example, 10) of hit balls wins. When the hit ball enters the specific winning area while the opening / closing plate 20 is opened and is detected by the V count switch 22, a right to continue is generated and the opening / closing plate 20 is opened again. The generation of the continuation right is allowed a predetermined number of times (for example, 15 rounds).
[0033]
When the combination of images in the variable display section 9 at the time of stop is a combination of jackpot symbols with probability fluctuations, the probability of the next jackpot increases. That is, it becomes a more advantageous state for the player in a high probability state. Further, when the stop symbol on the variable display 10 is a predetermined symbol (winning symbol), the variable winning ball device 15 is opened for a predetermined time. Further, in the high probability state, the probability that the stop symbol in the variable display 10 becomes a winning symbol is increased, and the opening time and the number of times of opening of the variable winning ball device 15 are increased.
[0034]
Next, the structure of the back surface of the pachinko gaming machine 1 will be described with reference to FIG.
On the back surface of the variable display device 8, as shown in FIG. 2, a prize ball tank 38 is provided on the top of the mechanism plate 36, and the prize ball is placed from above in a state where the pachinko gaming machine 1 is installed on the gaming machine installation island. It is supplied to the prize ball tank 38. The prize balls in the prize ball tank 38 pass through the guide rod 39 and reach the ball dispensing device.
[0035]
The mechanism plate 36 includes a variable display control unit 29 for controlling the variable display unit 9 via the relay board 30, a game control board (main board) 31 covered with a board case 32 and mounted with a game control microcomputer, etc. A relay board 33 for relaying signals between the variable display control unit 29 and the game control board 31, and a prize ball control board 37 on which a prize ball control microcomputer for performing payout control of prizes is mounted. Has been. Further, at the lower part of the mechanism plate 36, a hitting ball launching device 34 that launches a hitting ball into the game area 7 using the rotational force of the motor, game effect lamps / LEDs 28a, 28b, 28c, a prize ball lamp 51, and a ball break lamp A lamp control board 35 for sending a signal to 52 is installed.
[0036]
FIG. 3 is a rear view of the game board of the pachinko gaming machine 1 as seen from the back. As shown in FIG. 3, the ball passing through the guide rod 39 passes through the ball break detectors 187a and 187b and reaches the ball dispensing device 97 via the ball supply rods 186a and 186b. The prize balls paid out from the ball payout device 97 are supplied to the hitting ball supply tray 3 provided on the front surface of the pachinko gaming machine 1 through the connection port 45. A surplus ball passage 46 communicating with the surplus ball receiving tray 4 provided on the front surface of the pachinko gaming machine 1 is formed on the side of the communication port 45. A lot of premium balls based on the winnings are paid out and the hitting ball supply tray 3 becomes full. Finally, when the premium balls are paid out after the premium balls reach the contact port 45, the premium balls pass through the surplus ball passage 46 and surplus. It is guided to the ball receiving tray 4. When the prize ball is further paid out, the sensing lever 47 presses the full tank switch 48 and the full tank switch 48 is turned on. In this state, the rotation of the stepping motor in the ball dispensing device 97 is stopped, the operation of the ball dispensing device 97 is stopped, and the driving of the ball striking device 34 is stopped as necessary.
[0037]
In order to perform the prize ball payout control, signals from the winning opening switches 19a and 24a, the start opening switch 17 and the V count switch 22 are sent to the main board 31. The CPU 56 of the main board 31 knows that a winning corresponding to six prize ball payout has occurred when the start port switch 17 is turned on. Further, when the count switch 23 is turned on, it is known that a winning corresponding to 15 prize ball payouts has occurred. Then, when the winning opening switch is turned on, it is known that a winning corresponding to ten winning ball payouts has occurred. In this embodiment, for example, a game ball won in the winning opening 24 is detected by a winning opening switch 24a provided in a winning ball flow path from the winning opening 24 and won in the winning opening 19. Is detected by a winning port switch 19a provided in a winning ball flow path from the winning port 19.
[0038]
FIG. 4 is a block diagram illustrating an example of a circuit configuration in the main board 31. FIG. 4 also shows a prize ball control board 37, a lamp control board 35, a sound control board 70, a launch control board 91, and a display control board 80. On the main board 31, the basic circuit 53 for controlling the pachinko gaming machine 1 according to the program and the signals from the gate switch 12, the start port switch 17, the V count switch 22, the count switch 23 and the winning port switches 19a and 24a are the basic circuit. 53, a solenoid circuit 59 for driving the solenoid 16 for opening / closing the variable winning ball apparatus 15 and the solenoid 21 for opening / closing the opening / closing plate 20 in accordance with a command from the basic circuit 53, and lighting of the start memory display 18 There is provided a lamp / LED circuit 60 for performing the extinction lamp and driving the variable display 10 and the decorative lamp 25 by 7-segment LED.
[0039]
Further, according to the data given from the basic circuit 53, the jackpot information indicating the occurrence of the jackpot, the effective starting information indicating the number of starting winning balls used for starting the image display of the variable display unit 9, and the fact that the probability variation has occurred. An information output circuit 64 is provided for outputting the probability variation information and the like to a host computer such as a hall management computer.
[0040]
The basic circuit 53 includes a ROM 54 that stores a game control program and the like, a RAM 55 that is used as a work memory, a CPU 56 that performs a control operation according to a control program, and an I / O port unit 57. In this embodiment, the ROM 54 and RAM 55 are built in the CPU 56. That is, the CPU 56 is a one-chip microcomputer. The one-chip microcomputer only needs to incorporate at least the RAM 55, and the ROM 54 and the I / O port unit 57 may be externally attached.
[0041]
Further, the main board 31 includes an initial reset circuit 65 for resetting the basic circuit 53 when power is turned on, and an address signal supplied from the basic circuit 53 to decode any I / O port 57. An address decode circuit 67 for outputting a signal for selecting the / O port is provided.
Note that there is also switch information input to the main board 31 from the ball dispensing device 97, but these are omitted in FIG.
[0042]
A ball hitting device for hitting and launching a game ball is driven by a drive motor 94 controlled by a circuit on the launch control board 91. Then, the driving force of the drive motor 94 is adjusted according to the operation amount of the operation knob 5. That is, the circuit on the firing control board 91 is controlled so that the hit ball is fired at a speed corresponding to the operation amount of the operation knob 5.
[0043]
FIG. 5 is a block diagram showing a circuit configuration in the display control board 80 together with a CRT 82 which is an example of realization of the variable display unit 9, output ports (ports A and B) 571 and 572 of the main board 31, and the output buffer circuit 63. It is. The output port 571 outputs 8-bit data, and the output port 572 outputs a 1-bit strobe signal (INT signal).
[0044]
The display control CPU 101 operates in accordance with a program stored in the control data ROM 102. When a strobe signal is input from the main board 31 via the noise filter 107 and the input buffer circuit 105, the display control CPU 101 performs display control via the input buffer circuit 105. Receive commands. As the input buffer circuit 105, for example, 74HC244, which is a general-purpose IC, can be used. When the display control CPU 101 does not have an I / O port, an I / O port is provided between the input buffer circuit 105 and the display control CPU 101.
[0045]
Then, the display control CPU 101 performs display control of the screen displayed on the CRT 82 in accordance with the received display control command. Specifically, a command corresponding to the display control command is given to the VDP 103. The VDP 103 reads out necessary data from the character ROM 86. The VDP 103 generates image data to be displayed on the CRT 82 according to the input data, and stores the image data in the VRAM 87. The image data in the VRAM 87 is converted into R, G, and B signals, converted into analog signals by the DA conversion circuit 104, and output to the CRT 82.
[0046]
5 also shows a reset circuit 83 for resetting the VDP 103, an oscillation circuit 85 for supplying an operation clock to the VDP 103, and a character ROM 86 for storing frequently used image data. The frequently used image data stored in the character ROM 86 is, for example, a person, animal, or an image made up of characters, figures, symbols, or the like displayed on the CRT 82. In this embodiment, the display control CPU 101 is a one-chip microcomputer and incorporates at least a RAM.
[0047]
FIG. 6 is a block diagram showing components related to the prize ball, such as the components of the prize ball control board 37 and the ball payout device 97. As shown in FIG. 6, the detection signal from the full switch 48 is input to the I / O port 57 of the main board 31 via the relay board 71. The full tank switch 48 is a switch for detecting the full tank of the surplus ball receiving tray 4.
[0048]
Detection signals from the ball break detection switch 167 and the ball break switch 187 (187a, 187b) are input to the I / O port 57 of the main board 31 via the relay board 72 and the relay board 71. The ball break detection switch 167 is a switch for detecting the shortage of replenishment balls in the prize ball tank 38, and the ball break switch 187 is a switch for detecting the presence or absence of a prize ball in the prize ball passage.
[0049]
When the detection signal from the ball break detection switch 167 or the ball break switch 187 indicates a ball break state or the detection signal from the full tank switch 48 indicates a full tank state, A prize ball control command for instructing prohibition of ball rental is transmitted. When receiving a prize ball control command instructing prohibition of ball rental, the prize ball control CPU 371 of the prize ball control board 37 stops the ball rental process.
[0050]
Further, a detection signal from the prize ball count switch 301 </ b> A is also input to the I / O port 57 of the main board 31 via the relay board 72 and the relay board 71. Further, a drive signal from the I / O port 57 of the main board 31 to the winning ball discharge solenoid 127 is supplied to the winning ball discharge solenoid 127 via the relay board 71. The prize ball count switch 301A is provided in the prize ball mechanism portion of the ball dispensing device 97 and detects the prize ball actually paid out.
[0051]
When there is a prize, a prize ball control command indicating the number of prize balls is input to the prize ball control board 37 from the output ports (ports G and H) 577 and 578 of the main board 31. The output port 577 outputs 8-bit data, and the output port 578 outputs a 1-bit strobe signal (INT signal). A prize ball control command indicating the number of prize balls is input to the I / O port 372a via the input buffer circuit 373. The prize ball control CPU 371 inputs a prize ball control command via the I / O port 372a, and drives the ball payout device 97 in accordance with the prize ball control command to perform a prize ball payout. In this embodiment, the winning ball control CPU 371 is a one-chip microcomputer and incorporates at least a RAM.
[0052]
Further, the prize ball control CPU 371 outputs a ball lending number signal indicating the number of lending balls to the terminal board 160 and a buzzer driving signal to the buzzer board 75 via the output port 372g. A buzzer is mounted on the buzzer substrate 75. Further, an error signal is output to the error display LED 374 via the output port 372e.
[0053]
Further, the detection signal of the prize ball count switch 301A and the detection signal of the ball rental count switch 301B are input to the input port 372b of the prize ball control board 37 via the relay board 72. The ball lending count switch 301B detects a game ball actually lent. A drive signal from the prize ball control board 37 to the payout motor 289 is transmitted to the payout motor 289 in the prize ball mechanism portion of the ball payout device 97 via the output port 372c and the relay board 72.
[0054]
The card unit 50 is equipped with a card unit control microcomputer. Further, the card unit 50 is provided with a fraction display switch 152, a connecting table direction indicator 153, a card insertion display lamp 154, and a card insertion slot 155 (see FIG. 1). The balance display board 74 is connected with a frequency display LED, a ball lending switch, and a return switch provided in the vicinity of the hitting ball supply tray 3.
[0055]
A ball lending switch signal and a return switch signal are given from the balance display board 74 to the card unit 50 via the prize ball control board 37 in accordance with the player's operation. Further, a card balance display signal indicating a prepaid card balance and a ball lending possible display signal are given to the balance display board 74 from the card unit 50 via the prize ball control board 37. Between the card unit 50 and the prize ball control board 37, a unit operation signal (BRDY signal), a ball lending request signal (BRQ signal), a ball lending completion signal (EXS signal) and a pachinko machine operation signal (PRDY signal) are I / O. Exchanged via the O port 372f.
[0056]
When the power of the pachinko gaming machine 1 is turned on, the prize ball control CPU 371 of the prize ball control board 37 outputs a PRDY signal to the card unit 50. When a card is received in the card unit 50, the ball lending switch is operated and a ball lending switch signal is input, the card unit control microcomputer outputs a BRDY signal to the prize ball control board 37. When a predetermined delay time elapses from this point, the card unit control microcomputer outputs a BRQ signal to the prize ball control board 37. Then, the prize ball control CPU 371 of the prize ball control board 37 drives the payout motor 289 to pay out a predetermined number of lending balls to the player. When the payout is completed, the prize ball control CPU 371 outputs an EXS signal to the card unit 50.
[0057]
As described above, all signals from the card unit 50 are input to the prize ball control board 37. Accordingly, regarding the ball lending control, no signal is input from the card unit 50 to the main board 31, and there is no room for an illegal signal input from the card unit 50 side to the basic circuit 53 of the main board 31. The main board 31 and the prize ball control board 37 are mounted with a solenoid and a driver circuit for driving a motor and a lamp, but these circuits are omitted in FIG.
[0058]
In this embodiment, at least main board 31 has a part of RAM 55 built in CPU 56 backed up. That is, even if the power supply to the gaming machine is stopped, the data in the backup RAM area is saved. Further, the display control CPU 101, the sound control CPU 701, the lamp control CPU 351, and the prize ball control CPU 371 may be configured such that a part of the RAM is backed up.
[0059]
FIG. 7 is a block diagram showing a configuration example around the CPU 56 for power supply monitoring and power supply backup. As shown in FIG. 7, the power monitoring IC 902 introduces a + 30V voltage, and detects the occurrence of a power interruption by monitoring the + 30V voltage. Specifically, when the + 30V voltage becomes equal to or lower than a predetermined value (for example, 80% of + 30V), an interruption signal is given to the CPU 56, assuming that the power supply is cut off. In the CPU 56, this interrupt is input to a maskable interrupt terminal (external interrupt terminal: INT terminal). A signal input to the INT terminal is also input to the input port 570. Therefore, the CPU 56 can confirm the power-off state by confirming the level of the input port in the interrupt process (INT process) based on the signal input to the INT terminal.
[0060]
The input port is input to an empty bit of the input port for inputting output signals of various switches provided in the gaming machine. Therefore, the input port IC can be effectively used. Further, when another interrupt factor is also input to the external interrupt terminal, it is recognized by the signal input to the input port that the interrupt is due to power interruption.
[0061]
Depending on the type of CPU used, different names (for example, IRQ1, IRQ2) are assigned to the external interrupt terminals. What are the names of signal terminals that are interrupted by external signals? Corresponds to the INT terminal referred to here. An unmaskable interrupt terminal generally called an NMI terminal may be used.
[0062]
The predetermined value for the power monitoring IC 902 to detect the power interruption is lower than the normal voltage, but is a voltage that allows the CPU 56 to operate for a while. Further, since the power monitoring IC 902 is configured to monitor a voltage that is higher than the voltage required by the CPU 56 (in this example, +5 V) and immediately after being converted from AC to DC, the CPU 56 is necessary. The monitoring range can be expanded with respect to the voltage. Therefore, more precise monitoring can be performed. Furthermore, when + 30V is used as the monitoring voltage, since the voltage supplied to the various switches of the gaming machine is + 12V, prevention of erroneous switch-on detection at the moment of power interruption can be expected.
[0063]
That is, when the voltage of the + 30V power supply is monitored, it is possible to detect a decrease in the level before + 12V created after the creation of + 30V starts to drop. Therefore, when the voltage of the + 12V power supply decreases, the switch output becomes in the on state. However, if the power supply interruption is recognized by monitoring the + 30V power supply voltage that decreases faster than + 12V, the power supply is turned on before the switch output shows the on state. It is possible to enter a state of waiting for recovery and not detect switch output.
[0064]
While power is not supplied from the + 5V power supply, at least a part of the RAM is backed up by a backup power supply supplied from the power supply board, and the contents are preserved even if the power supply to the gaming machine is cut off. When the + 5V power supply is restored, a reset signal is issued from the initial reset circuit 65, so that the CPU 56 returns to a normal operation state. At that time, since necessary data is backed up, it is possible to return to the gaming state at the time of the power failure when recovering from the power failure.
[0065]
FIG. 8 is a block diagram illustrating a configuration example of the power supply substrate 910. The power supply board 910 is installed independently of control boards such as the main board 31, the display control board 80, the voice control board 70, the lamp control board 35, and the prize ball control board 37, and each control board and mechanical parts in the gaming machine are installed. Generate the voltage to be used. In this example, AC24V, DC + 30V, DC + 21V, DC + 12V and DC + 5V are generated. A capacitor 916 serving as a backup power supply is charged from a line of power supply for driving DC + 5V, that is, an IC or the like on each substrate.
[0066]
The transformer 911 converts AC voltage from the AC power source into 24V. The AC 24V voltage is output to the connector 915. The rectifier circuit 912 also generates a DC voltage of +30 V from AC 24 V and outputs it to the DC-DC converter 913 and the connector 915. The DC-DC converter 913 generates + 21V, + 12V, and + 5V and outputs them to the connector 915. The connector 915 is connected to, for example, a relay board, and power of a voltage necessary for each control board and mechanism component is supplied from the relay board.
[0067]
The + 5V line from the DC-DC converter 913 branches to form a backup + 5V line. A large-capacitance capacitor 916 is connected between the backup + 5V line and the ground level. The capacitor 916 serves as a backup power source for the backup RAM of each control board when power supply to the gaming machine is cut off. Further, a backflow preventing diode 917 is inserted between the + 5V line and the backup + 5V line.
[0068]
A battery that can be charged from a + 5V power supply may be used as the backup power supply. In the case of using a battery, a rechargeable battery is used in which the capacity disappears when a state in which no power is supplied from the +5 V power source continues for a predetermined time.
[0069]
Further, the power monitoring IC 901 is provided on all or a part of each control board (in this example, the voice control board 70, the lamp control board 35, the display control board 80, and the prize ball control board 37) other than the main board 31. It is also possible to mount a signal similar to the above, and to give a signal to each CPU when the + 30V voltage becomes a predetermined value or less. At this time, it is desirable that the voltage value of the +30 V power source that outputs a signal indicating a voltage drop from the power monitoring IC in each control board is lower than the voltage value in the power monitoring IC 901 on the main board 31.
[0070]
Here, a signal from the power monitoring IC 902 is input to the INT terminal. However, the signal is introduced to the non-maskable interrupt terminal (NMI terminal), and a process at the time of power-off described later is performed in the NMI interrupt process. Also good.
[0071]
Hereinafter, the control operation of the gaming machine will be described.
FIG. 9 is a flowchart showing game control processing of the CPU 56 in the main board 31. FIG. 9A shows a main process executed by the CPU 56, and FIG. 9B shows an interrupt process. When the power-on reset is released, the CPU 56 first sets the built-in clock monitor register to the clock monitor enable state in order to enable the clock monitor control (step S1). The clock monitor control is a control that automatically generates a reset within the CPU 56 when a drop or stop of the input clock signal is detected.
[0072]
Next, the CPU 56 performs initialization processing (step S2). In the initialization process, a timer setting process is performed so that a timer interrupt is generated after a predetermined period (for example, after 2 ms). Thereafter, the process of updating the display random number such as a random number for determining the stop symbol type is repeatedly executed (step S17).
[0073]
The process shown in FIG. 9B is started by a timer interrupt inside the CPU 56. In the interrupt process, the CPU 56 first performs a timer setting process so that a timer interrupt is again applied after a predetermined period (for example, after 2 ms) (step S20).
[0074]
Next, after performing a process of setting a display control command sent to the display control board 80 in a predetermined area of the RAM 55 (display control data setting process: step S4), a process of outputting a display control command is performed (display) Control data output process: Step S5).
[0075]
Next, a process of outputting the contents of the storage area for various output data to each output port is performed (data output process: step S6). Further, an output data setting process for setting output data such as jackpot information, start information, probability variation information, etc., output to the hall management computer in the storage area is performed (step S8). Further, various abnormality diagnosis processes are performed by the self-diagnosis function provided in the pachinko gaming machine 1, and an alarm is issued if necessary according to the result (error process: step S9).
[0076]
Next, a process of updating each counter indicating each determination random number such as a big hit determination random number used for game control is performed (step S10).
[0077]
Next, the CPU 56 performs special symbol process processing (step S11). In the special symbol process control, corresponding processing is selected and executed according to a special symbol process flag for controlling the pachinko gaming machine 1 in a predetermined order according to the gaming state. The value of the special symbol process flag is updated during each process according to the gaming state. Also, normal symbol process processing is performed (step S12). In the normal symbol process, the corresponding process is selected and executed in accordance with the normal symbol process flag for controlling the variable display 10 using the 7-segment LED in a predetermined order. The value of the normal symbol process flag is updated during each process according to the gaming state.
[0078]
Further, the CPU 56 inputs the states of the gate sensor 12, the start port sensor 17 and the count sensor 23 via the switch circuit 58, and determines whether or not each winning port or winning device has been won (switch processing: step S13). ). The CPU 56 further performs a process of updating a display random number such as a random number that determines the type of stop symbol (step S15).
[0079]
Further, the CPU 56 performs signal processing with the prize ball control board 37 (step S16). That is, when a predetermined condition is satisfied, a prize ball control command is output to the prize ball control board 37. The prize ball control CPU mounted on the prize ball control board 37 drives the ball payout device 97 according to the prize ball control command.
[0080]
FIG. 10 is a flowchart showing the INT process of the CPU 56. As described above, when the power monitoring IC 902 detects a decrease in power supply voltage, an external interrupt is applied to the CPU 56. Further, as shown in FIG. 7, the output of the power monitoring IC 902 is introduced into the input port 570.
[0081]
In the INT process based on the power supply voltage drop, the CPU 56 first transfers the contents of the register to the backup RAM (step S31). Next, the INT flag is set (step S32). The INT flag is an internal flag indicating that an interruption based on a power supply voltage drop has occurred. The INT flag is set in the backup RAM area. Further, the CPU 56 disables the RAM access (step S33), and continues to monitor the level of the input port where the output of the power monitoring IC 902 is introduced (step S34). In this state, the power supply voltage further decreases, and finally the operation of the CPU 56 stops.
[0082]
However, if the input port level returns to the normal level during the execution of step S34, the CPU 56 enables the RAM access (step S35), and the register value stored in the backup RAM is changed. The original register is restored (step S36). Then, the INT flag is reset (step S37), and the process returns to the interrupted address.
[0083]
As described above, when the CPU 56 detects that the power supply voltage has returned to normal, the CPU 56 returns the state of the register to the address where the external interrupt has been applied. Therefore, control can be returned to a normal state even when an interrupt is generated due to noise on the interrupt line or a momentary power interruption. Therefore, the control of the gaming machine proceeds as if no interruption occurred.
[0084]
FIG. 11 is a flowchart showing an example of the initialization process (step S2) in the main process shown in FIG. When power supply to the gaming machine is resumed, an initial reset signal is input from the initial reset circuit 65 to the CPU 56. The CPU 56 starts the main process in response to the initial reset signal. In the system check process, the CPU 56 first checks whether the INT flag is set (step S42).
[0085]
At this time, if it is necessary to set the RAM access permission state, that is, if the RAM access permission state is not automatically entered when the reset is applied, the CPU 56 sets the RAM access permission state.
[0086]
If the INT flag is not set, all the registers and the RAM area are cleared (step S46), and necessary initial values are set (step S47). Then, a power-on screen display command transmission request is set (step S48), the stack pointer is initialized (step S49), and the initialization process is terminated.
[0087]
When the power-on screen display command transmission request is set, for example, the power-on screen display command is transmitted to the display control board 80 by the display control data output process (step S5) shown in FIG. Upon receiving the power-on screen display command, the display control CPU 101 on the display control board 80 displays a predetermined screen on the variable display unit 9 as a screen to be displayed when the power is turned on.
[0088]
When it is confirmed in step S42 that the INT flag is set, the CPU 56 restores the register value stored in the backup RAM to the original register (step S43). Then, the INT flag is reset (step S44), and an error screen display command transmission request is set (step S45).
[0089]
When an error screen display command transmission request is set, for example, an error screen display command is transmitted to the display control board 80 by display control data output processing (step S5). The display control CPU 101 on the display control board 80 Error screen When the display command is received, a predetermined error screen is displayed on the variable display unit 9.
[0090]
Then, the CPU 56 jumps to the stack area value pointed to by the stack pointer as a jump destination. Since the stack pointer is one of the registers, it is restored to the value when the power is turned off by the processing in step S43. In this embodiment, the stack area is formed in the backup RAM area. That is, it is preserved even when the power is turned off. Therefore, the control state returns to the state when the power is cut off.
[0091]
For example, it is assumed that the display control CPU 101 on the display control board 80 is performing symbol variation display on the variable display unit 9 when the power is turned off. Then, when power is restored, the display control CPU 101 receives an error screen display command, and displays an error screen on the variable display unit 9. On the other hand, the CPU 56 of the main board 31 returns to the state when the power is cut off, that is, the gaming state during the special symbol change. Then, when the gaming state during the special symbol change ends, a command indicating symbol stop and a command indicating jackpot display are transmitted. At that stage, the display control CPU 101 can stop the error display and continue the subsequent display control.
[0092]
As described above, the CPU 56 performs data restoration processing if the INT flag is set at the time of restoration, and performs normal initial setting processing (steps S46 and S47) if the INT flag is not set. In the data restoration process, the saved register restoration process and the INT flag reset process are performed. In addition, since the return to the return address stored in the stack area in the RAM area where the power is backed up, the game control means can return to the game state when the power is cut off.
[0093]
Hereinafter, prize ball control means as an example of control means other than game control means will be described. In this example, even if the power of the gaming machine is cut off, a part of the built-in RAM of the prize ball control CPU 371 is supplied with power from the capacitor 916 of the power supply board 901. For example, the output of the capacitor 916 is connected to the backup terminal (VBB) of the prize ball control CPU 371 (see FIG. 6).
[0094]
FIG. 12 is an explanatory diagram showing a bit configuration of a prize ball control command transmitted from the main board 31 to the prize ball control board 37. As shown in FIG. 12, the upper 4 bits in 1 byte are used as a control designating part, and the lower 4 bits are used as an area indicating the number of prize balls.
[0095]
As shown in FIG. 13, in the control designation unit, if bits 7, 6, 5, and 4 are “0, 1, 0, 0”, it indicates a payout number designation command, and “0, 1, 0, “1” indicates a payout designation command. The payout number designation command is sent to the winning ball control board 37 as soon as the CPU 56 of the main board 31 detects winning.
[0096]
A ball break designation command whose bits 7, 6, 5, and 4 are “1, 0, 0, 0” is when the ball break detection switch 167 or the ball break switch 187 is turned on (when the ball break state flag is turned on). Are transmitted from the main board 31. Further, the firing stop designation command in which bits 7, 6, 5, 4 are “1, 0, 0, 1” is issued when the surplus ball receiving tray 4 is full and the full switch 48 is turned on (full state). When the flag is turned on).
[0097]
The prize ball control command is output as data of 1 byte (8 bits: prize ball control commands D7 to D0) from the main board 31 to the prize ball control board 37. The prize ball control commands D7 to D0 are output in positive logic. When prize ball control commands D7 to D0 are output, a negative logic prize ball control INT signal is output.
[0098]
As shown in FIG. 6, the prize ball control command is transmitted via the output port 577. In this embodiment, as shown in FIG. 14, when the prize ball control commands D7 to D0 are output from the main board 31, the prize ball control INT signal becomes low level for 5 μs or more. The prize ball control INT signal is connected to the interrupt terminal of the prize ball control CPU 371 on the prize ball control board 37. Therefore, when there is an interruption, the prize ball control CPU 371 can recognize that the prize ball control commands D7 to D0 are sent from the main board 31, and perform a prize ball control command reception process in the interrupt process.
[0099]
The command configuration shown in FIG. 12 is an example, and other configurations may be used. For example, the upper and lower order in one byte may be reversed from the configuration shown in FIG.
[0100]
FIG. 15 is a block diagram showing a configuration example around the prize ball control CPU 371 for power supply monitoring and power supply backup. As shown in FIG. 15, the power supply monitoring IC 932 introduces a + 30V voltage and monitors the + 30V voltage to detect the occurrence of a power supply interruption. Specifically, when the + 30V voltage becomes equal to or lower than a predetermined value (for example, 80% of + 30V), an interruption signal is given to the prize ball control CPU 371, assuming that the power supply is cut off. In the prize ball control CPU 371, this interrupt is input to a non-maskable interrupt (NMI) terminal. A signal input to the NMI terminal is also input to the input port. Accordingly, the prize ball control CPU 371 can confirm the power-off state by confirming the level of the input port in the NMI processing.
[0101]
The predetermined value for the power monitoring IC 932 to detect the power interruption is lower than the normal voltage, but is a voltage that allows the prize ball control CPU 371 to operate for a while. Further, since the power supply monitoring IC 932 is configured to monitor a voltage higher than the voltage required by the prize ball control CPU 371 (in this example, +5 V), the voltage required by the prize ball control CPU 371 is set. On the other hand, the monitoring range can be expanded. Therefore, more precise monitoring can be performed.
[0102]
While power is not supplied from the + 5V power supply, at least a part of the built-in RAM of the prize ball control CPU 371 is backed up by connecting a backup power supply supplied from the power supply board to the backup terminal, and the power supply to the gaming machine is supplied. Even if you decline, the contents are saved. When the +5 V power supply is restored, the reset signal is issued from the initial reset circuit 935, so that the winning ball control CPU 371 returns to the normal operation state. At that time, since necessary data is backed up, it is possible to return to the gaming state at the time of the power failure when recovering from the power failure.
[0103]
FIG. 16 is a flowchart showing main processing of the prize ball control CPU 371. In the main process, the prize ball control CPU 371 first performs an initial value setting process such as clearing the RAM area (step S701). When data is set in the RAM area (backup area) backed up by the power supply of the built-in RAM, the clear process of these areas is not performed. Thereafter, in this embodiment, the prize ball control CPU 371 performs prize ball payout control by an interruption process by a timer interruption generated every predetermined period (for example, 2 ms) (step S702). In the timer interrupt process, as shown in FIG. 17, the prize ball control CPU 371 executes a prize ball payout control process (step S711).
[0104]
FIG. 18 is an explanatory diagram showing a usage example of the RAM built in the prize ball control CPU 371. In this example, the total number storage (for example, 2 bytes) is formed in the backup RAM area. The total number storage stores the total number of payouts instructed from the main board 31 side.
[0105]
FIG. 19 to FIG. 25 are flowcharts showing the prize ball payout control process executed by the prize ball control CPU 371. In this embodiment, the winning ball payout control process is configured to be executed by a timer interrupt process, but is not configured as such, and is executed by a normal process (not an interrupt process). You may comprise.
[0106]
In the prize ball payout control process, the prize ball control CPU 371 checks whether or not a prize ball control command is received (step S480). If received, the process proceeds to step S511. If it has not been received, it is checked whether or not an error state is currently present (step S481). If it is in an error state, error processing is performed. If it is not in the error state, it is confirmed whether or not it is during the winning ball (or during correction payout) (step S482). If it is not in the winning ball, it is confirmed whether or not a ball lending process is in progress (step S483). If the ball is being lent, the process proceeds to the process of lent the ball.
[0107]
If the ball is not being loaned, it is confirmed whether or not the values of the total number storage and the correction number counter are 0 (step S484). If they are 0, that is, if it is not necessary to pay out a prize ball, it is confirmed whether or not the BRQ signal which is a ball lending request signal from the card unit 50 as an external device of the gaming machine is turned on. (Step S491).
[0108]
If the BRQ signal is on, a process for starting ball lending is performed (step S492), and the process shifts to a process during ball lending. It is preferable that the counter for ball lending control is also formed in the backup RAM area.
[0109]
If the total number storage and the correction number counter values are not all 0 in step S484, the process of step S500 is performed.
[0110]
In step S500, if the corrected payout flag is on, that is, if it is determined that the corrected payout should be made, the process proceeds to step S507. If the corrected payout flag is not turned on, the prize ball control CPU 371 turns on the prize ball processing flag (step S503) and turns on the payout motor 289 (step S507). Then, the process shifts to a process for paying out a prize ball.
[0111]
When a prize ball control command (payout number instruction command) is received, the process of step S511 is started. In step S511, the prize ball control CPU 371 adds the number instructed by the payout number instruction command to the total number memory (step S512).
[0112]
As described above, the prize ball control CPU 371 mounted on the prize ball control board 37 stores the number of prize balls included in the payout number instruction command sent from the CPU 56 of the main board 31 in the backup RAM area (total number memory). Remember.
[0113]
Although there are commands other than the payout number instruction command in the prize ball control command, the reception processing of these commands is omitted in FIG.
[0114]
The process after step S532 shown in FIG. 22 is a process during paying out a prize ball. In the process of paying out a prize ball, first, a state check is performed (step S532). The winning ball control CPU 371 checks whether or not the winning ball payout is normally performed by monitoring the payout motor position sensor and the winning ball count switch 301A. The state check is a process for determining whether the payout motor position sensor is currently on or whether the payout motor position sensor is off.
[0115]
In this embodiment, the following timers are used for monitoring the payout motor position sensor and the prize ball count switch 301A.
(1) Timer T11: For on-monitoring of the dispensing motor position sensor
(2) Timer T12: For monitoring off of the dispensing motor position sensor
(3) Timer T13: For on-monitoring of the prize ball count switch 301A
(4) Timer T14: For monitoring off of the prize ball count switch 301A
[0116]
In addition, there is a delay time required for the flow of several game balls until the prize ball count switch 301A detects an actual payout ball after the payout motor position sensor confirms the number of payouts. The following timers are used.
(5) Timer T15: Waiting for the time from when the last payout ball is confirmed by the payout motor position sensor until the ball passes the prize ball count switch 301A
[0117]
Here, the status is checked by confirming that the timers are operating. In step S532, when the timer T11 is in operation, the process proceeds to an on-waiting process for the dispensing motor position sensor (step S534), and when the timer T12 is in operation, an off-waiting process for the dispensing motor position sensor (step S542). Migrate to When the timer 15 is operating, the process proceeds to the timer 15 timeout waiting (step S573). When no timer is in operation, the timer T11 is started (step S533).
[0118]
In step S534, the prize ball control CPU 371 waits for the payout motor position sensor to turn on. If the timer T11 times out before being turned on, the process proceeds to error processing (steps S535 and S536). When the dispensing motor position sensor is turned on, the timer T11 is stopped (step S537) and the timer T12 is started (step S541). Thereafter, the prize ball control CPU 371 waits for the payout motor position sensor to turn off (step S542). If the timer T12 times out before turning off, the process proceeds to error processing (steps S543 and S545). In addition, while the timers T11 and T12 have not timed out, a prize ball count switch check subroutine is executed (step S547).
[0119]
When the payout motor position sensor is turned off, the timer T12 is stopped (step S546). If the payout is not being corrected (step S549), the payout counter is incremented by 1 (step S550) and the total number storage is decremented by 1 (step). S551). When the value of the total number storage becomes 0 (step S552), the process proceeds to step S571. If correction payout is in progress, the value of the correction number counter is decremented by -1 (step S560). When the value of the correction number counter becomes 0 (step S561), the process proceeds to step S571. In step S571, the driving of the dispensing motor 289 is stopped. In addition, the timer T15 is started (step S572).
[0120]
Thereafter, the timer T15 waits for timeout (step S573). While the timeout has not occurred, a prize ball count switch check subroutine is executed (step S576).
[0121]
When the timer T15 times out, if the payout is not in progress (step S574), the value of the payout counter When The values of the winning ball counter are compared (step S575).
[0122]
The prize ball number counter is counted up each time the prize ball count switch 301A is turned on once in the prize ball count switch check subroutine. If the ball payout is normally performed when the timer T15 times out, the value of the prize ball number counter matches the number of times the payout motor position sensor is turned on. For example, when n prize balls have been played, if the number of turn-ons of the payout motor position sensor becomes n, the value of the total number memory becomes 0 in step S552, and after that time T15, the prize ball number counter The value of should be n.
[0123]
If the determination result in step S575 does not match, the number of shortage of winning balls (the number of winning balls-the number of winning balls counter value) is calculated. correction The number counter is set (step S583), the payout motor 289 is turned on (step S584), and the correction payout flag is turned on (step S585). After that, notification (for example, buzzer notification) indicating that correction payout has been started is performed for 20 seconds, for example (step S586). This notification is performed for the purpose of notifying the game store clerk that there may be an abnormality in the prize ball device, and also in order to suggest the possibility of failure of the prize ball count switch 301A or withdrawal (injustice). Note that the number of shortage prize balls is stored as a planned correction number.
[0124]
If the corrected payout has been performed, it is checked whether or not the value of the prize ball number counter matches the scheduled correction number (step S581), and if not, the process proceeds to step S586. If they match, the corrected payout flag is reset (step S582), and this process ends.
[0125]
If the determination result in step S575 is coincident, the winning ball processing flag is reset (step S587), and the process is terminated.
[0126]
As described above, the prize ball control CPU 371 recognizes whether or not the prize ball has been completed based on the value of the total stored number. When the prize ball is completed, the number of detections by the prize ball count switch 301A is confirmed after a predetermined time has elapsed. When it is detected that the number of game balls that have passed through the ball count switch 301A is less than the planned payout number, the corrected payout process is started.
[0127]
In addition, since the total storage number is formed in the backup RAM area, it is stored even if the power is cut off due to a power failure or the like. Therefore, when recovering from a power failure or the like, the prize ball control CPU 371 can continue the prize ball payout control based on the stored data. For example, upon recovery from a power failure, the prize ball control CPU 371 can restart the prize ball payout process by detecting that the total memory number is set.
[0128]
Further, if the correction number counter is also formed in the backup RAM area, even if a power failure occurs during the correction payout process, the prize ball control CPU 371 corrects based on the stored data upon recovery from the power failure. The payout control can be continued.
[0129]
FIG. 25 is a flowchart showing a prize ball count switch check subroutine. In the prize ball count switch check, first, a state check is performed (step S511). In step S511, when the timer T13 is in operation, the process shifts to an on-wait process for the prize ball count switch 301A (step S513). When the timer T14 is in operation, an off-wait process for the prize ball count switch 301A (step S513). The process proceeds to S518). When no timer is in operation, the timer T13 is started (step S512).
[0130]
Then, it waits for the prize ball count switch 301A to be turned on (step S513). If the timer T13 times out before the output of the prize ball count switch 301A is turned on, the process proceeds to error processing (steps S514 and S515).
[0131]
When the output of the winning ball count switch 301A is turned on, the timer T13 is stopped (step S516) and the timer T14 is started (step S517). Then, it waits for the prize ball count switch 301A to be turned off (step S518). If the timer T14 times out before the prize ball count switch 301A is turned off, the process proceeds to error processing (steps S519 and S520). If the prize ball count switch 301A is turned off before the timer T14 times out, the timer T14 is stopped (step S521). Then, the value of the prize ball number counter is incremented by 1 (step S522).
[0132]
In this embodiment, when a prize ball instruction is received from the game control means, the number of prize balls is added to the total number memory and the payout control is performed using the value of the total number memory. In response to the prize ball instruction, the number of prize balls may be stored in a number counter provided for the prize ball.
[0133]
FIG. 26 is a flowchart showing an NMI interrupt process executed by the prize ball control CPU 371 when the power supply voltage decreases. In this case, the prize ball control CPU 371 first sets the NMI flag (step S801). Further, the RAM access is disabled (step S802), and the level of the input port into which the output of the power monitoring IC 932 is introduced is continuously monitored (step S803).
[0134]
When the level of the input port returns to the normal level, the power monitoring IC 932 enables the RAM access (step S804), resets the NMI flag (step S805), and an NMI interrupt is applied. Return to address.
[0135]
As described above, when the prize ball control CPU 371 detects that the power supply voltage has returned to normal, the register state is restored to the address at which the NMI interrupt has been applied. Therefore, the control can be returned to the normal state even when noise is applied to the NMI line.
[0136]
Here, the power-off process is performed by the NMI process, but the output of the power monitoring IC 932 is introduced into the interrupt terminal of the maskable interrupt, and the power-off process described above is performed by the external interrupt process (INT process). Time processing may be performed. Further, the NMI flag (INT flag when performing INT processing) may be set only when there is information (for example, total number storage) indicating unpaid prize balls in the backup RAM area.
[0137]
FIG. 27 is a flowchart showing a part of the initialization process executed by the prize ball control CPU 371 when the power is turned on. When the power is turned on or the power is restored, the prize ball control CPU 371 first checks whether the value of the total number storage formed in the backup RAM area is not 0 (step S901). If it is 0, it means that there was no unpaid prize ball at the time of the previous power-off, so normal initial setting processing is performed. That is, the register and the entire RAM area are cleared (step S903), and the stack pointer is initialized (step S904).
[0138]
If the total number storage value is not 0, the address is designated and the register and the non-backup RAM area are cleared (step S905). Then, settings for restarting the prize ball are made. For example, an in-price ball processing flag is set (step S906). Even if it is a backup RAM area, if it is an area not related to the number of winning balls, it may be cleared by designating those addresses.
[0139]
Thus, the prize ball control CPU 371 can determine whether to perform normal initial setting processing or restore the state in the prize ball simply by checking the data in the backup RAM area when the power is turned on. In other words, it is possible to resume the prize ball processing for the unpaid prize balls by simple determination.
[0140]
In the process shown in FIG. 27, the winning ball control CPU 371 checks the data in the backup RAM area when the power is turned on, but such a determination need not be performed. That is, as shown in FIG. 28, when the power is turned on, only the RAM area that is not backed up by power is designated and cleared (step S910). Here, a register clear process is also performed.
[0141]
When the initialization process is performed, the registers are not saved when the power is turned off.
[0142]
In each of the above-described embodiments, the power-off process by interrupting the CPU 56 of the main board 31 and the prize ball control CPU 371 of the prize ball control board 37 has been described. However, other boards (display control board 80, The CPU mounted on the voice control board 70 and the lamp control board 35) may also perform a power-off process by interruption. At this time, the signal indicating the voltage drop may be connected to the maskable external interrupt terminal or may be connected to the NMI terminal.
[0143]
Similarly to the RAM in the game control means and the prize ball control means, the RAM in the sound control means, the lamp control means, and the display control means may have a portion to be backed up.
[0144]
【The invention's effect】
As described above, according to the present invention, when the power is turned off, the gaming machine is at least a volatile memory means built in the gaming machine control microcomputer and a payout side volatile memory built in the prize ball control microcomputer. When a part of the means is backed up and a drop in the DC voltage converted from the AC voltage by the rectifying means is monitored and the DC voltage drops to a detection voltage that is higher than the DC voltage supplied to the game ball detection means Power supply monitoring means for outputting a detection signal to the gaming apparatus control microcomputer is provided, and the gaming apparatus control microcomputer shifts from a state in which the gaming control process is executed to a state in which the interruption process is executed, and the interruption process. Saves the contents of the register including the stack pointer in the volatile storage means backed up by the backup power supply In addition to performing data evacuation processing, a flag indicating that data evacuation processing has been performed is set in the volatile storage means backed up by the backup power supply, and during the power-off processing, the establishment of the power recovery condition is monitored, When the return condition is satisfied, the state returns to the state in which the game control process is executed, and when the power is turned on to the gaming machine, the contents of the register saved in the volatile storage means on condition that the flag is set Is restored to the register, and a data restoration process is performed to send a display request command for a predetermined screen displayed at the time of restoration to the display control microcomputer, and the execution address of the program is saved in the stack area. Return to the address If the identification information is changing when the power monitoring means outputs the detection signal, the state returns to the state where the identification information is changing. When the power is turned on to the gaming machine, when the flag is not set, a predetermined value is set in the register, and a predetermined screen is displayed on the display control microcomputer at the time of initialization. When the control of the jackpot gaming state is performed when the change of the identification information is completed, the command indicating the jackpot display is transmitted to the display control microcomputer, and the prize ball control microcomputer is transmitted. When the game machine is turned on, the ball payout device determines that data indicating the number of unpaid prize balls is stored in the payout side volatile storage means built in the prize ball control microcomputer. The display control microcomputer is displayed at the time of initialization. In response to the reception of a predetermined screen display request command, control is performed to display the screen on the variable display device, and the predetermined screen display request command displayed upon return is received. In response to the control, the variable display device performs control to display the screen, and when the predetermined screen to be displayed upon return is displayed on the variable display device, the game device control microcomputer displays a jackpot display. Since the display of the screen is terminated when a command is received, even if an unexpected power failure occurs due to a power failure or the like, the gaming state information is reliably saved, resulting in a disadvantage to the player There is an effect that can be prevented.
[0146]
If the interrupt terminal is an interrupt terminal for a maskable interrupt, the non-maskable interrupt based on the signal to the high-priority non-maskable interrupt terminal can be used in other emergency processing. Non-maskable interrupts can be assigned for controls that require urgency in control.
[0147]
If the interrupt terminal is an interrupt terminal for a non-maskable interrupt, the power-off process can be started immediately by the process with the highest priority.
[0148]
When the signal from the power supply monitoring means is also input to the input port, and the gaming device control microcomputer is configured to execute the power-off process according to the input state of the input port, the power supply monitoring means By directly monitoring the output, it is possible to execute reliable power-off processing.
[0149]
When the gaming device control microcomputer is configured to monitor the establishment of the power supply return condition during the power-off process and return to the normal process when the return condition is satisfied, another means is provided. The gaming apparatus control microcomputer can perform control to return to the normal processing without providing the above.
[0150]
When the gaming device control microcomputer is configured to monitor the establishment of the return condition by monitoring the state of the input port, the gaming device control microcomputer reliably controls to return to normal processing. It can be carried out.
[0151]
The input port is Detection signal from game ball detection means Is the port in the input section From the fact Effective use of the input port section can be achieved.
[0152]
The gaming device control microcomputer uses the stored contents of the register as power-off processing. Ba Continue monitoring the input port after performing the process of saving to the volatile storage means being backed up, When the return condition is met, Evacuate to volatile storage The contents of the register being restored to the register Is configured as From the fact The data required to restore the gaming state can be reliably restored.
[Brief description of the drawings]
FIG. 1 is a front view of a pachinko gaming machine as viewed from the front.
FIG. 2 is a front view of a game board of a pachinko gaming machine as viewed from the front.
FIG. 3 is a rear view of the pachinko gaming machine as viewed from the back.
FIG. 4 is a block diagram showing a circuit configuration example of a game control board (main board).
FIG. 5 is a block diagram illustrating a circuit configuration example of a display control board.
FIG. 6 is a block diagram showing a circuit configuration example of a prize ball control board.
FIG. 7 is a block diagram showing an example of a configuration around a CPU for power monitoring and power backup.
FIG. 8 is a block diagram illustrating a configuration example of a power supply board.
FIG. 9 is a flowchart showing the operation of the basic circuit on the main board.
FIG. 10 is a flowchart showing CPU interrupt processing;
FIG. 11 is a flowchart illustrating an example of initialization processing.
FIG. 12 is an explanatory diagram showing a configuration example of a prize ball control command.
FIG. 13 is an explanatory diagram showing a bit configuration of a prize ball control command.
FIG. 14 is a timing chart showing a state of outputting prize ball control command data.
FIG. 15 is a block diagram showing a configuration example around a prize ball control CPU for power supply monitoring and power supply backup.
FIG. 16 is a flowchart showing main processing executed by a prize ball control CPU;
FIG. 17 is a flowchart showing a 2 ms timer interrupt process of the prize ball control CPU.
FIG. 18 is an explanatory diagram showing a configuration example of a RAM in the prize ball control means.
FIG. 19 is a flowchart showing a prize ball control process of a prize ball control CPU;
FIG. 20 is a flowchart showing a prize ball control process of a prize ball control CPU.
FIG. 21 is a flowchart showing prize ball control processing of a prize ball control CPU;
FIG. 22 is a flowchart showing a prize ball control process of a prize ball control CPU;
FIG. 23 is a flowchart showing a prize ball control process of a prize ball control CPU;
FIG. 24 is a flowchart showing a prize ball control process of a prize ball control CPU;
FIG. 25 is a flowchart showing a prize ball control process of a prize ball control CPU;
FIG. 26 is a flowchart showing NMI interrupt processing for prize ball control.
FIG. 27 is a flowchart showing initialization processing executed by the prize ball control CPU.
FIG. 28 is a flowchart showing another example of the initialization process executed by the winning ball control CPU.
[Explanation of symbols]
1 Pachinko machine
31 Main board
35 Lamp control board
37 prize ball control board
53 Basic circuit
56 CPU
65 Initial reset circuit
70 Voice control board
80 Display control board
371 CPU for prize ball control
902,932 Power supply monitoring IC
910 Power supply board
916 capacitor

Claims (8)

遊技領域に設けられている入賞領域に遊技球が入賞したことに応じて遊技者に遊技球を払い出し、表示状態が変化可能な表示領域を有する可変表示装置を含み、前記入賞領域のうち始動入賞領域への遊技媒体の入賞にもとづいて前記表示領域に表示される識別情報の変動を開始し、識別情報の表示結果があらかじめ定められた特定表示態様となったときに大当り遊技状態に制御可能な遊技機であって、
遊技球を払い出す球払出装置と、
揮発性記憶手段を内蔵し、プログラムに従って遊技用装置を制御するための遊技制御処理を行う遊技用装置制御マイクロコンピュータと、
前記球払出装置から払い出す遊技球の未払出賞球数を記憶する払出側揮発性記憶手段を内蔵し、前記遊技用装置制御マイクロコンピュータが入賞に応じて送信するコマンドで指示された未払出賞球数を示すデータを前記払出側揮発性記憶手段に記憶するとともに前記球払出装置に遊技球を払い出させる処理を実行する賞球制御マイクロコンピュータと、
前記賞球制御マイクロコンピュータが前記球払出装置の遊技球の払い出しを検出するための信号を出力する払出検出手段と、
遊技機の電源断時に少なくとも前記遊技用装置制御マイクロコンピュータに内蔵されている揮発性記憶手段および前記賞球制御マイクロコンピュータに内蔵されている払出側揮発性記憶手段の一部をバックアップ可能な電力を供給するためのバックアップ電源と、
遊技球が前記入賞領域に入賞したことを検出し、前記遊技用装置制御マイクロコンピュータに検出信号を出力する遊技球検出手段と、
交流電源からの交流電圧を直流電圧に変換する整流手段と、
前記整流手段によって交流電圧から変換された直流電圧から、該直流電圧よりも低い電圧であって前記遊技球検出手段に供給される直流電圧と、前記遊技球検出手段に供給される直流電圧よりも低く前記遊技用装置制御マイクロコンピュータの駆動電源電圧である直流電圧とを生成する直流電圧生成手段と、
前記整流手段によって交流電圧から変換された直流電圧を監視し、該直流電圧が前記遊技球検出手段に供給される直流電圧よりも高い電圧である検出電圧に低下したことを検出したときに検出信号を前記遊技用装置制御マイクロコンピュータに出力する電源監視手段と、
前記遊技用装置制御マイクロコンピュータから受信したコマンドに応じて前記可変表示装置の表示制御を行う表示制御用マイクロコンピュータとを備え、
前記賞球制御マイクロコンピュータは、前記払出検出手段が出力した信号にもとづいて払出予定数を示すデータを減算する減算処理を行い、
前記電源監視手段からの検出信号は、前記遊技用装置制御マイクロコンピュータの割込端子に入力され、
前記遊技用装置制御マイクロコンピュータは、
前記電源監視手段からの検出信号が前記割込端子に入力されたことに応じて、前記遊技制御処理を実行する状態から割込処理を実行する状態に移行し、該割込処理において、電源断時処理として、前記バックアップ電源でバックアップされている前記揮発性記憶手段にスタックポインタを含むレジスタの内容を退避するデータ退避処理を行うとともに、データ退避処理を行ったことを示すフラグを前記バックアップ電源でバックアップされている前記揮発性記憶手段にセットし、
前記遊技状態記憶は、スタックポインタが指すスタックエリアに保存されている復帰アドレスを含み、
前記遊技用装置制御マイクロコンピュータは、
前記電源断時処理中に、電源の復帰条件の成立を監視し、該復帰条件が成立したときには前記遊技制御処理を実行する状態に戻り、
遊技機に電源が投入されたときに、前記フラグがセットされていることを条件に、前記揮発性記憶手段に退避しているレジスタの内容をレジスタに復帰させ、前記表示制御用マイクロコンピュータに復帰時に表示されるあらかじめ決められている画面の表示要求コマンドを送信するデータ復帰処理を行うとともに、プログラムの実行アドレスを前記スタックエリアに保存されている復帰アドレスに復帰させて、前記電源監視手段が検出信号を出力したときに識別情報の変動中であれば当該識別情報の変動中の状態に戻り、
遊技機に電源が投入されたときに、前記フラグがセットされていないときには、あらかじめ定められている値をレジスタに設定し、前記表示制御用マイクロコンピュータに初期化時に表示されるあらかじめ決められている画面の表示要求コマンドを送信する初期設定処理を行い、
識別情報の変動が終了したときに、前記大当り遊技状態に制御するときには大当り表示を示すコマンドを前記表示制御用マイクロコンピュータに送信し、
前記賞球制御マイクロコンピュータは、遊技機に電源が投入されたときに、前記賞球制御マイクロコンピュータに内蔵されている払出側揮発性記憶手段に未払出賞球数を示すデータが保存されていると判定したときには前記球払出装置に遊技球を払い出させる処理を継続して実行し、
前記表示制御用マイクロコンピュータは、
前記初期化時に表示されるあらかじめ決められている画面の表示要求コマンドを受信したことに応じて前記可変表示装置に当該画面を表示する制御を行い、
前記復帰時に表示されるあらかじめ決められている画面の表示要求コマンドを受信したことに応じて前記可変表示装置に当該画面を表示する制御を行い、
前記可変表示装置に前記復帰時に表示されるあらかじめ決められている画面を表示しているときに、前記遊技用装置制御マイクロコンピュータから前記大当り表示を示すコマンドを受信したときに当該画面の表示を終了させる
ことを特徴とする遊技機。 Payout game balls to the player in response to the game ball is finished in the winning area provided in the game area includes a variable display device having a display area capable change the display state, start winning of the prize area The identification information displayed in the display area starts to fluctuate based on the winning of the game medium in the area, and can be controlled to the big hit gaming state when the display result of the identification information becomes a predetermined specific display mode. A gaming machine,
A ball payout device for paying out game balls;
A gaming device control microcomputer having a built-in volatile storage means and performing a gaming control process for controlling the gaming device according to a program;
Built-in payout side volatile storage means for storing the number of unpaid award balls of game balls to be paid out from the ball payout device, and the unpaid award specified by a command transmitted by the game device control microcomputer in response to a win A prize ball control microcomputer for storing data indicating the number of balls in the payout-side volatile storage means and executing a process for causing the ball payout device to pay out a game ball;
A payout detecting means for outputting a signal for the winning ball control microcomputer to detect a payout of a game ball of the ball payout device;
Power that can back up at least a part of the volatile memory means built in the gaming machine control microcomputer and the payout side volatile memory means built in the prize ball control microcomputer when the gaming machine is powered off Backup power to supply,
Game ball detecting means for detecting that a game ball has won the winning area and outputting a detection signal to the gaming apparatus control microcomputer;
Rectifying means for converting an AC voltage from an AC power source into a DC voltage;
From a DC voltage converted from an AC voltage by the rectifying means, a DC voltage that is lower than the DC voltage and supplied to the game ball detection means, and a DC voltage supplied to the game ball detection means DC voltage generating means for generating a low DC voltage that is a drive power supply voltage of the gaming apparatus control microcomputer;
The DC voltage converted from the AC voltage by the rectifying means is monitored, and a detection signal is detected when it is detected that the DC voltage has dropped to a detection voltage that is higher than the DC voltage supplied to the game ball detecting means. Power supply monitoring means for outputting to the gaming device control microcomputer,
A display control microcomputer that performs display control of the variable display device in response to a command received from the gaming apparatus control microcomputer;
The prize ball control microcomputer performs a subtraction process for subtracting data indicating the number of payouts based on the signal output by the payout detection means,
The detection signal from the power monitoring means is input to an interrupt terminal of the gaming machine control microcomputer,
The gaming device control microcomputer is:
In response to the detection signal from the power monitoring means being input to the interrupt terminal, the game control process is shifted to a state in which the interrupt process is performed. As a time process, a data saving process for saving the contents of a register including a stack pointer to the volatile storage means backed up by the backup power supply is performed, and a flag indicating that the data saving process has been performed is set by the backup power supply. Set in the volatile storage means being backed up,
The gaming state storage includes a return address stored in a stack area pointed to by a stack pointer,
The gaming device control microcomputer is:
During the power-off process, the establishment of the power supply return condition is monitored, and when the return condition is satisfied, the game control process is returned to the state to be executed.
When the power to the gaming machine is turned on, on the condition that the flag is set, the contents of the register saved in the volatile storage means are restored to the register, and the display control microcomputer is restored. The power monitoring means detects the data by performing a data restoration process to send a display request command for a predetermined screen displayed at the same time and restores the program execution address to the restoration address stored in the stack area. If the identification information is changing when the signal is output, the identification information is returned to the changing state .
When the game machine is turned on, if the flag is not set, a predetermined value is set in the register, and is displayed in advance on the display control microcomputer at the time of initialization. Perform initial setting process to send screen display request command,
When the control of the jackpot gaming state is completed when the change of the identification information is completed, a command indicating a jackpot display is sent to the display control microcomputer,
When the game machine is powered on, the prize ball control microcomputer stores data indicating the number of unpaid prize balls in the payout-side volatile storage means built in the prize ball control microcomputer. When it is determined that, the processing to continuously pay out the game ball to the ball payout device,
The display control microcomputer is:
In response to receiving a predetermined screen display request command displayed at the time of initialization, control is performed to display the screen on the variable display device,
In response to receiving a predetermined screen display request command displayed at the time of return, control is performed to display the screen on the variable display device,
When displaying a predetermined screen displayed at the time of return on the variable display device, when the command indicating the jackpot display is received from the gaming device control microcomputer, the display of the screen is terminated. A gaming machine that is characterized by 割込端子は、マスク可能割り込みの割込端子である
請求項１記載の遊技機。The gaming machine according to claim 1, wherein the interrupt terminal is an interrupt terminal for a maskable interrupt. 割込端子は、マスク不能割り込みの割込端子である
請求項１記載の遊技機。The gaming machine according to claim 1, wherein the interrupt terminal is an interrupt terminal for a non-maskable interrupt. 電源監視手段からの検出信号は、遊技用装置制御マイクロコンピュータの入力ポートにも入力され、
前記遊技用装置制御マイクロコンピュータは、入力ポートの入力状態を監視することによって復帰条件の成立を監視する
請求項１から請求項３のうちのいずれかに記載の遊技機。The detection signal from the power supply monitoring means is also input to the input port of the gaming device control microcomputer,
The gaming machine according to any one of claims 1 to 3, wherein the gaming device control microcomputer monitors establishment of a return condition by monitoring an input state of an input port. 入力ポートは、遊技球検出手段からの検出信号を入力する入力部におけるポートである
請求項４記載の遊技機。The gaming machine according to claim 4, wherein the input port is a port in an input unit for inputting a detection signal from the game ball detection means. 遊技用装置制御マイクロコンピュータは、レジスタの内容をバックアップ電源によりバックアップされている揮発性記憶手段に退避する処理を行った後に入力ポートの入力状態の監視をし続け、復帰条件が成立したときには、前記揮発性記憶手段に退避しているレジスタの内容をレジスタに復帰させる
請求項４または請求項５記載の遊技機。The gaming device control microcomputer continues to monitor the input state of the input port after performing the process of saving the contents of the register to the volatile storage means backed up by the backup power source, and when the return condition is satisfied, 6. The gaming machine according to claim 4, wherein the contents of the register saved in the volatile storage means are restored to the register. 賞球制御マイクロコンピュータは、
球払出装置から実際に払い出された遊技球数が払出予定数に対して不足していることを検出したときに、不足分を補正払出数として払出側揮発性記憶手段に記憶させるとともに前記球払出装置に補正払出数の遊技球を払い出させ、払出検出手段が出力した信号にもとづいて補正払出数を減算する補正払出制御を行い、
遊技機に電源が投入されたときに、前記払出側揮発性記憶手段に補正払出数が保存されていると判定したときには補正払出制御を継続して実行する
請求項１から請求項６のうちのいずれかに記載の遊技機。The prize ball control microcomputer
When it is detected that the number of game balls actually paid out from the ball payout device is insufficient with respect to the planned payout number, the shortage is stored in the payout side volatile storage means as the corrected payout number and the ball A payout device for paying out a corrected payout number of game balls, and performing a payout control for subtracting the corrected payout number based on a signal output by the payout detection means,
The corrected payout control is continuously executed when it is determined that the corrected payout number is stored in the payout-side volatile storage means when the gaming machine is turned on. A gaming machine according to any one of the above. 賞球制御マイクロコンピュータは、補正払出制御を開始したときにその旨を報知する処理を行う
請求項７記載の遊技機。The gaming machine according to claim 7, wherein the prize ball control microcomputer performs a process of notifying that when the correction payout control is started.
JP22950899A 1999-08-13 1999-08-13 Game machine Expired - Fee Related JP3732363B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP22950899A JP3732363B2 (en) 1999-08-13 1999-08-13 Game machine

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP22950899A JP3732363B2 (en) 1999-08-13 1999-08-13 Game machine

Publications (3)

Publication Number Publication Date
JP2001046606A JP2001046606A (en) 2001-02-20
JP2001046606A5 JP2001046606A5 (en) 2005-05-26
JP3732363B2 true JP3732363B2 (en) 2006-01-05

Family

ID=16893284

Family Applications (1)

Application Number Title Priority Date Filing Date
JP22950899A Expired - Fee Related JP3732363B2 (en) 1999-08-13 1999-08-13 Game machine

Country Status (1)

Country Link
JP (1) JP3732363B2 (en)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5585027B2 (en) * 2009-06-30 2014-09-10 株式会社三洋物産 Game machine
JP2011024993A (en) * 2009-06-30 2011-02-10 Sanyo Product Co Ltd Slot machine and game machine
JP2018202259A (en) * 2018-10-09 2018-12-27 株式会社三洋物産 Slot machine and game machine

Also Published As

Publication number Publication date
JP2001046606A (en) 2001-02-20

Similar Documents

Publication Publication Date Title
JP3588016B2 (en) Gaming machine
JP4338833B2 (en) Game machine
JP3677180B2 (en) Game machine
JP3865976B2 (en) Game machine
JP3765370B2 (en) Game machine
JP2001104586A (en) Game machine
JP3583335B2 (en) Gaming machine
JP3583336B2 (en) Gaming machine
JP3647680B2 (en) Game machine
JP3732363B2 (en) Game machine
JP3670171B2 (en) Game machine
JP3583327B2 (en) Gaming machine
JP2001046604A (en) Game machine
JP3732362B2 (en) Game machine
JP3583330B2 (en) Gaming machine
JP3647697B2 (en) Game machine
JP4338832B2 (en) Game machine
JP3907897B2 (en) Game machine
JP4381525B2 (en) Game machine
JP3581053B2 (en) Gaming machine
JP4011612B2 (en) Game machine
JP3588022B2 (en) Gaming machine
JP4652455B2 (en) Game machine
JP4593600B2 (en) Game machine
JP4444351B2 (en) Game machine

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040721

A871 Explanation of circumstances concerning accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A871

Effective date: 20040721

A975 Report on accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A971005

Effective date: 20040921

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20041005

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20041206

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20050208

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050411

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20051004

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20051012

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111021

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111021

Year of fee payment: 6

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111021

Year of fee payment: 6

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111021

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111021

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121021

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121021

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131021

Year of fee payment: 8

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees