JP3677180B2 - Game machine - Google Patents

Game machine Download PDF

Info

Publication number
JP3677180B2
JP3677180B2 JP23897399A JP23897399A JP3677180B2 JP 3677180 B2 JP3677180 B2 JP 3677180B2 JP 23897399 A JP23897399 A JP 23897399A JP 23897399 A JP23897399 A JP 23897399A JP 3677180 B2 JP3677180 B2 JP 3677180B2
Authority
JP
Japan
Prior art keywords
display
command
power
prize ball
control
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP23897399A
Other languages
Japanese (ja)
Other versions
JP2001062130A (en
JP2001062130A5 (en
Inventor
詔八 鵜川
武宏 近藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sankyo Co Ltd
Original Assignee
Sankyo Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sankyo Co Ltd filed Critical Sankyo Co Ltd
Priority to JP23897399A priority Critical patent/JP3677180B2/en
Publication of JP2001062130A publication Critical patent/JP2001062130A/en
Publication of JP2001062130A5 publication Critical patent/JP2001062130A5/ja
Application granted granted Critical
Publication of JP3677180B2 publication Critical patent/JP3677180B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Pinball Game Machines (AREA)
  • Display Devices Of Pinball Game Machines (AREA)

Description

【０００１】
【発明の属する技術分野】
本発明は、パチンコ遊技機等の遊技機に関し、特に、遊技者の操作によって遊技領域に遊技媒体が発射され、遊技媒体が遊技領域に設けられた入賞領域に入賞すると所定の価値が遊技者に付与されるとともに、特定入賞部への遊技媒体の進入により特別遊技を行い、特別遊技の結果が所定の態様になったことにもとづいて遊技者に所定の遊技価値が付与可能となる遊技機に関する。
【０００２】
【従来の技術】
遊技機として、遊技球などの遊技媒体を発射装置によって遊技領域に発射し、遊技領域に設けられている入賞口などの入賞領域に遊技媒体が入賞すると、所定個の賞球が遊技者に払い出されるものがある。さらに、表示状態が変化可能な可変表示部が設けられ、可変表示部の表示結果があらかじめ定められた特定の表示態様となった場合に所定の遊技価値を遊技者に与えるように構成されたものがある。
【０００３】
特別図柄を表示する可変表示部の表示結果があらかじめ定められた特定の表示態様の組合せとなることを、通常、「大当り」という。なお、遊技価値とは、遊技機の遊技領域に設けられた可変入賞球装置の状態が打球が入賞しやすい遊技者にとって有利な状態になることや、遊技者にとって有利な状態となるための権利を発生させたりすることである。
【０００４】
大当りが発生すると、例えば、大入賞口が所定回数開放して打球が入賞しやすい大当り遊技状態に移行する。そして、各開放期間において、所定個（例えば１０個）の大入賞口への入賞があると大入賞口は閉成する。そして、大入賞口の開放回数は、所定回数（例えば１６ラウンド）に固定されている。なお、各開放について開放時間（例えば２９．５秒）が決められ、入賞数が所定個に達しなくても開放時間が経過すると大入賞口は閉成する。また、大入賞口が閉成した時点で所定の条件（例えば、大入賞口内に設けられているＶゾーンへの入賞）が成立していない場合には、大当り遊技状態は終了する。
【０００５】
また、「大当り」の組合せ以外の表示態様の組合せのうち、複数の可変表示部の表示結果のうちの一部が未だに導出表示されていない段階において、既に表示結果が導出表示されている可変表示部の表示態様が特定の表示態様の組合せとなる表示条件を満たしている状態を「リーチ」という。そして、可変表示部に可変表示される識別情報の表示結果が「リーチ」となる条件を満たさない場合には「はずれ」となり、可変表示状態は終了する。遊技者は、大当りをいかにして発生させるかを楽しみつつ遊技を行う。
【０００６】
遊技機における遊技進行はマイクロコンピュータ等による遊技制御手段によって制御される。可変表示装置に表示される識別情報、キャラクタ画像および背景画像は、遊技制御手段からの表示制御コマンドデータに従って動作する表示制御手段によって制御される。可変表示装置に表示される識別情報、キャラクタ画像および背景画像は、一般に、表示制御用のマイクロコンピュータとマイクロコンピュータの指示に応じて画像データを生成して可変表示装置側に転送するビデオディスプレイプロセッサ（ＶＤＰ）とによって制御されるが、表示制御用のマイクロコンピュータのプログラム容量は大きい。
【０００７】
従って、プログラム容量に制限のある遊技制御手段のマイクロコンピュータで可変表示装置に表示される識別情報等を制御することはできず、遊技制御手段のマイクロコンピュータとは別の表示制御用のマイクロコンピュータ（表示制御手段）が用いられる。よって、遊技の進行を制御する遊技制御手段は、表示制御手段に対して表示制御のためのコマンドを送信する必要がある。
【０００８】
また、そのような遊技機では、遊技盤にスピーカが設けられ、遊技効果を増進するために遊技の進行に伴ってスピーカから種々の効果音が発せられる。また、遊技盤にランプやＬＥＤ等の発光体が設けられ、遊技効果を増進するために遊技の進行に伴ってそれらの発光体が点灯されたり消灯されたりする。一般に、効果音を発生する音声制御やランプ点灯／滅灯のタイミング制御は、遊技の進行を制御する遊技制御手段によって行われる。よって、遊技制御手段は、実際に音発生やランプ・ＬＥＤ駆動を行う音声制御手段やランプ制御手段に対してコマンドを送信する必要がある。
【０００９】
また、遊技者は、一般に、遊技媒体を遊技機を介して借り出す。その場合、遊技媒体貸出機構が遊技機に設けられる。遊技の進行は主基板に搭載された遊技制御手段によって制御されるので、入賞にもとづく賞球個数は、遊技制御手段によって決定され、賞球制御基板に送信される。
【００１０】
以上のように、遊技機には、遊技制御手段の他に種々の制御手段が搭載されている。そして、遊技の進行を制御する遊技制御手段は、遊技状況に応じて動作指示を示す各コマンドを、各制御基板に搭載された各制御手段に送信する。
【００１１】
【発明が解決しようとする課題】
以上のように、遊技機には、遊技制御手段の他に種々の制御手段が搭載されている。一般に、各制御手段はマイクロコンピュータで構成される。すなわち、ＲＯＭ等にプログラムが格納され、制御上一時的に発生するデータや制御進行に伴って変化するデータがＲＡＭに格納される。すると、遊技機に停電等による電源断状態が発生すると、ＲＡＭ内のデータは失われてしまう。よって、停電等からの復旧時には、最初の状態（例えば、遊技店においてその日最初に遊技機に電源投入されたときの状態）に戻さざるを得ないので、遊技者に不利益がもたらされる可能性がある。例えば、大当たり遊技中において電源断が発生し遊技機が最初の状態に戻ってしまうのでは、遊技者は大当たりの発生にもとづく利益を享受することができなくなってしまう。
【００１２】
そのような事態を回避するには、停電等の不測の電源断が生じたときに、必要なデータを電源バックアップＲＡＭに保存し、電源が復旧したときに保存されていたデータを復元して遊技を再開させればよい。しかし、上述したように、遊技制御は主基板に搭載された遊技制御手段によって実行されるが、遊技機に設けられている種々の遊技制御用装置は、主基板とは異なる他の制御基板に搭載されている各制御手段によって制御されている。電源復旧時の各制御手段の立ち上がり方は一般にばらつくので、電源復旧時に、各制御基板における制御手段による制御に食い違いが生ずる可能性がある。
【００１３】
そこで、本発明は、停電等の不測の電源断が発生したときに、必要なデータを保存して電源復旧時に電源断時の状態から遊技を再開できるとともに、遊技再開時に、簡単な復帰制御によって各制御手段の制御状態を適正に復帰させることができる遊技機を提供することを目的とする。
【００１４】
【課題を解決するための手段】
本発明による遊技機は、表示状態が変化可能な複数の表示領域を有する可変表示部を含み、変動開始の条件の成立に応じて表示領域に表示される図柄の変動を開始し、確定図柄があらかじめ定められた特定表示態様となったとき遊技者に所定の遊技価値が付与可能となる遊技機であって、遊技の進行を制御する遊技制御手段が搭載された遊技制御基板と、可変表示部の表示状態を制御する表示制御手段が搭載された表示制御基板とを備え、遊技制御手段は、図柄の変動を開始させるときに変動時間および確定図柄を特定可能な情報を表示制御手段に対して送出し、変動時間が経過したら図柄停止を指示する確定コマンドを表示制御手段に対して送出し、遊技機に対する電源断時にその後電源状態が復旧したときに行う遊技状態復帰のために必要な情報を電源断中でも記憶を保持可能なバックアップ記憶手段に記憶し、可変表示部で可変表示中に電源断が発生し、その後電源が復旧したときは、表示制御基板に対して復帰時変動中コマンドを送出し、変動時間が経過したら表示制御基板に対して確定コマンドおよび確定図柄を示す情報を送出し、表示制御手段は、変動時間を特定可能な情報の受信により図柄の変動を行い、確定コマンドを受信したときに図柄の変動を停止して確定図柄を表示し、復帰時変動中コマンドを受信すると通常の変動表示とは異なる復帰時表示画面を表示して確定コマンドの受信待ち状態となり、該受信待ち状態であるときに確定コマンドを受信したことにもとづいて復帰時表示画面の表示を終了し、受信した確定図柄を示す情報にもとづいて確定図柄を表示することを特徴とする。
【００１８】
遊技制御基板には遊技機に供給される電源の電圧低下を監視する電源電圧監視手段が搭載され、遊技制御手段は遊技制御マイクロコンピュータを含み、電源電圧監視手段の出力が遊技制御マイクロコンピュータの割込端子に導入され、遊技制御マイクロコンピュータは、割込端子への信号入力に応じて遊技制御に必要なデータの退避を含む電源断時処理を行うように構成されていてもよい。
【００１９】
遊技制御手段は、賞球装置を駆動するための賞球制御手段が搭載された賞球制御基板に対して入賞球の発生に応じて賞球数を特定可能な賞球情報を出力し、割込端子への信号入力時に賞球情報を出力中であればその出力を完了させてから電源断時処理を実行するように構成されていてもよい。
【００２１】
遊技機は、遊技制御マイクロコンピュータが、電源断時処理を行うときに電源断時処理を行ったことを示すフラグをセットし、電源が回復したときにそのフラグがセットされていたらデータ復帰処理を行うように構成されていてもよい。
【００２３】
【発明の実施の形態】
以下、本発明の一実施形態を図面を参照して説明する。
まず、遊技機の一例であるパチンコ遊技機の全体の構成について説明する。図１はパチンコ遊技機１を正面からみた正面図、図２はパチンコ遊技機１の内部構造を示す全体背面図、図３はパチンコ遊技機１の遊技盤を背面からみた背面図である。なお、ここでは、遊技機の一例としてパチンコ遊技機を示すが、本発明はパチンコ遊技機に限られず、例えばコイン遊技機等であってもよい。また、画像式の遊技機やスロット機に適用することもできる。
【００２４】
図１に示すように、パチンコ遊技機１は、額縁状に形成されたガラス扉枠２を有する。ガラス扉枠２の下部表面には打球供給皿３がある。打球供給皿３の下部には、打球供給皿３からあふれた景品玉を貯留する余剰玉受皿４と打球を発射する打球操作ハンドル（操作ノブ）５が設けられている。ガラス扉枠２の後方には、遊技盤６が着脱可能に取り付けられている。また、遊技盤６の前面には遊技領域７が設けられている。
【００２５】
遊技領域７の中央付近には、複数種類の図柄を可変表示するための可変表示部９と７セグメントＬＥＤによる可変表示器１０とを含む可変表示装置８が設けられている。この実施の形態では、可変表示部９には、「左」、「中」、「右」の３つの図柄表示エリアがある。可変表示装置８の側部には、打球を導く通過ゲート１１が設けられている。通過ゲート１１を通過した打球は、玉出口１３を経て始動入賞口１４の方に導かれる。通過ゲート１１と玉出口１３との間の通路には、通過ゲート１１を通過した打球を検出するゲートスイッチ１２がある。また、始動入賞口１４に入った入賞球は、遊技盤６の背面に導かれ、始動口スイッチ１７によって検出される。また、始動入賞口１４の下部には開閉動作を行う可変入賞球装置１５が設けられている。可変入賞球装置１５は、ソレノイド１６によって開状態とされる。
【００２６】
可変入賞球装置１５の下部には、特定遊技状態（大当り状態）においてソレノイド２１によって開状態とされる開閉板２０が設けられている。この実施の形態では、開閉板２０が大入賞口を開閉する手段となる。開閉板２０から遊技盤６の背面に導かれた入賞球のうち一方（Ｖゾーン）に入った入賞球はＶカウントスイッチ２２で検出される。また、開閉板２０からの入賞球はカウントスイッチ２３で検出される。可変表示装置８の下部には、始動入賞口１４に入った入賞球数を表示する４個の表示部を有する始動入賞記憶表示器１８が設けられている。この例では、４個を上限として、始動入賞がある毎に、始動入賞記憶表示器１８は点灯している表示部を１つずつ増やす。そして、可変表示部９の可変表示が開始される毎に、点灯している表示部を１つ減らす。
【００２７】
遊技盤６には、複数の入賞口１９，２４が設けられ、遊技球の入賞口１９，２４への入賞は入賞口スイッチ１９ａ，２４ａによって検出される。遊技領域７の左右周辺には、遊技中に点滅表示される装飾ランプ２５が設けられ、下部には、入賞しなかった打球を吸収するアウト口２６がある。また、遊技領域７の外側の左右上部には、効果音を発する２つのスピーカ２７が設けられている。遊技領域７の外周には、遊技効果ＬＥＤ２８ａおよび遊技効果ランプ２８ｂ，２８ｃが設けられている。
【００２８】
そして、この例では、一方のスピーカ２７の近傍に、景品玉払出時に点灯する賞球ランプ５１が設けられ、他方のスピーカ２７の近傍に、補給玉が切れたときに点灯する球切れランプ５２が設けられている。さらに、図１には、パチンコ遊技台１に隣接して設置され、プリペイドカードが挿入されることによって球貸しを可能にするカードユニット５０も示されている。
【００２９】
カードユニット５０には、使用可能状態であるか否かを示す使用可表示ランプ１５１、カード内に記録された残額情報に端数（１００円未満の数）が存在する場合にその端数を打球供給皿３の近傍に設けられる度数表示ＬＥＤに表示させるための端数表示スイッチ１５２、カードユニット５０がいずれの側のパチンコ遊技機１に対応しているのかを示す連結台方向表示器１５３、カードユニット５０内にカードが投入されていることを示すカード投入表示ランプ１５４、記録媒体としてのカードが挿入されるカード挿入口１５５、およびカード挿入口１５５の裏面に設けられているカードリーダライタの機構を点検する場合にカードユニット５０を解放するためのカードユニット錠１５６が設けられている。
【００３０】
打球発射装置から発射された打球は、打球レールを通って遊技領域７に入り、その後、遊技領域７を下りてくる。打球が通過ゲート１１を通ってゲートスイッチ１２で検出されると、可変表示器１０の表示数字が連続的に変化する状態になる。また、打球が始動入賞口１４に入り始動口スイッチ１７で検出されると、図柄の変動を開始できる状態であれば、可変表示部９内の図柄が回転を始める。図柄の変動を開始できる状態でなければ、始動入賞記憶を１増やす。
【００３１】
可変表示部９内の画像の回転は、一定時間が経過したときに停止する。停止時の画像の組み合わせが大当り図柄の組み合わせであると、大当り遊技状態に移行する。すなわち、開閉板２０が、一定時間経過するまで、または、所定個数（例えば１０個）の打球が入賞するまで開放する。そして、開閉板２０の開放中に打球が特定入賞領域に入賞しＶカウントスイッチ２２で検出されると、継続権が発生し開閉板２０の開放が再度行われる。継続権の発生は、所定回数（例えば１５ラウンド）許容される。
【００３２】
停止時の可変表示部９内の画像の組み合わせが確率変動を伴う大当り図柄の組み合わせである場合には、次に大当りとなる確率が高くなる。すなわち、高確率状態という遊技者にとってさらに有利な状態となる。また、可変表示器１０における停止図柄が所定の図柄（当り図柄）である場合に、可変入賞球装置１５が所定時間だけ開状態になる。さらに、高確率状態では、可変表示器１０における停止図柄が当り図柄になる確率が高められるとともに、可変入賞球装置１５の開放時間と開放回数が高められる。
【００３３】
次に、パチンコ遊技機１の裏面の構造について図２を参照して説明する。
可変表示装置８の背面では、図２に示すように、機構板３６の上部に景品玉タンク３８が設けられ、パチンコ遊技機１が遊技機設置島に設置された状態でその上方から景品玉が景品玉タンク３８に供給される。景品玉タンク３８内の景品玉は、誘導樋３９を通って玉払出装置に至る。
【００３４】
機構板３６には、中継基板３０を介して可変表示部９を制御する可変表示制御ユニット２９、基板ケース３２に覆われ遊技制御用マイクロコンピュータ等が搭載された遊技制御基板（主基板）３１、可変表示制御ユニット２９と遊技制御基板３１との間の信号を中継するための中継基板３３、および景品玉の払出制御を行う賞球制御用マイクロコンピュータ等が搭載された賞球制御基板３７が設置されている。さらに、機構板３６の下部には、モータの回転力を利用して打球を遊技領域７に発射する打球発射装置３４と、遊技効果ランプ・ＬＥＤ２８ａ，２８ｂ，２８ｃ、賞球ランプ５１および球切れランプ５２に信号を送るためのランプ制御基板３５が設置されている。
【００３５】
また、図３はパチンコ遊技機１の遊技盤を背面からみた背面図である。誘導樋３９を通った玉は、図３に示されるように、球切れ検出器１８７ａ，１８７ｂを通過して玉供給樋１８６ａ，１８６ｂを経て玉払出装置９７に至る。玉払出装置９７から払い出された景品玉は、連絡口４５を通ってパチンコ遊技機１の前面に設けられている打球供給皿３に供給される。連絡口４５の側方には、パチンコ遊技機１の前面に設けられている余剰玉受皿４に連通する余剰玉通路４６が形成されている。入賞にもとづく景品玉が多数払い出されて打球供給皿３が満杯になり、ついには景品玉が連絡口４５に到達した後さらに景品玉が払い出されると景品玉は、余剰玉通路４６を経て余剰玉受皿４に導かれる。さらに景品玉が払い出されると、感知レバー４７が満タンスイッチ４８を押圧して満タンスイッチ４８がオンする。その状態では、玉払出装置９７内のステッピングモータの回転が停止して玉払出装置９７の動作が停止するとともに、必要に応じて打球発射装置３４の駆動も停止する。
【００３６】
なお、この実施の形態では、電気的駆動源の駆動によって遊技球を払い出す玉払出装置として、ステッピングモータの回転によって遊技球が払い出される玉払出装置９７を例示するが、その他の駆動源によって遊技球を送り出す構造の玉払出装置を用いてもよいし、電気的駆動源の駆動によってストッパを外し遊技球の自重によって払い出しがなされる構造の玉払出装置を用いてもよい。
【００３７】
賞球払出制御を行うために、入賞口スイッチ１９ａ，２４ａ、始動口スイッチ１７およびカウントスイッチ２３からの信号が、主基板３１に送られる。主基板３１のＣＰＵ５６は、始動口スイッチ１７がオンすると６個の賞球払出に対応した入賞が発生したことを知る。また、カウントスイッチ２３がオンすると１５個の賞球払出に対応した入賞が発生したことを知る。そして、入賞口スイッチがオンすると１０個の賞球払出に対応した入賞が発生したことを知る。なお、この実施の形態では、例えば、入賞口２４に入賞した遊技球は、入賞口２４からの入賞球流路に設けられている入賞口スイッチ２４ａで検出され、入賞口１９に入賞した遊技球は、入賞口１９からの入賞球流路に設けられている入賞口スイッチ１９ａで検出される。
【００３８】
図４は、主基板３１における回路構成の一例を示すブロック図である。なお、図４には、賞球制御基板３７、ランプ制御基板３５、音声制御基板７０、発射制御基板９１および表示制御基板８０も示されている。主基板３１には、プログラムに従ってパチンコ遊技機１を制御する基本回路５３と、ゲートスイッチ１２、始動口スイッチ１７、Ｖカウントスイッチ２２、カウントスイッチ２３および入賞口スイッチ１９ａ，２４ａからの信号を基本回路５３に与えるスイッチ回路５８と、可変入賞球装置１５を開閉するソレノイド１６および開閉板２０を開閉するソレノイド２１を基本回路５３からの指令に従って駆動するソレノイド回路５９と、始動記憶表示器１８の点灯および滅灯を行うとともに７セグメントＬＥＤによる可変表示器１０と装飾ランプ２５とを駆動するランプ・ＬＥＤ回路６０とを含む。
【００３９】
また、基本回路５３から与えられるデータに従って、大当りの発生を示す大当り情報、可変表示部９の画像表示開始に利用された始動入賞球の個数を示す有効始動情報、確率変動が生じたことを示す確変情報等をホール管理コンピュータ等のホストコンピュータに対して出力する情報出力回路６４を含む。
【００４０】
基本回路５３は、ゲーム制御用のプログラム等を記憶するＲＯＭ５４、ワークメモリとして使用されるＲＡＭ５５、制御用のプログラムに従って制御動作を行うＣＰＵ５６およびＩ／Ｏポート部５７を含む。この実施の形態では、ＲＯＭ５４，ＲＡＭ５５はＣＰＵ５６に内蔵されている。すなわち、ＣＰＵ５６は、１チップマイクロコンピュータである。なお、１チップマイクロコンピュータは、少なくともＲＡＭ５５が内蔵されていればよく、ＲＯＭ５４およびＩ／Ｏポート部５７は外付けであってもよい。
【００４１】
さらに、主基板３１には、電源投入時に基本回路５３をリセットするための初期リセット回路６５と、基本回路５３から与えられるアドレス信号をデコードしてＩ／Ｏポート部５７のうちのいずれかのＩ／Ｏポートを選択するための信号を出力するアドレスデコード回路６７とが設けられている。
なお、玉払出装置９７から主基板３１に入力されるスイッチ情報もあるが、図４ではそれらは省略されている。
【００４２】
遊技球を打撃して発射する打球発射装置は発射制御基板９１上の回路によって制御される駆動モータ９４で駆動される。そして、駆動モータ９４の駆動力は、操作ノブ５の操作量に従って調整される。すなわち、発射制御基板９１上の回路によって、操作ノブ５の操作量に応じた速度で打球が発射されるように制御される。
【００４３】
図５は、表示制御基板８０内の回路構成を、可変表示部９の一実現例であるＣＲＴ８２および主基板３１の出力ポート（ポートＡ，Ｂ）５７１，５７２および出力バッファ回路６３とともに示すブロック図である。出力ポート５７１からは８ビットのデータが出力され、出力ポート５７２からは１ビットのストローブ信号（ＩＮＴ信号）が出力される。
【００４４】
表示制御用ＣＰＵ１０１は、制御データＲＯＭ１０２に格納されたプログラムに従って動作し、主基板３１からノイズフィルタ１０７および入力バッファ回路１０５を介してストローブ信号が入力されると、入力バッファ回路１０５を介して表示制御コマンドを受信する。入力バッファ回路１０５として、例えば汎用ＩＣである７４ＨＣ２４４を使用することができる。なお、表示制御用ＣＰＵ１０１がＩ／Ｏポートを内蔵していない場合には、入力バッファ回路１０５と表示制御用ＣＰＵ１０１との間に、Ｉ／Ｏポートが設けられる。
【００４５】
そして、表示制御用ＣＰＵ１０１は、受信した表示制御コマンドに従って、ＣＲＴ８２に表示される画面の表示制御を行う。具体的には、表示制御コマンドに応じた指令をＶＤＰ１０３に与える。ＶＤＰ１０３は、キャラクタＲＯＭ８６から必要なデータを読み出す。ＶＤＰ１０３は、入力したデータに従ってＣＲＴ８２に表示するための画像データを生成し、その画像データをＶＲＡＭ８７に格納する。そして、ＶＲＡＭ８７内の画像データは、Ｒ，Ｇ，Ｂ信号に変換され、Ｄ−Ａ変換回路１０４でアナログ信号に変換されてＣＲＴ８２に出力される。
【００４６】
なお、図５には、ＶＤＰ１０３をリセットするためのリセット回路８３、ＶＤＰ１０３に動作クロックを与えるための発振回路８５、および使用頻度の高い画像データを格納するキャラクタＲＯＭ８６も示されている。キャラクタＲＯＭ８６に格納される使用頻度の高い画像データとは、例えば、ＣＲＴ８２に表示される人物、動物、または、文字、図形もしくは記号等からなる画像などである。この実施の形態では、表示制御用ＣＰＵ１０１は、１チップマイクロコンピュータであり、少なくともＲＡＭが内蔵されている。
【００４７】
図６は、主基板３１における音声制御コマンドの信号送信部分および音声制御基板７０の構成例を示すブロック図である。この実施の形態では、遊技進行に応じて、遊技領域７の外側に設けられているスピーカ２７の音声出力を指示するための音声制御コマンドが、主基板３１から音声制御基板７０に出力される。
【００４８】
図６に示すように、音声制御コマンドは、基本回路５３におけるＩ／Ｏポート部５７の出力ポート（出力ポートＣ，Ｄ）５７３，５７４から出力される。出力ポート５７３からは８ビットのデータが出力され、出力ポート５７４からは１ビットのストローブ信号（ＩＮＴ信号）が出力される。音声制御基板７０において、主基板３１からの各信号は、入力バッファ回路７０５を介して音声制御用ＣＰＵ７０１に入力する。なお、音声制御用ＣＰＵ７０１がＩ／Ｏポートを内蔵していない場合には、入力バッファ回路７０５と音声制御用ＣＰＵ７０１との間に、Ｉ／Ｏポートが設けられる。また、この実施の形態では、音声制御用ＣＰＵ７０１は、１チップマイクロコンピュータであり、少なくともＲＡＭが内蔵されている。
【００４９】
そして、例えばディジタルシグナルプロセッサによる音声合成回路７０２は、音声制御用ＣＰＵ７０１の指示に応じた音声や効果音を発生し音量切替回路７０３に出力する。音量切替回路７０３は、音声制御用ＣＰＵ７０１の出力レベルを、設定されている音量に応じたレベルにして音量増幅回路７０４に出力する。音量増幅回路７０４は、増幅した音声信号をスピーカ２７に出力する。
【００５０】
図７は、主基板３１およびランプ制御基板３５における信号送受信部分を示すブロック図である。この実施の形態では、遊技領域７の外側に設けられている遊技効果ＬＥＤ２８ａおよび遊技効果ランプ２８ｂ，２８ｃの点灯／消灯と、賞球ランプ５１および球切れランプ５２の点灯／消灯を示すランプ制御コマンドが出力される。
【００５１】
図７に示すように、ランプ制御に関するランプ制御コマンドは、基本回路５３におけるＩ／Ｏポート部５７の出力ポート（出力ポートＥ，Ｆ）５７５，５７６から出力される。出力ポート５７５は８ビットのデータを出力し、出力ポート５７６は１ビットのストローブ信号（ＩＮＴ信号）を出力する。ランプ制御基板３５において、主基板３１からの制御コマンドは、入力バッファ回路３５５を介してランプ制御用ＣＰＵ３５１に入力する。なお、ランプ制御用ＣＰＵ３５１がＩ／Ｏポートを内蔵していない場合には、入力バッファ回路３５５とランプ制御用ＣＰＵ３５１との間に、Ｉ／Ｏポートが設けられる。また、この実施の形態では、ランプ制御用ＣＰＵ３５１は、１チップマイクロコンピュータであり、少なくともＲＡＭが内蔵されている。
【００５２】
ランプ制御基板３５において、ランプ制御用ＣＰＵ３５１は、各制御コマンドに応じて定義されている遊技効果ＬＥＤ２８ａおよび遊技効果ランプ２８ｂ，２８ｃの点灯／消灯パターンに従って、遊技効果ＬＥＤ２８ａおよび遊技効果ランプ２８ｂ，２８ｃに対して点灯／消灯信号を出力する。点灯／消灯信号は、遊技効果ＬＥＤ２８ａおよび遊技効果ランプ２８ｂ，２８ｃに出力される。なお、点灯／消灯パターンは、ランプ制御用ＣＰＵ３５１の内蔵ＲＯＭまたは外付けＲＯＭに記憶されている。
【００５３】
主基板３１において、ＣＰＵ５６は、賞球時に賞球ランプ点灯を指示する制御コマンドを出力し、遊技盤裏面の遊技球補給路に設置されている球切れ検出センサがオンすると球切れランプ点灯を指示する制御コマンドを出力する。ランプ制御基板３５において、各制御コマンドは、入力バッファ回路３５５を介してランプ制御用ＣＰＵ３５１に入力する。ランプ制御用ＣＰＵ３５１は、それらの制御コマンドに応じて、賞球ランプ５１および球切れランプ５２を点灯／消灯する。
【００５４】
なお、図７では、ランプ制御用ＣＰＵ３５１の内蔵出力ポートから遊技効果ＬＥＤ２８ａ、遊技効果ランプ２８ｂ，２８ｃ、賞球ランプ５１および球切れランプ５２に点灯または消灯を指示する信号が出力されているが、実際には、出力ポートと各ランプ・ＬＥＤとの間にドライバ回路が挿入されている。
【００５５】
図８は、賞球制御基板３７および玉払出装置９７の構成要素などの賞球に関連する構成要素を示すブロック図である。図８に示すように、満タンスイッチ４８からの検出信号は、中継基板７１を介して主基板３１のＩ／Ｏポート５７に入力される。満タンスイッチ４８は、余剰玉受皿４の満タンを検出するスイッチである。
【００５６】
球切れ検出スイッチ１６７および球切れスイッチ１８７（１８７ａ，１８７ｂ）からの検出信号は、中継基板７２および中継基板７１を介して主基板３１のＩ／Ｏポート５７に入力される。球切れ検出スイッチ１６７は景品玉タンク３８内の補給玉の不足を検出するスイッチであり、球切れスイッチ１８７は、景品玉通路内の景品玉の有無を検出するスイッチである。
【００５７】
主基板３１のＣＰＵ５６は、球切れ検出スイッチ１６７または球切れスイッチ１８７からの検出信号が球切れ状態を示しているか、または、満タンスイッチ４８からの検出信号が満タン状態を示していると、玉貸し禁止を指示する賞球制御コマンドを送出する。玉貸し禁止を指示する賞球制御コマンドを受信すると、賞球制御基板３７の賞球制御用ＣＰＵ３７１は、玉貸し処理を停止する。
【００５８】
さらに、賞球カウントスイッチ３０１Ａからの検出信号も、中継基板７２および中継基板７１を介して主基板３１のＩ／Ｏポート５７に入力される。また、主基板３１のＩ／Ｏポート５７から入賞球排出ソレノイド１２７への駆動信号は、中継基板７１を介して入賞球排出ソレノイド１２７に供給される。なお、賞球カウントスイッチ３０１Ａは、玉払出装置９７の賞球機構部分に設けられ、実際に払い出された賞球を検出する。
【００５９】
入賞があると、賞球制御基板３７には、主基板３１の出力ポート（ポートＧ，Ｈ）５７７，５７８から賞球個数を示す賞球制御コマンドが入力される。出力ポート５７７は８ビットのデータを出力し、出力ポート５７８は１ビットのストローブ信号（ＩＮＴ信号）を出力する。賞球個数を示す賞球制御コマンドは、入力バッファ回路３７３を介してＩ／Ｏポート３７２ａに入力される。賞球制御用ＣＰＵ３７１は、Ｉ／Ｏポート３７２ａを介して賞球制御コマンドを入力し、賞球制御コマンドに応じて玉払出装置９７を駆動して賞球払出を行う。なお、この実施の形態では、賞球制御用ＣＰＵ３７１は、１チップマイクロコンピュータであり、少なくともＲＡＭが内蔵されている。
【００６０】
賞球制御用ＣＰＵ３７１は、出力ポート３７２ｇを介して、貸し玉数を示す玉貸し個数信号をターミナル基板１６０に出力し、ブザー駆動信号をブザー基板７５に出力する。ブザー基板７５にはブザーが搭載されている。さらに、出力ポート３７２ｅを介して、エラー表示用ＬＥＤ３７４にエラー信号を出力する。
【００６１】
さらに、賞球制御基板３７の入力ポート３７２ｂには、中継基板７２を介して、賞球カウントスイッチ３０１Ａの検出信号および玉貸しカウントスイッチ３０１Ｂの検出信号が入力される。玉貸しカウントスイッチ３０１Ｂは、実際に貸し出された遊技球を検出する。賞球制御基板３７からの払出モータ２８９への駆動信号は、出力ポート３７２ｃおよび中継基板７２を介して玉払出装置９７の賞球機構部分における払出モータ２８９に伝えられる。
【００６２】
カードユニット５０には、カードユニット制御用マイクロコンピュータが搭載されている。また、カードユニット５０には、端数表示スイッチ１５２、連結台方向表示器１５３、カード投入表示ランプ１５４およびカード挿入口１５５が設けられている（図１参照）。残高表示基板７４には、打球供給皿３の近傍に設けられている度数表示ＬＥＤ、玉貸しスイッチおよび返却スイッチが接続される。
【００６３】
残高表示基板７４からカードユニット５０には、遊技者の操作に応じて、玉貸しスイッチ信号および返却スイッチ信号が賞球制御基板３７を介して与えられる。また、カードユニット５０から残高表示基板７４には、プリペイドカードの残高を示すカード残高表示信号および玉貸し可表示信号が賞球制御基板３７を介して与えられる。カードユニット５０と賞球制御基板３７の間では、ユニット操作信号（ＢＲＤＹ信号）、玉貸し要求信号（ＢＲＱ信号）、玉貸し完了信号（ＥＸＳ信号）およびパチンコ機動作信号（ＰＲＤＹ信号）がＩ／Ｏポート３７２ｆを介してやりとりされる。
【００６４】
パチンコ遊技機１の電源が投入されると、賞球制御基板３７の賞球制御用ＣＰＵ３７１は、カードユニット５０にＰＲＤＹ信号を出力する。カードユニット５０においてカードが受け付けられ、玉貸しスイッチが操作され玉貸しスイッチ信号が入力されると、カードユニット制御用マイクロコンピュータは、賞球制御基板３７にＢＲＤＹ信号を出力する。この時点から所定の遅延時間が経過すると、カードユニット制御用マイクロコンピュータは、賞球制御基板３７にＢＲＱ信号を出力する。そして、賞球制御基板３７の賞球制御用ＣＰＵ３７１は、払出モータ２８９を駆動し、所定個の貸し玉を遊技者に払い出す。そして、払出が完了したら、賞球制御用ＣＰＵ３７１は、カードユニット５０にＥＸＳ信号を出力する。
【００６５】
以上のように、カードユニット５０からの信号は全て賞球制御基板３７に入力される構成になっている。従って、玉貸し制御に関して、カードユニット５０から主基板３１に信号が入力されることはなく、主基板３１の基本回路５３にカードユニット５０の側から不正に信号が入力される余地はない。なお、主基板３１および賞球制御基板３７には、ソレノイドおよびモータやランプを駆動するためのドライバ回路が搭載されているが、図８では、それらの回路は省略されている。
【００６６】
この実施の形態では、少なくとも主基板３１のＣＰＵ５６および賞球制御用ＣＰＵ３７１が有するＲＡＭの一部は、バックアップ電源でバックアップされている。すなわち、遊技機に対する電力供給が停止しても、バックアップ電源によってバックアップＲＡＭは記憶内容を保持することができる。そして、各ＣＰＵは、電源電圧の低下を検出すると、所定の処理を行った後に電源断待ちの状態になる。
【００６７】
図９は、電源監視および電源バックアップのためのＣＰＵ５６周りの一構成例を示すブロック図である。図９に示すように、電源監視用ＩＣ９０２は、＋３０Ｖ電圧を導入し、＋３０Ｖ電圧を監視することによって電源断の発生を検出する。具体的には、＋３０Ｖ電圧が所定値（例えば＋３０Ｖの８０％）以下になったら、電源断が生ずるとして、ＣＰＵ５６に割り込み信号を与える。ＣＰＵ５６において、この割り込みは、マスク可能割込端子（外部割込端子：ＩＮＴ端子）に入力されている。また、ＩＮＴ端子に入力される信号は、入力ポート５７０にも入力されている。従って、ＣＰＵ５６は、ＩＮＴ端子に入力された信号にもとづく割込処理（ＩＮＴ処理）において、入力ポートのレベルを確認することによって電源断の状況を確認することができる。
【００６８】
なお、入力ポートは、遊技機に設けられている各種スイッチの出力信号を入力する入力ポートの空きビットに入力されている。また、外部割込端子に他の割込要因も入力される場合には、入力ポートに入力される信号によって、電源断時の割込であることが認識される。
【００６９】
また、使用するＣＰＵの種類によっては外部割込端子に異なる名称（例えば、ＩＲＱ１，ＩＲＱ２）が付されているが、外部からの信号によって割込がかかる信号端子は、どのような名称であっても、ここでいうＩＮＴ端子に相当する。
【００７０】
電源監視用ＩＣ９０２が電源断を検知するための所定値は、通常時の電圧より低いが、ＣＰＵ５６が暫くの間動作しうる程度の電圧である。また、電源監視用ＩＣ９０２が、ＣＰＵ５６が必要とする電圧（この例では＋５Ｖ）よりも高く、かつ、交流から直流に変換された直後の電圧を監視するように構成されているので、ＣＰＵ５６が必要とする電圧に対して監視範囲を広げることができる。従って、より精密な監視を行うことができる。さらに、監視電圧として＋３０Ｖを用いる場合には、遊技機の各種スイッチに供給される電圧が＋１２Ｖであることから、電源瞬断時のスイッチオン誤検出の防止も期待できる。すなわち、＋３０Ｖ電源の電圧を監視すると、＋３０Ｖ作成の以降に作られる＋１２Ｖが落ち始める以前の段階でそれの低下を検出できる。よって、＋１２Ｖ電源の電圧が低下するとスイッチ出力がオン状態を呈するようになるが、＋１２Ｖより早く低下する＋３０Ｖ電源電圧を監視して電源断を認識すれば、スイッチ出力がオン状態を呈する前に電源復旧待ちの状態に入ってスイッチ出力を検出しない状態となることができる。
【００７１】
＋５Ｖ電源から電力が供給されていない間、ＲＡＭの少なくとも一部は、電源基板から供給されるバックアップ電源によってバックアップされ、遊技機に対する電源が断しても内容は保存される。そして、＋５Ｖ電源が復旧すると、初期リセット回路６５からリセット信号が発せられるので、ＣＰＵ５６は、通常の動作状態に復帰する。そのとき、必要なデータがバックアップされているので、停電等からの復旧時には停電発生時の遊技状態に復帰することができる。
【００７２】
図１０は、電源基板９１０の一構成例を示すブロック図である。電源基板９１０は、主基板３１、表示制御基板８０、音声制御基板７０、ランプ制御基板３５および賞球制御基板３７等の制御基板と独立して設置され、遊技機内の各制御基板および機構部品が使用する電圧を生成する。この例では、ＡＣ２４Ｖ、ＤＣ＋３０Ｖ、ＤＣ＋２１Ｖ、ＤＣ＋１２ＶおよびＤＣ＋５Ｖを生成する。また、バックアップ電源となるコンデンサ９１６は、ＤＣ＋５Ｖすなわち各基板上のＩＣ等を駆動する電源のラインから充電される。
【００７３】
トランス９１１は、交流電源からの交流電圧を２４Ｖに変換する。ＡＣ２４Ｖ電圧は、コネクタ９１５に出力される。また、整流回路９１２は、ＡＣ２４Ｖから＋３０Ｖの直流電圧を生成し、ＤＣ−ＤＣコンバータ９１３およびコネクタ９１５に出力する。ＤＣ−ＤＣコンバータ９１３は、＋２１Ｖ、＋１２Ｖおよび＋５Ｖを生成してコネクタ９１５に出力する。コネクタ９１５は例えば中継基板に接続され、中継基板から各制御基板および機構部品に必要な電圧の電力が供給される。
【００７４】
ＤＣ−ＤＣコンバータ９１３からの＋５Ｖラインは分岐してバックアップ＋５Ｖラインを形成する。バックアップ＋５Ｖラインとグラウンドレベルとの間には大容量のコンデンサ９１６が接続されている。コンデンサ９１６は、遊技機に対する電力供給が遮断されたときの各制御基板のバックアップＲＡＭに対するバックアップ電源となる。また、＋５Ｖラインとバックアップ＋５Ｖラインとの間に、逆流防止用のダイオード９１７が挿入される。
【００７５】
なお、バックアップ電源として、＋５Ｖ電源から充電可能な電池を用いてもよい。電池を用いる場合には、＋５Ｖ電源から電力供給されない状態が所定時間継続すると容量がなくなるような充電池が用いられる。
【００７６】
次に遊技機の動作について説明する。
図１１は、主基板３１におけるＣＰＵ５６の遊技制御処理を示すフローチャートである。図１１（Ａ）はＣＰＵ５６が実行するメイン処理を示し、図１１（Ｂ）は割込処理を示す。電源オン時のリセットが解けると、ＣＰＵ５６は、まず、クロックモニタ制御を動作可能状態にするために、内蔵されているクロックモニタレジスタをクロックモニタイネーブル状態に設定する（ステップＳ１）。クロックモニタ制御とは、入力されるクロック信号の低下または停止を検出すると、ＣＰＵ５６の内部で自動的にリセットを発生する制御である。次いで、ＣＰＵ５６は、初期化処理を行う（ステップＳ２）。なお、初期化処理では、所定期間後（例えば２ｍｓ後）にタイマ割込がかかるようにタイマの設定処理を行う。その後、停止図柄の種類を決定する乱数等の表示用乱数を更新する処理を繰り返し実行する（ステップＳ１７）。
【００７７】
図１１（Ｂ）に示された処理は、ＣＰＵ５６内部のタイマ割込によって起動される。割込処理において、ＣＰＵ５６は、まず、所定期間後（例えば２ｍｓ後）に再度タイマ割込がかかるようにタイマの設定処理を行う（ステップＳ２０）。
【００７８】
次に、表示制御基板８０に送出される表示制御コマンドをＲＡＭ５５の所定の領域に設定する処理を行った後に（表示制御データ設定処理：ステップＳ４）、表示制御コマンドを出力する処理を行う（表示制御データ出力処理：ステップＳ５）。
【００７９】
次いで、各種出力データの格納領域の内容を各出力ポートに出力する処理を行う（データ出力処理：ステップＳ６）。また、ホール管理用コンピュータに出力される大当り情報、始動情報、確率変動情報などの出力データを格納領域に設定する出力データ設定処理を行う（ステップＳ８）。さらに、パチンコ遊技機１の内部に備えられている自己診断機能によって種々の異常診断処理が行われ、その結果に応じて必要ならば警報が発せられる（エラー処理：ステップＳ９）。
【００８０】
次に、遊技制御に用いられる大当り判定用の乱数等の各判定用乱数を示す各カウンタを更新する処理を行う（ステップＳ１０）。
【００８１】
次に、ＣＰＵ５６は、特別図柄プロセス処理を行う（ステップＳ１１）。特別図柄プロセス制御では、遊技状態に応じてパチンコ遊技機１を所定の順序で制御するための特別図柄プロセスフラグに従って該当する処理が選び出されて実行される。そして、特別図柄プロセスフラグの値は、遊技状態に応じて各処理中に更新される。また、普通図柄プロセス処理を行う（ステップＳ１２）。普通図柄プロセス処理では、７セグメントＬＥＤによる可変表示器１０を所定の順序で制御するための普通図柄プロセスフラグに従って該当する処理が選び出されて実行される。そして、普通図柄プロセスフラグの値は、遊技状態に応じて各処理中に更新される。
【００８２】
さらに、ＣＰＵ５６は、スイッチ回路５８を介して、ゲートセンサ１２、始動口センサ１７およびカウントセンサ２３の状態を入力し、各入賞口や入賞装置に対する入賞があったか否か判定する（スイッチ処理：ステップＳ１３）。ＣＰＵ５６は、さらに、停止図柄の種類を決定する乱数等の表示用乱数を更新する処理を行う（ステップＳ１５）。
【００８３】
また、ＣＰＵ５６は、賞球制御基板３７との間の信号処理を行う（ステップＳ１６）。すなわち、所定の条件が成立すると賞球制御基板３７に賞球制御コマンドを出力する。賞球制御基板３７に搭載されている賞球制御用ＣＰＵは、賞球制御コマンドに応じて玉払出装置９７を駆動する。
【００８４】
図１２は、ＣＰＵ５６のＩＮＴ処理を示すフローチャートである。上述したように、電源監視用ＩＣ９０２が電源電圧の低下を検出すると、ＣＰＵ５６に外部割込がかかる。また、図９に示されているように入力ポートに電源監視用ＩＣ９０２の出力が導入されている。ＣＰＵ５６は、ＩＮＴ処理で図１２に示す電源断時処理を実行する。
【００８５】
電源電圧の低下にもとづくＩＮＴ処理では、ＣＰＵ５６は、まず、レジスタの内容をバックアップＲＡＭに転送する（ステップＳ３１）。次いで、ＩＮＴフラグをセットする（ステップＳ３２）。ＩＮＴフラグとは、電源電圧低下にもとづく割込が生じたことを示す内部フラグである。また、ＩＮＴフラグは、バックアップＲＡＭ領域に設定される。ＣＰＵ５６は、さらに、ＲＡＭアクセスを禁止状態にして（ステップＳ３３）、電源監視用ＩＣ９０２の出力が導入されている入力ポートのレベルを監視し続ける（ステップＳ３４）。この状態で、電源電圧はさらに低下していき、遂には、ＣＰＵ５６の動作が停止する。
【００８６】
しかし、入力ポートのレベルが通常時のレベルに復帰した場合には、ＣＰＵ５６は、ＲＡＭアクセスを許可状態にして（ステップＳ３５）、バックアップＲＡＭに保存されていたレジスタ値を本来のレジスタに復帰させる（ステップＳ３６）。そして、ＩＮＴフラグをリセットし（ステップＳ３７）、割込がかかったアドレスに復帰する。
【００８７】
このように、ＣＰＵ５６は、電源電圧が正常に復帰したことを検出すると、レジスタの状態を元に戻して割込がかかったアドレスに復帰する。従って、外部割込ライン（ＩＮＴライン）にノイズ等がのった場合や電源瞬停の場合でも、制御を正常状態に復帰させることができる。
【００８８】
図１３は、図１１に示されたメイン処理における初期化処理（ステップＳ２）の一例を示すフローチャートである。遊技機への電力供給が再開されると、初期リセット回路６５からＣＰＵ５６に初期リセット信号が入力される。ＣＰＵ５６は、初期リセット信号に応じてメイン処理を開始するのであるが、システムチェック処理において、まず、ＩＮＴフラグがセットされているか否か確認する（ステップＳ４２）。
【００８９】
このとき、ＲＡＭアクセス許可状態に設定する必要があれば、すなわち、リセットがかけられたときに自動的にＲＡＭアクセス許可状態にならないのであれば、ＣＰＵ５６は、ＲＡＭアクセス許可状態に設定する。
【００９０】
ＩＮＴフラグがセットされていなければ、レジスタおよびＲＡＭ領域を全てクリアし（ステップＳ４７）、必要な初期値を設定する（ステップＳ４８）。そして、電源投入時画面表示コマンド送出要求をセットし（ステップＳ４９）、スタックポインタを初期化して（ステップＳ５０）、初期化処理を終了する。
【００９１】
なお、電源投入時画面表示コマンド送出要求がセットされると、例えば、図１１に示された表示制御データ出力処理（ステップＳ５）によって電源投入時画面表示コマンドが表示制御基板８０に送出される。表示制御基板８０における表示制御用ＣＰＵ１０１は、電源投入時画面表示コマンドを受信すると、可変表示部９に、電源投入時に表示される画面としてあらかじめ決められている画面を表示する。
【００９２】
ステップＳ４２でＩＮＴフラグがセットされていることが確認されると、ＣＰＵ５６は、バックアップＲＡＭに保存されていたレジスタ値を本来のレジスタに復帰させ（ステップＳ４３）、ＩＮＴフラグをリセットする（ステップＳ４４）。そして、電源断時に可変表示部９において特別図柄が変動中であったか否か確認する（ステップＳ４５）。特別図柄が変動中であったか否かは、例えば、後述する特別図柄プロセス処理において使用される特別図柄プロセスフラグの値で確認される。なお、特別図柄プロセスフラグは、ＣＰＵ５６の内蔵ＲＡＭのうち電源バックアップされている領域（バックアップＲＡＭ領域）に設定されている。従って、遊技機への電源供給が停止しても保存されている。
【００９３】
特別図柄変動中であった場合には、復帰時変動中コマンドを、表示制御基板８０、音声制御基板７０およびランプ制御基板３５に送出する制御を行う（ステップＳ４６）。具体的には、所定のコマンド送出要求フラグをセットする。特別図柄変動中でなかった場合には、復帰時変動中コマンドを送出しない。
【００９４】
なお、復帰時変動中コマンド送出要求がセットされると、例えば、図１１に示された表示制御データ出力処理（ステップＳ５）によって復帰時変動中コマンドが表示制御基板８０、音声制御基板７０およびランプ制御基板３５に送出される。
【００９５】
また、表示制御基板８０における表示制御用ＣＰＵ１０１は、復帰時変動中コマンドを受信すると、可変表示部９に、あらかじめ決められているエラー画面を表示する。
【００９６】
そして、ＣＰＵ５６は、スタックポインタが指すスタックエリアの値をジャンプ先としてそこにジャンプする。スタックポインタは、レジスタの一つであるから、ステップＳ４３の処理によって、電源断したときの値に復元されている。また、この実施の形態では、スタックエリアはバックアップＲＡＭ領域に形成されている。すなわち、電源断中でも保存されている。従って、制御状態は、電源断時の状態に戻る。
【００９７】
以上のように、ＣＰＵ５６は、復帰時にＩＮＴフラグがセットされていたらデータ復帰処理を行い、ＩＮＴフラグがセットされていなければ通常の初期設定処理（ステップＳ４６，Ｓ４７）を行う。そして、データ復帰処理では、保存されていたレジスタの復帰処理とＩＮＴフラグのリセット処理とが行われる。また、電源バックアップされているＲＡＭ領域におけるスタックエリアに保存されていた復帰アドレスに戻るので、遊技制御手段は、電源断時の遊技状態に復帰することができる。
【００９８】
復帰した遊技状態は、図柄変動中の状態である。従って、図柄変動期間が終了すると、ＣＰＵ５６は、確定コマンドを、表示制御基板８０、音声制御基板７０およびランプ制御基板３５に送出する制御を行う。このとき、表示制御基板８０には、可変表示部９に表示されるべき左右中の停止図柄（確定図柄）を示す情報も送出される。左右中の確定図柄を示す情報は、バックアップＲＡＭ領域に設定されている。従って、電源断が生じてもその情報は保存されている。
【００９９】
後述するように、表示制御基板８０における表示制御用ＣＰＵ１０１は、確定コマンドを受信すると、確定コマンドに付随する左右中図柄の確定図柄を示す情報にもとづいて確定図柄を可変表示部９に表示する。また、音声制御基板７０およびランプ制御基板３５におけるＣＰＵは、確定コマンドを受信すると、図柄変動の確定時に応じた制御を行うことができる。すなわち、各ＣＰＵによる制御状態は、図柄変動終了時の状態として同期する。
【０１００】
図１４は、主基板３１から表示制御基板８０に送出される表示制御コマンドの構成例を示す説明図である。図１４に示すように、表示制御コマンドは、８ビットのデータと、１ビットのストローブ信号（ＩＮＴ信号）とから構成されている。
【０１０１】
図１５は、８ビットのデータによる表示制御コマンドデータの構成例を示す説明図である。図１５に示すように、例えば、８ビットのうちの上位４ビットで制御の種類を指示し、下位４ビットで具体的制御内容を指示する。例えば、この例では、上位４ビットが［０，０，０，１］であれば、下位４ビットの数値で変動種類等が指示される。また、上位４ビットが［１，０，０，０］，［１，０，０，１］または［１，０，１，０］であれば、下位４ビットの数値で可変表示部９に可変表示される左図柄、中図柄または右図柄の停止図柄が指示される。
【０１０２】
また、上位４ビットが［１，１，１，０］であれば復帰時変動中コマンドであることを示す。上位４ビットが［１，１，１，１］であれば全図柄停止コマンド（確定コマンド）であることを示す。なお、それらのコマンドにおいて下位４ビットは例えば０に設定される。
【０１０３】
主基板３１のＣＰＵ５６は、図柄の変動開始時に、変動種類を示すコマンドと左右中停止図柄を示すコマンドとを表示制御基板８０に送出する。表示制御基板８０の表示制御用ＣＰＵ１０１は、変動種類を示すコマンドによって図柄の変動時間を特定できる。なお、特定された変動時間に対応した複数種類の変動態様が用意されている場合には、表示制御用ＣＰＵ１０１が、いずれの変動態様を用いるのかを決定する。このように、図柄変動制御に関して、主基板３１のＣＰＵ５６は、変動開始時に変動時間を特定可能な情報と確定図柄を特定可能な情報とを送出するだけであり、具体的な図柄変動制御は表示制御用ＣＰＵ１０１の制御によって実現される。また、主基板３１のＣＰＵ５６は、変動時間が経過したら、表示制御基板８０に対して確定コマンドを送出する。
【０１０４】
図１６はＣＰＵ５６が実行する特別図柄プロセス処理のプログラムの一例を示すフローチャートである。図１６に示す特別図柄プロセス処理は、図１１のフローチャートにおけるステップＳ１１の具体的な処理である。ＣＰＵ５６は、特別図柄プロセス処理を行う際に、特別図柄プロセスフラグの値に応じて、図１６に示すステップＳ３００〜Ｓ３０９のうちのいずれかの処理を行う。各処理において、以下のような処理が実行される。
【０１０５】
特別図柄変動待ち処理（ステップＳ３００）：始動入賞口１４（この実施の形態では可変入賞球装置１５の入賞口）に打球入賞して始動口センサ１７がオンするのを待つ。始動口センサ１７がオンすると、始動入賞記憶数が満タンでなければ、始動入賞記憶数が＋１される。そして、大当り判定用乱数を抽出する。
【０１０６】
特別図柄判定処理（ステップＳ３０１）：特別図柄の可変表示が開始できる状態になると、始動入賞記憶数を確認する。始動入賞記憶数が０でなければ、抽出されている大当り判定用乱数の値に応じて大当りとするかはずれとするか決定する。
停止図柄設定処理（ステップＳ３０２）：左右中図柄の停止図柄を決定する。
【０１０７】
リーチ動作設定処理（ステップＳ３０３）：リーチ判定用乱数の値に応じてリーチ動作するか否か決定するとともに、リーチ動作用乱数の値に応じてリーチ動作の変動態様を決定する。
【０１０８】
全図柄変動開始処理（ステップＳ３０４）：可変表示部９において全図柄が変動開始されるように制御する。このとき、表示制御基板８０に対して、左右中最終停止図柄と変動時間を特定可能な情報が送信される。
【０１０９】
全図柄停止待ち処理（ステップＳ３０５）：所定時間が経過すると、可変表示部９において表示される全図柄が停止されるように確定コマンドを送出する。上述したように、電源断から復帰して確定コマンドを送出する場合には、確定コマンドに左右中図柄を示す情報が付随する。付随とは、例えば、確定コマンド送出の直前に、左右中図柄を示すコマンドを送出することである。
【０１１０】
大当り表示処理（ステップＳ３０６）：停止図柄が大当り図柄の組み合わせである場合には、大当り表示の表示制御コマンドデータが表示制御基板８０に送出されるように制御するとともに内部状態（プロセスフラグ）をステップＳ３０７に移行するように更新する。そうでない場合には、内部状態をステップＳ３０９に移行するように更新する。なお、大当り図柄の組み合わせは、左右中図柄が揃った組み合わせである。また、遊技制御基板８０の表示制御用ＣＰＵ１０１は表示制御コマンドデータに従って、可変表示部９に大当り表示を行う。大当り表示は遊技者に大当りの発生を報知するためになされるものである。
【０１１１】
大入賞口開放開始処理（ステップＳ３０７）：大入賞口を開放する制御を開始する。具体的には、カウンタやフラグを初期化するとともに、ソレノイド２１を駆動して大入賞口を開放する。
【０１１２】
大入賞口開放中処理（ステップＳ３０８）：大入賞口ラウンド表示の表示制御コマンドデータが表示制御基板８０に送出する制御や大入賞口の閉成条件の成立を確認する処理等を行う。大入賞口の閉成条件が成立したら、大当り遊技状態の終了条件が成立していなければ内部状態をステップＳ３０７に移行するように更新する。大当り遊技状態の終了条件が成立していれば、内部状態をステップＳ３０９に移行するように更新する。
【０１１３】
大当たり終了処理（ステップＳ３０９）：大当たり遊技状態が終了したことを遊技者に報知するための表示を行う。その表示が終了したら、内部フラグ等を初期状態に戻し、内部状態をステップＳ３００に移行するように更新する。
【０１１４】
上記の各ステップの処理に応じて、遊技制御プログラム中の表示制御コマンドを送出する処理を行うモジュール（図１１におけるステップＳ５）は、対応する表示制御コマンドデータを出力ポートに出力するとともにストローブ信号をオン状態にする。
【０１１５】
図１７は、図１１に示されたメイン処理における表示制御データ出力処理（ステップＳ５）を示すフローチャートである。表示制御データ出力処理において、ＣＰＵ５６は、ポートＡ出力要求がセットされているか否か判定する（ステップＳ５８１）。なお、ポートＡ出力要求は、表示制御データ設定処理（ステップＳ４）において、特別図柄プロセス処理等からのコマンド出力要求に応じセットされる。
【０１１６】
ポートＡ出力要求がセットされている場合には、ポートＡ出力要求をリセットし（ステップＳ５８２）、ポートＡ格納領域の内容を出力ポート（出力ポートＡ）５７１に出力する（ステップＳ５８３）。また、ポートＡ出力カウンタを＋１するとともに（ステップＳ５８４）、出力ポート（ポートＢ）５７２のビット７を０にする（ステップＳ５８５）。
【０１１７】
ポートＡ出力要求がセットされていない場合には、ポートＡ出力カウンタの値が０であるか否か判定する（ステップＳ５８６）。ポートＡ出力カウンタの値が０でない場合には、ポートＡ出力カウンタの値が２であるか否か確認する（ステップＳ５８７）。ポートＡ出力カウンタの値が２ではない、すなわち１である場合には、ポートＡ出力カウンタの値を１増やす（ステップＳ５８８）。
【０１１８】
ポートＡ出力カウンタの値が２である場合には、ポートＡ出力カウンタの値をクリアするとともに（ステップＳ５８９）、出力ポート（出力ポートＢ）５７２のビット７を１にする（ステップＳ５９０）。
【０１１９】
出力ポートＢのビット７は、表示制御基板８０に与えられるストローブ信号（ＩＮＴ信号）を出力するポートである。また、出力ポートＡのビット０〜７は、表示制御コマンドデータを出力するポートである。そして、この実施の形態では、図１７に示された表示制御データ出力処理は２ｍｓに１回実行される。従って、図１７に示されたデータ出力処理によって、図１８に示すように、表示制御コマンドデータが出力されるときに、４ｍｓ間ＩＮＴ信号がローレベルになる。
【０１２０】
次に、表示制御用ＣＰＵ１０１の動作を説明する。
図１９は、表示制御基板８０における表示制御用ＣＰＵ１０１の動作を示すフローチャートである。表示制御用ＣＰＵ１０１は、出力ポートやワークエリアの初期化およびタイマセット等のイニシャル処理を行った後に（ステップＳ１０１）、ループ状態に入る。イニシャル処理において、５００μｓおよび２ｍｓ毎にタイマ割込が発生するようなタイマ設定がなされている。よって、ループ状態では、５００μｓのタイマ割込がかかると５００μｓタイマ割込処理が行われ（ステップＳ１０２）、２ｍｓのタイマ割込がかかると２ｍｓタイマ割込処理が行われる（ステップＳ１０３）。なお、５００μｓタイマ割込処理では表示制御コマンド受信処理が行われ、２ｍｓタイマ割込処理では表示制御処理が実行される。
【０１２１】
図２０は、２ｍｓのタイマ割込処理を示すフローチャートである。２ｍｓのタイマ割込がかかると、表示制御用ＣＰＵ１０１は、次の２ｍｓ割込がかかるようにタイマを起動する等のイニシャル処理を行った後に（ステップＳ１１１）、表示制御プロセス処理（ステップＳ１１２）を実行する。
【０１２２】
図２１は、５００μｓタイマ割込処理で実行される表示制御コマンド読込処理を示すフローチャートである。表示制御コマンド読込処理において、表示制御用ＣＰＵ１０１は、ストローブ信号（ＩＮＴ信号）に割り当てられている入力ポートのビット７を読み込む。そして、ビット７がオン（ローレベル）しているか否か確認する（ステップＳ５０１）。オンしていれば、表示制御コマンドデータの入力に割り当てられている入力ポートから表示制御コマンドデータを読み取る（ステップＳ５０２）。なお、上述したように、ＩＮＴ信号は、主基板３１のＣＰＵ５６が新たな表示制御コマンドデータを出力したときにローレベルとされる。
【０１２３】
ＩＮＴ信号がオフしている場合には、表示通信カウンタをクリアする（ステップＳ５０６）。表示通信カウンタは、ＩＮＴ信号がオンしているときの表示制御コマンドデータ受信回数をカウントするために用いられる。
【０１２４】
ＩＮＴ信号がオンしている場合には、受信した表示制御コマンドデータが直前に（５００μｓ前）受信したコマンドデータと同じか否か確認する（ステップＳ５０３）。同じでない場合には、表示通信カウンタをクリアする（ステップＳ５０６）。同じであった場合には、表示通信カウンタが所定の最大値（ＭＡＸ）に達しているか否か確認する（ステップＳ５０４）。
【０１２５】
最大値に達していない場合には、表示通信カウンタの値を＋１する（ステップＳ５０５）。ここで、最大値とは、表示制御コマンドデータを確実に受信したと判定する値（この例では３）よりも大きい値であり、例えば、４ｍｓ間での受信回数をカウントする等の目的で用いられる。
【０１２６】
次いで、表示制御用ＣＰＵ１０１は、表示通信カウンタ後が「３」になったか否か確認する（ステップＳ５０７）。「３」になっている場合には、受信したデータを受信コマンド格納エリアに格納する（ステップＳ５０９）。そして、受信したデータをワークエリアに格納する（ステップＳ５１０）。なお、ワークエリアに格納されたデータは、次の割込処理において、ステップＳ５０３において用いられる。
【０１２７】
以上のように、表示制御用ＣＰＵ１０１は、例えば３回連続して同一の表示制御コマンドデータを受信すると、確かに表示制御コマンドを受信したとして、通信終了フラグをセットする。そして、通信終了フラグがセットされると、受信コマンド格納エリアに格納された表示制御コマンドにもとづいて図柄の変動および背景・キャラクタの表示切替等の処理が行われる。
【０１２８】
図２２は、図２０に示されたタイマ割込処理における表示制御プロセス処理（ステップＳ１１２）を示すフローチャートである。表示制御プロセス処理では、表示制御プロセスフラグの値に応じてステップＳ７２０〜Ｓ８７０のうちのいずれかの処理が行われる。各処理において、以下のような処理が実行される。
【０１２９】
表示制御コマンド受信待ち処理（ステップＳ７２０）：通信終了フラグのオンに応じて受信コマンドが設定されているワークエリアの内容を読み出して、変動時間を特定可能な表示制御コマンドを受信したか否か確認する。
【０１３０】
リーチ動作設定処理（ステップＳ７５０）：受信した変動時間を特定可能な表示制御コマンド（例えばリーチ種類を指定するコマンド）に対応した複数の変動態様のうちのいずれのパターンを使用するのかを決定する。
【０１３１】
全図柄変動開始処理（ステップＳ７８０）：左右中図柄の変動が開始されるように制御する。
【０１３２】
図柄変動中処理（ステップＳ８１０）：変動パターンを構成する各変動状態（変動速度や背景、キャラクタ）の切替タイミングを制御するとともに、主基板３１から確定コマンドが送出されたか否かを監視する。また、左右図柄の停止制御を行う。
【０１３３】
全図柄停止待ち設定処理（ステップＳ８４０）：変動時間の終了時に、全図柄停止を指示する表示制御コマンドを受信していたら、図柄の変動を停止し最終停止図柄（確定図柄）を表示する制御を行う。
【０１３４】
大当り表示処理（ステップＳ８７０）：変動時間の終了後、大当たり遊技中のラウンド表示や、確変大当り表示または通常大当り表示の制御を行う。
【０１３５】
図２３は、表示制御コマンド受信待ち処理（ステップＳ７２０）の一例を示すフローチャートである。表示制御コマンド受信待ち処理において、表示制御用ＣＰＵ１０１は、変動時間を特定可能な表示制御コマンドを受信したか否か確認する（ステップＳ７５１）。受信していれば、表示制御プロセスフラグの値をリーチ動作選択処理に対応した値に設定する（ステップＳ７５２）。よって、以後、リーチ動作選択処理が実行される。
【０１３６】
変動時間を特定可能な表示制御コマンドを受信していなければ、表示制御用ＣＰＵ１０１は、復帰時変動中コマンドを受信したか否か確認する（ステップＳ７５３）。復帰時変動中コマンドを受信していれば、表示制御用ＣＰＵ１０１は、あらかじめ決められているエラー画面を可変表示部９に表示する（ステップＳ７５４）。そして、表示制御プロセスフラグの値を図柄変動中処理に対応した値に設定する（ステップＳ７５５）。
【０１３７】
上述したように、図柄変動中処理では、通常は、変動パターンを構成する各変動状態（変動速度や背景、キャラクタ）の切替タイミングを制御する。しかし、復帰時変動中コマンドは、電源再投入時に遊技制御手段から送出される。その場合には、通常時（電源再投入時でないとき）とは異なり、変動時間を特定可能なコマンドを受信していない。そこで、確定コマンドの受信待ちのみが行われる。主基板３１から確定コマンドを受信すると、表示制御用ＣＰＵ１０１は、確定コマンドとともに送信された左右中図柄の確定図柄を示す情報にもとづいて、可変表示部９に左右中図柄の確定図柄を所定期間表示して復帰時の変動中制御が終了する。
【０１３８】
この実施の形態では、主基板３１のＣＰＵ５６は、電源投入時に、ＩＮＴフラグがセットされているか否か確認し、すなわち、不測の停電等による電源断後の電源再投入が行われたのか否かを確認し、電源再投入が行われた場合には、電源断時に可変表示部９において図柄の変動中であったか否か確認する。図柄の変動中であったことを検知したら、ＣＰＵ５６は、表示制御基板８０等に復帰時変動中コマンドを送出し、再度全図柄停止待ちの状態に入る（図１６におけるステップＳ３０５）。
【０１３９】
そして、所定期間が経過すると、ＣＰＵ５６は、表示制御基板８０等に確定コマンドを送出する。例えば、表示制御基板８０における表示制御用ＣＰＵ１０１は、復帰時変動中コマンドを受信するとエラー画面の表示を開始し、確定コマンドを受信するとエラー画面を消去して確定図柄を表示する。具体的には、確定コマンドを受信すると表示制御プロセスフラグを全図柄停止待ち設定処理（ステップＳ８４０）に対応した値とし、全図柄停止待ち設定処理において確定図柄が表示される。図柄変動中処理において確定コマンドを受信して全図柄停止待ち設定処理に移行するのは、通常時と同じ制御である。従って、通常時とほぼ同様に制御によって、表示制御用ＣＰＵ１０１による制御は、通常時の状態に復帰する。このとき、主基板３１の側では、全図柄停止待ち処理が終了している。すなわち、遊技制御手段と表示制御手段とで制御が同期した状態になる。このように、簡単なコマンドのやりとりで、制御状態が同期した状態に復帰する。
【０１４０】
図２４は、主基板３１から音声制御基板７０に送出される音声制御コマンドデータの例を示す説明図である。図２４に示す各音声制御コマンドデータは８ビットで構成され、それぞれ、効果音の種類を指定する。また、音声制御コマンドデータの中には、復帰時変動中コマンドと確定コマンドとがある。それらのコマンドは、主基板３１のＣＰＵ５６が表示制御基板８０に復帰時変動中コマンドと確定コマンドの表示制御コマンドを送出するときに、音声制御基板７０にも送出される。
【０１４１】
図２５は、音声制御コマンドのビット構成を示す説明図である。図２５に示すように、音声制御コマンドは、８ビットのデータと、１ビットのストローブ信号（ＩＮＴ信号）とから構成されている。
【０１４２】
図２６は、図１１に示されたメイン処理における出力データ設定処理（ステップＳ８）を示すフローチャートである。ただし、ここでは、音声制御基板７０およびランプ制御基板３５に対する制御コマンドの出力データ設定についてのみ示す。出力データ設定処理において、ＣＰＵ５６は、音声データに変更がないかどうか判定する（ステップＳ８１）。音声データの変更は、例えば、主基板３１のＣＰＵ５６すなわち遊技制御手段の特別図柄プロセス処理において、音発生パターンの変更が必要とされるときに変更される。
【０１４３】
音声データに変更があった場合には、ＣＰＵ５６は、例えば特別図柄プロセス処理で使用されるプロセスデータ中の音声データすなわち音声制御コマンドデータを読み出す（ステップＳ８２）。そして、ポートＣデータ格納領域に設定する（ステップＳ８４）。また、ポートＣ出力要求をセットする（ステップＳ８５）。
【０１４４】
音声データに変更がなかった場合には、ＣＰＵ５６は、ランプデータに変更がないかどうか判定する（ステップＳ８６）。ランプデータの変更も、例えば、遊技制御手段の特別図柄プロセス処理において、ランプ・ＬＥＤ表示パターンの変更が必要とされるときに変更される。
【０１４５】
ランプデータに変更があった場合には、ＣＰＵ５６は、例えば特別図柄プロセス処理で使用されるプロセスデータ中のランプデータすなわちランプ制御コマンドデータを読み出す（ステップＳ８７）。そして、ポートＥデータ格納領域に設定する（ステップＳ８９）。また、ポートＥ出力要求をセットする（ステップＳ９０）。
【０１４６】
図２７は、図１１に示されたメイン処理におけるデータ出力処理（ステップＳ６）の音声制御コマンド出力処理部分を示すフローチャートである。音声制御コマンド出力に関するデータ出力処理において、ＣＰＵ５６は、ポートＣ出力要求がセットされているか否か判定する（ステップＳ６０１）。ポートＣ出力要求がセットされている場合には、ポートＣ出力要求をリセットし（ステップＳ６０２）、ポートＣ格納領域の内容を出力ポート（出力ポートＣ）５７３に出力する（ステップＳ６０３）。ポートＣ格納領域のビット０〜７には音声制御コマンドデータが設定される。そして、ポートＣ出力カウンタを＋１するとともに（ステップＳ６０４）、出力ポート（ポートＤ）５７４のビット７を０にする（ステップＳ６０５）。
【０１４７】
ポートＣ出力要求がセットされていない場合には、ポートＣ出力カウンタの値が０であるか否か判定する（ステップＳ６０６）。ポートＣ出力カウンタの値が０でない場合には、ポートＣ出力カウンタの値が２であるか否か確認する（ステップＳ６０７）。ポートＣ出力カウンタの値が２ではない、すなわち１である場合には、ポートＣ出力カウンタの値を１増やす（ステップＳ６０８）。
【０１４８】
ポートＣ出力カウンタの値が２である場合には、ポートＣ出力カウンタの値をクリアするとともに（ステップＳ６０９）、出力ポート（出力ポートＤ）５７４のビット７を１にする（ステップＳ６１０）。
【０１４９】
出力ポートＤのビット７は、音声制御基板７０に与えられるＩＮＴ信号を出力するポートである。また、出力ポートＣのビット０〜７は、音声制御コマンドデータを出力するポートである。そして、この実施の形態では、図２７に示されたデータ出力処理は２ｍｓに１回実行される。従って、図２７に示されたデータ出力処理によって、図２８に示すように、音声制御コマンドデータが出力されるときに、４ｍｓ間ＩＮＴ信号がローレベルになる。
【０１５０】
次に、音声制御用ＣＰＵ７０１の動作を説明する。
図２９は、音声制御基板７０における音声制御用ＣＰＵ７０１の動作を示すフローチャートである。音声制御用ＣＰＵ７０１は、出力ポートやワークエリアの初期化およびタイマセット等のイニシャル処理を行った後に（ステップＳ１２１）、ループ状態に入る。イニシャル処理において、５００μｓおよび２ｍｓ毎にタイマ割込が発生するようなタイマ設定がなされている。よって、ループ状態では、５００μｓのタイマ割込がかかると５００μｓタイマ割込処理が行われ（ステップＳ１２２）、２ｍｓのタイマ割込がかかると２ｍｓタイマ割込処理が行われる（ステップＳ１２３）。なお、５００μｓタイマ割込処理では音声制御コマンド受信処理が行われ、２ｍｓタイマ割込処理では音声制御処理が実行される。
【０１５１】
図３０は、２ｍｓのタイマ割込処理を示すフローチャートである。２ｍｓのタイマ割込がかかると、音声制御用ＣＰＵ７０１は、次の２ｍｓ割込がかかるようにタイマを起動する等のイニシャル処理を行った後に（ステップＳ１２５）、音声ＩＣ制御処理（ステップＳ１２６）を実行する。なお、５００μｓタイマ割込処理による音声制御コマンド受信処理は、表示制御用ＣＰＵ１０１が実行する表示制御コマンド受信処理と同様に行われる（図２１参照）。
【０１５２】
ＲＯＭには、図２４に示された各音声制御コマンドデータに応じた音声を音声合成回路（音声合成用ＬＳＩ；例えばディジタルシグナルプロセッサ）７０２に発生させるための制御データが格納されている。音声制御用ＣＰＵ７０１は、受信した各音声制御コマンドデータに対応した制御データをＲＯＭから読み出し音声合成回路７０２に出力する。
【０１５３】
主基板３１のＣＰＵ５６は、不測の電源断後に電源復旧したときに、音声制御基板７０に対しても復帰時変動中コマンドおよび確定コマンドを送出してくる。音声制御用ＣＰＵ７０１は、復帰時変動中コマンドを受信すると、内部状態を図柄変動中に対応した状態に設定する。また、確定コマンドを受信すると、図柄変動終了時点に対応した状態に設定する。このとき、主基板３１の側では、全図柄停止待ち処理が終了している。すなわち、遊技制御手段と音声制御手段とで制御が同期した状態になる。このように、簡単なコマンドのやりとりで、制御状態を同期した状態に復帰させることができる。
【０１５４】
図３１は、主基板３１からランプ制御基板３５に送出されるランプ制御コマンドの一例を示す説明図である。各ランプ制御コマンドデータは８ビットで構成され、それぞれ、遊技の進行に応じたランプ・ＬＥＤの点灯パターンおよび消灯を指定する。ただし、図３１に示された例は、ある特定の遊技機に応じたパターンであって、他の機種の遊技機では、定義が異なる各ランプ制御コマンドデータが使用されうる。例えば、図３１に示された例では特殊変動時ランプ指定が４種類（０５Ｈ〜０８Ｈ）あるが、特殊変動のパターンがそれよりも多い遊技機では、より多くの種類のランプ制御コマンドデータに特殊変動のパターンを割り当てればよい。あるいは、全ての遊技機で使用される可能性があるランプ制御データを定義しておき、そのうちから、各機種で必要に応じて使用するランプ制御データを選択するようにしてもよい。
【０１５５】
また、ランプ制御コマンドデータの中には、復帰時変動中コマンドと確定コマンドとがある。それらのコマンドは、主基板３１のＣＰＵ５６が表示制御基板８０に復帰時変動中コマンドと確定コマンドを送出するときに、ランプ制御基板３５にも送出される。
【０１５６】
図３２は、ランプ制御コマンドのビット構成を示す説明図である。図３２に示すように、ランプ制御コマンドは、８ビットのデータと、１ビットのストローブ信号（ＩＮＴ信号）とから構成されている。
【０１５７】
図３３は、図１１に示されたメイン処理におけるデータ出力処理（ステップＳ６）のランプ制御コマンド出力処理部分を示すフローチャートである。ランプ制御コマンド出力に関するデータ出力処理において、ＣＰＵ５６は、ポートＥ出力要求がセットされているか否か判定する（ステップＳ６２１）。ポートＥ出力要求は、図２６に示された出力データ設定処理において、ランプデータに変更があった場合にセットされる。
【０１５８】
ポートＥ出力要求がセットされている場合には、ポートＥ出力要求をリセットし（ステップＳ６２２）、ポートＥ格納領域の内容を出力ポート（出力ポートＥ）５７５に出力する（ステップＳ６２３）。ポートＥ格納領域のビット０〜７にはランプ制御コマンドデータが設定されている。そして、ポートＣ出力カウンタを＋１するとともに（ステップＳ６２４）、出力ポート（ポートＦ）５７６のビット７を０にする（ステップＳ６２５）。
【０１５９】
ポートＥ出力要求がセットされていない場合には、ポートＥ出力カウンタの値が０であるか否か判定する（ステップＳ６２６）。ポートＥ出力カウンタの値が０でない場合には、ポートＥ出力カウンタの値が２であるか否か確認する（ステップＳ６２７）。ポートＥ出力カウンタの値が２ではない、すなわち１である場合には、ポートＥ出力カウンタの値を１増やす（ステップＳ６２８）。
【０１６０】
ポートＥ出力カウンタの値が２である場合には、ポートＥ出力カウンタの値をクリアするとともに（ステップＳ６２９）、出力ポート（出力ポートＦ）５７６のビット７を１にする（ステップＳ６３０）。
【０１６１】
出力ポートＦのビット７は、ランプ制御基板３５に与えられるＩＮＴ信号を出力するポートである。また、出力ポートＥのビット０〜７は、ランプ制御コマンドデータを出力するポートである。そして、この実施の形態では、図３３に示されたデータ出力処理は２ｍｓに１回実行される。従って、図３３に示されたデータ出力処理によって、図３４に示すように、ランプ制御コマンドデータが出力されるときに、４ｍｓ間ＩＮＴ信号がローレベルになる。
【０１６２】
次に、ランプ制御用ＣＰＵ３５１の動作を説明する。
図３５は、ランプ制御基板３５におけるランプ制御用ＣＰＵ３５１の動作を示すフローチャートである。ランプ制御用ＣＰＵ３５１は、出力ポートやワークエリアの初期化およびタイマセット等のイニシャル処理を行った後に（ステップＳ１５１）、ループ状態に入る。イニシャル処理において、５００μｓおよび２ｍｓ毎にタイマ割込が発生するようなタイマ設定がなされている。よって、ループ状態では、５００μｓのタイマ割込がかかると５００μｓタイマ割込処理が行われ（ステップＳ１５２）、２ｍｓのタイマ割込がかかると２ｍｓタイマ割込処理が行われる（ステップＳ１５３）。なお、５００μｓタイマ割込処理ではランプ制御コマンド受信処理が行われ、２ｍｓタイマ割込処理ではランプ制御処理が実行される。
【０１６３】
図３６は、２ｍｓのタイマ割込処理を示すフローチャートである。２ｍｓのタイマ割込がかかると、ランプ制御用ＣＰＵ３５１は、次の２ｍｓ割込がかかるようにタイマを起動する等のイニシャル処理を行った後に（ステップＳ１５５）、ランプ・ＬＥＤ点灯／消灯処理（ステップＳ１５６）を実行する。なお、５００μｓタイマ割込処理によるランプ制御コマンド受信処理は、表示制御用ＣＰＵ１０１が実行する表示制御コマンド受信処理と同様に行われる（図２１参照）。
【０１６４】
なお、ランプ制御用ＣＰＵ３５１の内蔵ＲＯＭまたはランプ制御基板３５に搭載された外付けＲＯＭには、各ランプ制御コマンドデータ（この例では、０１Ｈ〜０ＦＨ）に応じた遊技効果ＬＥＤ２８ａおよび遊技効果ランプ２８ｂ，２８ｃの点灯／消灯のパターンが、点灯パターンデータとして格納されている。そして、ランプ・ＬＥＤ点灯／消灯処理（ステップＳ１５６）では、受信したランプ制御コマンドに応じたテーブルの内容にもとづいてランプ・ＬＥＤの点灯/消灯制御を行う。また、ランプ制御コマンドに応じて賞球ランプ５１および球切れランプ５２の点灯／消灯処理を行う。
【０１６５】
主基板３１のＣＰＵ５６は、不測の電源断後に電源復旧したときに、ランプ制御基板３５に対しても復帰時変動中コマンドおよび確定コマンドを送出してくる。ランプ制御用ＣＰＵ３５１は、復帰時変動中コマンドを受信すると、内部状態を図柄変動中に対応した状態に設定する。また、確定コマンドを受信すると、図柄変動終了時点に対応した状態に設定する。このとき、主基板３１の側では、全図柄停止待ち処理が終了している。すなわち、遊技制御手段とランプ制御手段とで制御が同期した状態になる。このように、簡単なコマンドのやりとりで、制御状態を同期した状態に復帰させることができる。
【０１６６】
図３７は、電源監視および電源バックアップのための賞球制御用ＣＰＵ３７１周りの一構成例を示すブロック図である。図３７に示すように、電源監視用ＩＣ９３２は、＋３０Ｖ電圧を導入し、＋３０Ｖ電圧を監視することによって電源断の発生を検出する。具体的には、＋３０Ｖ電圧が所定値（例えば＋３０Ｖの８０％）以下になったら、電源断が生ずるとして、賞球制御用ＣＰＵ３７１に割り込み信号を与える。賞球制御用ＣＰＵ３７１において、この割り込みは、マスク不能割込（ＮＭＩ）端子に入力されている。また、ＮＭＩ端子に入力される信号は、入力ポートにも入力されている。従って、賞球制御用ＣＰＵ３７１は、ＮＭＩ処理において、入力ポートのレベルを確認することによって電源断の状況を確認することができる。
【０１６７】
電源監視用ＩＣ９３２が電源断を検知するための所定値は、通常時の電圧より低いが、賞球制御用ＣＰＵ３７１が暫くの間動作しうる程度の電圧である。また、電源監視用ＩＣ９３２が、賞球制御用ＣＰＵ３７１が必要とする電圧（この例では＋５Ｖ）よりも高い電圧を監視するように構成されているので、賞球制御用ＣＰＵ３７１が必要とする電圧に対して監視範囲を広げることができる。従って、より精密な監視を行うことができる。
【０１６８】
＋５Ｖ電源から電力が供給されていない間、賞球制御用ＣＰＵ３７１の内蔵ＲＡＭの少なくとも一部は、電源基板から供給されるバックアップ電源がバックアップ端子に接続されることによってバックアップされ、遊技機に対する電源が断しても内容は保存される。そして、＋５Ｖ電源が復旧すると、初期リセット回路９３５からリセット信号が発せられるので、賞球制御用ＣＰＵ３７１は、通常の動作状態に復帰する。そのとき、必要なデータがバックアップされているので、停電等からの復旧時には停電発生時の遊技状態に復帰することができる。
【０１６９】
図３８は、主基板３１から賞球制御基板３７に送信される賞球制御コマンドのビット構成の一例を示す説明図である。図３８に示すように、１バイト中の上位４ビットが制御指定部として使用され、下位４ビットが賞球数を示す領域として用いられる。
【０１７０】
図３９に示すように、制御指定部において、ビット７，６，５，４が「０，１，０，０」であれば払出個数指定コマンドであることを示し、「０，１，０，１」であれば払出指定コマンドであることを示す。払出個数指定コマンドは、主基板３１のＣＰＵ５６が入賞を検出すると直ちに賞球制御基板３７に送出される。
【０１７１】
ビット７，６，５，４が「１，０，０，０」である球切れ指定コマンドは、玉切れ検出スイッチ１６７または玉切れスイッチ１８７がオンしたとき（玉切れ状態フラグがオンしたとき）に、主基板３１から送信される。また、ビット７，６，５，４が「１，０，０，１」である発射停止指定コマンドは、余剰玉受皿４が満タンになって満タンスイッチ４８がオンしたとき（満タン状態フラグがオンしたとき）に、主基板３１から送信される。
【０１７２】
賞球制御コマンドは、主基板３１から賞球制御基板３７に、１バイト（８ビット：賞球制御コマンドＤ７〜Ｄ０）のデータとして出力される。賞球制御コマンドＤ７〜Ｄ０は正論理で出力される。また、賞球制御コマンドＤ７〜Ｄ０が出力されたときには、負論理の賞球制御ＩＮＴ信号が出力される。
【０１７３】
図８に示されたように、賞球制御コマンドは、出力ポート５７７を介して送信される。そして、この実施の形態では、図４０に示すように、主基板３１から賞球制御コマンドＤ７〜Ｄ０が出力されるときに、賞球制御ＩＮＴ信号が５μｓ以上ローレベルになる。賞球制御ＩＮＴ信号は、賞球制御基板３７において、賞球制御用ＣＰＵ３７１の割込端子に接続されている。よって、賞球制御用ＣＰＵ３７１は、割り込みがあると、賞球制御コマンドＤ７〜Ｄ０が主基板３１から送出されたことを認識でき、割込処理において賞球制御コマンド受信処理を行う。
【０１７４】
なお、図３８に示されたコマンド構成は一例であって、他の構成にしてもよい。例えば、１バイト中の上位下位を、図３８に示された構成とは逆にしてもよい。
【０１７５】
また、この実施の形態では、賞球制御基板３７に対するストローブ信号（ＩＮＴ信号）は５μｓ間オン状態となり、表示制御基板８０、音声制御基板７０およびランプ制御基板３５に対するストローブ信号（ＩＮＴ信号）は４ｍｓ間オン状態となったが、表示制御基板８０、音声制御基板７０およびランプ制御基板３５に対するＩＮＴ信号も５μｓ間オン状態となるようにしてもよく、逆に、賞球制御基板３７に対するＩＮＴ信号が４ｍｓ間オン状態となるようにしてもよい。
【０１７６】
図４１は、主基板３１のＣＰＵ５６が実行するメイン処理のデータ出力処理（ステップＳ６）における賞球コマンド出力処理を示すフローチャートである。賞球コマンド出力処理において、ＣＰＵ５６は、まず、１５個カウンタの値が０であるか否か確認する（ステップＳ３６１）。０でなければ、賞球制御コマンドである払出個数指示（１５個）コマンドを出力ポート５７７に出力する（ステップＳ３６２）。そして、ＩＮＴ信号をオン状態にする（ステップＳ３６３）。次いで、５μｓのディレイタイムをおいて（ステップＳ３６４）、ＩＮＴ信号をオフ状態にする（ステップＳ３６５）。そして、１５個カウンタの値を−１する（ステップＳ３６６）。また、払出指令個数累積値を＋１５する（ステップＳ３６７）。
【０１７７】
なお、１５個カウンタと後述する１０個カウンタおよび６個カウンタの値は、カウントスイッチ２３、入賞口スイッチ１９ａ，２４ａおよび始動口スイッチ１７の検出出力がオン状態となったときに＋１されている。また、払出指令個数累積値は、賞球制御基板３７に対して指示した払出個数の累積値を示すものであり、ＣＰＵ５６は、払出指令個数累積値を用いて賞球が完了したか否か確認する。
【０１７８】
１５個カウンタの値が０であれば、ＣＰＵ５６は、１０個カウンタの値が０であるか否か確認する（ステップＳ３７１）。０でなければ、賞球制御コマンドである払出個数指示（１０個）コマンドを出力ポート５７７に出力する（ステップＳ３７２）。そして、ＩＮＴ信号をオン状態にする（ステップＳ３７３）。次いで、５μｓのディレイタイムをおいて（ステップＳ３７４）、ＩＮＴ信号をオフ状態にする（ステップＳ３７５）。そして、１０個カウンタの値を−１する（ステップＳ３７６）。また、払出指令個数累積値を＋１０する（ステップＳ３７７）。
【０１７９】
１０個カウンタの値が０であれば、ＣＰＵ５６は、６個カウンタの値が０であるか否か確認する（ステップＳ３８１）。０でなければ、賞球制御コマンドである払出個数指示（６個）コマンドを出力ポート５７７に出力する（ステップＳ３８２）。そして、ＩＮＴ信号をオン状態にする（ステップＳ３８３）。次いで、５μｓのディレイタイムをおいて（ステップＳ３８４）、ＩＮＴ信号をオフ状態にする（ステップＳ３８５）。そして、６個カウンタの値を−１する（ステップＳ３８６）。また、払出指令個数累積値を＋６する（ステップＳ３８７）。
【０１８０】
以上の処理によって、１５個、１０個または６個の払出個数指定を示す賞球制御コマンドが賞球制御基板３７に送出される。なお、ここでは、１５個の賞球払出指示を１０個および６個の賞球払出指示が優先し、１０個の賞球払出指示が６個の賞球払出指示に優先することになるが、入賞が発生した順に、対応する賞球個数を示すコマンドを賞球制御手段に送出してもよい。
【０１８１】
図４２は、電源監視用ＩＣ９０２が電源電圧の低下を検出したときにＣＰＵ５６が実行するＩＮＴ処理の他の例を示すフローチャートである。このＩＮＴ処理によれば、払出個数指定を示す賞球制御コマンドが賞球制御基板３７に送出されていれば、その処理が続行される。すなわち、ＣＰＵ５６は、まず、賞球制御コマンド送出のためのＩＮＴ信号（図３９におけるステップＳ３６３，Ｓ３７３およびＳ３８３参照）がオン状態になっているか否か確認する（ステップＳ３０ａ）。
【０１８２】
オン状態であれば、スタックポインタが指すスタック領域（スタック領域の最上位の２バイト）のデータをレジスタ等にセーブする（ステップＳ３０ｂ）。割込が発生すると、割込発生時のレジスタ値およびプログラムカウンタの値はスタック領域に保存される。例えば、プログラムカウンタの値はスタック領域の最上位の２バイトに保存される。すなわち、最上位の２バイトは、割込が発生したときに実行していたプログラムのアドレスを示す。
【０１８３】
さらに、ＣＰＵ５６は、スタック領域の最上位の２バイトにＮＭＩ割込処理の開始アドレスを設定する（ステップＳ３０ｃ）。そして、ステップＳ３０ｂでセーブしたアドレスにジャンプする。すなわち、プログラムカウンタに、ステップＳ３０ｂでセーブしたアドレスを設定する。
【０１８４】
以上の処理によって、コマンド受信中フラグがセットされていた場合には、割込発生時に実行されていた処理、すなわち、賞球制御コマンド送出中の処理に戻る。そして、賞球制御コマンド送出が完了して、ＲＥＴＩ命令が実行されると、スタック領域に保存されている戻りアドレスに戻る。ステップＳ３０ｃの処理によって戻りアドレスは割込処理の開始アドレスに設定されているので、ＩＮＴ処理が再び実行されることになる。
【０１８５】
なお、この実施の形態では、割込発生時にスタック領域の最上位アドレスに戻りアドレスが設定されるとしたが、使用するＣＰＵの種類によってはスタック領域における他のエリアに戻りアドレスが設定されることもある。その場合には、ステップＳ３０ｂ，Ｓ３０ｃの処理は、スタック領域における戻りアドレス保存エリアを対象として実行される。その他の処理は、図１２に示されたＩＮＴ処理における処理と同じである。
【０１８６】
図４３は、賞球制御用ＣＰＵ３７１が実行する割込処理による賞球制御コマンド受信処理を示すフローチャートである。主基板３１からの賞球制御ＩＮＴ信号は賞球制御用ＣＰＵ３７１の割込端子に入力されている。よって、主基板３１からの賞球制御ＩＮＴ信号がオン状態になると、賞球制御用ＣＰＵ３７１に割込がかかり、図４３に示す賞球制御コマンドの受信処理が開始される。
【０１８７】
賞球制御コマンドの受信処理において、賞球制御用ＣＰＵ３７１は、まず、コマンド受信中フラグをセットする（ステップＳ８５１）。そして、賞球制御コマンドデータの入力に割り当てられている入力ポートから１バイトのデータを読み込む（ステップＳ８５２）。読み込んだデータが払出個数指示コマンドであれば（ステップＳ８５３）、払出個数指示コマンドで指示された個数を総合個数記憶に加算する（ステップＳ８５５）。そうでなければ、通信終了フラグをセットする（ステップＳ８５４）。なお、通信終了フラグは、この例では、払出個数指示コマンド以外のコマンドを受信したことを示すフラグである。
【０１８８】
以上のように、賞球制御基板３７に搭載された賞球制御用ＣＰＵ３７１は、主基板３１のＣＰＵ５６から送られた払出個数指示コマンドに含まれる賞球数をバックアップＲＡＭ領域における総合個数記憶の領域に記憶する。そして、賞球制御用ＣＰＵ３７１は、コマンド受信中フラグをリセットする（ステップＳ８５６）。
【０１８９】
なお、賞球制御用ＣＰＵ３７１は、総合個数記憶が０でない場合には玉払出装置９７を駆動して賞球払出制御を実行する。そして、１個の賞球払出が終了する毎に総合個数記憶の値を−１し、総合個数記憶の値が０になったら賞球払出制御を終了する。
【０１９０】
図４４は、賞球制御用ＣＰＵ３７１が実行するＮＭＩ割込処理を示すフローチャートである。図３７に示された電源監視用ＩＣ９３２が電源電圧の低下を検出するとＮＭＩ割込が発生し、ＮＭＩ割込処理が開始される。従って、ＮＭＩ割込処理では、電源断時処理が実行される。電源断時処理において、賞球制御用ＣＰＵ３７１は、まず、コマンド受信中フラグがセットされているか否か確認する（ステップＳ８０１）。コマンド受信中フラグは、主基板３１からの賞球制御コマンドが受信されているときにセットされている。コマンド受信中フラグがセットされていれば、賞球制御用ＣＰＵ３７１の処理はコマンド受信処理に戻り、コマンド受信処理が続行される。
【０１９１】
具体的には、賞球制御用ＣＰＵ３７１は、スタックポインタが指すスタック領域（スタック領域の最上位の２バイト）のデータをレジスタ等にセーブする（ステップＳ８１１）。ＮＭＩ割込が発生すると、割込発生時のレジスタ値およびプログラムカウンタの値はスタック領域に保存される。例えば、プログラムカウンタの値はスタック領域の最上位の２バイトに保存される。すなわち、最上位の２バイトは、割込が発生したときに実行していたプログラムのアドレスを示す。
【０１９２】
さらに、賞球制御用ＣＰＵ３７１は、スタック領域の最上位の２バイトにＮＭＩ割込処理の開始アドレスを設定する（ステップＳ８１２）。そして、ステップＳ８１１でセーブしたアドレスにジャンプする。すなわち、プログラムカウンタに、ステップＳ８１１でセーブしたアドレスを設定する。
【０１９３】
以上の処理によって、コマンド受信中フラグがセットされていた場合には、ＮＭＩ割込発生時に実行されていた処理、すなわち、賞球制御コマンド受信中の処理（この実施の形態では図４３に示されたコマンド受信割込処理）に戻る。そして、コマンド受信割込処理が完了して、ＲＥＴＩ命令が実行されると、スタック領域に保存されている戻りアドレスに戻る。ステップＳ８１２の処理によって戻りアドレスはＮＭＩ割込処理の開始アドレスに設定されているので、ＮＭＩ割込処理が再び実行されることになる。
【０１９４】
なお、この実施の形態では、割込発生時にスタック領域の最上位アドレスに戻りアドレスが設定されるとしたが、使用するＣＰＵの種類によってはスタック領域における他のエリアに戻りアドレスが設定されることもある。その場合には、ステップＳ８１１，Ｓ８１２の処理は、スタック領域における戻りアドレス保存エリアを対象として実行される。
【０１９５】
ステップＳ８０１においてコマンド受信中フラグがセットされていなければ、すなわち、賞球制御コマンドの受信中でなければ、賞球制御用ＣＰＵ３７１は、ＲＡＭアクセスを禁止状態にして（ステップＳ８０２）、電源監視用ＩＣ９３２の出力が導入されている入力ポートのレベルを監視し続ける（ステップＳ８０３）。
【０１９６】
入力ポートのレベルが通常時のレベルに復帰した場合には、賞球制御用ＣＰＵ３７１は、ＲＡＭアクセスを許可状態にして（ステップＳ８０４）、ＮＭＩフラグをリセットし（ステップＳ８０５）、ＮＭＩ割込がかかったアドレスに復帰する。
【０１９７】
このように、賞球制御用ＣＰＵ３７１は、電源電圧が正常に復帰したことを検出すると、レジスタの状態を元に戻してＮＭＩ割込がかかったアドレスに復帰する。従って、ＮＭＩラインにノイズ等がのった場合や電源瞬停の場合でも、制御を正常状態に復帰させることができる。なお、ステップＳ８１１，Ｓ８１２の処理が実行されコマンド受信割込処理が行われた後に、ＮＭＩ割込処理に戻ってきた場合には、ＮＭＩ割込処理のＲＥＴＩの実行による戻り先は、コマンド受信割込処理に戻るのではなく、それ以前の状態（コマンド受信割込処理がかかったアドレス）に戻る。
【０１９８】
以上のように、賞球制御コマンドの受信中であれば、直ちに電源断時処理を行うのではなく、賞球制御コマンドの受信を完了させてから電源断時処理を行う。従って、主基板３１の側から送出された賞球制御コマンドを取りこぼすことなく確実に受信することができる。そして、受信したコマンドにもとづいてバックアップＲＡＭ領域に形成されている総合個数記憶の値が更新されるので、電源断からの復帰時に賞球払出制御が再開される場合に、正確な記憶値にもとづく賞球払出制御を行うことができる。
【０１９９】
図４５は、賞球制御用ＣＰＵ３７１が電源投入時に実行する初期化処理の一部を示すフローチャートである。電源が投入され、または、電源が復旧したときには、賞球制御用ＣＰＵ３７１は、まず、バックアップＲＡＭ領域に形成されている総合個数記憶の値が０でないかどうか確認する（ステップＳ９０１）。０である場合には、前回の電源オフ時に未払出賞球はなかったことになるので、通常の初期設定処理を行う。すなわち、レジスタおよび全ＲＡＭ領域をクリアして（ステップＳ９０３）、スタックポインタの初期設定を行う（ステップＳ９０４）。
【０２００】
総合個数記憶の値が０でない場合には、アドレスを指定してレジスタと非バックアップＲＡＭ領域をクリアする（ステップＳ９０５）。そして、賞球再開のための設定を行う。例えば、賞球中処理中フラグのセット等を行う（ステップＳ９０６）。なお、バックアップＲＡＭ領域であっても、賞球個数に関わらない領域であるならば、それらのアドレスを指定してクリアするようにしてもよい。
【０２０１】
このように、賞球制御用ＣＰＵ３７１は、電源投入時に、バックアップＲＡＭ領域のデータを確認するだけで、通常の初期設定処理を行うのか賞球中の状態を復元するのか決定できる。すなわち、簡単な判断によって、未払出賞球について賞球処理再開を行うことができる。
【０２０２】
図４５に示された処理では、賞球制御用ＣＰＵ３７１は、電源投入時に、バックアップＲＡＭ領域のデータを確認したが、そのような判断を行わなくてもよい。すなわち、図４６に示すように、電源投入時に、電源バックアップされていないＲＡＭ領域のみをアドレスを指定してクリアする（ステップＳ９１０）。なお、ここで、レジスタのクリア処理も行う。そして、そのような初期化処理を行うように構成されている場合、電源断時に、レジスタの退避は行われない。
【０２０３】
以上のように、この実施の形態では、遊技制御手段が表示制御手段に対して、図柄の変動開始に関連した時期に変動時間を特定可能なコマンドと確定図柄を示すコマンドを送出するように構成されている場合に、不測の電源断から復旧したときに、遊技制御手段が表示制御手段等に復帰時変動中コマンドを送出する。表示制御手段等は、復帰時変動中コマンドを受信すると、例えばエラー表示を行って遊技制御手段からの確定コマンドを待つ。そして、確定コマンドを受信すると、通常の制御状態に戻る。遊技制御手段は、確定コマンドを送出したときに、図柄変動を停止させた状態になっている。従って、遊技制御手段と表示制御手段等の制御状態の同期がとれる。すなわち、簡単なコマンドのやりとりで、遊技制御手段と表示制御手段等とが再び同期した状態になる。
【０２０４】
また、主基板３１における電源電圧低下にもとづくＩＮＴ処理において、ＣＰＵ５６は、賞球制御コマンド送出中であれば、送出処理を完了させる。従って、賞球制御手段が賞球払出個数をバックアップＲＡＭ領域に記憶する構成において、電源断前に発生した入賞にもとづく賞球払出個数も確実に記憶される。よって、電源復旧時にバックアップＲＡＭ領域に記憶されていた賞球払出個数にもとづく賞球払出を再開する場合に、正確な個数の賞球払出を行うことができ、遊技者に賞球に関する不利益が与えられることはない。
【０２０５】
なお、上記の各実施の形態では、電源電圧低下時に主基板３１のＣＰＵ５６にはマスク可能割込（ＩＮＴ）がかかり、賞球制御基板３７の賞球制御用ＣＰＵ３７１にはマスク不能割込（ＮＭＩ）がかかるように構成したが、ともにマスク可能割込がかかるように構成したり、ともにマスク不能割込がかかるように構成してもよい。
【０２０６】
また、上記の各実施の形態では、主基板３１のＣＰＵ５６および賞球制御基板３７の賞球制御用ＣＰＵ３７１について割込による電源断時処理を説明したが、他の各基板（表示制御基板８０、音声制御基板７０およびランプ制御基板３５）に搭載されているＣＰＵも、割込による電源断時処理を行ってもよい。その際、電圧低下を示す信号は、マスク可能な外部割込端子に接続されていてもよいし、ＮＭＩ端子に接続されていてもよい。
【０２０７】
さらに、遊技制御手段および賞球制御手段におけるＲＡＭと同様に、音声制御手段、ランプ制御手段および表示制御手段におけるＲＡＭも、電源バックアップされる部分があるようにしてもよい。
【０２０８】
そして、主基板３１のＣＰＵ５６が、復帰時変動中コマンドおよび確定コマンドを送出する先は、表示制御基板８０、音声制御基板７０およびランプ制御基板３５の全てであってもよいが、そのうちの一部であってもよい。また、遊技機において遊技用装置を制御するための制御手段が搭載された他の制御基板が存在する場合には、それらの基板に対しても復帰時変動中コマンドおよび確定コマンドを送出してもよい。
【０２０９】
【発明の効果】
以上のように、本発明によれば、遊技機を、遊技制御手段が、図柄の変動を開始させるときに変動時間および確定図柄を特定可能な情報を表示制御手段に対して送出し、変動時間が経過したら図柄停止を指示する確定コマンドを表示制御手段に対して送出し、遊技機に対する電源断時にその後電源状態が復旧したときに行う遊技状態復帰のために必要な情報を電源断中でも記憶を保持可能なバックアップ記憶手段に記憶し、可変表示部で可変表示中に電源断が発生し、その後電源が復旧したときは、表示制御基板に対して復帰時変動中コマンドを送出し、変動時間が経過したら表示制御基板に対して確定コマンドおよび確定図柄を示す情報を送出し、表示制御手段は、変動時間を特定可能な情報の受信により図柄の変動を行い、確定コマンドを受信したときに図柄の変動を停止して確定図柄を表示し、復帰時変動中コマンドを受信すると通常の変動表示とは異なる復帰時表示画面を表示して確定コマンドの受信待ち状態となり、該受信待ち状態であるときに確定コマンドを受信したことにもとづいて復帰時表示画面の表示を終了し、受信した確定図柄を示す情報にもとづいて確定図柄を表示するように構成したので、停電等の不測の電源断が発生したときに、必要なデータを保存して電源復旧時に電源断時の状態から遊技を再開できるとともに、遊技再開時に、簡単な復帰制御によって各制御手段の制御状態を適正に復帰させることができる効果がある。
また、遊技制御手段が確定コマンドを送出し、かつ、各制御手段が確定コマンドに応じた制御を実行することによって、遊技制御手段および各制御手段の制御状態が確定コマンドによって再び同期するという効果がある。
また、特に図柄変動中の状態から、遊技制御手段および各制御手段の制御状態を確定コマンドによって再び同期するように制御することができる。
さらに、遊技者等が、電源断からの復帰時に制御が正常に戻ったことを確実に認識できる。
【０２１３】
電源電圧監視手段の出力が遊技制御マイクロコンピュータの割込端子に導入され、遊技制御マイクロコンピュータが、割込端子への信号入力に応じて遊技制御に必要なデータの退避を含む電源断時処理を行うように構成されている場合には、処理優先度の高い処理によって、電源復帰時に必要となる情報を確実に保存できる。
【０２１４】
遊技制御手段が、割込端子への信号入力時に賞球情報を出力中であればその出力を完了させてから電源断時処理を実行するように構成されている場合には、賞球個数情報を確実に賞球制御手段に伝えることができ、特に、賞球払出個数がバックアップされ電源断後の復帰時に賞球処理を再開するように構成されているときに、賞球制御手段が正しい個数の賞球払出を行うことができる。
【０２１６】
遊技制御マイクロコンピュータが、電源断時処理を行うときに電源断時処理を行ったことを示すフラグをセットし電源が回復したときにそのフラグがセットされていたらデータ復帰処理を行うように構成されている場合には、データ退避処理を行ったことを示すフラグのオンオフに応じてデータ復帰処理を行うか否か判断することができ、保存されていたデータを電源復帰後に確実に活用することができる。
【図面の簡単な説明】
【図１】 パチンコ遊技機を正面からみた正面図である。
【図２】 パチンコ遊技機の遊技盤を正面からみた正面図である。
【図３】 パチンコ遊技機を背面からみた背面図である。
【図４】 遊技制御基板（主基板）の回路構成例を示すブロック図である。
【図５】 表示制御基板の回路構成例を示すブロック図である。
【図６】 音声制御基板の回路構成例を示すブロック図である。
【図７】 ランプ制御基板の回路構成例を示すブロック図である。
【図８】 賞球制御基板の回路構成例を示すブロック図である。
【図９】 電源監視および電源バックアップのためのＣＰＵ周りの一構成例を示すブロック図である。
【図１０】 電源基板の一構成例を示すブロック図である。
【図１１】 主基板における基本回路の動作を示すフローチャートである。
【図１２】 主基板のＣＰＵの割込処理を示すフローチャートである。
【図１３】 メイン処理における初期化処理を示すフローチャートである。
【図１４】 表示制御コマンドの構成例を示す説明図である。
【図１５】 表示制御コマンドデータの構成例を示す説明図である。
【図１６】 特別図柄プロセス処理のプログラムの一例を示すフローチャートである。
【図１７】 表示制御データ出力処理を示すフローチャートである。
【図１８】 表示制御コマンドデータの出力の様子を示すタイミング図である。
【図１９】 表示制御用ＣＰＵが実行するメイン処理を示すフローチャートである。
【図２０】 表示制御用ＣＰＵの２ｍｓタイマ割込処理を示すフローチャートである。
【図２１】 表示制御用ＣＰＵの表示データ読込処理を示すフローチャートである。
【図２２】 表示制御用ＣＰＵが実行する表示制御プロセス処理を示すフローチャートである。
【図２３】 表示制御プロセス処理における表示制御コマンド受信待ち処理を示すフローチャートである。
【図２４】 音声制御コマンドの例を示す説明図である。
【図２５】 音声制御コマンドのビット構成を示す説明図である。
【図２６】 音声制御基板およびランプ制御基板に対する出力データ設定処理を示すフローチャートである。
【図２７】 データ出力処理の音声制御コマンド出力処理部分を示すフローチャートである。
【図２８】 音声制御コマンドデータの出力の様子を示すタイミング図である。
【図２９】 音声制御用ＣＰＵが実行するメイン処理を示すフローチャートである。
【図３０】 音声制御用ＣＰＵの２ｍｓタイマ割込処理を示すフローチャートである。
【図３１】 ランプ制御コマンドの一例を示す説明図である。
【図３２】 ランプ制御コマンドのビット構成を示す説明図である。
【図３３】 データ出力処理のランプ制御コマンド出力処理部分を示すフローチャートである。
【図３４】 ランプ制御コマンドデータの出力の様子を示すタイミング図である。
【図３５】 ランプ制御用ＣＰＵが実行するメイン処理を示すフローチャートである。
【図３６】 ランプ制御用ＣＰＵの２ｍｓタイマ割込処理を示すフローチャートである。
【図３７】 電源監視および電源バックアップのための賞球制御用ＣＰＵ３７１周りの一構成例を示すブロック図である。
【図３８】 賞球制御コマンドの構成例を示す説明図である。
【図３９】 賞球制御コマンドのビット構成を示す説明図である。
【図４０】 賞球制御コマンドデータの出力の様子を示すタイミング図である。
【図４１】 賞球コマンド送出処理を示すフローチャートである。
【図４２】 主基板のＣＰＵの割込処理の他の例を示すフローチャートである。
【図４３】 賞球制御用ＣＰＵのコマンド受信処理を示すフローチャートである。
【図４４】 賞球制御用ＣＰＵのＮＭＩ割込処理を示すフローチャートである。
【図４５】 賞球制御用ＣＰＵの初期化処理の一例を示すフローチャートである。
【図４６】 賞球制御用ＣＰＵの初期化処理の他の例を示すフローチャートである。
【符号の説明】
１ パチンコ遊技機
３１ 主基板
３５ ランプ制御基板
３７ 賞球制御基板
５３ 基本回路
５６ ＣＰＵ
７０ 音声制御基板
８０ 表示制御基板
１０１ 表示制御用ＣＰＵ
３５１ ランプ制御用ＣＰＵ
３７１ 賞球制御用ＣＰＵ
７０１ 音声制御用ＣＰＵ
９０１ ＣＰＵ
９０２，９３２ 電源監視用ＩＣ
９１０ 電源基板
９１６ コンデンサ[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a gaming machine such as a pachinko gaming machine, and in particular, when a game medium is launched into a game area by a player's operation and the game medium wins a prize area provided in the game area, a predetermined value is given to the player. A gaming machine that can be given and a special game value can be given to a player based on the result of the special game being in a predetermined mode by entering the game medium into the specific winning portion. .
[0002]
[Prior art]
As a gaming machine, a game medium such as a game ball is launched into a game area by a launching device, and when a game medium wins a prize area such as a prize opening provided in the game area, a predetermined number of prize balls are paid out to the player. There is something to be done. Further, a variable display unit capable of changing the display state is provided, and is configured to give a predetermined game value to the player when the display result of the variable display unit becomes a predetermined specific display mode There is.
[0003]
The display result of the variable display unit that displays the special symbol is a combination of a specific display mode that is determined in advance. Note that the game value is the right that the state of the variable winning ball device provided in the gaming area of the gaming machine is advantageous for a player who is likely to win a ball, or the advantageous state for a player. It is to generate.
[0004]
When a big hit occurs, for example, the big winning opening is opened a predetermined number of times, and the game shifts to a big hit gaming state in which a hit ball is easy to win. And in each open period, if there is a prize for a predetermined number (for example, 10) of the big prize opening, the big prize opening is closed. And the number of times the special winning opening is opened is fixed to a predetermined number (for example, 16 rounds). An opening time (for example, 29.5 seconds) is determined for each opening, and even if the number of winnings does not reach a predetermined number, the big winning opening is closed when the opening time elapses. Further, when a predetermined condition (for example, winning in the V zone provided in the big prize opening) is not established at the time when the big prize opening is closed, the big hit gaming state is ended.
[0005]
In addition, among the combinations of display modes other than the “big hit” combination, the variable display in which the display result has already been derived and displayed at the stage where some of the display results of the plurality of variable display units have not yet been derived and displayed. A state in which the display mode of the part satisfies a display condition that is a combination of specific display modes is referred to as “reach”. Then, when the display result of the identification information variably displayed on the variable display portion does not satisfy the condition for “reach”, the state is “missed”, and the variable display state ends. A player plays a game while enjoying how to generate a big hit.
[0006]
The game progress in the gaming machine is controlled by game control means such as a microcomputer. The identification information, character image, and background image displayed on the variable display device are controlled by display control means that operates in accordance with display control command data from the game control means. In general, the identification information, character image, and background image displayed on the variable display device are a display control microcomputer and a video display processor that generates image data in accordance with instructions from the microcomputer and transfers the image data to the variable display device side ( VDP), the program capacity of the display control microcomputer is large.
[0007]
Therefore, it is impossible to control identification information and the like displayed on the variable display device by the microcomputer of the game control means having a limited program capacity, and the display control microcomputer (separate from the microcomputer of the game control means) Display control means) is used. Therefore, the game control means for controlling the progress of the game needs to transmit a display control command to the display control means.
[0008]
In such a gaming machine, a speaker is provided on the game board, and various sound effects are emitted from the speaker as the game progresses in order to enhance the gaming effect. In addition, light emitters such as lamps and LEDs are provided on the game board, and these light emitters are turned on and off as the game progresses in order to enhance the gaming effect. In general, sound control for generating sound effects and lamp lighting / extinguishing timing control are performed by game control means for controlling the progress of the game. Therefore, it is necessary for the game control means to transmit a command to the sound control means and the lamp control means for actually generating sound and driving the lamp / LED.
[0009]
Also, a player generally borrows game media through a gaming machine. In that case, a gaming medium lending mechanism is provided in the gaming machine. Since the progress of the game is controlled by game control means mounted on the main board, the number of winning balls based on winning is determined by the game control means and transmitted to the winning ball control board.
[0010]
As described above, various control means are mounted on the gaming machine in addition to the game control means. Then, the game control means for controlling the progress of the game transmits each command indicating an operation instruction according to the game situation to each control means mounted on each control board.
[0011]
[Problems to be solved by the invention]
As described above, various control means are mounted on the gaming machine in addition to the game control means. Generally, each control means is constituted by a microcomputer. That is, a program is stored in a ROM or the like, and data temporarily generated for control or data that changes as control proceeds is stored in the RAM. Then, when the power-off state due to a power failure or the like occurs in the gaming machine, the data in the RAM is lost. Therefore, when recovering from a power outage or the like, the player must return to the initial state (for example, the state when the game machine was first turned on at the game store for the first time in the day), which may cause a disadvantage to the player. There is. For example, if a power failure occurs during a jackpot game and the gaming machine returns to the initial state, the player cannot enjoy the benefits based on the jackpot.
[0012]
In order to avoid such a situation, when an unexpected power cut such as a power failure occurs, the necessary data is saved in the power backup RAM, and the data saved when the power is restored is restored. Can be resumed. However, as described above, the game control is executed by the game control means mounted on the main board, but the various game control devices provided in the gaming machine are connected to other control boards different from the main board. It is controlled by each mounted control means. Since the starting method of each control means at the time of power restoration generally varies, there is a possibility that a difference in control by the control means on each control board occurs at the time of power restoration.
[0013]
Therefore, the present invention saves necessary data when an unexpected power failure such as a power failure occurs, and can resume the game from the power-off state when the power is restored, and also by simple return control when the game resumes. It is an object of the present invention to provide a gaming machine capable of properly returning the control state of each control means.
[0014]
[Means for Solving the Problems]
  The gaming machine according to the present invention includes a variable display unit having a plurality of display areas whose display states can be changed, and starts changing the symbols displayed in the display area in accordance with the establishment of the change start condition, It became a specific display mode set in advanceWhenA gaming machine capable of giving a predetermined gaming value to a player, a game control board on which a game control means for controlling the progress of the game is mounted;Display control means for controlling display state of variable display sectionEquipped withDisplay controlA game control means comprising:FigureStart changing patternWhen toThe information that can specify the fluctuation time and the fixed patternFor display control meansSendWhen the fluctuation time has elapsed, a confirmation command for instructing symbol stop is sent to the display control means,When the power to the gaming machine is cut off, information necessary for returning to the gaming state when the power state is restored is stored in a backup storage means that can retain the memory even when the power is turned off.,Variable display during variable displayPower off, thenWhen power is restoredThe display control boardSends a variable command during return toWhen the fluctuation time has elapsed,Confirm commandAnd information indicating the fixed symbolSendDisplay control meansIsChange the symbol by receiving the information that can specify the fluctuation time, stop the symbol change when receiving the confirmation command, display the fixed symbol,When a variable command at return is receivedWhen the return display screen that is different from the normal fluctuation display is displayed and the confirmation command is waiting to be received.Confirm commandTheReceiveTo dobased onDisplay of the display screen when returningThe ExitAnd based on the information indicating the received confirmed patternDisplay the final symbolDoIt is characterized by that.
[0018]
The game control board is equipped with power supply voltage monitoring means for monitoring the voltage drop of the power supplied to the gaming machine. The game control means includes a game control microcomputer, and the output of the power supply voltage monitoring means is assigned to the game control microcomputer. The game control microcomputer introduced into the interrupt terminal may be configured to perform a power-off process including saving of data necessary for game control in response to a signal input to the interrupt terminal.
[0019]
The game control means outputs prize ball information capable of specifying the number of prize balls according to the number of winning balls to the prize ball control board on which the prize ball control means for driving the prize ball device is mounted. If prize ball information is being output when a signal is input to the insertion terminal, the output may be completed after the output is completed.
[0021]
  The gaming machine sets the flag indicating that the power-off processing was performed when the game control microcomputer performed the power-off processing, and the power was restored.WhenIf the flag is set, data recovery processing may be performed.
[0023]
DETAILED DESCRIPTION OF THE INVENTION
Hereinafter, an embodiment of the present invention will be described with reference to the drawings.
First, the overall configuration of a pachinko gaming machine that is an example of a gaming machine will be described. 1 is a front view of the pachinko gaming machine 1 as seen from the front, FIG. 2 is an overall rear view showing the internal structure of the pachinko gaming machine 1, and FIG. 3 is a rear view of the gaming board of the pachinko gaming machine 1 as seen from the back. Here, a pachinko gaming machine is shown as an example of a gaming machine, but the present invention is not limited to a pachinko gaming machine, and may be, for example, a coin gaming machine. It can also be applied to image-type gaming machines and slot machines.
[0024]
As shown in FIG. 1, the pachinko gaming machine 1 has a glass door frame 2 formed in a frame shape. On the lower surface of the glass door frame 2 is a hitting ball supply tray 3. Below the hitting ball supply tray 3, there are provided an extra ball receiving tray 4 for storing prize balls overflowing from the hitting ball supply tray 3 and a hitting operation handle (operation knob) 5 for firing the hitting ball. A game board 6 is detachably attached to the rear side of the glass door frame 2. A game area 7 is provided in front of the game board 6.
[0025]
Near the center of the game area 7, there is provided a variable display device 8 including a variable display unit 9 for variably displaying a plurality of types of symbols and a variable display 10 using 7 segment LEDs. In this embodiment, the variable display section 9 has three symbol display areas of “left”, “middle”, and “right”. A passing gate 11 for guiding a hit ball is provided on the side of the variable display device 8. The hit ball that has passed through the passing gate 11 is guided to the start winning opening 14 through the ball outlet 13. In the passage between the passage gate 11 and the ball exit 13, there is a gate switch 12 that detects a hit ball that has passed through the passage gate 11. The winning ball that has entered the start winning opening 14 is guided to the back of the game board 6 and detected by the start opening switch 17. A variable winning ball device 15 that opens and closes is provided below the start winning opening 14. The variable winning ball device 15 is opened by a solenoid 16.
[0026]
An open / close plate 20 that is opened by a solenoid 21 in a specific gaming state (big hit state) is provided below the variable winning ball device 15. In this embodiment, the opening / closing plate 20 is a means for opening and closing the special winning opening. Of the winning balls guided from the opening / closing plate 20 to the back of the game board 6, the winning ball entering one (V zone) is detected by the V count switch 22. A winning ball from the opening / closing plate 20 is detected by the count switch 23. At the bottom of the variable display device 8, a start winning memory display 18 having four display units for displaying the number of winning balls that have entered the start winning opening 14 is provided. In this example, with the upper limit being four, each time there is a start prize, the start prize storage display 18 increases the number of lit display units one by one. Then, each time the variable display of the variable display unit 9 is started, the lit display unit is reduced by one.
[0027]
The game board 6 is provided with a plurality of winning openings 19, 24, and winning of the game balls to the winning openings 19, 24 is detected by winning opening switches 19a, 24a. Decorative lamps 25 blinking during the game are provided around the left and right sides of the game area 7, and an outlet 26 for absorbing a hit ball that has not won a prize is provided below. Two speakers 27 that emit sound effects are provided on the left and right upper portions outside the game area 7. On the outer periphery of the game area 7, a game effect LED 28a and game effect lamps 28b and 28c are provided.
[0028]
In this example, a prize ball lamp 51 that is lit when the prize ball is paid out is provided in the vicinity of one speaker 27, and a ball break lamp 52 that is lit when the supply ball is cut is provided in the vicinity of the other speaker 27. Is provided. Further, FIG. 1 also shows a card unit 50 that is installed adjacent to the pachinko gaming machine 1 and enables lending of a ball by inserting a prepaid card.
[0029]
The card unit 50 has a usable indicator lamp 151 indicating whether or not it is in a usable state, and when the remaining amount information recorded in the card has a fraction (a number less than 100 yen), the fraction is indicated as a hitting tray. 3, a fraction display switch 152 for displaying on a frequency display LED provided in the vicinity of 3, a connecting table direction indicator 153 indicating which side of the pachinko gaming machine 1 corresponds to the card unit 50, in the card unit 50 Check the card insertion indicator lamp 154 indicating that a card is inserted, the card insertion slot 155 into which a card as a recording medium is inserted, and the mechanism of the card reader / writer provided on the back of the card insertion slot 155. In some cases, a card unit lock 156 is provided for releasing the card unit 50.
[0030]
The hit ball fired from the hit ball launching device enters the game area 7 through the hit ball rail, and then descends the game area 7. When the hit ball is detected by the gate switch 12 through the passing gate 11, the display number of the variable display 10 changes continuously. Further, when the hit ball enters the start winning opening 14 and is detected by the start opening switch 17, the symbol in the variable display portion 9 starts to rotate if the variation of the symbol can be started. If it is not in a state where the change of the symbol can be started, the start winning memory is increased by one.
[0031]
The rotation of the image in the variable display unit 9 stops when a certain time has elapsed. If the combination of images at the time of the stop is a combination of jackpot symbols, the game shifts to a jackpot gaming state. That is, the opening / closing plate 20 is opened until a predetermined time elapses or a predetermined number (for example, 10) of hit balls wins. When the hit ball enters the specific winning area while the opening / closing plate 20 is opened and is detected by the V count switch 22, a right to continue is generated and the opening / closing plate 20 is opened again. The generation of the continuation right is allowed a predetermined number of times (for example, 15 rounds).
[0032]
When the combination of images in the variable display section 9 at the time of stop is a combination of jackpot symbols with probability fluctuations, the probability of the next jackpot increases. That is, it becomes a more advantageous state for the player in a high probability state. Further, when the stop symbol on the variable display 10 is a predetermined symbol (winning symbol), the variable winning ball device 15 is opened for a predetermined time. Further, in the high probability state, the probability that the stop symbol in the variable display 10 becomes a winning symbol is increased, and the opening time and the number of times of opening of the variable winning ball device 15 are increased.
[0033]
Next, the structure of the back surface of the pachinko gaming machine 1 will be described with reference to FIG.
On the back surface of the variable display device 8, as shown in FIG. 2, a prize ball tank 38 is provided above the mechanism plate 36, and the prize ball is placed from above in a state where the pachinko gaming machine 1 is installed on the gaming machine installation island. It is supplied to the prize ball tank 38. The prize balls in the prize ball tank 38 pass through the guide rod 39 and reach the ball dispensing device.
[0034]
The mechanism plate 36 includes a variable display control unit 29 for controlling the variable display unit 9 via the relay board 30, a game control board (main board) 31 covered with a board case 32 and mounted with a game control microcomputer, etc. A relay board 33 for relaying signals between the variable display control unit 29 and the game control board 31, and a prize ball control board 37 on which a prize ball control microcomputer for performing payout control of prizes is mounted. Has been. Further, at the lower part of the mechanism plate 36, a hitting ball launching device 34 that launches a hitting ball into the game area 7 using the rotational force of the motor, game effect lamps / LEDs 28a, 28b, 28c, a prize ball lamp 51, and a ball break lamp A lamp control board 35 for sending a signal to 52 is installed.
[0035]
FIG. 3 is a rear view of the game board of the pachinko gaming machine 1 as seen from the back. As shown in FIG. 3, the ball passing through the guide rod 39 passes through the ball break detectors 187a and 187b and reaches the ball dispensing device 97 via the ball supply rods 186a and 186b. The prize balls paid out from the ball payout device 97 are supplied to the hit ball supply tray 3 provided on the front surface of the pachinko gaming machine 1 through the connection port 45. A surplus ball passage 46 communicating with the surplus ball receiving tray 4 provided on the front surface of the pachinko gaming machine 1 is formed on the side of the communication port 45. A lot of premium balls based on the winning a prize are paid out and the hitting ball supply tray 3 becomes full. Finally, when the premium balls are paid out after the premium balls reach the contact port 45, the premium balls are surplus via the surplus ball passage 46. It is guided to the ball receiving tray 4. When the prize ball is further paid out, the sensing lever 47 presses the full tank switch 48 and the full tank switch 48 is turned on. In this state, the rotation of the stepping motor in the ball dispensing device 97 is stopped, the operation of the ball dispensing device 97 is stopped, and the driving of the ball striking device 34 is stopped as necessary.
[0036]
In this embodiment, the ball payout device 97 for paying out the game ball by the rotation of the stepping motor is exemplified as the ball payout device for paying out the game ball by driving the electric drive source. A ball dispensing device having a structure for delivering a ball may be used, or a ball dispensing device having a structure in which a stopper is removed by driving of an electric drive source and the game ball is dispensed by its own weight.
[0037]
In order to perform prize ball payout control, signals from the prize opening switches 19 a and 24 a, the start opening switch 17 and the count switch 23 are sent to the main board 31. The CPU 56 of the main board 31 knows that a winning corresponding to six prize ball payout has occurred when the start port switch 17 is turned on. Further, when the count switch 23 is turned on, it is known that a winning corresponding to 15 prize ball payouts has occurred. Then, when the winning opening switch is turned on, it is known that a winning corresponding to ten winning ball payouts has occurred. In this embodiment, for example, a game ball won in the winning opening 24 is detected by a winning opening switch 24a provided in a winning ball flow path from the winning opening 24 and won in the winning opening 19. Is detected by a winning port switch 19a provided in a winning ball flow path from the winning port 19.
[0038]
FIG. 4 is a block diagram illustrating an example of a circuit configuration in the main board 31. 4 also shows a prize ball control board 37, a lamp control board 35, a sound control board 70, a launch control board 91, and a display control board 80. On the main board 31, a basic circuit 53 for controlling the pachinko gaming machine 1 according to a program, and signals from the gate switch 12, the start port switch 17, the V count switch 22, the count switch 23 and the winning port switches 19a and 24a are the basic circuit. 53, a solenoid circuit 59 for driving the solenoid 16 for opening / closing the variable winning ball apparatus 15 and the solenoid 21 for opening / closing the opening / closing plate 20 according to a command from the basic circuit 53, and lighting of the start memory display 18 It includes a lamp / LED circuit 60 that performs the extinction lamp and drives the variable display 10 and the decorative lamp 25 using 7-segment LEDs.
[0039]
Further, according to the data given from the basic circuit 53, the jackpot information indicating the occurrence of the jackpot, the effective starting information indicating the number of starting winning balls used for starting the image display of the variable display unit 9, and the fact that the probability variation has occurred. An information output circuit 64 is provided for outputting the probability variation information and the like to a host computer such as a hall management computer.
[0040]
The basic circuit 53 includes a ROM 54 that stores a game control program and the like, a RAM 55 that is used as a work memory, a CPU 56 that performs a control operation according to a control program, and an I / O port unit 57. In this embodiment, the ROM 54 and RAM 55 are built in the CPU 56. That is, the CPU 56 is a one-chip microcomputer. The one-chip microcomputer only needs to incorporate at least the RAM 55, and the ROM 54 and the I / O port unit 57 may be externally attached.
[0041]
Further, the main board 31 includes an initial reset circuit 65 for resetting the basic circuit 53 when power is turned on, and an address signal supplied from the basic circuit 53 to decode any I / O port 57. An address decode circuit 67 for outputting a signal for selecting the / O port is provided.
Note that there is also switch information input to the main board 31 from the ball dispensing device 97, but these are omitted in FIG.
[0042]
A ball hitting device for hitting and launching a game ball is driven by a drive motor 94 controlled by a circuit on the launch control board 91. Then, the driving force of the drive motor 94 is adjusted according to the operation amount of the operation knob 5. That is, the circuit on the firing control board 91 is controlled so that the hit ball is fired at a speed corresponding to the operation amount of the operation knob 5.
[0043]
FIG. 5 is a block diagram showing a circuit configuration in the display control board 80 together with a CRT 82 which is an example of realization of the variable display unit 9, output ports (ports A and B) 571 and 572 of the main board 31, and an output buffer circuit 63. It is. The output port 571 outputs 8-bit data, and the output port 572 outputs a 1-bit strobe signal (INT signal).
[0044]
The display control CPU 101 operates in accordance with a program stored in the control data ROM 102. When a strobe signal is input from the main board 31 via the noise filter 107 and the input buffer circuit 105, the display control CPU 101 performs display control via the input buffer circuit 105. Receive commands. As the input buffer circuit 105, for example, 74HC244, which is a general-purpose IC, can be used. When the display control CPU 101 does not have an I / O port, an I / O port is provided between the input buffer circuit 105 and the display control CPU 101.
[0045]
Then, the display control CPU 101 performs display control of the screen displayed on the CRT 82 in accordance with the received display control command. Specifically, a command corresponding to the display control command is given to the VDP 103. The VDP 103 reads out necessary data from the character ROM 86. The VDP 103 generates image data to be displayed on the CRT 82 according to the input data, and stores the image data in the VRAM 87. The image data in the VRAM 87 is converted into R, G, and B signals, converted into analog signals by the DA conversion circuit 104, and output to the CRT 82.
[0046]
5 also shows a reset circuit 83 for resetting the VDP 103, an oscillation circuit 85 for supplying an operation clock to the VDP 103, and a character ROM 86 for storing frequently used image data. The frequently used image data stored in the character ROM 86 is, for example, a person, animal, or an image made up of characters, figures, symbols, or the like displayed on the CRT 82. In this embodiment, the display control CPU 101 is a one-chip microcomputer and incorporates at least a RAM.
[0047]
FIG. 6 is a block diagram showing a configuration example of the voice control command signal transmission portion of the main board 31 and the voice control board 70. In this embodiment, a voice control command for instructing voice output from the speaker 27 provided outside the gaming area 7 is output from the main board 31 to the voice control board 70 as the game progresses.
[0048]
As shown in FIG. 6, the voice control command is output from the output ports (output ports C and D) 573 and 574 of the I / O port unit 57 in the basic circuit 53. The output port 573 outputs 8-bit data, and the output port 574 outputs a 1-bit strobe signal (INT signal). In the sound control board 70, each signal from the main board 31 is input to the sound control CPU 701 via the input buffer circuit 705. When the audio control CPU 701 does not have an I / O port, an I / O port is provided between the input buffer circuit 705 and the audio control CPU 701. In this embodiment, the voice control CPU 701 is a one-chip microcomputer and incorporates at least a RAM.
[0049]
Then, for example, a voice synthesis circuit 702 using a digital signal processor generates voice and sound effects according to instructions from the voice control CPU 701 and outputs them to the volume switching circuit 703. The volume switching circuit 703 sets the output level of the audio control CPU 701 to a level corresponding to the set volume and outputs the level to the volume amplification circuit 704. The volume amplifier circuit 704 outputs the amplified audio signal to the speaker 27.
[0050]
FIG. 7 is a block diagram showing signal transmission / reception portions in the main board 31 and the lamp control board 35. In this embodiment, a lamp control command for turning on / off the game effect LED 28a and game effect lamps 28b, 28c provided on the outside of the game area 7 and turning on / off the prize ball lamp 51 and the ball-out lamp 52 is shown. Is output.
[0051]
As shown in FIG. 7, the lamp control command related to the lamp control is output from the output ports (output ports E and F) 575 and 576 of the I / O port unit 57 in the basic circuit 53. The output port 575 outputs 8-bit data, and the output port 576 outputs a 1-bit strobe signal (INT signal). In the lamp control board 35, a control command from the main board 31 is input to the lamp control CPU 351 through the input buffer circuit 355. When the lamp control CPU 351 does not include an I / O port, an I / O port is provided between the input buffer circuit 355 and the lamp control CPU 351. In this embodiment, the lamp control CPU 351 is a one-chip microcomputer and has at least a built-in RAM.
[0052]
On the lamp control board 35, the lamp control CPU 351 applies the game effect LED 28a and the game effect lamps 28b and 28c in accordance with the turn-on / off pattern of the game effect LED 28a and the game effect lamps 28b and 28c defined according to each control command. On / off signal is output. The on / off signal is output to the game effect LED 28a and the game effect lamps 28b and 28c. The on / off pattern is stored in the built-in ROM or external ROM of the lamp control CPU 351.
[0053]
On the main board 31, the CPU 56 outputs a control command for instructing the lighting of the award ball lamp at the time of the award ball, and instructs the lighting of the out-of-ball lamp when the ball-out detection sensor installed in the game ball supply path on the back of the game board is turned on. Output control commands. In the lamp control board 35, each control command is input to the lamp control CPU 351 via the input buffer circuit 355. The lamp control CPU 351 turns on / off the prize ball lamp 51 and the ball-out lamp 52 in accordance with these control commands.
[0054]
In FIG. 7, a signal instructing to turn on or off the game effect LED 28a, the game effect lamps 28b and 28c, the prize ball lamp 51 and the ball-out lamp 52 is output from the built-in output port of the lamp control CPU 351. Actually, a driver circuit is inserted between the output port and each lamp / LED.
[0055]
FIG. 8 is a block diagram showing components related to the prize ball, such as components of the prize ball control board 37 and the ball payout device 97. As shown in FIG. 8, the detection signal from the full switch 48 is input to the I / O port 57 of the main board 31 via the relay board 71. The full tank switch 48 is a switch for detecting a full tank of the surplus ball receiving tray 4.
[0056]
Detection signals from the ball break detection switch 167 and the ball break switch 187 (187a, 187b) are input to the I / O port 57 of the main board 31 via the relay board 72 and the relay board 71. The ball break detection switch 167 is a switch for detecting the shortage of replenishment balls in the prize ball tank 38, and the ball break switch 187 is a switch for detecting the presence or absence of a prize ball in the prize ball passage.
[0057]
When the detection signal from the ball break detection switch 167 or the ball break switch 187 indicates a ball break state or the detection signal from the full tank switch 48 indicates a full tank state, A prize ball control command instructing prohibition of ball lending is transmitted. Upon receiving a prize ball control command for instructing ball lending prohibition, the prize ball control CPU 371 of the prize ball control board 37 stops the ball lending process.
[0058]
Further, a detection signal from the prize ball count switch 301 </ b> A is also input to the I / O port 57 of the main board 31 via the relay board 72 and the relay board 71. Further, a drive signal from the I / O port 57 of the main board 31 to the winning ball discharge solenoid 127 is supplied to the winning ball discharge solenoid 127 via the relay board 71. The prize ball count switch 301A is provided in the prize ball mechanism portion of the ball dispensing device 97 and detects the prize ball actually paid out.
[0059]
When there is a prize, a prize ball control command indicating the number of prize balls is input to the prize ball control board 37 from the output ports (ports G and H) 577 and 578 of the main board 31. The output port 577 outputs 8-bit data, and the output port 578 outputs a 1-bit strobe signal (INT signal). A prize ball control command indicating the number of prize balls is input to the I / O port 372a via the input buffer circuit 373. The prize ball control CPU 371 inputs a prize ball control command via the I / O port 372a, and drives the ball payout device 97 in accordance with the prize ball control command to perform a prize ball payout. In this embodiment, the winning ball control CPU 371 is a one-chip microcomputer and incorporates at least a RAM.
[0060]
The prize ball control CPU 371 outputs a ball lending number signal indicating the number of lending balls to the terminal board 160 and a buzzer driving signal to the buzzer board 75 via the output port 372g. A buzzer is mounted on the buzzer substrate 75. Further, an error signal is output to the error display LED 374 via the output port 372e.
[0061]
Further, the detection signal of the prize ball count switch 301A and the detection signal of the ball lending count switch 301B are input to the input port 372b of the prize ball control board 37 via the relay board 72. The ball lending count switch 301B detects a game ball that is actually lent. A drive signal from the prize ball control board 37 to the payout motor 289 is transmitted to the payout motor 289 in the prize ball mechanism portion of the ball payout device 97 via the output port 372c and the relay board 72.
[0062]
The card unit 50 is equipped with a card unit control microcomputer. Further, the card unit 50 is provided with a fraction display switch 152, a connecting table direction indicator 153, a card insertion display lamp 154, and a card insertion slot 155 (see FIG. 1). The balance display board 74 is connected with a frequency display LED, a ball lending switch, and a return switch provided in the vicinity of the hitting ball supply tray 3.
[0063]
A ball lending switch signal and a return switch signal are given from the balance display board 74 to the card unit 50 via the prize ball control board 37 in accordance with the player's operation. A card balance display signal indicating the balance of the prepaid card and a ball lending display signal are given to the balance display board 74 from the card unit 50 via the prize ball control board 37. Between the card unit 50 and the prize ball control board 37, a unit operation signal (BRDY signal), a ball lending request signal (BRQ signal), a ball lending completion signal (EXS signal) and a pachinko machine operation signal (PRDY signal) are I / O. Exchanged via the O port 372f.
[0064]
When the power of the pachinko gaming machine 1 is turned on, the prize ball control CPU 371 of the prize ball control board 37 outputs a PRDY signal to the card unit 50. When a card is received in the card unit 50, the ball lending switch is operated and a ball lending switch signal is input, the card unit control microcomputer outputs a BRDY signal to the prize ball control board 37. When a predetermined delay time elapses from this point, the card unit control microcomputer outputs a BRQ signal to the prize ball control board 37. Then, the prize ball control CPU 371 of the prize ball control board 37 drives the payout motor 289 to pay out a predetermined number of lending balls to the player. When the payout is completed, the prize ball control CPU 371 outputs an EXS signal to the card unit 50.
[0065]
As described above, all signals from the card unit 50 are input to the prize ball control board 37. Accordingly, with respect to the ball lending control, no signal is input from the card unit 50 to the main board 31, and there is no room for illegal input of signals from the card unit 50 side to the basic circuit 53 of the main board 31. The main board 31 and the prize ball control board 37 are mounted with driver circuits for driving solenoids, motors and lamps, but these circuits are omitted in FIG.
[0066]
In this embodiment, at least a part of the RAM included in the CPU 56 and the prize ball control CPU 371 of the main board 31 is backed up by a backup power source. That is, even if the power supply to the gaming machine is stopped, the backup RAM can hold the stored contents by the backup power source. When each CPU detects a drop in the power supply voltage, it performs a predetermined process and waits for a power-off.
[0067]
FIG. 9 is a block diagram showing a configuration example around the CPU 56 for power supply monitoring and power supply backup. As shown in FIG. 9, the power supply monitoring IC 902 detects the occurrence of power interruption by introducing the + 30V voltage and monitoring the + 30V voltage. Specifically, when the + 30V voltage becomes equal to or lower than a predetermined value (for example, 80% of + 30V), an interruption signal is given to the CPU 56, assuming that the power supply is cut off. In the CPU 56, this interrupt is input to a maskable interrupt terminal (external interrupt terminal: INT terminal). A signal input to the INT terminal is also input to the input port 570. Therefore, the CPU 56 can confirm the power-off state by confirming the level of the input port in the interrupt process (INT process) based on the signal input to the INT terminal.
[0068]
The input port is input to an empty bit of the input port for inputting output signals of various switches provided in the gaming machine. Further, when another interrupt factor is also input to the external interrupt terminal, it is recognized by the signal input to the input port that the interrupt is due to power interruption.
[0069]
Depending on the type of CPU used, different names (for example, IRQ1, IRQ2) are assigned to the external interrupt terminals. What are the names of signal terminals that are interrupted by external signals? Corresponds to the INT terminal referred to here.
[0070]
The predetermined value for the power monitoring IC 902 to detect the power interruption is lower than the normal voltage, but is a voltage that allows the CPU 56 to operate for a while. Further, since the power monitoring IC 902 is configured to monitor a voltage that is higher than the voltage required by the CPU 56 (in this example, +5 V) and immediately after being converted from AC to DC, the CPU 56 is necessary. The monitoring range can be expanded with respect to the voltage. Therefore, more precise monitoring can be performed. Furthermore, when + 30V is used as the monitoring voltage, since the voltage supplied to the various switches of the gaming machine is + 12V, prevention of erroneous switch-on detection at the moment of power interruption can be expected. That is, when the voltage of the + 30V power supply is monitored, it is possible to detect a decrease in the level before + 12V created after the creation of + 30V starts to drop. Therefore, when the voltage of the + 12V power supply decreases, the switch output becomes an on-state. However, if the power-off is recognized by monitoring the + 30V power supply voltage that decreases faster than + 12V, the switch output is turned on before the switch output shows the on-state. It is possible to enter a state of waiting for recovery and not detect switch output.
[0071]
While power is not supplied from the + 5V power supply, at least a part of the RAM is backed up by a backup power supply supplied from the power supply board, and the contents are preserved even if the power supply to the gaming machine is cut off. When the + 5V power supply is restored, a reset signal is issued from the initial reset circuit 65, so that the CPU 56 returns to a normal operation state. At that time, since necessary data is backed up, it is possible to return to the gaming state at the time of the power failure when recovering from the power failure.
[0072]
FIG. 10 is a block diagram illustrating a configuration example of the power supply substrate 910. The power supply board 910 is installed independently of control boards such as the main board 31, the display control board 80, the voice control board 70, the lamp control board 35, and the prize ball control board 37, and each control board and mechanical parts in the gaming machine are installed. Generate the voltage to be used. In this example, AC24V, DC + 30V, DC + 21V, DC + 12V and DC + 5V are generated. A capacitor 916 serving as a backup power supply is charged from a line of power supply for driving DC + 5V, that is, an IC or the like on each substrate.
[0073]
The transformer 911 converts AC voltage from the AC power source into 24V. The AC 24V voltage is output to the connector 915. The rectifier circuit 912 also generates a DC voltage of +30 V from AC 24 V and outputs it to the DC-DC converter 913 and the connector 915. The DC-DC converter 913 generates + 21V, + 12V, and + 5V and outputs them to the connector 915. The connector 915 is connected to, for example, a relay board, and power of a voltage necessary for each control board and mechanism component is supplied from the relay board.
[0074]
The + 5V line from the DC-DC converter 913 branches to form a backup + 5V line. A large-capacitance capacitor 916 is connected between the backup + 5V line and the ground level. The capacitor 916 serves as a backup power source for the backup RAM of each control board when power supply to the gaming machine is cut off. Further, a backflow preventing diode 917 is inserted between the + 5V line and the backup + 5V line.
[0075]
A battery that can be charged from a + 5V power supply may be used as the backup power supply. In the case of using a battery, a rechargeable battery is used in which the capacity disappears when a state in which no power is supplied from the +5 V power source continues for a predetermined time.
[0076]
Next, the operation of the gaming machine will be described.
FIG. 11 is a flowchart showing the game control process of the CPU 56 in the main board 31. FIG. 11A shows main processing executed by the CPU 56, and FIG. 11B shows interrupt processing. When the power-on reset is released, the CPU 56 first sets the built-in clock monitor register to the clock monitor enable state in order to enable the clock monitor control (step S1). The clock monitor control is a control that automatically generates a reset within the CPU 56 when a drop or stop of the input clock signal is detected. Next, the CPU 56 performs initialization processing (step S2). In the initialization process, a timer setting process is performed so that a timer interrupt is generated after a predetermined period (for example, after 2 ms). Thereafter, the process of updating the display random number such as a random number for determining the stop symbol type is repeatedly executed (step S17).
[0077]
The process shown in FIG. 11B is started by a timer interrupt inside the CPU 56. In the interrupt process, the CPU 56 first performs a timer setting process so that a timer interrupt is again applied after a predetermined period (for example, after 2 ms) (step S20).
[0078]
Next, after performing a process of setting a display control command sent to the display control board 80 in a predetermined area of the RAM 55 (display control data setting process: step S4), a process of outputting a display control command is performed (display) Control data output process: Step S5).
[0079]
Next, a process of outputting the contents of the storage area for various output data to each output port is performed (data output process: step S6). Further, an output data setting process for setting output data such as jackpot information, start information, probability variation information, etc., output to the hall management computer in the storage area is performed (step S8). Further, various abnormality diagnosis processes are performed by the self-diagnosis function provided in the pachinko gaming machine 1, and an alarm is issued if necessary according to the result (error process: step S9).
[0080]
Next, a process of updating each counter indicating each determination random number such as a big hit determination random number used for game control is performed (step S10).
[0081]
Next, the CPU 56 performs special symbol process processing (step S11). In the special symbol process control, corresponding processing is selected and executed according to a special symbol process flag for controlling the pachinko gaming machine 1 in a predetermined order according to the gaming state. The value of the special symbol process flag is updated during each process according to the gaming state. Also, normal symbol process processing is performed (step S12). In the normal symbol process, the corresponding process is selected and executed in accordance with the normal symbol process flag for controlling the variable display 10 using the 7-segment LED in a predetermined order. The value of the normal symbol process flag is updated during each process according to the gaming state.
[0082]
Further, the CPU 56 inputs the states of the gate sensor 12, the start port sensor 17 and the count sensor 23 via the switch circuit 58, and determines whether or not each winning port or winning device has been won (switch processing: step S13). ). The CPU 56 further performs a process of updating a display random number such as a random number that determines the type of stop symbol (step S15).
[0083]
Further, the CPU 56 performs signal processing with the prize ball control board 37 (step S16). That is, when a predetermined condition is satisfied, a prize ball control command is output to the prize ball control board 37. The prize ball control CPU mounted on the prize ball control board 37 drives the ball payout device 97 according to the prize ball control command.
[0084]
FIG. 12 is a flowchart showing the INT process of the CPU 56. As described above, when the power monitoring IC 902 detects a decrease in power supply voltage, an external interrupt is applied to the CPU 56. Further, as shown in FIG. 9, the output of the power monitoring IC 902 is introduced to the input port. The CPU 56 executes the power-off process shown in FIG. 12 in the INT process.
[0085]
In the INT process based on the power supply voltage drop, the CPU 56 first transfers the contents of the register to the backup RAM (step S31). Next, the INT flag is set (step S32). The INT flag is an internal flag indicating that an interruption based on a power supply voltage drop has occurred. The INT flag is set in the backup RAM area. Further, the CPU 56 disables the RAM access (step S33), and continues to monitor the level of the input port where the output of the power monitoring IC 902 is introduced (step S34). In this state, the power supply voltage further decreases, and finally the operation of the CPU 56 stops.
[0086]
However, when the level of the input port returns to the normal level, the CPU 56 enables the RAM access (step S35) and restores the register value stored in the backup RAM to the original register ( Step S36). Then, the INT flag is reset (step S37), and the process returns to the interrupted address.
[0087]
As described above, when the CPU 56 detects that the power supply voltage has returned to normal, the CPU 56 returns the state of the register to the address at which the interrupt occurred. Therefore, the control can be returned to the normal state even when noise or the like is applied to the external interrupt line (INT line) or in the case of instantaneous power failure.
[0088]
FIG. 13 is a flowchart showing an example of the initialization process (step S2) in the main process shown in FIG. When power supply to the gaming machine is resumed, an initial reset signal is input from the initial reset circuit 65 to the CPU 56. The CPU 56 starts the main process in response to the initial reset signal. In the system check process, the CPU 56 first checks whether the INT flag is set (step S42).
[0089]
At this time, if it is necessary to set the RAM access permission state, that is, if the RAM access permission state is not automatically entered when the reset is applied, the CPU 56 sets the RAM access permission state.
[0090]
If the INT flag is not set, all registers and RAM areas are cleared (step S47), and necessary initial values are set (step S48). Then, a power-on screen display command transmission request is set (step S49), the stack pointer is initialized (step S50), and the initialization process is terminated.
[0091]
When the power-on screen display command transmission request is set, for example, the power-on screen display command is transmitted to the display control board 80 by the display control data output process (step S5) shown in FIG. Upon receiving the power-on screen display command, the display control CPU 101 on the display control board 80 displays a predetermined screen on the variable display unit 9 as a screen to be displayed when the power is turned on.
[0092]
If it is confirmed in step S42 that the INT flag is set, the CPU 56 restores the register value stored in the backup RAM to the original register (step S43), and resets the INT flag (step S44). . Then, it is confirmed whether or not the special symbol is changing in the variable display portion 9 when the power is turned off (step S45). Whether or not the special symbol is changing is confirmed by, for example, the value of a special symbol process flag used in the special symbol process processing described later. The special symbol process flag is set in an area (backup RAM area) in which power is backed up in the built-in RAM of the CPU 56. Therefore, it is preserved even if the power supply to the gaming machine is stopped.
[0093]
If the special symbol is changing, control is performed to send the return changing command to the display control board 80, the voice control board 70, and the lamp control board 35 (step S46). Specifically, a predetermined command transmission request flag is set. If the special symbol is not changing, the changing command at return is not sent.
[0094]
When the command for sending changing during return is set, for example, the command during changing during return is displayed by the display control data output process (step S5) shown in FIG. It is sent to the control board 35.
[0095]
Further, the display control CPU 101 on the display control board 80 displays a predetermined error screen on the variable display unit 9 when receiving the changing command at the time of return.
[0096]
Then, the CPU 56 jumps to the stack area value pointed to by the stack pointer as a jump destination. Since the stack pointer is one of the registers, it is restored to the value when the power is turned off by the processing in step S43. In this embodiment, the stack area is formed in the backup RAM area. That is, it is preserved even when the power is turned off. Therefore, the control state returns to the state when the power is cut off.
[0097]
As described above, the CPU 56 performs data restoration processing if the INT flag is set at the time of restoration, and performs normal initial setting processing (steps S46 and S47) if the INT flag is not set. In the data restoration process, the saved register restoration process and the INT flag reset process are performed. In addition, since the return to the return address stored in the stack area in the RAM area where the power is backed up, the game control means can return to the game state when the power is cut off.
[0098]
The returned gaming state is a state where the symbol is changing. Therefore, when the symbol variation period ends, the CPU 56 performs control to send a confirmation command to the display control board 80, the sound control board 70, and the lamp control board 35. At this time, information indicating the left and right stop symbols (determined symbols) to be displayed on the variable display unit 9 is also sent to the display control board 80. Information indicating the left and right determined symbols is set in the backup RAM area. Therefore, even if the power is cut off, the information is stored.
[0099]
As will be described later, when receiving the confirmation command, the display control CPU 101 on the display control board 80 displays the confirmation symbol on the variable display unit 9 based on the information indicating the confirmation symbols of the left and right middle symbols attached to the confirmation command. In addition, the CPUs in the voice control board 70 and the lamp control board 35 can perform control according to the confirmation of the symbol variation when receiving the confirmation command. That is, the control state by each CPU is synchronized as the state at the end of symbol variation.
[0100]
FIG. 14 is an explanatory diagram showing a configuration example of a display control command sent from the main board 31 to the display control board 80. As shown in FIG. 14, the display control command includes 8-bit data and a 1-bit strobe signal (INT signal).
[0101]
FIG. 15 is an explanatory diagram illustrating a configuration example of display control command data using 8-bit data. As shown in FIG. 15, for example, the type of control is instructed by the upper 4 bits of the 8 bits, and the specific control content is instructed by the lower 4 bits. For example, in this example, if the upper 4 bits are [0, 0, 0, 1], the variation type or the like is indicated by a numerical value of the lower 4 bits. If the upper 4 bits are [1, 0, 0, 0], [1, 0, 0, 1] or [1, 0, 1, 0], the lower 4 bits are numerically displayed on the variable display unit 9. The stop symbol of the left symbol, the middle symbol, or the right symbol that is variably displayed is instructed.
[0102]
Further, if the upper 4 bits are [1, 1, 1, 0], it indicates that the command is changing during return. If the upper 4 bits are [1, 1, 1, 1], it means that all symbols stop command (confirm command). In these commands, the lower 4 bits are set to 0, for example.
[0103]
The CPU 56 of the main substrate 31 sends a command indicating the variation type and a command indicating the left / right middle stop symbol to the display control substrate 80 at the start of symbol variation. The display control CPU 101 of the display control board 80 can specify the symbol variation time by a command indicating the variation type. When a plurality of types of variation modes corresponding to the specified variation time are prepared, the display control CPU 101 determines which variation mode to use. As described above, regarding the symbol variation control, the CPU 56 of the main board 31 only sends information that can identify the variation time and information that can identify the fixed symbol at the start of variation, and the specific symbol variation control is displayed. This is realized by the control of the control CPU 101. Further, the CPU 56 of the main board 31 sends a confirmation command to the display control board 80 when the fluctuation time has elapsed.
[0104]
FIG. 16 is a flowchart showing an example of a special symbol process processing program executed by the CPU 56. The special symbol process shown in FIG. 16 is a specific process of step S11 in the flowchart of FIG. When performing the special symbol process, the CPU 56 performs any one of steps S300 to S309 shown in FIG. 16 according to the value of the special symbol process flag. In each process, the following process is executed.
[0105]
Special symbol variation waiting process (step S300): Waiting for the start opening sensor 17 to be turned on after hitting the start winning opening 14 (the winning opening of the variable winning ball apparatus 15 in this embodiment). When the start opening sensor 17 is turned on, if the start winning memory number is not full, the starting win memory number is incremented by one. Then, a big hit determination random number is extracted.
[0106]
Special symbol determination process (step S301): When variable symbol special display can be started, the number of start winning memories is confirmed. If the starting winning memorized number is not 0, it is determined whether to win or not depending on the value of the extracted jackpot determination random number.
Stop symbol setting process (step S302): The stop symbol of the middle left and right symbols is determined.
[0107]
Reach operation setting process (step S303): It is determined whether or not a reach operation is performed according to the value of the reach determination random number, and a variation mode of the reach operation is determined according to the value of the reach operation random number.
[0108]
All symbol variation start processing (step S304): Control is performed so that the variation display unit 9 starts variation of all symbols. At this time, information capable of specifying the left / right middle final stop symbol and the variation time is transmitted to the display control board 80.
[0109]
All symbol stop waiting process (step S305): When a predetermined time has elapsed, a confirmation command is sent so that all symbols displayed on the variable display unit 9 are stopped. As described above, when returning from a power-off and sending a confirmation command, information indicating the left and right middle symbols is attached to the confirmation command. Accompanying means, for example, sending a command indicating a left / right middle symbol immediately before sending a confirmed command.
[0110]
Big hit display process (step S306): When the stop symbol is a combination of big hit symbols, control is performed so that display control command data for the big hit display is sent to the display control board 80, and the internal state (process flag) is stepped. Update to shift to S307. If not, the internal state is updated to shift to step S309. The combination of jackpot symbols is a combination of left and right middle symbols. Further, the display control CPU 101 of the game control board 80 displays a big hit on the variable display unit 9 in accordance with the display control command data. The jackpot display is made to notify the player of the occurrence of the jackpot.
[0111]
Big winning opening opening process (step S307): Control for opening the big winning opening is started. Specifically, the counter and the flag are initialized, and the solenoid 21 is driven to open the special winning opening.
[0112]
Processing for opening a special prize opening (step S308): Control for sending display control command data for the big prize opening round display to the display control board 80, processing for confirming establishment of a closing condition for the special prize opening, and the like. If the closing condition for the big prize opening is satisfied, the internal state is updated to shift to step S307 if the end condition for the big hit gaming state is not satisfied. If the end condition for the big hit gaming state is satisfied, the internal state is updated to shift to step S309.
[0113]
Jackpot end process (step S309): A display for notifying the player that the jackpot gaming state has ended is performed. When the display is completed, the internal flag and the like are returned to the initial state, and the internal state is updated to shift to step S300.
[0114]
A module (step S5 in FIG. 11) that performs a process of sending a display control command in the game control program according to the process of each step described above outputs the corresponding display control command data to the output port and outputs a strobe signal. Turn on.
[0115]
FIG. 17 is a flowchart showing the display control data output process (step S5) in the main process shown in FIG. In the display control data output process, the CPU 56 determines whether or not a port A output request is set (step S581). The port A output request is set in response to a command output request from a special symbol process or the like in the display control data setting process (step S4).
[0116]
If the port A output request is set, the port A output request is reset (step S582), and the contents of the port A storage area are output to the output port (output port A) 571 (step S583). Further, the port A output counter is incremented by 1 (step S584), and bit 7 of the output port (port B) 572 is set to 0 (step S585).
[0117]
If the port A output request is not set, it is determined whether or not the value of the port A output counter is 0 (step S586). If the value of the port A output counter is not 0, it is confirmed whether or not the value of the port A output counter is 2 (step S587). When the value of the port A output counter is not 2, that is, 1, the value of the port A output counter is incremented by 1 (step S588).
[0118]
When the value of the port A output counter is 2, the value of the port A output counter is cleared (step S589), and bit 7 of the output port (output port B) 572 is set to 1 (step S590).
[0119]
Bit 7 of the output port B is a port for outputting a strobe signal (INT signal) given to the display control board 80. Bits 0 to 7 of the output port A are ports for outputting display control command data. In this embodiment, the display control data output process shown in FIG. 17 is executed once every 2 ms. Accordingly, as shown in FIG. 18, by the data output processing shown in FIG. 17, when the display control command data is output, the INT signal becomes low level for 4 ms.
[0120]
Next, the operation of the display control CPU 101 will be described.
FIG. 19 is a flowchart showing the operation of the display control CPU 101 in the display control board 80. The display control CPU 101 enters the loop state after initializing the output port and work area and initializing the timer (step S101). In the initial process, a timer setting is made such that a timer interrupt occurs every 500 μs and every 2 ms. Therefore, in the loop state, when a 500 μs timer interrupt is applied, a 500 μs timer interrupt process is performed (step S102), and when a 2 ms timer interrupt is applied, a 2 ms timer interrupt process is performed (step S103). The display control command reception process is performed in the 500 μs timer interrupt process, and the display control process is performed in the 2 ms timer interrupt process.
[0121]
FIG. 20 is a flowchart showing a 2 ms timer interrupt process. When a 2 ms timer interrupt is applied, the display control CPU 101 performs an initial process such as starting a timer so that the next 2 ms interrupt is applied (step S111), and then performs a display control process (step S112). Execute.
[0122]
FIG. 21 is a flowchart showing the display control command read process executed in the 500 μs timer interrupt process. In the display control command reading process, the display control CPU 101 reads bit 7 of the input port assigned to the strobe signal (INT signal). Then, it is confirmed whether bit 7 is on (low level) (step S501). If it is on, the display control command data is read from the input port assigned to display control command data input (step S502). As described above, the INT signal is set to a low level when the CPU 56 of the main board 31 outputs new display control command data.
[0123]
If the INT signal is off, the display communication counter is cleared (step S506). The display communication counter is used to count the number of display control command data receptions when the INT signal is on.
[0124]
If the INT signal is on, it is checked whether or not the received display control command data is the same as the command data received immediately before (500 μs before) (step S503). If they are not the same, the display communication counter is cleared (step S506). If they are the same, it is confirmed whether or not the display communication counter has reached a predetermined maximum value (MAX) (step S504).
[0125]
If the maximum value has not been reached, the value of the display communication counter is incremented by 1 (step S505). Here, the maximum value is a value larger than the value (3 in this example) that is determined to have received display control command data reliably, and is used for the purpose of, for example, counting the number of receptions in 4 ms. It is done.
[0126]
Next, the display control CPU 101 checks whether or not the value after the display communication counter is “3” (step S507). If it is “3”, the received data is stored in the received command storage area (step S509). Then, the received data is stored in the work area (step S510). Note that the data stored in the work area is used in step S503 in the next interrupt process.
[0127]
As described above, for example, when the display control CPU 101 receives the same display control command data three times in succession, the display control command 101 sets the communication end flag on the assumption that the display control command has been received. When the communication end flag is set, processing such as symbol change and background / character display switching is performed based on the display control command stored in the received command storage area.
[0128]
FIG. 22 is a flowchart showing the display control process (step S112) in the timer interrupt process shown in FIG. In the display control process process, any one of steps S720 to S870 is performed according to the value of the display control process flag. In each process, the following process is executed.
[0129]
Display control command reception waiting process (step S720): Reads the contents of the work area where the reception command is set in response to the communication end flag being turned on, and confirms whether or not a display control command capable of specifying the variation time has been received To do.
[0130]
Reach operation setting process (step S750): It is determined which pattern of a plurality of variation modes corresponding to a display control command (for example, a command for designating a reach type) that can specify the received variation time is to be used.
[0131]
All symbol variation start processing (step S780): Control is performed so that variation of the left and right middle symbols is started.
[0132]
Symbol variation processing (step S810): Controls the switching timing of each variation state (variation speed, background, and character) constituting the variation pattern, and monitors whether a confirmation command is sent from the main board 31. In addition, stop control of the left and right symbols is performed.
[0133]
All symbol stop waiting setting process (step S840): When a display control command for instructing all symbols to stop is received at the end of the variation time, control for stopping the symbol variation and displaying the final stop symbol (determined symbol) is performed. Do.
[0134]
Big hit display processing (step S870): After the end of the variation time, the round display during the big hit game, the probability variable big hit display or the normal big hit display is controlled.
[0135]
FIG. 23 is a flowchart illustrating an example of the display control command reception waiting process (step S720). In the display control command reception waiting process, the display control CPU 101 confirms whether or not a display control command capable of specifying the variation time has been received (step S751). If received, the value of the display control process flag is set to a value corresponding to the reach operation selection process (step S752). Therefore, the reach operation selection process is subsequently executed.
[0136]
If the display control command capable of specifying the fluctuation time has not been received, the display control CPU 101 checks whether or not the changing command at the time of return has been received (step S753). If the changing command at the time of return is received, the display control CPU 101 displays a predetermined error screen on the variable display unit 9 (step S754). Then, the value of the display control process flag is set to a value corresponding to the process during symbol variation (step S755).
[0137]
As described above, in the symbol variation processing, normally, the switching timing of each variation state (variation speed, background, character) constituting the variation pattern is controlled. However, the changing command at return is sent from the game control means when the power is turned on again. In that case, unlike the normal time (when the power is not turned on again), the command that can specify the fluctuation time is not received. Therefore, only reception of a confirmation command is performed. When the confirmation command is received from the main board 31, the display control CPU 101 displays the fixed symbols of the left and right middle symbols on the variable display section 9 for a predetermined period based on the information indicating the fixed symbols of the left and right middle symbols transmitted together with the confirmation command. Then, the control during fluctuation at the time of return ends.
[0138]
In this embodiment, the CPU 56 of the main board 31 checks whether or not the INT flag is set when the power is turned on, that is, whether or not the power is turned on again after an unexpected power failure or the like. When the power is turned on again, it is confirmed whether or not the symbol is changing in the variable display section 9 when the power is turned off. When detecting that the symbol is changing, the CPU 56 sends a changing command at the time of return to the display control board 80 and the like, and again enters a state of waiting for all symbols to be stopped (step S305 in FIG. 16).
[0139]
When the predetermined period has elapsed, the CPU 56 sends a confirmation command to the display control board 80 or the like. For example, the display control CPU 101 on the display control board 80 starts displaying an error screen when receiving a changing command at return, and deletes the error screen and displays a fixed symbol when receiving a fixed command. Specifically, when the confirmation command is received, the display control process flag is set to a value corresponding to the all symbol stop waiting setting process (step S840), and the confirmed symbol is displayed in the all symbol stop waiting setting process. It is the same control as in the normal time that the confirmation command is received in the symbol changing process and the process proceeds to the all symbol stop waiting setting process. Therefore, the control by the display control CPU 101 returns to the normal state by the control in the same manner as in the normal time. At this time, on the main board 31 side, the all symbol stop waiting process is completed. That is, control is synchronized between the game control means and the display control means. In this way, the control state is restored to the synchronized state by simple command exchange.
[0140]
FIG. 24 is an explanatory diagram showing an example of voice control command data sent from the main board 31 to the voice control board 70. Each voice control command data shown in FIG. 24 is composed of 8 bits, and designates the type of sound effect. Further, the voice control command data includes a changing command at return and a confirmation command. These commands are also sent to the voice control board 70 when the CPU 56 of the main board 31 sends the display control command and the changing command at the time of return to the display control board 80.
[0141]
FIG. 25 is an explanatory diagram showing the bit configuration of the voice control command. As shown in FIG. 25, the voice control command is composed of 8-bit data and a 1-bit strobe signal (INT signal).
[0142]
FIG. 26 is a flowchart showing the output data setting process (step S8) in the main process shown in FIG. However, only output data setting of control commands for the voice control board 70 and the lamp control board 35 is shown here. In the output data setting process, the CPU 56 determines whether there is any change in the audio data (step S81). The sound data is changed when, for example, the sound generation pattern needs to be changed in the special symbol process of the CPU 56 of the main board 31, that is, the game control means.
[0143]
If there is a change in the voice data, the CPU 56 reads out the voice data in the process data used in the special symbol process, for example, the voice control command data (step S82). Then, the port C data storage area is set (step S84). Also, a port C output request is set (step S85).
[0144]
If there is no change in the audio data, the CPU 56 determines whether or not the lamp data is changed (step S86). The change of the lamp data is also changed, for example, when the change of the lamp / LED display pattern is required in the special symbol process of the game control means.
[0145]
When the lamp data is changed, the CPU 56 reads out lamp data, that is, lamp control command data in the process data used in the special symbol process, for example (step S87). Then, the port E data storage area is set (step S89). Also, a port E output request is set (step S90).
[0146]
FIG. 27 is a flowchart showing the voice control command output processing part of the data output process (step S6) in the main process shown in FIG. In the data output processing related to the voice control command output, the CPU 56 determines whether or not the port C output request is set (step S601). If the port C output request is set, the port C output request is reset (step S602), and the contents of the port C storage area are output to the output port (output port C) 573 (step S603). Voice control command data is set in bits 0 to 7 of the port C storage area. Then, the port C output counter is incremented by 1 (step S604), and bit 7 of the output port (port D) 574 is set to 0 (step S605).
[0147]
If the port C output request is not set, it is determined whether or not the value of the port C output counter is 0 (step S606). If the value of the port C output counter is not 0, it is confirmed whether or not the value of the port C output counter is 2 (step S607). When the value of the port C output counter is not 2, that is, 1, the value of the port C output counter is incremented by 1 (step S608).
[0148]
When the value of the port C output counter is 2, the value of the port C output counter is cleared (step S609), and bit 7 of the output port (output port D) 574 is set to 1 (step S610).
[0149]
Bit 7 of the output port D is a port for outputting an INT signal given to the audio control board 70. Bits 0 to 7 of the output port C are ports for outputting voice control command data. In this embodiment, the data output process shown in FIG. 27 is executed once every 2 ms. Accordingly, as shown in FIG. 28, the data output process shown in FIG. 27 causes the INT signal to be low for 4 ms when the voice control command data is output.
[0150]
Next, the operation of the voice control CPU 701 will be described.
FIG. 29 is a flowchart showing the operation of the voice control CPU 701 in the voice control board 70. The voice control CPU 701 enters a loop state after initializing the output port and work area and setting the timer (step S121). In the initial process, a timer setting is made such that a timer interrupt occurs every 500 μs and every 2 ms. Therefore, in the loop state, when a 500 μs timer interrupt is applied, a 500 μs timer interrupt process is performed (step S122), and when a 2 ms timer interrupt is applied, a 2 ms timer interrupt process is performed (step S123). Note that the voice control command reception process is performed in the 500 μs timer interrupt process, and the voice control process is executed in the 2 ms timer interrupt process.
[0151]
FIG. 30 is a flowchart showing a 2 ms timer interrupt process. When a 2 ms timer interrupt is applied, the voice control CPU 701 performs an initial process such as starting a timer so that the next 2 ms interrupt is applied (step S125), and then performs a voice IC control process (step S126). Execute. The voice control command reception process by the 500 μs timer interrupt process is performed in the same manner as the display control command reception process executed by the display control CPU 101 (see FIG. 21).
[0152]
The ROM stores control data for causing a speech synthesis circuit (speech synthesis LSI; for example, a digital signal processor) 702 to generate speech corresponding to each speech control command data shown in FIG. The voice control CPU 701 reads out control data corresponding to each received voice control command data from the ROM and outputs it to the voice synthesis circuit 702.
[0153]
The CPU 56 of the main board 31 also sends a changing command at the time of return and a confirmation command to the voice control board 70 when the power is restored after an unexpected power failure. When the voice control CPU 701 receives the changing command at the time of return, it sets the internal state to a state corresponding to the symbol changing. When a confirmation command is received, a state corresponding to the end of symbol change is set. At this time, on the main board 31 side, the all symbol stop waiting process is completed. That is, control is synchronized between the game control means and the voice control means. In this way, the control state can be restored to the synchronized state by simple command exchange.
[0154]
FIG. 31 is an explanatory diagram showing an example of a lamp control command sent from the main board 31 to the lamp control board 35. Each lamp control command data is composed of 8 bits, and designates the lamp / LED lighting pattern and extinguishing according to the progress of the game. However, the example shown in FIG. 31 is a pattern corresponding to a specific gaming machine, and each lamp control command data having a different definition can be used in other types of gaming machines. For example, in the example shown in FIG. 31, there are four types (05H to 08H) of special variation lamp designations, but in gaming machines with more special variation patterns, special types of lamp control command data are specified. A variation pattern may be assigned. Alternatively, lamp control data that may be used in all gaming machines may be defined, and from among them, lamp control data to be used may be selected as necessary for each model.
[0155]
Further, the lamp control command data includes a changing command at return and a confirmation command. These commands are also sent to the lamp control board 35 when the CPU 56 of the main board 31 sends the changing command at return and the confirmation command to the display control board 80.
[0156]
FIG. 32 is an explanatory diagram showing the bit configuration of the lamp control command. As shown in FIG. 32, the ramp control command is composed of 8-bit data and a 1-bit strobe signal (INT signal).
[0157]
FIG. 33 is a flowchart showing a lamp control command output process portion of the data output process (step S6) in the main process shown in FIG. In the data output process related to the lamp control command output, the CPU 56 determines whether or not the port E output request is set (step S621). The port E output request is set when the lamp data is changed in the output data setting process shown in FIG.
[0158]
If the port E output request is set, the port E output request is reset (step S622), and the contents of the port E storage area are output to the output port (output port E) 575 (step S623). Lamp control command data is set in bits 0 to 7 of the port E storage area. Then, the port C output counter is incremented by 1 (step S624), and bit 7 of the output port (port F) 576 is set to 0 (step S625).
[0159]
If the port E output request is not set, it is determined whether or not the value of the port E output counter is 0 (step S626). If the value of the port E output counter is not 0, it is confirmed whether or not the value of the port E output counter is 2 (step S627). When the value of the port E output counter is not 2, that is, 1, the value of the port E output counter is incremented by 1 (step S628).
[0160]
When the value of the port E output counter is 2, the value of the port E output counter is cleared (step S629), and bit 7 of the output port (output port F) 576 is set to 1 (step S630).
[0161]
Bit 7 of the output port F is a port for outputting an INT signal given to the lamp control board 35. Bits 0 to 7 of the output port E are ports for outputting lamp control command data. In this embodiment, the data output process shown in FIG. 33 is executed once every 2 ms. Therefore, as shown in FIG. 34 by the data output process shown in FIG. 33, when the lamp control command data is output, the INT signal becomes low level for 4 ms.
[0162]
Next, the operation of the lamp control CPU 351 will be described.
FIG. 35 is a flowchart showing the operation of the lamp control CPU 351 in the lamp control board 35. The lamp control CPU 351 enters a loop state after initializing output ports and work areas and performing initial processing such as timer setting (step S151). In the initial process, a timer setting is made such that a timer interrupt occurs every 500 μs and every 2 ms. Therefore, in the loop state, when a 500 μs timer interrupt is applied, a 500 μs timer interrupt process is performed (step S152), and when a 2 ms timer interrupt is applied, a 2 ms timer interrupt process is performed (step S153). The lamp control command reception process is performed in the 500 μs timer interrupt process, and the lamp control process is performed in the 2 ms timer interrupt process.
[0163]
FIG. 36 is a flowchart showing a 2 ms timer interrupt process. When a 2 ms timer interrupt is applied, the lamp control CPU 351 performs an initial process such as starting the timer so that the next 2 ms interrupt is applied (step S155), and then a lamp / LED lighting / extinguishing process (step S155). S156) is executed. The lamp control command reception process by the 500 μs timer interrupt process is performed in the same manner as the display control command reception process executed by the display control CPU 101 (see FIG. 21).
[0164]
The built-in ROM of the lamp control CPU 351 or the external ROM mounted on the lamp control board 35 has a game effect LED 28a and game effect lamps 28b corresponding to each lamp control command data (01H to 0FH in this example). The lighting / extinguishing pattern 28c is stored as lighting pattern data. In the lamp / LED lighting / extinguishing process (step S156), lighting / extinguishing control of the lamp / LED is performed based on the contents of the table corresponding to the received lamp control command. Also, lighting / extinguishing processing of the winning ball lamp 51 and the off-ball lamp 52 is performed according to the lamp control command.
[0165]
The CPU 56 of the main board 31 sends out a changing command at the time of return and a confirmation command to the lamp control board 35 when the power is restored after an unexpected power failure. When the lamp control CPU 351 receives the changing command at return, the lamp control CPU 351 sets the internal state to a state corresponding to the changing symbol. When a confirmation command is received, a state corresponding to the end of symbol change is set. At this time, on the main board 31 side, the all symbol stop waiting process is completed. That is, control is synchronized between the game control means and the lamp control means. In this way, the control state can be restored to the synchronized state by simple command exchange.
[0166]
FIG. 37 is a block diagram showing a configuration example around the prize ball control CPU 371 for power supply monitoring and power supply backup. As shown in FIG. 37, the power supply monitoring IC 932 introduces a + 30V voltage and monitors the + 30V voltage to detect the occurrence of a power interruption. Specifically, when the + 30V voltage becomes equal to or lower than a predetermined value (for example, 80% of + 30V), an interruption signal is given to the prize ball control CPU 371, assuming that the power supply is cut off. In the winning ball control CPU 371, this interrupt is input to a non-maskable interrupt (NMI) terminal. A signal input to the NMI terminal is also input to the input port. Therefore, the prize ball control CPU 371 can confirm the power-off state by confirming the level of the input port in the NMI processing.
[0167]
The predetermined value for the power monitoring IC 932 to detect the power interruption is lower than the normal voltage, but is a voltage that allows the prize ball control CPU 371 to operate for a while. Further, since the power monitoring IC 932 is configured to monitor a voltage higher than the voltage required by the prize ball control CPU 371 (in this example, +5 V), the voltage required by the prize ball control CPU 371 is set. On the other hand, the monitoring range can be expanded. Therefore, more precise monitoring can be performed.
[0168]
While power is not supplied from the + 5V power supply, at least a part of the built-in RAM of the prize ball control CPU 371 is backed up by connecting a backup power supply supplied from the power supply board to the backup terminal, and the power supply to the gaming machine is supplied. Even if you decline, the contents are saved. When the +5 V power supply is restored, the reset signal is issued from the initial reset circuit 935, so that the winning ball control CPU 371 returns to the normal operation state. At that time, since necessary data is backed up, it is possible to return to the gaming state at the time of the power failure when recovering from the power failure.
[0169]
FIG. 38 is an explanatory diagram showing an example of a bit configuration of a prize ball control command transmitted from the main board 31 to the prize ball control board 37. As shown in FIG. 38, the upper 4 bits in 1 byte are used as a control designating part, and the lower 4 bits are used as an area indicating the number of winning balls.
[0170]
As shown in FIG. 39, if bits 7, 6, 5, and 4 are “0, 1, 0, 0” in the control designation unit, this indicates a payout number designation command, and “0, 1, 0, “1” indicates a payout designation command. The payout number designation command is sent to the winning ball control board 37 as soon as the CPU 56 of the main board 31 detects winning.
[0171]
A ball break designation command whose bits 7, 6, 5, and 4 are “1, 0, 0, 0” is when the ball break detection switch 167 or the ball break switch 187 is turned on (when the ball break state flag is turned on). Are transmitted from the main board 31. Further, the firing stop designation command in which bits 7, 6, 5, 4 are “1, 0, 0, 1” is issued when the surplus ball receiving tray 4 is full and the full switch 48 is turned on (full state). When the flag is turned on).
[0172]
The prize ball control command is output as data of 1 byte (8 bits: prize ball control commands D7 to D0) from the main board 31 to the prize ball control board 37. The prize ball control commands D7 to D0 are output in positive logic. When prize ball control commands D7 to D0 are output, a negative logic prize ball control INT signal is output.
[0173]
As shown in FIG. 8, the prize ball control command is transmitted via the output port 577. In this embodiment, as shown in FIG. 40, when the prize ball control commands D7 to D0 are output from the main board 31, the prize ball control INT signal becomes low level for 5 μs or more. The prize ball control INT signal is connected to the interrupt terminal of the prize ball control CPU 371 on the prize ball control board 37. Therefore, when there is an interruption, the prize ball control CPU 371 can recognize that the prize ball control commands D7 to D0 are sent from the main board 31, and perform a prize ball control command reception process in the interrupt process.
[0174]
Note that the command configuration shown in FIG. 38 is an example, and other configurations may be used. For example, the upper and lower order in one byte may be reversed from the configuration shown in FIG.
[0175]
In this embodiment, the strobe signal (INT signal) for the prize ball control board 37 is turned on for 5 μs, and the strobe signals (INT signal) for the display control board 80, the audio control board 70, and the lamp control board 35 are 4 ms. However, the INT signal for the display control board 80, the sound control board 70, and the lamp control board 35 may be turned on for 5 μs. It may be turned on for 4 ms.
[0176]
FIG. 41 is a flowchart showing the prize ball command output process in the data output process (step S6) of the main process executed by the CPU 56 of the main board 31. In the prize ball command output process, the CPU 56 first checks whether or not the value of the 15 counter is 0 (step S361). If not 0, a payout number instruction (15) command which is a prize ball control command is output to the output port 577 (step S362). Then, the INT signal is turned on (step S363). Next, after a delay time of 5 μs (step S364), the INT signal is turned off (step S365). Then, the value of the 15 counter is decremented by 1 (step S366). Also, the payout command number cumulative value is incremented by 15 (step S367).
[0177]
The values of the 15 counters and the 10 counters and 6 counters, which will be described later, are incremented by 1 when the detection outputs of the count switch 23, winning port switches 19a and 24a, and the starting port switch 17 are turned on. Further, the payout command number cumulative value indicates the cumulative value of the payout number instructed to the prize ball control board 37, and the CPU 56 confirms whether or not the prize ball has been completed using the payout command number cumulative value. To do.
[0178]
If the value of the 15 counter is 0, the CPU 56 checks whether the value of the 10 counter is 0 (step S371). If it is not 0, a payout number instruction (10) command which is a prize ball control command is output to the output port 577 (step S372). Then, the INT signal is turned on (step S373). Next, after a delay time of 5 μs (step S374), the INT signal is turned off (step S375). Then, the value of the 10 counter is decremented by 1 (step S376). Also, the payout command number cumulative value is incremented by 10 (step S377).
[0179]
If the value of the 10 counter is 0, the CPU 56 checks whether the value of the 6 counter is 0 (step S381). If not 0, a payout number instruction (6) command which is a prize ball control command is output to the output port 577 (step S382). Then, the INT signal is turned on (step S383). Next, after a delay time of 5 μs (step S384), the INT signal is turned off (step S385). Then, the value of the six counter is decremented by -1 (step S386). Also, the cumulative value of the payout command number is incremented by +6 (step S387).
[0180]
As a result of the above processing, a prize ball control command indicating designation of 15, 10, or 6 payout numbers is sent to the prize ball control board 37. Here, 15 prize ball payout instructions have priority over 10 and 6 prize ball payout instructions, and 10 prize ball payout instructions have priority over 6 prize ball payout instructions. A command indicating the corresponding number of winning balls may be sent to the winning ball control means in the order in which winning occurs.
[0181]
FIG. 42 is a flowchart illustrating another example of the INT process executed by the CPU 56 when the power monitoring IC 902 detects a decrease in power supply voltage. According to this INT process, if a prize ball control command indicating the number of payouts is sent to the prize ball control board 37, the process is continued. That is, the CPU 56 first checks whether or not an INT signal for sending a prize ball control command (see steps S363, S373, and S383 in FIG. 39) is in an ON state (step S30a).
[0182]
If it is on, the data in the stack area (the most significant 2 bytes of the stack area) pointed to by the stack pointer is saved in a register or the like (step S30b). When an interrupt occurs, the register value and program counter value at the time of the interrupt generation are stored in the stack area. For example, the value of the program counter is stored in the uppermost 2 bytes of the stack area. That is, the most significant 2 bytes indicate the address of the program that was being executed when the interrupt occurred.
[0183]
Further, the CPU 56 sets the start address of the NMI interrupt process in the uppermost 2 bytes of the stack area (step S30c). Then, jump to the address saved in step S30b. That is, the address saved in step S30b is set in the program counter.
[0184]
If the command reception flag is set by the above processing, the processing returns to the processing that was executed when the interrupt occurred, that is, the processing that is sending out the prize ball control command. When the prize ball control command transmission is completed and the RETI instruction is executed, the process returns to the return address stored in the stack area. Since the return address is set as the start address of the interrupt process by the process of step S30c, the INT process is executed again.
[0185]
In this embodiment, the return address is set to the highest address in the stack area when an interrupt occurs. However, depending on the type of CPU used, the return address may be set to another area in the stack area. There is also. In that case, the processes of steps S30b and S30c are executed for the return address storage area in the stack area. Other processes are the same as the processes in the INT process shown in FIG.
[0186]
FIG. 43 is a flowchart showing a prize ball control command reception process by an interruption process executed by the prize ball control CPU 371. The prize ball control INT signal from the main board 31 is input to the interrupt terminal of the prize ball control CPU 371. Therefore, when the prize ball control INT signal from the main board 31 is turned on, the prize ball control CPU 371 is interrupted, and the prize ball control command reception process shown in FIG. 43 is started.
[0187]
In the prize ball control command reception process, the prize ball control CPU 371 first sets a command reception flag (step S851). Then, 1-byte data is read from the input port assigned to input the prize ball control command data (step S852). If the read data is a payout number instruction command (step S853), the number specified by the payout number instruction command is added to the total number memory (step S855). Otherwise, a communication end flag is set (step S854). In this example, the communication end flag is a flag indicating that a command other than the payout number instruction command has been received.
[0188]
As described above, the prize ball control CPU 371 mounted on the prize ball control board 37 stores the number of prize balls included in the payout quantity instruction command sent from the CPU 56 of the main board 31 in the total number storage area in the backup RAM area. To remember. Then, the prize ball control CPU 371 resets the command receiving flag (step S856).
[0189]
The prize ball control CPU 371 executes the prize ball payout control by driving the ball payout device 97 when the total number memory is not zero. Then, the value of the total number memory is decremented by 1 every time one prize ball payout ends, and when the value of the total number memory becomes 0, the prize ball payout control is ended.
[0190]
FIG. 44 is a flowchart showing an NMI interrupt process executed by the prize ball control CPU 371. When the power supply monitoring IC 932 shown in FIG. 37 detects a drop in the power supply voltage, an NMI interrupt is generated and the NMI interrupt process is started. Therefore, in the NMI interrupt process, the process at power-off is executed. In the power-off process, the winning ball control CPU 371 first checks whether or not a command receiving flag is set (step S801). The command receiving flag is set when a prize ball control command from the main board 31 is received. If the command receiving flag is set, the process of the winning ball control CPU 371 returns to the command receiving process, and the command receiving process is continued.
[0191]
Specifically, the prize ball control CPU 371 saves the data of the stack area (the uppermost 2 bytes of the stack area) pointed to by the stack pointer in a register or the like (step S811). When an NMI interrupt occurs, the register value and the program counter value at the time of the interrupt generation are stored in the stack area. For example, the value of the program counter is stored in the uppermost 2 bytes of the stack area. That is, the most significant 2 bytes indicate the address of the program that was being executed when the interrupt occurred.
[0192]
Further, the prize ball control CPU 371 sets the start address of the NMI interrupt process in the uppermost two bytes of the stack area (step S812). Then, the process jumps to the address saved in step S811. That is, the address saved in step S811 is set in the program counter.
[0193]
If the command reception flag is set by the above processing, the processing that was executed when the NMI interrupt occurred, that is, the processing during reception of the prize ball control command (in this embodiment, it is shown in FIG. Return to the command reception interrupt process). When the command reception interrupt process is completed and the RETI instruction is executed, the process returns to the return address stored in the stack area. Since the return address is set to the start address of the NMI interrupt process by the process of step S812, the NMI interrupt process is executed again.
[0194]
In this embodiment, the return address is set to the highest address in the stack area when an interrupt occurs. However, depending on the type of CPU used, the return address may be set to another area in the stack area. There is also. In that case, the processes of steps S811 and S812 are executed for the return address storage area in the stack area.
[0195]
If the command receiving flag is not set in step S801, that is, if no winning ball control command is being received, the winning ball control CPU 371 disables RAM access (step S802), and the power monitoring IC 932 Are continuously monitored for the level of the input port into which the output is introduced (step S803).
[0196]
When the input port level returns to the normal level, the winning ball control CPU 371 enables the RAM access (step S804), resets the NMI flag (step S805), and interrupts the NMI. Return to the previous address.
[0197]
In this way, when the prize ball control CPU 371 detects that the power supply voltage has returned to normal, it returns the state of the register to the address at which the NMI interrupt occurred. Therefore, the control can be returned to the normal state even when noise or the like is applied to the NMI line or even in the case of a momentary power failure. If the process returns to the NMI interrupt process after the processes of steps S 811 and S 812 are executed and the command reception interrupt process is performed, the return destination by the execution of the RETI of the NMI interrupt process is the command reception interrupt. Return to the previous state (address where the command reception interrupt process took place) instead of returning to the interrupt process.
[0198]
As described above, if the prize ball control command is being received, the power-off process is not performed immediately, but the power-off process is performed after the reception of the prize ball control command is completed. Therefore, it is possible to reliably receive a prize ball control command sent from the main board 31 without missing it. Then, since the value of the total number storage formed in the backup RAM area is updated based on the received command, when the prize ball payout control is resumed at the time of return from power-off, it is based on the accurate stored value. Prize ball payout control can be performed.
[0199]
FIG. 45 is a flowchart showing a part of the initialization process executed by the prize ball control CPU 371 when the power is turned on. When the power is turned on or the power is restored, the prize ball control CPU 371 first checks whether the value of the total number storage formed in the backup RAM area is not 0 (step S901). If it is 0, it means that there was no unpaid prize ball at the previous power-off, so normal initial setting processing is performed. That is, the register and the entire RAM area are cleared (step S903), and the stack pointer is initialized (step S904).
[0200]
If the total number storage value is not 0, the address is designated and the register and the non-backup RAM area are cleared (step S905). Then, settings for restarting the prize ball are made. For example, an in-price ball processing flag is set (step S906). Even if it is a backup RAM area, if it is an area not related to the number of winning balls, it may be cleared by designating those addresses.
[0201]
Thus, the prize ball control CPU 371 can determine whether to perform normal initial setting processing or restore the state in the prize ball simply by checking the data in the backup RAM area when the power is turned on. In other words, it is possible to resume the prize ball processing for the unpaid prize balls by simple determination.
[0202]
In the process shown in FIG. 45, the winning ball control CPU 371 checks the data in the backup RAM area when the power is turned on, but such a determination need not be performed. That is, as shown in FIG. 46, when the power is turned on, only the RAM area that is not backed up by power is designated and cleared (step S910). Here, a register clear process is also performed. When the initialization process is performed, the register is not saved when the power is turned off.
[0203]
As described above, in this embodiment, the game control unit is configured to send to the display control unit a command that can specify the variation time and a command that indicates the fixed symbol at the time related to the symbol variation start. In such a case, when recovering from an unexpected power interruption, the game control means sends a changing command upon return to the display control means or the like. When receiving the changing command at the time of return, the display control means or the like displays an error display, for example, and waits for a confirmation command from the game control means. When the confirmation command is received, the normal control state is restored. The game control means is in a state where the symbol variation is stopped when the confirmation command is sent. Therefore, the control states of the game control means and the display control means can be synchronized. That is, the game control means and the display control means are synchronized again by simple command exchange.
[0204]
Further, in the INT process based on the power supply voltage drop in the main board 31, if the prize ball control command is being sent, the CPU 56 completes the sending process. Therefore, in the configuration in which the winning ball control means stores the winning ball payout number in the backup RAM area, the winning ball payout number based on the winning that occurs before the power is turned off is also reliably stored. Therefore, when award ball payout based on the number of winning ball payouts stored in the backup RAM area at the time of power recovery is resumed, an accurate number of winning ball payouts can be performed, and the player has a disadvantage related to the winning ball. Never given.
[0205]
In each of the above embodiments, when the power supply voltage is lowered, the CPU 56 of the main board 31 is subjected to a maskable interrupt (INT), and the prize ball control CPU 371 of the prize ball control board 37 is not maskable (NMI). However, both may be configured to receive a maskable interrupt, or both may be configured to receive a non-maskable interrupt.
[0206]
In each of the above-described embodiments, the power-off process by interrupting the CPU 56 of the main board 31 and the prize ball control CPU 371 of the prize ball control board 37 has been described. However, other boards (display control board 80, The CPU mounted on the voice control board 70 and the lamp control board 35) may also perform a power-off process by interruption. At this time, the signal indicating the voltage drop may be connected to the maskable external interrupt terminal, or may be connected to the NMI terminal.
[0207]
Further, like the RAM in the game control means and the prize ball control means, the RAM in the sound control means, the lamp control means, and the display control means may have a portion that is backed up.
[0208]
The destinations to which the CPU 56 of the main board 31 sends the changing command at return and the confirmation command may be all of the display control board 80, the voice control board 70, and the lamp control board 35, but some of them It may be. In addition, when there are other control boards equipped with control means for controlling the gaming apparatus in the gaming machine, the changing command at return and the confirmation command may be sent to those boards. Good.
[0209]
【The invention's effect】
  As described above, according to the present invention, the gaming machine is the gaming control means,When starting the variation of the symbol, information that can specify the variation time and the definite symbol is sent to the display control means, and after the variation time has passed, a definite command instructing the symbol stop is sent to the display control means, When the power to the gaming machine is turned off, information necessary for returning to the gaming state after that is restored is stored in the backup storage means that can retain the memory even when the power is turned off, and the variable display unit turns off the power during variable display. When the power is restored after that occurs, send a command during the return fluctuation to the display control board, send a confirmation command and information indicating the confirmed pattern to the display control board when the fluctuation time has elapsed, The display control means changes the symbol by receiving information that can specify the fluctuation time, stops the symbol change when receiving the confirmation command, displays the confirmed symbol, When a time-varying command is received, a return display screen that is different from the normal fluctuation display is displayed, and a confirmation command reception waiting state is displayed. Exit the screen display and display the confirmed symbol based on the received confirmed symbol informationWhen an unexpected power failure such as a power failure occurs, the necessary data can be saved and the game can be resumed from the power-off state when the power is restored. There is an effect that the control state of each control means can be properly restored.
  In addition, the game control means sends out a confirmation command, and each control means executes control according to the confirmation command, so that the control state of the game control means and each control means is synchronized again by the confirmation command. is there.
  In particular, it is possible to control the game control means and the control states of each control means so as to synchronize again with the confirmation command from the state where the symbols are changing.
  Furthermore, the player or the like can reliably recognize that the control has returned to normal when returning from a power failure.
[0213]
The output of the power supply voltage monitoring means is introduced into the interrupt terminal of the game control microcomputer, and the game control microcomputer performs a power-off process including saving of data necessary for game control according to the signal input to the interrupt terminal. In the case where it is configured to perform, it is possible to reliably save information necessary at the time of power recovery by processing with high processing priority.
[0214]
If the game control means is configured to execute the power-off process after completing the output if the prize ball information is being output when the signal is input to the interrupt terminal, the prize ball number information Can be reliably communicated to the prize ball control means, particularly when the number of prize ball payouts is backed up and the prize ball processing is resumed when returning after power interruption. The prize ball can be paid out.
[0216]
  When the game control microcomputer performs power-off processing, it sets a flag indicating that power-off processing has been performed and power is restored.WhenIf the flag is set, the data restoration process is performed, and it can be determined whether or not the data restoration process is performed according to the ON / OFF state of the flag indicating that the data saving process has been performed. The stored data can be used reliably after the power is restored.
[Brief description of the drawings]
FIG. 1 is a front view of a pachinko gaming machine as viewed from the front.
FIG. 2 is a front view of a game board of a pachinko gaming machine as viewed from the front.
FIG. 3 is a rear view of the pachinko gaming machine as viewed from the back.
FIG. 4 is a block diagram showing a circuit configuration example of a game control board (main board).
FIG. 5 is a block diagram illustrating a circuit configuration example of a display control board.
FIG. 6 is a block diagram illustrating a circuit configuration example of a sound control board.
FIG. 7 is a block diagram showing a circuit configuration example of a lamp control board.
FIG. 8 is a block diagram showing a circuit configuration example of a prize ball control board.
FIG. 9 is a block diagram showing an example of a configuration around a CPU for power monitoring and power backup.
FIG. 10 is a block diagram illustrating a configuration example of a power supply board.
FIG. 11 is a flowchart showing the operation of the basic circuit on the main board.
FIG. 12 is a flowchart showing interrupt processing of a main board CPU.
FIG. 13 is a flowchart showing an initialization process in the main process.
FIG. 14 is an explanatory diagram illustrating a configuration example of a display control command.
FIG. 15 is an explanatory diagram showing a configuration example of display control command data.
FIG. 16 is a flowchart showing an example of a special symbol process processing program;
FIG. 17 is a flowchart showing display control data output processing.
FIG. 18 is a timing chart showing how display control command data is output.
FIG. 19 is a flowchart showing a main process executed by the display control CPU.
FIG. 20 is a flowchart showing a 2 ms timer interrupt process of the display control CPU.
FIG. 21 is a flowchart showing display data reading processing of the display control CPU.
FIG. 22 is a flowchart showing display control process processing executed by a display control CPU;
FIG. 23 is a flowchart showing display control command reception waiting processing in display control process processing;
FIG. 24 is an explanatory diagram showing an example of a voice control command.
FIG. 25 is an explanatory diagram showing a bit configuration of a voice control command.
FIG. 26 is a flowchart showing output data setting processing for a sound control board and a lamp control board.
FIG. 27 is a flowchart showing a voice control command output processing portion of the data output processing.
FIG. 28 is a timing chart showing how voice control command data is output.
FIG. 29 is a flowchart showing a main process executed by the voice control CPU.
FIG. 30 is a flowchart showing a 2 ms timer interrupt process of the voice control CPU.
FIG. 31 is an explanatory diagram showing an example of a lamp control command.
FIG. 32 is an explanatory diagram showing a bit configuration of a lamp control command.
FIG. 33 is a flowchart showing a lamp control command output processing portion of the data output processing.
FIG. 34 is a timing chart showing how lamp control command data is output.
FIG. 35 is a flowchart showing main processing executed by a lamp control CPU.
FIG. 36 is a flowchart showing a 2 ms timer interrupt process of the lamp control CPU.
FIG. 37 is a block diagram showing a configuration example around a prize ball control CPU 371 for power supply monitoring and power supply backup.
FIG. 38 is an explanatory diagram showing a configuration example of a prize ball control command.
FIG. 39 is an explanatory diagram showing a bit configuration of a prize ball control command.
FIG. 40 is a timing chart showing a state of outputting prize ball control command data.
FIG. 41 is a flowchart showing a prize ball command sending process.
FIG. 42 is a flowchart showing another example of interrupt processing of the CPU of the main board.
FIG. 43 is a flowchart showing command reception processing of a prize ball control CPU.
FIG. 44 is a flowchart showing NMI interrupt processing of a prize ball control CPU.
FIG. 45 is a flowchart showing an example of initialization processing of a prize ball control CPU;
FIG. 46 is a flowchart showing another example of the initialization process of the prize ball control CPU.
[Explanation of symbols]
1 Pachinko machine
31 Main board
35 Lamp control board
37 prize ball control board
53 Basic circuit
56 CPU
70 Voice control board
80 Display control board
101 CPU for display control
351 CPU for lamp control
371 CPU for prize ball control
701 Voice control CPU
901 CPU
902,932 Power supply monitoring IC
910 Power supply board
916 capacitor

Claims (4)

表示状態が変化可能な複数の表示領域を有する可変表示部を含み、変動開始の条件の成立に応じて前記表示領域に表示される図柄の変動を開始し、確定図柄があらかじめ定められた特定表示態様となったとき遊技者に所定の遊技価値が付与可能となる遊技機であって、
遊技の進行を制御する遊技制御手段が搭載された遊技制御基板と、前記可変表示部の表示状態を制御する表示制御手段が搭載された表示制御基板とを備え、
前記遊技制御手段は、
図柄の変動を開始させるときに変動時間および確定図柄を特定可能な情報を前記表示制御手段に対して送出し、前記変動時間が経過したら図柄停止を指示する確定コマンドを前記表示制御手段に対して送出し、
遊技機に対する電源断時にその後電源状態が復旧したときに行う遊技状態復帰のために必要な情報を電源断中でも記憶を保持可能なバックアップ記憶手段に記憶し、
前記可変表示部で可変表示中に電源断が発生し、その後電源が復旧したときは、前記表示制御基板に対して復帰時変動中コマンドを送出し、前記変動時間が経過したら前記表示制御基板に対して前記確定コマンドおよび確定図柄を示す情報を送出し、
前記表示制御手段は、
変動時間を特定可能な情報の受信により図柄の変動を行い、前記確定コマンドを受信したときに図柄の変動を停止して確定図柄を表示し、
前記復帰時変動中コマンドを受信すると通常の変動表示とは異なる復帰時表示画面を表示して確定コマンドの受信待ち状態となり、該受信待ち状態であるときに前記確定コマンドを受信したことにもとづいて前記復帰時表示画面の表示を終了し、受信した確定図柄を示す情報にもとづいて確定図柄を表示する
ことを特徴とする遊技機。It includes a variable display unit having a plurality of display areas whose display states can be changed, starts a change in the symbols displayed in the display area in response to establishment of the change start condition, and a specific display in which a fixed symbol is predetermined A gaming machine that can give a predetermined game value to a player when it becomes an aspect,
A game control board on which a game control means for controlling the progress of the game is mounted, and a display control board on which a display control means for controlling the display state of the variable display section is mounted,
The game control means includes
When starting the variation of the symbol, information for specifying the variation time and the definite symbol is sent to the display control means, and when the variation time has elapsed, a confirmation command for instructing the symbol stop is sent to the display control means. Send out,
Store the information necessary for returning to the gaming state when the power state is restored after the power is turned off to the gaming machine in the backup storage means that can retain the memory even when the power is turned off.
When a power interruption occurs during variable display on the variable display unit and then the power is restored, a variable command at the time of return is sent to the display control board, and when the fluctuation time elapses, the display control board Sending the information indicating the fixed command and the fixed symbol to the
The display control means includes
Change the symbol by receiving information that can specify the fluctuation time, stop the symbol change when receiving the confirmation command, and display the fixed symbol,
When the variable command at the time of return is received, a display screen at the time of return different from the normal fluctuation display is displayed, and a confirmation command reception wait state is entered, and the confirmation command is received when the reception wait state is established. A game machine, wherein display of the return display screen is terminated and a confirmed symbol is displayed based on the received information indicating the confirmed symbol. 遊技制御基板には遊技機に供給される電源の電圧低下を監視する電源電圧監視手段が搭載され、
遊技制御手段は遊技制御マイクロコンピュータを含み、
前記電源電圧監視手段の出力が前記遊技制御マイクロコンピュータの割込端子に導入され、
前記遊技制御マイクロコンピュータは、割込端子への信号入力に応じて遊技制御に必要なデータの退避を含む電源断時処理を行う
請求項１記載の遊技機。The game control board is equipped with power supply voltage monitoring means for monitoring the voltage drop of the power supplied to the gaming machine,
The game control means includes a game control microcomputer,
The output of the power supply voltage monitoring means is introduced into an interrupt terminal of the game control microcomputer,
The gaming machine according to claim 1, wherein the game control microcomputer performs a power-off process including saving of data necessary for game control in response to a signal input to an interrupt terminal. 遊技制御手段は、賞球装置を駆動制御するための賞球制御手段が搭載された賞球制御基板に対して入賞球の発生に応じて賞球数を特定可能な賞球情報を出力し、割込端子への信号入力時に賞球情報を出力中であればその出力を完了させてから電源断時処理を実行する
請求項２記載の遊技機。The game control means outputs prize ball information capable of specifying the number of prize balls according to the occurrence of winning balls to a prize ball control board on which prize ball control means for driving and controlling the prize ball device is mounted, The gaming machine according to claim 2, wherein if the award ball information is being output when a signal is input to the interrupt terminal, the output is completed and the power-off process is executed. 遊技制御マイクロコンピュータは、電源断時処理を行うときに電源断時処理を行ったことを示すフラグをセットし、電源が回復したときに前記フラグがセットされていたらデータ復帰処理を行う
請求項２または請求項３記載の遊技機。The game control microcomputer sets a flag indicating that the power-off process has been performed when the power-off process is performed, and performs a data restoration process if the flag is set when the power is restored. Or the game machine of Claim 3.
JP23897399A 1999-08-25 1999-08-25 Game machine Expired - Fee Related JP3677180B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP23897399A JP3677180B2 (en) 1999-08-25 1999-08-25 Game machine

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP23897399A JP3677180B2 (en) 1999-08-25 1999-08-25 Game machine

Publications (3)

Publication Number Publication Date
JP2001062130A JP2001062130A (en) 2001-03-13
JP2001062130A5 JP2001062130A5 (en) 2005-07-14
JP3677180B2 true JP3677180B2 (en) 2005-07-27

Family

ID=17038057

Family Applications (1)

Application Number Title Priority Date Filing Date
JP23897399A Expired - Fee Related JP3677180B2 (en) 1999-08-25 1999-08-25 Game machine

Country Status (1)

Country Link
JP (1) JP3677180B2 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007275628A (en) * 2007-07-30 2007-10-25 Sankyo Kk Game machine

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4706114B2 (en) * 2001-03-22 2011-06-22 株式会社三洋物産 Game machine
JP4724961B2 (en) * 2001-07-04 2011-07-13 株式会社三洋物産 Game machine
US7207883B2 (en) 2002-11-19 2007-04-24 Aruze Corporation Gaming machine
EP1571610A1 (en) * 2004-03-01 2005-09-07 Aruze Corporation Gaming machine with backup and restoration means
AU2004200898B2 (en) * 2004-03-01 2010-10-21 Universal Entertainment Corporation Gaming machine
JP2007185477A (en) * 2006-02-17 2007-07-26 Sanyo Product Co Ltd Game machine
JP2008279301A (en) * 2008-08-28 2008-11-20 Sanyo Product Co Ltd Game machine
JP4645702B2 (en) * 2008-08-28 2011-03-09 株式会社三洋物産 Game machine
JP2010227619A (en) * 2010-07-12 2010-10-14 Sanyo Product Co Ltd Game machine
JP5553349B2 (en) * 2010-09-07 2014-07-16 サミー株式会社 Pachinko machine
JP5553350B2 (en) * 2010-09-07 2014-07-16 サミー株式会社 Pachinko machine
JP2011072823A (en) * 2011-01-17 2011-04-14 Sanyo Product Co Ltd Game machine
JP2012179460A (en) * 2012-06-27 2012-09-20 Sanyo Product Co Ltd Game machine
JP5219176B1 (en) * 2012-06-29 2013-06-26 サミー株式会社 Pachinko machine

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007275628A (en) * 2007-07-30 2007-10-25 Sankyo Kk Game machine
JP4554650B2 (en) * 2007-07-30 2010-09-29 株式会社三共 Game machine

Also Published As

Publication number Publication date
JP2001062130A (en) 2001-03-13

Similar Documents

Publication Publication Date Title
JP3677180B2 (en) Game machine
JP4338833B2 (en) Game machine
JP3865976B2 (en) Game machine
JP4001697B2 (en) Game machine
JP3755637B2 (en) Game machine
JP4347379B2 (en) Game machine
JP4338832B2 (en) Game machine
JP2001037963A (en) Game machine
JP2001046710A (en) Game machine
JP3581053B2 (en) Gaming machine
JP4652458B2 (en) Game machine
JP4011612B2 (en) Game machine
JP4381525B2 (en) Game machine
JP4652457B2 (en) Game machine
JP4652455B2 (en) Game machine
JP4477041B2 (en) Game machine
JP4347378B2 (en) Game machine
JP4593600B2 (en) Game machine
JP4249232B2 (en) Game machine
JP4001902B2 (en) Game machine
JP4409597B2 (en) Game machine
JP4312809B2 (en) Game machine
JP4298767B2 (en) Game machine
JP2001046711A (en) Game machine
JP2008284385A (en) Game machine

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20041124

A871 Explanation of circumstances concerning accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A871

Effective date: 20041124

A975 Report on accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A971005

Effective date: 20050105

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20050111

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050120

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20050426

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20050506

R150 Certificate of patent (=grant) or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090513

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090513

Year of fee payment: 4

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090513

Year of fee payment: 4

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090513

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100513

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100513

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110513

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120513

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120513

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130513

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130513

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140513

Year of fee payment: 9

LAPS Cancellation because of no payment of annual fees