JP3731492B2 - 時刻データ受信装置、および時刻データ修正方法 - Google Patents
時刻データ受信装置、および時刻データ修正方法 Download PDFInfo
- Publication number
- JP3731492B2 JP3731492B2 JP2001087926A JP2001087926A JP3731492B2 JP 3731492 B2 JP3731492 B2 JP 3731492B2 JP 2001087926 A JP2001087926 A JP 2001087926A JP 2001087926 A JP2001087926 A JP 2001087926A JP 3731492 B2 JP3731492 B2 JP 3731492B2
- Authority
- JP
- Japan
- Prior art keywords
- time data
- time
- data
- radio waves
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Landscapes
- Electric Clocks (AREA)
- Electromechanical Clocks (AREA)
Description
【発明の属する技術分野】
本発明は、時刻情報を含む電波を受信する時刻データ受信装置、および時刻データを修正する時刻データ修正方法に関する。
【0002】
【従来の技術】
現在、各国(例えばドイツ、イギリス、スイス、日本等)では、時刻コードすなわちタイムコード入り長波標準電波が送出されている。我が国ではJG2AS(実験局)から、図6に示すようなフォーマットのタイムコードで振幅変調した40kHzの長波標準電波が送出されている。上記我が国のタイムコードは、一分毎に一周期60秒のフレームで送出されている。そして上記図に示すように上記1分間のフレームの開始時点である正分(毎分0秒)の立ち上がりに先頭マーカー(M)が、反応する。そして先頭マーカー(M)は、パルス幅が0.2秒のものが配され、またこれと同じパルス幅のポジションマーカー(P0〜P5)が9(P1)、19(P2)、29(P3)、39(P4)、49(P5)、59(P0)秒の時点にも配されている。このためフレームの境界には、ほぼ1秒の間隔を置いてパルス幅0.2秒のものが2個(すなわちマーカー(M)で示されるものとP0で示されるもの)配されていることになるが(これにより新フレームの開始を認識できることになる)、この2個のパルスのうち前者であるマーカー(M)は、フレーム基準マーカー(M)である。すなわち(M)で示されるパルスの立上り時点が現在時刻の分の桁の正確な更新時となる。そして、符号化して送信される、上記フレーム内には当該フレーム開始時点(M)の時刻の分、時、通算日(1月1日からの日数)、年(西暦下2桁)、曜日等の各データがそれぞれ1秒代、10秒代、および30〜40秒代に2進化10進数で配されており、この場合、ロジック1および0はそれぞれパルス幅が0.5秒、および0.8秒のパルスで表されている(図4に示すように、適宜、データとしてではなく単なるデリミッタとして用いられるパルス幅0.8秒のパルスも配されている)。なお、図6に示すフレームには、通算日114日の17時25分のデータが表示されている。
【0003】
ところで上記タイムコードを受信して、これにより時刻計数回路の時刻データを修正するいわゆる電波時計(時刻データ受信装置)が実用化されている。さらに特開平5−142363号公報で公開されているように、異なる二つの周波数の電波を受信し、その電界強度の大きい方のデータを採用する方法が知られている。
【0004】
【発明が解決しようとする課題】
しかしながら、上記特開平5−142363号公報に記載されている発明における、電界強度の比較の方法によると、電界強度の強弱のみで時刻データが正しいか否かを判断しているため、必ずしも、正確な時刻データを受信できるとは限らないという問題があった。
【0005】
本発明は上記事情に鑑みてなされたものであって、複数周波数の電波を受信してより正確な時刻データを採用する、時刻データ受信装置および時刻データ修正方法を提供することを目的とする。
【0006】
【課題を解決するための手段】
上記課題を解決するために、請求項1記載の発明は、基準クロック信号を計数して時刻データを得る計時手段と、夫々時刻データを含む第1、第2の周波数の電波を受信する電波受信手段と、前記第1、第2の周波数の電波夫々から所定数ずつ時刻データを得る時刻データ取得手段と、この時刻データ取得手段によって前記第1、第2の周波数の電波夫々から得られた所定数ずつの時刻データのうち規則性がある時刻データの数を求める演算手段と、前記第1、第2の周波数の電波のうち、規則性のある時刻データの数が多い電波を判別する判別手段と、この判別手段で前記規則性がある時刻データの数が多いと判別された電波から得られた時刻データに基づいて、前記計時手段の時刻データの修正を行う時刻修正手段と、を備えることを特徴とする。
【0007】
請求項1記載の発明によれば、第1、第2の周波数の電波夫々から所定数ずつ時刻データを得て、所定数ずつの時刻データのうち規則性がある時刻データの数を求め、第1、第2の周波数の電波のうち、規則性のある時刻データの数が多い電波から得られた時刻データに基づいて、計時手段の時刻データの修正を行うので、従来の電界強度の強弱により時刻データの正確性を判断する場合に比べて、より正確な時刻データによる時刻修正が可能となる。
【0008】
ここで、整合性とは、連続して受信した時刻データに一定の規則性、共通性が認められることをいい、整合性判断とは、上記規則性、共通性の有無或いは程度を判断することである。
【0017】
【発明の実施の形態】
以下、この発明の実施例を、図面を参照して説明する。
[第1の実施の形態]
以下、図1〜図6を参照して本発明にかかる第1の実施の形態における時刻データ受信装置について詳細に説明する。
【0018】
まず構成を説明する。
図1は、本発明の主要回路構成を示すブロック図である。
図1に示すように、本発明の時刻データ受信装置1は、CPU2、RAM3、ROM4、アンテナ5、切替回路6、受信回路7、発振回路8、分周回路9、計時計数回路10、スイッチ部11、表示部12等から構成されている。
【0019】
CPU2は、ROM4に記憶されたプログラムに基づいて、受信回路7から送信される時刻データを処理・加工して、時刻修正を行う制御や、切替回路6に対し、受信する電波の周波数を切り替える切替信号を送って、アンテナの同調周波数の制御等を行う。
【0020】
また、CPU2は、整合性判断手段として、受信した時刻データの整合性の判断処理を行う。
【0021】
RAM3は、CPU2制御の下、CPU2で処理されたデータを記憶すると共に、記憶しているデータをCPU2に出力するのに用いられる。このRAM3には、図1に示すように、受信タイムメモリXa1〜Xa3(Xb1〜Xb3)、受信積算日メモリDa1〜Da3(Db1〜Db3)、受信現在時刻メモリXa(Xb)、計数現在時刻メモリYa(Yb)が備えられている。
受信タイムメモリXa1〜Xa3(Xb1〜Xb3)は、1分毎に連続して3回タイムコードTCを受信して、これらより抽出した受信時刻データが記憶されるメモリであり、この受信タイムメモリには異なる2つの周波数の受信時刻データA、Bが記憶できるようになっている。
受信積算日メモリDa1〜Da3(Db1〜Db3)は、上記受信タイムメモリXa1〜Xa3(Xb1〜Xb3)に記憶した受信時刻データと共に送られてきた積算日データを変換して得られた日付データがそれぞれ記憶されるメモリであり、この受信積算日メモリにも異なる2つの周波数の日付データA、Bが記憶できるようになっている。
受信現在時刻メモリXa(Xb)は、上記受信タイムメモリXa3(Xb3)に記憶した受信時刻データに、計時計数回路10の現在時刻を修正する時までの経過時間を加えた時刻データを記憶するメモリである。
計数現在時刻メモリYa(Yb)は計時計数回路10の現在時刻データを修正するにあたってその時点の計時計数回路の現在時刻データ(すなわち修正前の現在時刻データ)を記憶しておくメモリである。
【0022】
ROM4は、本発明の時刻修正処理のプログラムやシステムプログラム等を格納している。
【0023】
アンテナ5は、送出されてくる電波を受信し、これを対応する電気信号にして切替回路6に出力する。
【0024】
切替回路6は、CPU2からの切替信号に従って、所定周波数の電波に同調して、不要な周波数をカットして検波を行い、受信回路7に出力する回路である。
【0025】
受信回路7は、図示しないが、切替回路6から出力された上記特定周波数信号を増幅する高周波増幅回路と、局部発振器として利用されるPLL周波数シンセサイザと、上記高周波増幅回路で増幅された信号に上記PLL周波数シンセサイザからの信号を混合する混合器と、この混合器からの信号から、所望の中間周波信号を取出すバンドパスフィルタと、このバンドパスフィルタで取出した中間周波信号からベースバンド信号を得る検波回路と、この検波回路で得られたベースバンド信号をデジタル信号に変換して前記タイムコードTCとしてCPU2に出力するA/D変換回路と、からなる。
【0026】
発振回路8は、常時、一定周波数の信号を出力している回路である。
分周回路9は、発振回路8からの上記信号を計数して計数値が1分に対応する値になる度に1分信号mを計時計数回路10及びCPU2に出力すると共に、CPU2からのプリセット信号Pを受取る度に計数値を1秒分だけ大きいものにする回路である。
【0027】
計時計数回路10は、分周回路9からの上記1分信号mを計数して、現在時刻データ即ち当日の日付データ、現在の時データ、分データ等を得て、これをCPU2に出力すると共に、CPU2から出力される時刻データに基づいて、計数している現在時刻データを修正する回路である。
【0028】
スイッチ部11は、各種スイッチを備え、これらのいずれかが操作された時に、対応するスイッチ入力信号をCPU2に出力する回路である。
【0029】
表示部12は、CPU2からのデータ、例えば、計時計数回路による現在時刻データ等をデジタル表示する。
【0030】
上記のように構成されている本実施例の時刻データ受信装置1の動作を、図2及び図3に示すフローチャートにそって以下に説明する。
【0031】
スイッチ部11に接続された時刻修正スイッチ(図示省略)が押されることにより、電波修正処理が開始される(ステップS1)。
【0032】
するとまず、CPU2は、40kHzの周波数を受信するように切替信号を切替回路6に出力する。前記切替信号を入力した切替回路6は、40kHzの周波数に同調して、その電気信号を受信回路7に出力する(ステップS2)。次いで、CPU2は、計時計数回路10の現在時刻データをRAM3の計数現在時刻メモリYaに記憶する(ステップS3)。
【0033】
次いで、切替回路6からの電気信号を入力した受信回路7は、受信動作を開始し、同信号をタイムコードTCにしてCPU2に出力し、CPU2は同タイムコードTCを取り込んでいく(ステップS4)。
【0034】
次いで、CPU2は、出力されたタイムコードTC中にフレーム基準マーカー(M)がないかを検索し(ステップS5)、フレーム基準マーカー(M)が送られてくるまで、当該ステップS5の動作を繰り返す(ステップS5:No)。そして、フレーム基準マーカー(M)を見つける(ステップS5:Yes)と、CPU2は、フレーム基準マーカー(M)に続いて出力されたタイムコードTCから、分及び時のデータである受信時刻データと、受信積算日データを抽出する(ステップS6)。
【0035】
次いで、CPU2は、上記受信時刻データをRAM3の周波数40kHz用の受信タイムメモリXa1に記憶させるとともに、上記積算日データを日付データ(何月何日というデータ)に変換して、得られた日付データをRAM3の受信積算日メモリDa1に記憶する(ステップS7)。
【0036】
次いで、ステップS8において、CPU2は、フレーム基準マーカー(M)の検出を3回行ったか否かを判断する。そして、3回検出した(RAM3のXa1〜Xa3及びDa1〜Da3にデータ記憶済み)と判断した場合(ステップS8:Yes)、ステップS9へ移行する。
【0037】
一方、3回検出していないと判断した場合(ステップS8:No)、ステップS5に戻る。
【0038】
このように、ステップS5に戻ると、このステップS5において、CPU2は、次々送られてくるタイムコードTCの中から、上記フレーム基準マーカー(以下、第1フレーム基準マーカーという)の次に送られてくるフレーム基準マーカー(即ち、上記第1フレーム基準マーカーが送られてきた1分経過後に送られてくるフレーム基準マーカーであり、以下、第2フレーム基準マーカーという)をさがす。そして、上記第2フレーム基準マーカーを検出すると、そこから引き続くタイムコードTCより受信時刻データ及び受信積算日データを抽出し(ステップS6)、上記時刻データを、RAM3の周波数40kHz用の受信タイムメモリXa2に、上記積算日データを日付データに変換して、受信積算日メモリDa2に記憶する(ステップS7)。
【0039】
次いで、上記と同様にして、3回目の電波検出処理が行われる。即ち、ステップS8にてCPU2はフレーム基準マーカーが3回検出されていないと判断して、ステップS5に戻り、第3フレーム基準マーカーを見つけ、時刻データ及び積算日データを抽出して(ステップS6)、受信した同時刻データをXa3に、受信積算日データを日付データに変換してDa3に、それぞれ記憶する(ステップS7)。
【0040】
次いで、上記タイムメモリXa3に記憶した受信時刻データに4分を加算した時刻データを受信現在時刻メモリXaに記憶する。このように4分を加算した時刻データを受信現在時刻メモリXaに記憶しておくのは、上記第3フレーム基準マーカーが送られてきた後、後述するが、周波数60kHzの電波を受信し、上記と同様にして3フレーム分(3分)のデータを抽出する。そして、周波数40kHzのデータが採用される場合には、その後1分経過時点に送られてくるフレーム基準マーカーを待って計時計数回路10の現在時刻データを修正するからである。
【0041】
次いで、ステップS9において、CPU2は、切替回路6に60kHzの周波数の電波を受信するための切替信号を出力する。前記切替信号を受けた切替回路6は、60kHzの周波数に同調して、その電気信号を受信回路7に出力する。
【0042】
次いで、切替回路6からの電気信号を受けた受信回路7は、同信号をタイムコードTCにしてCPU2に出力し、CPU2は、同タイムコードTCを取り込んでいく(ステップS10)。
以下、ステップS11〜ステップS15における各処理は、ステップS4〜ステップS8に記載の処理と同様であるので詳細な説明を省く。尚、該周波数60kHzにおける受信時刻データ及び、受信積算日データは、それぞれ、RAM3の受信タイムメモリXb1〜Xb3、受信積算日メモリDb1〜Db3に記憶されることとなる。また、受信現在時刻メモリXbには、Xb3に記憶された受信時刻データに1分を加算した時刻データを記憶しておく。それは、周波数60kHzの時刻データが採用される場合に、60kHzで受信しタイムコードTC第3フレーム基準マーカーの1分経過時点に計時計数回路の修正が行われるためである。
【0043】
次いで、CPU2は、ステップS16において、整合性の判断を行う。即ち、40kHzの受信データと、60kHzの受信データとが、正しいデータであるか否かを判断し、時刻修正に採用するデータを決定する。その判断方法は、受信タイムメモリXa1〜Xa3(又はXb1〜Xb3)に記憶した3つの受信時刻データが、順次1分ずつ遅れたものになっているか、そして、受信積算日メモリDa1〜Da3(或いはDb1〜Db3)に記憶した各々3つの日付データが同一であるかに基づいて行われる。そして、受信タイムメモリの3つの受信時刻データが1分ずつ順次遅れており、日付データが同一のである方のデータがより整合性が高いと判断して、時刻修正処理に採用するデータとする(ステップS16:Yes)。
【0044】
一方、CPU2が、40kHzで受信したデータと、60kHzで受信したデータの双方のデータを整合性がないと判断した場合(ステップS16:No)、時刻データ受信処理が失敗したとして、エラー表示を行い(ステップS17)、本処理を終了する。
【0045】
なお、40kHzで受信したデータと、60kHzで受信したデータの、双方のデータが、整合性があると判断された場合には、いずれのデータを採用してもよいが、ここでは、後に受信した60kHzのデータに基づいて計時計数回路の現在時刻の修正処理を行うこととする。
【0046】
次いで、ステップS18において、採用された周波数で受信した時刻データに基づいて、計時計数回路10の時刻修正処理を行う。具体的に、図3のフローチャートに示すように、まず、40kHzの第3フレーム基準マーカーから3分経過後の第7フレーム基準マーカー(或いは、60kHzの第4フレーム基準マーカー)の検出を行い(ステップS181)、上記40kHzの第7フレーム基準マーカー(60kHzの第4フレーム基準マーカー)の立上り時点より1秒経過後に立上るパルス(図6でのT1で示される時点)を待機する(ステップS182)。そして、T1を検出すると、受信現在時刻メモリXa(或いは、Xb)に記憶しておいたデータ、及び受信積算日メモリDa3(或いはDb3)に記憶しておいた受信日付データを現在時刻データとして計時計数回路10に強制的にセットする(ステップS183)。上記ステップS183でセットした時刻メモリXa(或いはXb)は、前記のとおり40kHzの第7フレーム基準マーカー(或いは60kHzの第4基準フレームマーカー立上り時点のデータであるので、T1よりも1秒だけ古いデータであるため、これを修正するために次の1分信号mが60秒後ではなく、59秒後に出力されるように分周回路9へプリセット信号Pを与え、この分周回路9のカウント値を強制的に1秒間分だけ大きいものに設定する(ステップS184)。
【0047】
ステップS19において、表示部12に計時計数回路10の現在時刻データをデジタル表示することをもって、時刻修正処理が終了する。
【0048】
[第2の実施の形態]
次に、図1〜図6を参照して本発明にかかる第2の実施の形態における時刻データ受信装置について詳細に説明する。
【0049】
時刻データ受信装置1の構成は、図1に示す第1の実施の形態とほぼ同様であり、構成についての説明を省略し、図4に示すフローチャートにそって、以下に本発明における第2の実施の形態の動作を説明する。
【0050】
まず、操作者によってスイッチ部11に接続された時刻修正スイッチ(図示省略)が押されることにより、そのスイッチ信号の入力に基づいて、CPU2は、時刻データ修正処理の制御を開始する(ステップS21)。
【0051】
すると、CPU2は切替回路6に、まず40kHzの周波数に同調するための切替信号を出力し、それを受けた切替回路6は、周波数40kHzに同調して、受信した電波信号を受信回路7に出力する(ステップS22)。
【0052】
次いで、受信回路7は、第1の実施の形態と同様に、タイムコードTCからフレーム基準マーカーを見つけ、それに続くタイムコードTCより受信時刻データ及び受信積算日データを抽出して、RAM3に記憶するという工程を3回繰り返す(ステップS23)。
【0053】
次いで、CPU2は、RAM3に記憶された、周波数40kHzの時刻データ及び積算日データに基づいて演算された日付データの整合性判断を行う。該整合性判断は、第1の実施の形態と同様に、受信時刻メモリXa1〜Xa3のそれぞれの値が、順次一分毎遅れているか、受信積算日メモリDa1〜Da3の日付データは同一によって行う(ステップS24)。そして、整合性があると判断した場合(ステップS24:No)、ステップS28に移行する。
一方、整合性がないと判断した場合(ステップS24:Yes)、CPU2は、切替回路6に周波数60kHzへの切替信号を出力して、周波数60kHzに同調するように回路をセットする(ステップS25)。そして、ステップS23と同様にして、タイムコードから抽出した時刻データ、及び積算日データ(日付データ)を、それぞれRAM3の受信時刻メモリXb1〜Xb3、及び受信積算日メモリDb1〜Db3に記憶し(ステップS26)、ステップS24と同様にしてその整合性判断処理(ステップS27)を実施する。
【0054】
そして、CPU2によって整合性があると判断された場合(ステップS27:Yes)、ステップS28に移行して、時刻修正処理を行う。
この場合、受信時刻メモリXbに1分を加算して、現在時刻メモリはXbに記憶し、受信積算日メモリDb3に記憶されている日付データを採用することとなる。
また、CPU2によって整合性がないと判断された場合(ステップS27:No)、周波数40kHz及び60kHzの電波双方の受信処理が失敗したことになるので、時刻データ修正処理がエラーと認識されて、終了する。
【0055】
ステップS28では、整合性が確認された受信データに基づき、修正処理が行われる。まずCPU2は、上記受信時刻メモリに記憶した3つ目の時刻データXa3に1分を加算した時刻データを受信現在時刻メモリXaに記憶する(ステップS281)。ここで、1分を加算した時刻データを受信現在時刻データXaに記憶するのは、上記第3フレーム基準マーカーが送られてきて1分経過した時点に送られてくるフレーム基準マーカー、即ち第4フレーム基準マーカーをまって、計時計数回路10の現在時刻データを修正する動作を実行するためである。
【0056】
次いで、CPU2は、第4フレーム基準マーカーを検出したか否かを判別し(ステップS282)、この第4フレーム基準マーカーを検出したと判別すると(ステップS282:Yes)、上記第4フレーム基準マーカーの立上り時点から1秒経過した時点に立ち上がるパルスの立上り(図中のT1で示される時点)の検出の有無を判別し、(ステップS283)立上がりの検出を待機する(ステップS283:No)。そして、CPU2は、この立上りT1を検出すると(ステップS283:Yes)、受信現在時刻メモリXaに記憶しておいた時刻データ(このデータは第4フレーム基準マーカ-の立ち上がり時点の時刻データのため、現時点(T1)では、1秒だけ古い時点の時刻データとなっている)及び受信積算日メモリDa3に記憶しておいた日付データを現在時刻データとして計時計数回路に強制的にセットする(ステップS284)。
【0057】
次いで、ステップS284で計時計数回路にセットした現在時刻データは、実際よりも1秒遅い時刻であるので、これを修正するために、CPU2は、次の1分信号mが60秒後ではなく、59秒後に送られるように分周回路9へプリセット信号Pを出力し、この分周回路のカウント値を強制的に1秒分だけインクリメントする(ステップS285)。
【0058】
次いで、計時計数回路10の現在時刻データを表示部12にデジタル表示すること(ステップS29)をもって、当該動作が終了する。
【0059】
[第3の実施の形態]
次に、図1〜図6を参照して本発明の第3の実施の形態における時刻データ受信装置1について詳細に説明する。
【0060】
第3の実施の形態における時刻データ受信装置1の内部構成は、図1の第1及び第2の実施の形態とほぼ同様であるため、詳細な説明は省略し、動作を図5に示すフローチャートにそって説明する。
【0061】
本実施の形態における時刻データ受信装置1においては、毎時間ごと正時(1時、2時、3時・・・)に時刻データの受信処理を行うように設定されている。従って、CPU2は、正時か否かを判断し(ステップS31)、正時でない場合(ステップS31:No)は、ステップS40に移行し、正時である場合(ステップS31:Yes)は、ステップS32に移行し、時刻データ受信処理が開始される。
【0062】
ステップS32において、CPU2は、現時刻が偶数時であるか或いは奇数時であるかを判断し、偶数時(例えば、2時、4時など)である場合(ステップS32:Yes)は、ステップS33に移行し、奇数時(例えば、1時、3時など)の場合(ステップS32:No)は、ステップS36に移行する。
【0063】
ステップS33において、CPU2の制御に従い、切替回路6は周波数40kHzに同調するように回路を設定し、40kHzの電波信号を受信回路7に出力する。
次いで、CPU2は、第1、及び第2の実施の形態で述べたのと同様にして、タイムコードTCからフレーム基準マーカーを見つけ、それに続くタイムコードTCより受信時刻データ及び受信積算日データを抽出して、RAM3に記憶するという工程を3回行う(ステップS34)。
【0064】
次いで、CPU2は、その整合性判断を前述のステップS16と同様にして行い(ステップS35)、整合性があると判断した場合(ステップS35:Yes)には、ステップS39に移行し、整合性がないとした場合は、ステップS40に移行する。
【0065】
一方、ステップS32で偶数時でないと判断された場合(ステップS32:No)、ステップS36に移行して、ステップS33〜ステップS35と同様にして、周波数60kHzの電波信号の受信処理及び整合性判断処理(ステップS36〜S38)等を行う。
【0066】
そして、ステップS39にて、CPU2は、40kHz或いは60kHzの整合性が確認された受信データに基づき、前記第2の実施の形態におけるステップS28と同様の修正処理を行う。
【0067】
次いで、ステップS40において、CPU2は、計時計数回路10の現在時刻データを表示部12にデジタル表示させることにより、時刻データ修正処理の動作を終了するとともに、再び、ステップS31に移行する。
【0068】
尚、上記第1、第2、第3の実施の形態は、本発明を例示したに過ぎず、適宜変更可能である。即ち、2種類の電波周波数を受信する方式として、周波数40KHZ/60KHZを例示したが、任意の2種類の周波数であれば、上記周波数に限定されるものではない。また、日本国内における2種類の周波数に限られず、複数地域の、異なる方式の電波を受信する場合(マルチバンド)であってもよい。
【0069】
また、本実施の形態において、周波数40kHz及び60kHzの受信電波に含まれる時刻データを3回ずつ抽出したが、整合性が判断できれば、3回に限定されるものではない。
整合性判断において、例えば、双方の時刻データが整合性判断条件を満たしていない場合、より整合性の高い時刻データを正確な時刻データとして採用してもよい。
例えば、周波数40kHz、60kHzの電波の時刻データから、5フレームずつ受信して整合性判断を行った結果、40kHzには4フレームに整合性があり、60kHzには3フレームに整合性がある場合は、40kHzで受信した時刻データの方がより正しいので、整合性がある4フレームのうち1つの時刻データに基づいて時刻修正処理を行う。
【0070】
また、整合性の判断条件は、上記実施の形態に限らず、例えば、受信した時刻データから、年、曜日等のデータを抽出して、複数回受信したそれらのデータを照合するのでもよく、連続して受信した時刻データの規則性、共通性が判断出来る条件であればよい。
【0071】
【発明の効果】
請求項1記載の発明によれば、第1、第2の周波数の電波夫々から所定数ずつ時刻データを得て、所定数ずつの時刻データのうち規則性がある時刻データの数を求め、第1、第2の周波数の電波のうち、規則性のある時刻データの数が多い電波から得られた時刻データに基づいて、計時手段の時刻データの修正を行うので、従来の電界強度の強弱により時刻データの正確性を判断する場合に比べて、より正確な時刻データによる時刻修正が可能となる。
【図面の簡単な説明】
【図1】本発明の時刻データ受信装置の内部構造を示したブロック図である。
【図2】第1の実施の形態の動作を説明するためのフローチャートである。
【図3】図2のフローチャートにおけるステップS18の、計時計数回路の現在時刻修正処理の動作を説明するためのフローチャートである。
【図4】第2の実施の形態の動作を説明するためのフローチャートである。
【図5】第3の実施の形態の動作を説明するためのフローチャートである。
【図6】タイムコードのフォーマットを示す図である。
【符号の説明】
1 時刻データ受信装置
2 CPU
3 RAM
4 ROM
5 アンテナ
6 切替回路
7 受信回路
8 発振回路
9 分周回路
10 計時計数回路
11 スイッチ部
12 表示部
Claims (2)
- 基準クロック信号を計数して時刻データを得る計時手段と、
夫々時刻データを含む第1、第2の周波数の電波を受信する電波受信手段と、
前記第1、第2の周波数の電波夫々から所定数ずつ時刻データを得る時刻データ取得手段と、
この時刻データ取得手段によって前記第1、第2の周波数の電波夫々から得られた所定数ずつの時刻データのうち規則性がある時刻データの数を求める演算手段と、
前記第1、第2の周波数の電波のうち、規則性のある時刻データの数が多い電波を判別する判別手段と、
この判別手段で前記規則性がある時刻データの数が多いと判別された電波から得られた時刻データに基づいて、前記計時手段の時刻データの修正を行う時刻修正手段と、
を備えることを特徴とする時刻データ受信装置。 - 基準クロック信号を計数して時刻データを得るステップと、
夫々時刻データを含む第1、第2の周波数の電波を受信するステップと、
前記第1、第2の周波数の電波夫々から所定数ずつ時刻データを得るステップと、
前記所定数ずつの時刻データのうち規則性がある時刻データの数を求めるステップと、
前記第1、第2の周波数の電波のうち規則性のある時刻データの数が多い電波を判別するステップと、
前記規則性のある時刻データの数が多いと判別された周波数の電波の時刻データに基づいて、前記時刻データの修正を行うステップと、
を備えることを特徴とする時刻データ修正方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001087926A JP3731492B2 (ja) | 2001-03-26 | 2001-03-26 | 時刻データ受信装置、および時刻データ修正方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001087926A JP3731492B2 (ja) | 2001-03-26 | 2001-03-26 | 時刻データ受信装置、および時刻データ修正方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2002286882A JP2002286882A (ja) | 2002-10-03 |
JP3731492B2 true JP3731492B2 (ja) | 2006-01-05 |
Family
ID=18943098
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2001087926A Expired - Lifetime JP3731492B2 (ja) | 2001-03-26 | 2001-03-26 | 時刻データ受信装置、および時刻データ修正方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3731492B2 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5067452B2 (ja) | 2010-07-06 | 2012-11-07 | カシオ計算機株式会社 | 時刻情報取得装置および電波時計 |
JP5104922B2 (ja) | 2010-07-27 | 2012-12-19 | カシオ計算機株式会社 | 時刻情報取得装置および電波時計 |
-
2001
- 2001-03-26 JP JP2001087926A patent/JP3731492B2/ja not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JP2002286882A (ja) | 2002-10-03 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5168164B2 (ja) | 電波修正時計およびその制御方法 | |
US7411870B2 (en) | Radio-wave timepieces and time information receivers | |
US20080212416A1 (en) | Notification device and method for programming a notification device | |
EP1787444B1 (en) | Synchronisation circuit for synchronising time with a received radio controlled clock signal and a corresponding clock | |
EP1604250B1 (en) | Radio wave receiver, radio-controlled timepiece and tuning capacitance setting method | |
KR101238950B1 (ko) | 타임 베이스를 조절하기 위한 무선-동기화 신호 수신기 및 이의 활성화 방법 | |
JP2003270370A (ja) | 時刻データ受信装置、及び時刻データ修正方法 | |
US7515887B2 (en) | Radio-controlled timepiece | |
EP0657794B1 (en) | Time date receiving apparatus | |
EP1548526B1 (en) | Time information transmitter-receiver | |
JPH07159559A (ja) | 時刻データ受信装置 | |
JP2007139705A (ja) | 時刻受信装置及び電波時計 | |
JP3731492B2 (ja) | 時刻データ受信装置、および時刻データ修正方法 | |
CN100552571C (zh) | 无线电钟表 | |
EP1666995A2 (en) | Radio controlled timepiece | |
US7408845B2 (en) | Radio corrected clock | |
JP2004198290A (ja) | 時刻データ送信装置 | |
JP4785259B2 (ja) | 時刻情報受信装置および電波修正時計 | |
JP2010175328A (ja) | 電波修正時計およびその制御方法 | |
JP3632674B2 (ja) | 電波修正時計および電波修正時計の制御方法 | |
JPH07198877A (ja) | 時刻データ受信装置 | |
CN102346433B (zh) | 时刻数据接收装置 | |
JPH07198878A (ja) | 時刻データ受信装置 | |
JP3309116B2 (ja) | 時刻データ受信装置 | |
JP4258213B2 (ja) | 時刻データ受信装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040227 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050126 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050517 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050715 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050920 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20051003 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 3731492 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081021 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091021 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091021 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101021 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101021 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111021 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111021 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121021 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121021 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131021 Year of fee payment: 8 |
|
EXPY | Cancellation because of completion of term |