JP3730973B2 - 半導体装置の製造方法及びその製造方法による半導体装置 - Google Patents
半導体装置の製造方法及びその製造方法による半導体装置 Download PDFInfo
- Publication number
- JP3730973B2 JP3730973B2 JP2003135668A JP2003135668A JP3730973B2 JP 3730973 B2 JP3730973 B2 JP 3730973B2 JP 2003135668 A JP2003135668 A JP 2003135668A JP 2003135668 A JP2003135668 A JP 2003135668A JP 3730973 B2 JP3730973 B2 JP 3730973B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- manufacturing
- semiconductor
- layer
- present
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Bipolar Transistors (AREA)
- Weting (AREA)
- Junction Field-Effect Transistors (AREA)
- Semiconductor Lasers (AREA)
Description
【発明の属する技術分野】
本発明は、半導体装置の製造方法及びその製造方法による半導体装置並びにその製造方法に使用するウエット処理液、特に光通信用デバイスや携帯電話用電子デバイス等に使用する化合物半導体装置及びこれら化合物半導体装置の製造方法に関する。
【0002】
【従来の技術】
化合物半導体製造におけるウェットエッチングや、液体を用いたウェハ洗浄等のウェット処理技術は、半導体レーザ、高電子移動度トランジスタ、光変調器等、様々な化合物半導体装置の製造に広く用いられている。ウェットエッチングで用いられる溶液は、そのエッチングの対象となる物質により様々であるが、酸やアルカリ、水、アルコール等を混合したものが用いられてきた。例えばGaAsをエッチングする場合には、GaAsを酸化しやすい過酸化水素を、GaAsの酸化物を溶解しやすい硫酸や燐酸に混合した溶液を用いる方法がよく知られている。InP系材料とGaAs系材料を同時にエッチングする場合には、臭素をメタノールや臭化水素水に混合した溶液を用いる方法が多く用いられている。
【0003】
また、半導体装置の製造において行われる洗浄工程で用いられる液体としては、メタノール等のアルコールや、水が広く用いられている。これら従来のウェット処理溶液に共通していることは、その全ての場合において、ウェット処理溶液中に、水や過酸化水素などの、酸素原子を構成成分に含む化学物質が使われていることである。
【0004】
従来のウェット処理技術の公知例としては、InPとInGaAsPの多層基板に対して各種ウェットエッチング液を用いてエッチングした際のエッチング特性の調査結果が下記文献1に報告されている。また、第二の公知例としては、InPに対して幾つかの異なるウェット処理を施した場合の、InP表面のX線光電子分光法による評価結果が、下記文献2に報告されている。
【0005】
【非特許文献1】
ジャーナル・オブ・ザ・エレクトロケミカル・ソサイエティ、129巻、1053頁
【非特許文献2】
ジャーナル・オブ・アプライド・フィジックス、55巻、1139頁
【0006】
【発明が解決しようとする課題】
従来のウェット処理技術では、ウェット処理後の化合物半導体表面が、酸化物で覆われるという問題がある。上記文献を例として説明すると、文献2の報告では、InP表面を硫酸と過酸化水素と水の混合液で処理した場合や、臭素とメタノールの混合液で処理した場合、そして臭素と臭化水素水と水の混合液等で処理した場合について、処理後のInP表面をX線光電子分光法を用いて分析し、そのいずれの場合もInP表面は酸化物で覆われていることが示されている。これは、これらのウェット処理に用いる溶液中に、酸素原子を含む化学物質を用いていることからくる本質的な問題であり、このようなエッチング技術を用いている限り避けることはできない。
【0007】
しかしながら、半導体装置製造工程における半導体表面や界面の酸化物は、表面や界面で禁制帯中に深いエネルギー準位を形成するために、最終的に製造される半導体装置の性能を著しく低下させる原因となる。例えば、埋込みヘテロ構造の半導体レーザを例にとって説明すれば、埋込みヘテロ構造半導体レーザは、エッチングにより形成したメサ型導波路の両脇を絶縁性半導体で埋め込んだ構造を有するが、メサ型導波路と絶縁性半導体の界面に、メサ型導波路構造形成のエッチングの際に生じた酸化物が残留すれば、酸化物は結晶再成長の妨げとなるので、界面には多くの結晶欠陥が生じ、素子動作時に非発光再結合中心となり素子性能を著しく低下させる。
【0008】
また、ヘテロ接合バイポーラトランジスタを例にとれば、エッチングにより形成されたエミッタ側壁とベース表面の表面酸化物に起因する表面再結合は、ベース電流の増大をまねき、デバイスの電流増倍率が低下する。また、高電子移動度トランジスタ等の電界効果トランジスタでは、その動作原理により半導体表面の影響を受けやすく、半導体表面酸化物の存在は表面空乏をまねき、相互コンダクタンスの低下を引き起こす。また、フォトダイオードでは、表面酸化物に起因する界面準位からのキャリア発生により暗電流が増えるという問題が発生する。これらの現象は、エッチング後の表面を形成する半導体材料中に、アルミニウムが含まれる場合に特に著しい。アルミニウムは酸化し易く、その酸化物が非常に安定であるためである。
上述のように、化合物半導体デバイスの高性能化には、エッチング表面の酸化物を低減する必要があるが、従来エッチング表面の酸化物を低減する有効な方法は実現されなかった。
【0009】
従って本発明の主な目的は、ウェット処理後の半導体表面に酸化物が生成しない化合物半導体装置の製造方法及びそのためのウェット処理溶液を提供することである。
本発明の他の目的は、本発明の化合物半導体装置の製造方法によって作成した特性の優れた半導体装置及びその半導体装置を構成要素として含む光通信システムや無線通信システム等の半導体装置応用システムを提供することである。
【0010】
【課題を解決するための手段】
上記目的を達成する為、本発明は、新しいウエットエッチング溶液及び洗浄溶液のウエット処理溶液を見出し、そのウエット処理溶液を用いて化合物半導体を含む半導体装置の製造方法を行うようにした。
すなわち、本発明よる半導体装置の製造方法は、化合物半導体を溶液を用いてエッチングする工程を有する少なくとも一部分に化合物半導体を有する半導体装置の製造方法において、エッチング溶液として、6B族原子を構成要素に含む化学物質を含有し、かつその化学物質を構成する全ての6B族原子の原子番号が16以上である溶液を用いる。
【0011】
本発明の半導体装置の製造方法の好ましい実施形態は、上記化学物質を構成する全ての6B族原子が硫黄であるで、チオールを含有するもの又は臭素及びチオールを含有する混合液である。
【0012】
また、本発明の半導体装置の製造方法の好ましい実施形態は、上記半導体装置の製造方法において、上記エッチングする工程の後で、上記エッチングされた化合物半導体を大気圧よりも低い圧力のもとで昇温する工程を設ける。
【0013】
以下、本発明の作用について説明する。
【0014】
本発明の化合物半導体の製造方法に使用するウェットエッチング液は、酸素原子を構成要素とする化学物質を含まず、酸素原子と同じ6B族の別の原子を構成要素とする物質を含んでいる。半導体表面の酸化の原因となる酸素を用いなくとも、同族の原子を用いれば、化学的な性質が似ているためにエッチング液として機能する。硫黄を例にとって詳細に説明すれば、ウェットエッチング後の半導体表面は硫化物で覆われ、半導体素子の性能を劣化させる表面準位や界面準位の原因となるような酸化物の生成は抑制される。半導体表面では、硫黄により表面ボンドが適切に終端されるため、禁制帯内の表面準位生成が少なく、フェルミ準位のピニングは緩和され、半導体素子特性を低下させることがない。
【0015】
例えば従来、InP系材料をエッチング加工する場合には臭素とメタノールの混合液を用いたウェットエッチング液が広く用いられてきたが、メタノールは酸素原子をその構成要素に含むためにエッチング後の半導体表面は酸化物で覆われてしまった。これに対し、本発明のウェットエッチング液では、メタノールに含まれる酸素を同族の硫黄で置き換えたメタンチオールを用いるので、半導体表面は硫化物で覆われる結果となり、半導体素子の性能を低下させる酸化物の生成を抑制することができる。
また、半導体装置製造において本発明の洗浄方法を用いれば、本発明の洗浄溶液であるチオールは、その構成要素に酸素原子を含まず、同族の硫黄原子を含んでいるので、洗浄後の半導体表面は硫黄原子で終端された状態となるので、表面の酸化を防ぐことができる。
本発明の半導体装置の製造方法を用いて製造した半導体装置では、ウェット処理を施した半導体表面が硫化された状態となるが、半導体表面に結合した硫黄は、半導体表面に結合した酸素と比較して昇華しやすく、真空中で昇温処理をすること等により容易に除去できるので、清浄な表面を得ることも容易である。例えば、前述の埋込みヘテロ構造の半導体レーザの場合、メサ型導波路と絶縁性半導体の界面に、メサ構造形成のエッチングの際に酸化物が残留しないので、結晶の再成長が妨げられて再成長界面に欠陥が生成し素子性能を著しく低下させることがない。
【0016】
さらに、本発明によれば、結晶再成長の前に真空中で昇温することで半導体表面の硫黄は昇華させることができ、清浄な表面が得られる。このため結晶の再成長は酸化物に妨げられることなく進行するので素子特性を低下させる結晶欠陥は生成しない。また、半導体表面に生成する硫化物の一部は再成長界面に残留するが、硫黄は酸素と比較して周囲の半導体と結合しやすく、酸素の場合のように結晶成長が妨げられる原因とはならないので、結晶欠陥の原因とはならない。
【0017】
従って、本発明の半導体装置の製造方法によって得られた半導体装置を構成素子として使用することにより、優れた特性の光通信システムや無線通信システム等の半導体装置応用システムを実現できる。
【0018】
【発明の実施の形態】
以下、本発明の実施の形態を図面を用いて説明する。
実施形態1
図1は、本発明による半導体装置の製造方法の一実施形態の製造工程を示す断面図である。本実施形態は半導体レーザの製造工程に、エッチング溶液として硫黄を含有する1−ブタンチオールを用いたもので、以下実施例について述べる。
【0019】
n型InP基板11上に有機金属気相成長法により、アンドープ多重量子井戸活性層12、p型InPクラッド層(厚さ2.0ミクロン)13、p型InGaAsコンタクト層(厚さ0.2ミクロン)14を順次形成した(図1(a))。多重量子井戸活性層12は、InGaAlAs井戸層(厚さ6nm、バンドギャップ波長1.3μm)5層を、InGaAlAs障壁層(厚さ10nm、バンドギャップ波長0.92μm)6層で挟んだものである。
【0020】
次に熱CVD法により厚さ300nmのSiO2膜を形成し、通常のリソグラフィ技術を用いて幅1.5ミクロンのSiO2ストライプ15を形成し、ウェハを構成した(図1(b))。
このウェハを1−ブタンチオールに体積比1%の臭素を混合した本発明のウェットエッチング液に浸漬し、基板11に3ミクロンの段差を形成した(図1(c))。ウェットエッチングは、恒温水槽を用いて20℃に温度調整したエッチング液に、試料を浸すことによりウェットエッチングを行った。また、ウェットエッチング後の洗浄は、1−ブタンチオールを用いて行った。その結果、ウェットエッチング液及び洗浄液の、半導体表面を硫化する特性を反映して、硫化物で覆われた半導体表面が得られた。本試料を有機金属気相成長炉内に搬入し、成長温度600℃に昇温して半導体表面の硫化物を除去し、フォスフィンガス、トリメチルインジウム、フェロセン、及び塩化メチルを導入してFeドープ半絶縁性InP電流狭窄層(成長厚さ3ミクロン)16を埋込み成長して形成した(図1(d))。
【0021】
埋込み成長後、 SiO2ストライプ15を希フッ酸で除去し、p側電極17を形成し、基板裏面を研磨により薄くした後、裏面にn側電極18を形成した(図1(e))。最後に分割、壁開することにより、発光波長1.3ミクロンの半導体レーザを作製した。
【0022】
作製したレーザ素子は、メサエッチング後の表面に酸化物が存在する場合に生成する埋込成長界面の結晶欠陥が生成せず、非発光再結合中心による無効電流が少ない本発明の効果を反映して、室温、連続条件においてしきい値電流5mA、発振効率0.45W/Aと低しきい値で且つ高効率な特性が得られた。また、50℃、5mWでの一定光出力通電試験を行った結果、欠陥の少ない結晶構造を反映して、推定寿命として100万時間が得られた。
【0023】
本実施例ではウェットエッチング液の硫黄を含有する成分として1−ブタンチオールを用いた場合について述べたが、エタンチオールやプロパンチオール、ペンタンチオール、メタンチオール、デカンチオール、ドデカンチオール、2−メチル2−プロパンチオール、オクタンチオール、ヘキサンチオールあるいはエタンジチオール、ブタンジチオール、プロパンジチオール等の他のチオールや、あるいは二塩化二硫黄溶液等、硫黄を構成要素として含む物質を含有する他の溶液を用いても同様の効果がある。また、塩化セレン等セレンを構成要素として含む物質を含有する溶液を用いても同様の効果がある。
【0024】
また、本実施例では1.3μm帯の半導体レーザに適用した場合について述べたが、1.55μm帯や他の波長帯の半導体レーザにも適用可能である。また、本実施例では、InP基板上のInGaAlAs系材料半導体レーザに適用した例を述べたが、InP基板上のInGaAsP系材料半導体レーザにも同様に適用可能である。また、本実施例では、埋込材料として、鉄ドープ半絶縁性InPを用いた場合について述べたが、p型InPとn型InPの積層構造により電流狭窄構造を形成した場合にも同様の効果がある。
【0025】
また、本実施形態では、半導体レーザの製造について述べたが、光変調器、高電子移動度トランジスタ、電界効果トランジスタ、フォトダイオード、ならびに光導波路素子等の他の化合物半導体素子の製造に適用することもできる。また、本実施形態では、単体の半導体レーザ素子に適用した例について述べたが、電界吸収形変調器を集積した変調器集積半導体レーザや、レンズ機能を集積したビームスポット拡大器集積レーザ等の、モノリシック集積素子においても適用できる。
実施形態2
図2は、本発明による半導体装置の一実施形態である光送信モジュールの構造図を示す。本実施形態の光送信モジュールは実施形態1で説明した半導体レーザ21を使用したものである。
実施形態1の半導体レーザ21をヒートシンク22上に実装した後、光学レンズ23、後端面光出力モニタ用のフォトダイオード24と光ファイバ25とを一体化して光送信モジュールを構成している。本実施形態の光送信モジュールの実施例によると、室温、連続条件においてしきい値電流8mA、発振効率0.4W/Aであった。また、半導体レーザ21の結晶欠陥の少ない素子構造を反映して推定寿命として100万時間が得られた。また、85℃の高温においても、しきい値電流25mA、発振効率0.3W/Aと良好な発振特性を得た。また、85℃の高温においても副モード抑圧比40dB以上の安定な単一モード動作を95%以上の高い製造歩留まりで実現した。
実施形態3
図3は、本発明による半導体装置の応用システムの一実施形態を示すシステム構成図である。本実施形態は、実施形態2の送信モジュール31を用いた幹線系光通信システムを構成する。
送信装置32は送信モジュール31とこのモジュール31を駆動するための駆動系33とを有する。モジュール31からの光信号がファイバ34を通って受信装置35内の受光部36で検出される。本実施形態に係る光通信システムによれば100万時間の長期信頼性を有する100km以上の無中継光伝送システムが実現できる。
実施形態4
図4は本発明による半導体装置の他の実施形態を示す断面構造図である。本実施形態は、本発明の半導体装置の製造方法によって製造されたInGaP/GaAsヘテロ接合バイポーラトランジスタ(HBT:Hetero-Junction Bipore Transistor)である。
【0026】
図5ないし図7は図4のInGaP/GaAsヘテロ接合バイポーラトランジスタを本発明の半導体装置の製造方法で作成する実施例を示す製造工程図である。
【0027】
図に示すように、GaAs基板41上に、厚さ700nmのSiドープGaAsサブコレクタ層42(5x1018cm- 3)、厚さ150nmのSiドープGaAsコレクタ層43(5x1018cm- 3)、厚さ30nmのCドープGaAsベース層44(2x1020cm- 3)、厚さ50nmのSiドープIn0 . 5Ga0 . 5Pエミッタ層45(1x1018cm- 3)、厚さ100nmのSiドープGaAsキャップ層46(5x1018cm- 3)と、厚さ50nmのステップグレーデッドSiドープInGaAsキャップ層47( InAsモル比0から0.5まで変化、8x1018cm- 3から4x1019cm- 3)を順次エピタキシャル法により形成する。次に、InGaAsキャップ層47上に厚さ700nmのWSi膜を堆積し、ホトレジストマスクにてWSi膜の垂直加工を行い、エミッタ電極48を形成する(図5(a))。
【0028】
次に、エミッタ電極48をマスクとして、臭素10ccとエタンチオール500ccを混合した本発明のエッチング液を用い、InGaAsキャップ層47とGaAsキャップ層46及びエミッタ層45をエッチングしGaAsベース層44を露出させる。本実施例によれば、エッチング表面が硫黄終端される本発明の効果を反映して、エッチング側面とGaAsベース層44の表面は、硫黄原子で終端された(図5(b))。
【0029】
次に、ウェハ全面にSiN膜を形成し、異方性ドライエッチングにより側壁長1.0μm のSiN側壁49を形成する(図5(c))。
【0030】
次に、エミッタ電極48とSiN側壁をマスクとしてGaAsベース層44とGaAsコレクタ層43をエッチングしGaAsサブコレクタ層42を露出させる。全面にレジストを塗布し、素子分離用レジストパターン50を形成する。次に、レジストパターン50をマスクにGaAsサブコレクタ層42及びGaAs基板41の途中までRIE法にて異方性エッチングする(図6(d))。
【0031】
次に、ECR(Electron Cyclotron Resonance)スパッタリング法にて、全面に厚さ800nmのSiN膜51を形成する。このときのECRスパッタリング法の堆積条件はRFパワー500W、μ波パワー500W、Arガス/N2ガス流量比20/8sccmで、この条件では指向性の強い膜形成が可能であり、SiN膜51の厚さがエッチングした半導体層の段差より小さい場合、レジストパターン50の側面にはSiN膜が形成されない特徴を持つ(図6(e))。
【0032】
次に、レジスト剥離剤にウェハを浸し、レジストを除去する。このときレジスト上に形成されているSiN膜は除去され、SiN膜のリフトオフができる。これによりGaAsサブコレクタ層42とGaAs基板41との間に形成されている約800nmの段差部分をSiN膜51で埋め込むことが出来る(図7(f))。
【0033】
次に、SiN側壁49の一部を除去し、GaAsベース層44の一部を露出させる。次に、GaAsベース層44上へのベース電極52、GaAsサブコレクタ層42上へのコレクタ電極53の形成をリフトオフ法により行いHBTが完成する。作製したデバイスは、本発明のウェットエッチング液で形成されたエミッタ側面とベース表面が硫黄で終端されていることによる界面再結合ベース電流の少なさを反映して、電流増幅率は40と非常に高い値を示した。これは従来のウェットエッチング技術で作製した場合の電流増幅率30と比較して大幅な向上である(図7(g))。
実施形態5
図8は、本発明による半導体装置の製造方法の更に他の実施形態を示す工程図である。本実施形態は本発明のウェットエッチング技術をOEIC(Opto-electronic Integrated Circuit、光電子集積回路)の製造に適用した例である。
【0034】
図に示すように、アンドープInP基板61上に、レーザ結晶62を有機金属気相成長法で形成した。レーザ結晶62は、n型InPコンタクト層(厚さ0.5ミクロン)、アンドープ多重量子井戸活性層、p型InPクラッド層(厚さ2.0ミクロン)、p型InGaAsコンタクト層(厚さ0.2ミクロン)から構成される。多重量子井戸活性層は、InGaAlAs井戸層(厚さ6nm、バンドギャップ波長1.3μm)5層を、InGaAlAs障壁層(厚さ10nm、バンドギャップ波長0.92μm)6層で挟んだものである。次に、熱CVD法により厚さ300nmのSiO2膜63を形成した(図8(a))。
【0035】
続いて、通常のリソグラフィ技術を用いてレーザ素子を形成する部分にレジストパターン64を形成した。次にこのレジストパターン64をマスクとして、SiO2膜63をHF水溶液によりウェットエッチングした。レジストパターン64を除去した後、エタンチオールに体積比1%の臭素を混合した本発明のウェットエッチング液に浸漬し、レーザ結晶62をウェットエッチングした。ウェットエッチングは、恒温水槽を用いて10℃に温度調整したエッチング液に、試料を浸すことによりウェットエッチングを行った。また、ウェットエッチング後の洗浄は、エタンチオールを用いて行った。その結果、本発明のウェットエッチング液及び洗浄液の、半導体表面を硫化する特性を反映して、硫化物で覆われた半導体表面が得られた(図8(b))。
【0036】
次に、本試料をガスソースMBE成長炉内に搬入し、成長温度500℃に昇温して半導体表面の硫化物を除去し、HBT(ヘテロ接合バイポーラトランジスタ)結晶65を形成した。HBT結晶65は、n型InPサブコレクタ層(厚さ0.4ミクロン)、n型InGaAsコレクタ層(厚さ0.4ミクロン)、p型InGaAsベース層(厚さ0.05ミクロン)、アンドープInGaAsバッファ層(厚さ0.0025ミクロン)、n型InPエミッタ層(厚さ0.05ミクロン)、n型InPエミッタキャップ層(厚さ0.02ミクロン)、n型InGaAsコンタクト層(厚さ0.03ミクロン)から構成される(図8(c))。
【0037】
結晶65の成長後、通常のリソグラフィ技術を用いて、レジストパターン66を形成し、レーザ結晶62上のSiO2膜63の上に形成されているHBT結晶65をエッチング除去した(図8(d))。
【0038】
次に、レーザ部分の導波路形成を行う。レーザ部分の導波路形成工程は実施形態1に詳述したものと同様であるので図面は省略するが、まず熱CVD法により厚さ300nmのSiO2膜を形成し、レーザ結晶上に通常のリソグラフィ技術を用いて幅1.5ミクロンのSiO2ストライプを形成した。この時ヘテロ結合バイポーラトランジスタ結晶上のSiO2膜は除去しないようにレジストパターンを形成する。次に、エタンチオールに体積比1%の臭素を混合した本発明のウェットエッチング液に浸漬し、レーザ結晶に3.2ミクロンの段差を形成した。恒温水槽を用いて5℃に温度調整したエッチング液に、試料を浸すことによりウェットエッチングを行った。また、ウェットエッチング後の洗浄は、エタンチオールを用いて行った。その結果、本発明のウェットエッチング液及び洗浄液の、半導体表面を硫化する特性を反映して、硫化物で覆われた半導体表面が得られた(図8(e)。
【0039】
次に、本試料をプラズマCVD装置内に搬入し、堆積温度250℃に昇温してSiN膜を形成した。この時半導体表面は硫化物により覆われており、酸化物は形成されない。次に、HBT素子を形成する部分の絶縁膜を全て除去し、HBT素子を形成した。HBT素子の作製方法は実施形態4にて詳述した方法と同様であるので図面を用いた説明は省略するが、まず、スパッタリング法にて全面に厚さ200nmのWSiを形成し、通常のリソグラフィ技術とドライエッチング法にてエミッタ電極を形成した。次にエミッタ電極をマスクとして、コンタクト層、エミッタキャップ層とエミッタ層とバッファ層をウェットエッチング法にてエッチング除去し、ベース層を露出した。この時エミッタ電極端より約0.3ミクロンのサイドエッチングが入るようにエッチング時間を調整した。
【0040】
次にベース電極形成部分に、リフトオフ法にてベース電極を形成した。次に露出しているエミッタ層及びベース層部分をエタンチオールに体積比0.5%の臭素を混合した本発明のウェットエッチング液でエッチングし、プラズマCVD装置内に搬入し、堆積温度250℃に昇温してSiN膜を形成した。この時半導体表面は硫化物により覆われており、酸化物は形成されない。次にエミッタ電極及びベース電極部分を覆うようにレジストパターンを形成し、レジストパターンをマスクとしてSiN膜及びベース層をそれぞれドライエッチング及びウェットエッチングにて除去し、コレクタ層を露出した。レジストパターンを除去した後、コレクタ電極を形成する部分に逆テーパとなるようにコレクタ電極リフトオフ用レジストパターンを形成し、コレクタ層をウェットエッチングにて除去しサブコレクタ層を露出し、リフトオフ法にてコレクタ電極を形成した。HBT部分を覆うようにレジストパターンを形成し、レジストパターンをマスクとして、コレクタ層及びサブコレクタ層をウェットエッチングにて除去し、InP基板を露出し、HBT間のアイソレーションを行なった。以上でHBT67が完成した。同時にレーザ素子部分の段差上部のp型InGaAsコンタクト層上にp型電極を、段差下部のn型InPコンタクト層上にn型電極をそれぞれ形成し、レーザ素子68を形成した。最後に抵抗素子69や容量素子70を形成し、それぞれを金属配線71で接続し、OEICを形成した。
【0041】
レーザ結晶エッチング後の表面に酸化物が存在する場合、再成長にて作製したHBT結晶は再成長界面に結晶欠陥が多く存在し、良好なpn接合が形成されず、性能が著しく低下する。しかし、本発明では再成長界面に表面の酸化物に起因する結晶欠陥が生成されないため、良好なpn接合を形成することができる。これにより、従来再成長プロセスで作製した時の最大発振周波数180GHz、電流利得遮断周波数120GHzに対し、本発明による再成長プロセスを用いたOEIC上のHBTでは、最大発振周波数250GHz、電流利得遮断周波数160GHzが得られた。これは再成長プロセスを用いずに作製した同構造HBTにおける値と同等の優れた値である。
実施形態6
図9は本発明による半導体装置の更に他の実施形態を示す断面構造図である。本実施形態は、本発明のウェットエッチング技術を用いて製造された歪緩和HEMT(High Electron Mobility Transistor)である。歪緩和HEMTの構造を、図10及び図11の本デバイスの製造工程図と関連して説明する。
【0042】
図10(a)に示すように、GaAs基板81上に厚さ28nmのアンドープGaAsバッファ層82、厚さ20nmのアンドープAlAsバッファ層83、厚さ600nmのアンドープInAlAsステップグレーデッド層84( InAsモル比0.15から0.45まで変化)、厚さ200nmのアンドープIn0 . 5Al0 . 5Asバリア層85、厚さ20nmのアンドープIn0 . 5Ga0 . 5Asチャネル層86、厚さ2nmのアンドープIn0 . 5Al0 . 5As層87、厚さ12nmのSiドープn-In0 . 5Al0 . 5Asキャリア供給層88(5x1018cm- 3)、厚さ10nmのアンドープIn0 . 5Al0 . 5As層89、厚さ7nmのアンドープInP層90、厚さ40nmのSiドープn-In0 . 5Ga0 . 5Asキャップ層91(5x1019cm- 3)を順次エピタキシャル成長法にて形成する。次に全面に熱CVD法にてPSG膜92を400nm堆積する(図10(a))。
【0043】
次に、光学露光装置を用いて、ソース・ドレイン電極形成用レジストパターンを形成し、レジストパターンを通してPSG(Phosphosilicate glass)膜92をエッチングし、n-In0 . 5Ga0 . 5Asキャップ層91を露出する。次に電子ビーム蒸着法を用いてAuとMoからなる電極用金属を蒸着し、リフトオフ法にてソース電極93とドレイン電極94を形成する。
【0044】
次に、光学露光装置を用いて、レジスト開口パターン95を形成し、レジスト開口パターン95を通して、ドライエッチング法を用いてPSG膜92の異方性エッチングを行ない、n-In0 . 5Ga0 . 5Asキャップ層91を露出する。次にPSG膜開口パターンを通して、臭素の5ccとメタンチオール200ccの混合溶液を用いてn-In0 . 5Ga0 . 5Asキャップ層91を等方性ウェットエッチングする。エッチングは液の温度を0℃に制御して行った(図11(c))。
【0045】
最後に、電子ビーム蒸着法を用いてAuとPtとTiからなる電極用金属を蒸着し、リフトオフ法にてゲート電極96を形成し歪緩和HEMTが完成する。この時、リセスエッチング後半導体表面は硫化物により覆われており、酸化物は形成されないため、半導体表面酸化に起因する高抵抗化、特性劣化を防止でき、従来24時間程度の大気中放置で約15%低下していた相互コンダクタンスが、本実施例では、1200時間の大気中放置でも低下は観測されなかった(図11(d))。
なお、本実施形態では、GaAs基板上のInAlAs/InGaAs 歪緩和HEMTについて述べたが、本発明をInP基板上のInAlAs/InGaAs HEMTや、GaAs基板上のAlGaAs/InGaAs 歪チャネルHEMT、また、MESFETやJFET等の他のFETにも適用しても同様の効果が確認された。
【0046】
【発明の効果】
本発明によれば、表面酸化の少ない化合物半導体のウェット処理技術を実現できる。本発明の半導体装置の製造方法を用いれば、化合物半導体素子の高性能化、高信頼化及び製造の歩留り向上による低コスト化に効果がある。
【図面の簡単な説明】
【図1】本発明による半導体装置の製造方法の一実施形態の製造工程を示す断面図である。
【図2】本発明による半導体装置の一実施形態である光送信モジュールの構造を示す図である。
【図3】本発明による半導体装置の応用システムの一実施形態を示すシステム構成図である。
【図4】本発明による半導体装置の他の実施形態を示す断面構造図である。
【図5】図4の半導体装置を本発明の半導体装置の製造方法で作製する実施例を示す製造工程図である。
【図6】図4の半導体装置を本発明の半導体装置の製造方法で作製する実施例を示す製造工程図である。
【図7】図4の半導体装置を本発明の半導体装置の製造方法で作製する実施例を示す製造工程図である。
【図8】本発明による半導体装置の製造方法の更に他の実施形態を示す工程図である。
【図9】本発明による半導体装置の更に他の実施形態を示す断面構造図である。
【図10】図9の半導体装置の一製造工程を示す断面構造図である。
【図11】図9の半導体装置の一製造工程を示す断面構造図である。
【符号の説明】
11…n型InP基板、12…多重量子井戸活性層、
13…p型InPクラッド層、14…p型InGaAsコンタクト層、
15…SiO2マスク、16…Feドープ半絶縁性InP層、17…p側電極、18…n側電極、21…半導体レーザ、22…ヒートシンク、23…光学レンズ、24…フォトダイオード、25…光ファイバ、31…送信モジュール、
32…送信装置、33…駆動系、34…光ファイバ、35…受信装置、
36…受光部、41…GaAs基板、42…GaAsサブコレクタ層、
43…SiドープGaAsコレクタ層、44…CドープGaAsベース層、
45…SiドープIn0 . 5Ga0 . 5Pエミッタ層、
46…SiドープGaAsキャップ層、
47…ステップグレーデッドSiドープInGaAsキャップ層、
48…エミッタ電極、49…SiN側壁、50…レジストパターン、
51…SiN膜、52…ベース電極、53…コレクタ電極、
61…アンドープInP基板、62…レーザ結晶、63…SiO2膜、
64…レジストパターン、65…HBT結晶、66…レジストパターン、
67…HBT素子、68…レーザ素子、69…抵抗素子、70…容量素子、
71…金属配線、81…GaAs基板、
82…アンドープGaAsバッファ層、83…アンドープAlAsバッファ層、84…アンドープInAlAsステップグレーデッド層( InAsモル比0.15から0.45まで変化)、85…アンドープIn0 . 5Al0 . 5Asバリア層、
86…アンドープIn0 . 5Ga0 . 5Asチャネル層、
87…アンドープIn0 . 5Al0 . 5As層、
88…n-In0 . 5Al0 . 5Asキャリア供給層、
89…アンドープIn0 . 5Al0 . 5As層、90…アンドープInP層、
91…n-In0 . 5Ga0 . 5Asキャップ層、92…PSG膜、
93…ソース電極、94…ドレイン電極、95…レジスト開口パターン、
96…ゲート電極。
Claims (8)
- 化合物半導体を溶液を用いてエッチングする工程を有する半導体装置の製造方法において、該溶液が6B族原子を構成要素に含む化学物質を含有し、且つその溶液が含有する全ての6B族原子の原子番号が16以上であることを特徴とする半導体装置の製造方法。
- 上記全ての6B族原子が硫黄原子であることを特徴とする請求項1記載の半導体装置の製造方法。
- 上記溶液がチオールを含有することを特徴とする請求項1記載の半導体装置の製造方法。
- 該溶液が臭素及びチオールを含有する混合液であることを特徴とする請求項1記載の半導体装置の製造方法。
- 請求項1乃至4のいずれか一つに記載の半導体装置の製造方法において、上記エッチングする工程の後に上記化合物半導体を大気圧よりも低い圧力のもとで昇温する工程を有することを特徴とする半導体装置の製造方法。
- 少なくとも一部分に化合物半導体を有する半導体装置を、溶液を用いて洗浄する工程を有する半導体装置の製造方法において、該溶液が6B族原子を構成要素に含む化学物質を含有し、且つその溶液が含有する全ての6B族原子がチオールであることを特徴とする半導体装置の製造方法。
- 請求項6に記載の半導体装置の製造方法において、上記洗浄する工程の後に大気圧よりも低い圧力のもとで昇温する工程を有することを特徴とする半導体装置の製造方法。
- 請求項1乃至7のいずれか一つに記載の半導体装置の製造方法において、上記化合物半導体が、アルミニウムを含有することを特徴とする半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003135668A JP3730973B2 (ja) | 2003-05-14 | 2003-05-14 | 半導体装置の製造方法及びその製造方法による半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003135668A JP3730973B2 (ja) | 2003-05-14 | 2003-05-14 | 半導体装置の製造方法及びその製造方法による半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2004342733A JP2004342733A (ja) | 2004-12-02 |
JP3730973B2 true JP3730973B2 (ja) | 2006-01-05 |
Family
ID=33525860
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003135668A Expired - Fee Related JP3730973B2 (ja) | 2003-05-14 | 2003-05-14 | 半導体装置の製造方法及びその製造方法による半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3730973B2 (ja) |
Families Citing this family (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006294700A (ja) * | 2005-04-06 | 2006-10-26 | Toshiba Corp | ヘテロ接合バイポーラトランジスタ |
JP4778745B2 (ja) * | 2005-07-27 | 2011-09-21 | パナソニック株式会社 | 半導体発光装置及びその製造方法 |
JP4928988B2 (ja) | 2007-03-07 | 2012-05-09 | 日本オプネクスト株式会社 | 半導体光装置およびその製造方法 |
CN101868888B (zh) | 2007-11-21 | 2016-04-13 | 古河电气工业株式会社 | 半导体器件的制造方法、半导体器件、通信设备和半导体激光器 |
JP2013004545A (ja) * | 2011-06-10 | 2013-01-07 | Sumitomo Chemical Co Ltd | 半導体基板の製造方法および半導体基板 |
JP5919161B2 (ja) * | 2012-10-10 | 2016-05-18 | 住友化学株式会社 | Iii−v族化合物半導体エピタキシャルウェハ及びその製造方法 |
JP6348994B2 (ja) * | 2015-02-12 | 2018-06-27 | 富士フイルム株式会社 | Iii−v族元素の酸化物の除去液および除去方法、iii−v族元素の化合物の処理液、iii−v族元素の酸化防止液、ならびに、半導体基板の処理液および半導体基板製品の製造方法 |
-
2003
- 2003-05-14 JP JP2003135668A patent/JP3730973B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2004342733A (ja) | 2004-12-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7888199B2 (en) | PNP light emitting transistor and method | |
JP3449535B2 (ja) | 半導体素子の製造方法 | |
US5710439A (en) | Optoelectronic integrated device having optical elements and electronic elements grown in a monolithic form on a GaAs ssubstrate | |
US6539039B2 (en) | Optical semiconductor device and method of manufacturing the same | |
US5661743A (en) | Semiconductor laser | |
JP3730973B2 (ja) | 半導体装置の製造方法及びその製造方法による半導体装置 | |
US20040164317A1 (en) | Heterojunction type compound semiconductor field effect transistor and its manufacturing method | |
US7391798B2 (en) | Semiconductor laser device | |
JPH11284280A (ja) | 半導体レーザ装置及びその製造方法ならびにiii−v族化合物半導体素子の製造方法 | |
JPH06209141A (ja) | 半導体リッジ導波路構造およびその製造方法 | |
US20070127533A1 (en) | Long-wavelength vertical cavity surface emitting lasers having oxide aperture and method for manufacturing the same | |
US7364977B2 (en) | Heterojunction bipolar transistor and method of fabricating the same | |
JPH11177079A (ja) | 電界効果トランジスタ | |
JPH10335751A (ja) | 半導体レーザ装置およびその製造方法 | |
JP3317271B2 (ja) | 半導体光素子およびその製造方法 | |
JPH07115251A (ja) | 半導体レーザ | |
Yu et al. | 1550-nm Evanescent Hybrid InGaAsP–Si Laser With Buried Ridge Stripe Structure | |
JPH08316522A (ja) | Hemt型光検出部を備えた光検出器 | |
JP2001111095A (ja) | ヘテロ接合バイポーラトランジスタ集積化受光回路及びその製造方法 | |
JP2002134525A (ja) | ヘテロ接合バイポーラトランジスタとその製造方法 | |
Liu et al. | InGaAs/GaAs quantum well circular ring lasers fabricated by laser direct writing and pulsed anodic oxidation | |
JPH05190970A (ja) | 半導体レーザの製造方法 | |
JPH01117069A (ja) | 電界効果トランジスタの製造方法 | |
Yoshitomi et al. | 90° C CW Operation of 1.3-μm Wavelength npn-AlGaInAs/InP Transistor Lasers by Thick and Wide Base-Electrode | |
KR960002646B1 (ko) | 화합물 반도체 소자 및 그 제조방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050318 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050426 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050627 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20050627 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050726 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050906 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20051004 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20051007 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091014 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091014 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101014 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111014 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121014 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121014 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131014 Year of fee payment: 8 |
|
LAPS | Cancellation because of no payment of annual fees |