JP3730236B2 - Ｃｐｍスペクトル拡散通信の差動位相符号化装置及び方法 - Google Patents

Description

【０００１】
【発明の属する技術分野】
この発明の分野はスペクトル拡散通信に関係し、さらに詳しくは、この発明はスペクトル拡散信号の如き連続位相変調（ＣＰＭ）信号のための差動位相符号化装置及び方法に関する。
【０００２】
【従来の技術】
スペクトル拡散はデータ伝送速度を実質的に越えるバンド帯域にわたり伝送される信号と拡散する以下”スペクトル拡散”と称する信号変調の一つのタイプである。直接シーケンスのスペクトル拡散において、データ信号は疑似ランダムチップスシーケンスで変調され、符号化されたスペクトル拡張信号が、上記信号を逆拡散する受信機に伝送される。位相変調（ＣＰＭ）技術を含むいくつかの技術が、送信機用にデータ信号を変調するために利用できる。ミニマムシフトキーイング（ＭＳＫ）はＣＰＭに関しての既知のバリエーションである。
【０００３】
スペクトル拡散信号を逆拡散信号に逆拡散する場合、受信機は受信スペクトル拡散信号がチップシーケンスを既知のレベルにまで整合させる場合に当受信機はそのスペクトル拡散信号に対応した相関信号を発生する。受信した信号を、弾性表面波（ＳＡＷ）相関器や、タップ付き遅延ライン（ＴＤＬ）相関器やシリアル相関器等を含むチップシーケンスに相関させる方法がある。
【０００４】
【発明が解決しようとする課題】
スペクトル拡散通信においてＬＰＭ技術はスペクトル拡散信号を増幅伝送する場合、スペクトル拡散信号の信号帯域幅を保存するために度々選ばれる。ＣＰＭ技術を使用することは、“Ｃ級”増幅器がスペクトル拡散信号を伝送するためにも使用することが出来るということである。しかしＣＰＭを使って伝送されるスペクトル拡散信号は、種々のＳＡＷ相関器やシリアル相関器を含む多くのタイプのスペクトル拡散相関器で復号化することが困難である。これらの種類の相関器は通常はＢＰＳＫ信号がチップタイムに対してゼロもしくは１８０°の位相シフトを持っているから、通常ＭＳＫ又はその他のＣＰＭスペクトル拡散信号よりも、むしろ有効な相関のためにＢＰＳＫスペクトル拡散信号を必要とする。従って受信したＢＰＳＫ信号の各チップはスペクトル拡散コードの各チップと比較され、そして最大相関パルスで指定回数の整合が生じた場合に発生される。しかしコヒーレントのデータ信号とチップレートを持ったＣＰＭ信号が同じ相関器に適用されたら、その相関パルスは一般に非常に弱く、又探知するのに著しく困難をともなう場合がある。ＣＰＭ拡散を用いて伝送されたスペクトル拡散信号を相関させることを試みる場合によく出くわす問題には、受信機内にコヒーレントな基準信号は周波数と位相における送信機の搬送波信号を整合させる局部発生信号と定義される。受信機は受信信号を復調するために局部的に発生した基準信号を使用する。
【０００５】
しかし実際には、周波数と位相における送信された搬送波信号を精密に整合させると、受信機内で局部基準信号を独立して発生することは困難であることがある。しかも受信機内で発生した局部基準信号は通常は非コヒーレントな変動を備えた、すなわち、送信機の搬送波信号周波数と位置でわずかに異なるものである。これらの周波数と位相の差は一定ではないが、時間と共に変化するものである。非コヒーレントな基準信号を用いて受信信号を復調する試みをする時周波数と位相の差により起こるタイミングと変動の不整合のために相関上のエラーが生じる場合がある。
【０００６】
上記の問題を処理するには受信信号と局部発生の非コヒーレントな基準信号との間の位相差及び周波数で連続測定し、また、非コヒーレント基準信号が受信信号の周波数と位相を整合するのでそれを調整することによりコヒーレントな基準信号が受信機内に作られると言う、種々の方法が存在する。
【０００７】
しかしそのような問題は比較的複雑なフィードバック技術を使う必要がありまた余分なハードウエアを含むものである。さらに又受信した周波数や位相にロックすることは容認し難い程多くの時間を要する。特に時間が必須であるシステム、例えば比較的短い時間スロットが、送信機と受信機との間の周期的な通信に割当てられているような、ある種目の時分割多重アクセス（ＴＤＭＡ）の如きものである。
【０００８】
特別に非コヒーレントなデジタル整合フィルタは「Ａバイアー（Ａ．Ｂａｉｅｒ）及びＰ．Ｗ．バイアー（Ｐ．Ｗ．Ｂｍａｉｅｒ）、“２値量子化を有する相関器を使用する任意のスペクトル拡散波形のデジタル整合フィルタリング、２件のプロシーディング”、１９８３年、ＩＥＥＥミリタリー通信カンファラレンス、Ｖｏｌ．２、ｐｐ．４１８−４２３、（１９８３）（１９８３ ２Ｐｒｏｃｅｅｄｉｎｇｓ、１９８３ ＩＥＥＥ Ｍｉｌｉｔａｒｙ Ｃｏｍｍｕｎｉｃａｔｉｏｎｓ Ｃｏｎｆｅｒｅｎｃｅ、Ｖｏｌ．２、ｐｐ．４１８−４２３（１９８３））」に記載されている。
【０００９】
ここに記載のデジタルフィルタは複雑平面内での四位相量子化を行うために四ケの実数部のフィルタチャンネルを使用して四ケの直角分相が量子化領城であって、その結果は±１±ｊの四つの複素数を持っている。記載の四ケの位相フィルタで、入力信号は位相信号と直角位相信号は、別々にフィルタにかれられて、サンプル化され、１ビット量子化を用いてデジタル化される。量子化された位相信号と直交位相は２ケの２値相関器に送られるが、それらは各サンプル当たり１ケのチップの割合でＮケのチップの基準シーケンスで、各々プログラムされる四ケのバイナリ相関器の出力が合成出力信号を発生するために合成される。バイアーの四位相デジタル整合フィルタも「Ａ．バイアー、”一定の包絡線スペクトル拡散波形のための低コストのデジタル整合フィルタ”、ＩＥＥＥトランザクション・オン・コミュニケーションズ、ｐｐ．３５４−３６１（Ａ．Ｂａｉｅｒ，”ＡＬｏｗ−Ｃｏｓｔ Ｄｉｇｔａｌ Ｍａｔｃｈｅｄ Ｆｉｌｔｅｒ ｆｏｒ Ａｒｂｉｔｒａｒｙ Ｃｏｎｓｔａｎｔ−Ｅｎｖｅｌｏｐｅ Ｓｐｒｅａｄ Ｓｐｅｃｔｒｕｍ Ｗａｖｅｆｏｒｍｓ，”ＩＥＥＥ Ｔｒａｎｓａｃｔｉｏｎｓｏｎ Ｃｏｍｍｕｎｉｃａｔｉｏｎｓ，Ｖｏ１，Ｃｏｍ−３２，Ｎｏ．４，Ａｐｒｉｌ １９８４，ｐｐ．３５４−３６１）において記載されている。
【００１０】
これらの参照文献は、ＡＰＳＫやＭＳＫやＯＱＰＳＫやＧＭＳＫ信号の如き非コヒーレントなＣＰＭ信号の復調のために、四ケの実数部のチャンネルが送信信号を再生するために必要であることを提案している。さらに、上記の四位相フィルタは１ビットの量子化を使用したシステムのみを示しており、シリアル相関のための技術は記載していない。
【００１１】
従ってＣＰＭ信号に特に適した変調と復調を提供することは有益である。コヒーレント基準信号の発生を必要としない、すなわち迅速な相関の出来るものや、効果的な方法でアナログ相関器とデジタル相関器と共に使用出来るＣＰＭ変調と復調の方法を提供することはさらに有益なことである。さらに有益なことはコヒーレント基準信号を必要とせずに又セルラー通信の環境にて使用しないＣＰＭ変調と復調のためのフレキシブルで効果的なシステムを提供することはさらに有益なことである。
【００１２】
【課題を解決するための手段】
本発明はスループットを増す為に、位相符号化を使ってＣＰＭスペクトル拡散信号を送信及び受信する方法と装置に関するものである。上記発明の一つの態様においては、送信機は、信号データストリームと複数個のデータストリーム（すなわち、１つのＩ及びＱデータストリーム）に分配しＣＰＭ又は関連変調技術を用いて独立してデータストリームを変調し、そして送信の為に複数の結果信号を重畳する。
【００１３】
好ましい受信機は複製されたスペクトル拡散信号を受信し、直ちに複数個のチップシーケンス（すなわち、Ｉ及びＱ−チップシーケンス）を相関させる試みをし、そして相関したデータストリームを単一化データストリームにインターリーブする。
【００１４】
本発明の第２の態様において、当受信機は送信された信号は、周波数の一致やまた位相の一致もされていない搬送波信号を含んでいる。この態様中で、当送信機は受信スペクトル拡散信号を実数部と虚数部の部分に分離し、複数個のチップシーケンス（すなわち、Ｉ及びＱ−チップシーケンス）の実数部と虚数部の部分を相関させる試みをし、その実数部と虚数部の信号を単一化された信号データストリームに合成する。
【００１５】
本発明の好ましい実施例は費用のかからないデジタル処理のための位相情報のみを保存するために受信したスペクトル拡散信号の単一ビットのデジタル化を使用する。本発明のこの態様のその他の好ましい実施例は受信したスペクトル拡散信号の２ビットのデジタル化を使用する。本発明のその他の実施例において、上記受信機は逆拡散と相関のための自己同期技術を使用する。
【００１６】
本発明にこれらの態様は本発明の好ましい実施例に基づいて記載されており、その中で単一並列相関器及び複数個の３２シリアル相関器が、３２チップのスペクトル拡散コードシーケンスのための任意の３２個のシンボルの相関と認識ができるように接続されている。個々の３２ケの明確なシンボルは明確な５ビットのパターンで関連されている。情報の第６のビットが送信機での差動位相エンコーティングにより各シンボルに対して送信されるが、受信機にて位相の復号化される。
【００１７】
位相を符号化することの出来る好ましい送信機はデータストリームをデータのシンボル部分と位相選択部分に分配する。そのデータシンボル部分は送信用の複数個のシンボルコードの１つを選択するために使用される位相選択部分は、送信する前に選択されたシンボルを差動に位相の符号化するために用いられる。その送信機は位相符号化されたシンボルコードを伝送するためにＣＰＭか又は関連技術を用いることもある。
【００１８】
好ましい受信機は重畳されたスペクトル拡散信号を受信し同時に複数個のチップシーケンス（Ｉ及びＱ−チップシーケンスの如き）を相関させる試みを行い、そして実数部の相関信号及び虚数部の相関信号を導く。受信した各シンボルに対して、その受信機は、複数個の位相セクタのどの中にその位相角が在るのかを決定する。その受信機は現在のシンボルの位相セクタと先行シンボルの位相セクタとの間の差を比較する。２位相の符号化に対して、その差が０°に接近していれば、その受信機は第１のビットを出力し、もしその差が１８０°に接近していればその受信機は第２のビットを出力する。より高いレベルの位相の符号化（すなわち、四位相又は、八位相）もまた使用される。
【００１９】
【発明の実施の形態】
図１は、従来技術で知られるスペクトル拡散通信用送信機１０１及び受信機１０８７のブロック図である。
【００２０】
図１のスペクトル拡散送信機１０１は、入力データ１０３用入力ポート１０２や送信用器チップシーケンス発生器１０４や、変調器１０５を備える。従って、送信機１０１はスペクトル拡散信号１０６を送信チャンネル１０７を介して送信する。送信チャンネル１０７はＲＦ（無線周波）チャンネルを含む場合があるが、変調レーザーや超音波もしくは流体システムの如きその他の送信メディアも含む場合がある。図１のスペクトル拡散受信機１０８は、受信機チップシーケンス発生器１１０や復調器１１１、及び出力データ１１３と発生する出力ポート１１２を含む。
【００２１】
図１のシステムにおいて単独のチップシーケンスは、その基礎としている、拡散コードを認識しないで他の本質的にランダムに現われ、送信機の発生器１０４及び受信機の発生器１１０の両方により等しく発生する場合がある。スペクトル拡散通信や拡散コードやチップシーケンスの詳しい議論は「Ｒ．ディクソン，“商用利用のスペクトル拡散システム、ジェイ・ウイリー・アンド・サンズ，第３版、１９９４）「Ｒ．Ｄｉｘｏｎ，Ｓｐｒｅａｄ Ｓｐｅｃｔｒｕｍ Ｓｙｓｔｅｍｓ Ｃｏｍｍｅｒｃｉａｌ Ａｐｐｌｉｃａｔｉｏｎｓ（Ｊ．Ｗｉｌｅｙ＆Ｓｏｎｓ，３ｄ ｅｄ，１９９４）」に見られる。図２はスペクトル拡散通信で使用するセルのパターンを示す。
【００２２】
図２の好ましいセル状環境において、通信用領域１５１は一組のセル１５２に分配され、それらの各々は通信用のために周波数と一組のスペクトル拡散コードを割り当てられる。第１のセル１５３は一般的に一組の離れた１つ隣のセル１５４と一組の離れた２つ隣のセル１５５に接近して見られる。好ましい実施例においては、複数個の周波数ｆ１、ｆ２及びｆ３や複数個のコードセットｃ１、ｃ２及びｃ３は特別なセル１５３のどんな離れた１つ隣のセル１５４又は離れた２つ隣のセル１５５もセル１５３として周波数とコードセットの同じ組合わせを持たせないように、セル１５２のパターンを配置されている。本発明が動作する好ましいセル状環境についてのその他及びさらに詳細な情報は”３セル無線通信システム”（”Ｔｈｒｅｅ Ｃｅｌｌ Ｗｉｒｅｌｅｓｓ Ｃｏｍｍｕｎｉｃａｔｉｏｎ Ｓｙｓｔｅｍ”）と題して出願シリアル番号０７／６８２、０５０に見られるが、これは１９９１年４月８日に発明者ロバート・シー・ディクソン（Ｒｏｂｅｒｔ，Ｃ．Ｄｉｘｏｎ）の名において出願され、そして現在の出願の譲り受け人に譲渡され、依ってここに記載された如く参照して含まれる。
【００２３】
既知のＣＰＭスペクトル拡散信号はいくつかの種類があり、すなわち、これらには、ミニマムシフトキーイング（ＭＳＫ）及び、例えば、ガウスで予めろ波されたＭＳＫ（ＧＭＳＫ）などのバリエーションや、重畳された直交振幅変調（ＳＱＡＭ）やスタッガーされた直交オフセットで生成された余弦変調（ＳＱＯＲＣ）を含む。これらのパリエーションは従来技術で知られている。ＣＰＭ技術の異なるタイプの説明は次の文献で見つけることができる：フランク・アモロソ及びジェームス・エイ・キベット（Ｆｒａｎｋ Ａｍｏｒｏｓｏ ａｎｄ Ｊａｍｅｓ Ａ． Ｋｉｖｅｔｔ）著：”簡単化されたＭＳＫ信号方式技術（Ｓｉｍｐｌｉｆｉｅｄ ＭＳＫ Ｓｉｇｎａｌｉｎｇ Ｔｅｃｈｎｉｑｕｅ）”、ＩＥＥＥトランザクション・オン・コミュニケーションズ（ＩＥＥＥ Ｔｒａｎｓａｃｔｉｏｎｓ ｏｎ Ｃｏｍｍｕｎｉｃａｔｉｏｎｓ）１９９７年４月，ｐｐ．４３３−４４１；マーク・シー・オースティン及びミング・ユー・チャン（Ｍａｒｋ Ｃ． Ａｕｓｔｉｎ ａｎｄ Ｍｉｎｇ Ｕ． Ｃｌａｎｇ）著：”直交で重畳されて生成された余弦変調”（Ｑｕａｄｒａｔｕｒｅ Ｏｖｅｒｌａｐｐｅｄ Ｒａｉｓｅｄ−Ｃｏｓｉｎｅ Ｍｏｄｅｕｌａｔｉｏｎ），ＩＥＥＥ トランザクション・オン・コミュニケーションズ（ＩＥＥＥ Ｔｒａｎｓａｃｔｉｏｎｓ ｏｎ Ｃｏｍｍｕｎｉｃａｔｉｏｎｓ）Ｃｏｍ−２９巻、Ｎｏ．３，１９８１年３月，ｐｐ．２３７−２４９；カズアキ・ムロタ及びケンキチ・ヒラデ（Ｋａｚｕａｋｉ Ｍｕｒｏｔａ ａｎｄ Ｋｅｎｋｉｃｈｉ Ｈｉｒａｄｅ）著，“デジタル移動無線電話のためのＧＭＳＫ変調”，ＩＥＥＥ Ｔｒａｎｓａｃｔｉｏｎｓ ｏｎ Ｃｏｍｍｕｎｉｃａｔｉｏｎｓ”，Ｃｏｍ−２７巻、Ｎｏ．７、１９８１年７月。ｐｐ．１０４４−１０５０、及びジェイ・エス・セオ及びケイ・フェハー（Ｊ．Ｓ．Ｓｅｏ ａｎｄ Ｋ．Ｆｅｈｅｒ）著，”ＳＱＡＭ：新しい重畳されたＱＡＭモデム技術”（ＳＱＡＭ：Ａ Ｎｅｗ Ｓｕｐｅｒｐｏｓｅｄ ＱＡＭ Ｍｏｄｅｍ Ｔｅｃｈｎｉｑｕｅ）ＩＥＥＥ Ｔｒａｎｓａｃｔｉｏｎｓ ｏｎ Ｃｏｍｍｕｎｉｃａｔｉｏｎｓ，Ｃｏｍ−３３巻，１９８５年３月，ｐｐ．２９６−３００。
【００２４】
この発明は一般にＭＳＫ信号に関して記載されている。しかし、ＭＳＫ及びその他のＣＰＭ信号のその他のバリエーションは、この発明の範囲とその意図するもの中にある。
【００２５】
ＭＳＫ信号は一般には、位相が各チップタイム内にリニアに変化し、しかも単一のチップタイムに対する位相変化は±π／２ラジアン（±９０゜）であるというこという事実によって特徴化されている。単一チップタイムに対する位相変化の速度は、適切なｋに対して、±ｋであり、チップ境界の場合を除いてはどこにでもリニアで連続的である。
【００２６】
上記のＭＳＫ信号の特性は図３を参照してさらに説明できるが、ここではＭＳＫ信号を時間と共に位相の起こりうる変化をグラフで示す図３において、Ｘ軸は時間をＹ軸は信号の位相を表わす。０からＴｃまでの第１のチップタイムにおいて、位相θ（ｔ）は０からπ／２までは又は−π／２まで変化する。第２のチップタイムでは＋π／２から０へ、又は＋π／２から＋πへ、又は−π／２から０へ、又は−π／２から−πへ等々と変化する。
【００２７】
ＭＳＫ信号ｓ（ｔ）は２ケのオフセット信号、ｉ（ｔ）とｑ（ｔ）を有していると考えられる。これは搬送波信号の位相を表わす。時間のいかなる瞬間においても、その搬送波信号の位相は次の如く表わされる。
【００２８】
【数１】
θ（ｔ）＝−Ｔａｎ^−１｛ｑ（ｔ）／ｉ（ｔ）｝
【００２９】
従って、ｉ（ｔ）＝ｃｏｓθ（ｔ）、及びｑ（ｔ）＝ｓｉｎθ（ｔ）である。
【００３０】
ＭＳＫ信号の位相は１つのチップタイムから次のチップタイムへとリニアに変化するので、ｉ（ｔ）とｑ（ｔ）は図４Ａ−４Ｃに示す如く半波形を形成する場合がある。図４Ａ−４ＣにおいてＸ軸は時間でＹ軸は信号の位相である。図４Ａはチップシーケンス”１１１０１００１．．．”に対して、０からＴｃ、２Ｔｃ、３Ｔｃ、４Ｔｃ、５Ｔｃ等々までの各チップタイムにおける特定のＭＳＫ信号に対して位相θ（ｔ）がどのように変化するかの例を示すグラフである。これからわかるように位相は各チップタイムの間に、その位相は正の方向又は負のいずれかの方向においてπ／２だけＭＳＫ信号に対して変化する。図４Ｂ及び４Ｃはそれぞれｉ（ｔ）とｑ（ｔ）の波形を示すグラフであって、それは変化する位相θ（ｔ）に相当する。ＭＳＫ信号の位相θ（ｔ）の特性のために（すなわち、それはリニアで各チップ期間にπ／２だけ変化するだけであるが、ｉ（ｔ）信号は部分的な余弦波形のシーケンスを含み、ｑ（ｔ）信号は部分的な正弦波形のシーケンスを含んでいる。ｉ（ｔ）及びｑ（ｔ）の各々は２Ｔｃの時間間隔にわたり半分の波形を含み、すなわち、ｑ（ｔ）はチップレートの半分のレートで生じる。
【００３１】
ｉ（ｔ）波形及びｑ（ｔ）波形はＭＳＫ信号、すなわち、各チップタイムにπ／２の量を正の方向か負のいずれかの所望の方向にリニアに変化する位相を持つ信号を発生するためにチップストリームＣ（ｔ）から発生され、合成されたｉ（ｔ）及びｑ（ｔ）を発生するために、元のチップストリームＣ（ｔ）は二つの別々のチップストリームＣ_ｅｖｅｎ（ｔ）は二つの別々のチップストリームＣ_{ｅｖ ｅｎ}（ｔ）とＣ_ｏｄｄ（ｔ）に多重分離することができ、個々はオリジナルのチップストリームＣ（ｔ）の半分のチップレートを持っている。上記の実施例中で、ａ（ｔ）信号は奇数チップに関連し、ｑ（ｔ）信号は偶数のチップに関連している。
【００３２】
従って、そのｉ（ｔ）信号は半分の正弦波形、すなわち、各奇数チップに対して１つの半分の正弦波形のシーケンスを有する。各半分の正弦波形は、”１”チップに対しては正であり、”０”チップに対して負である。すなわち、
【数２】
ｉ（ｔ）＝Ｃ_ｏｄｄ（ｔ）ｃｏｓθ（ｔ） （２０３）
【００３３】
ここで、Ｃ_ｏｄｄ（ｔ）は送信されるべきチップストリームからの奇数チップを含んでいる。同様にｑ（ｔ）信号は半分の正弦波形のシーケンスを含み、各偶数チップに１個の割合である。
【００３４】
【数３】
ｑ（ｔ）＝Ｃ_ｅｖｅｎ（ｔ）ｓｉｎθ（ｔ）
【００３５】
ここで、Ｃ_ｅｖｅｎ（ｔ）は送信すべきチップストリームからの偶数チップを含む。
【００３６】
ｉ（ｔ）及びｑ（ｔ）信号は、リニアに変化する位相θ（ｔ）を有するＭＳＫ信号Ｓ（ｔ）を発生するために位相が直交する方式でｉ（ｔ）とｑ（ｔ）を加算することにより、周波数ω_０で動作する搬送波信号を変調するために用いられる。ＣＰＭスペクトル拡散信号を発生する手段を示すブロック図が図５Ａに示されている。信号ｉ（ｔ）は、出力を加算器２５２に供給する乗算器２５０により信号Ａｃｏｓω_０ｔで乗算される。その信号ｑ（ｔ）は乗算器２５１により信号Ａｓｉｎω_０ｔで乗算され、加算器２５２に出力を提供する。その加算器２５２は入力を加算して、出力信号ｓ（ｔ）を発生する。変化する位相（ｔ）とｉ（ｔ）並びにｑ（ｔ）信号との関係は次式により示される。
【００３７】
【数４】

【００３８】
ここで、Ａは増幅係数であって、Ｒｅ｛｝は複素数の実数部を表わし、ｊは−１の平方根である。ここでｕ（ｔ）＝ｉ（ｔ）＋ｊｑ（ｔ）はｓ（ｔ）の複素数の包絡線を表わすことを明記する。
【００３９】
ここに記載の如く、各ｉ（ｔ）と（ｔ）はチップストリームｃ（ｔ）からの他の各チップを含んでおり、ｉ（ｔ）は奇数チップ１，３，５，．．．；ｑ（ｔ）は偶数チップ２，４，６，．．．を含む。送信された信号ｓ（ｔ）は信号ｉ（ｔ）とｑ（ｔ）から発生したものであるが、それ故に、そのチップの全てを含んでいる。ｑ（ｔ）は偶数のチップから生じるが、一方ｉ（ｔ）は奇数のチップから生じるので、ｑ（ｔ）はｉ（ｔ）からの１ケのチップタイムにより遅延し、従って（ｔ）とｉ（ｔ）はオフセット信号である。
【００４０】
ここでｉ（ｔ）とｑ（ｔ）はスタガされているので、ｉ（ｔ）がその最大値（又は最小値）に達するとｑ（ｔ）はゼロであるし、その逆も成り立つことに注意することが重要である。このｉ（ｔ）とｑ（ｔ）の間の関係は、１ケのチップタイムＴｃ（例えばＱＰＳＫ又はＯＱＰＳＫとは異なり）にわたり±π／２の位相変化のシーケンスを可能にする。図５ＢはＩとＱ値のグラフであって、そのＸ軸はｉ（ｔ）の値を表わし、そしてＹ軸はｑ（ｔ）の値を表わす。各＜ｉ（ｔ）、ｑ（ｔ）＞のペア（対）は与えられた時間の瞬間に円２６０上にある。ｉ（ｔ）及びｑ（ｔ）に対する最大及び最小値が示されており、ここで円２６０が点２６５から２６８を通じてｘ軸とＹ軸を交差し、これらの点２６５から２６８までも又チップ境界時間にて＜ｉ（ｔ），ｑ（ｔ）＞のペアの可能な値を表わしている。
【００４１】
ＧＭＳＫ、ＳＱＡＭ、またはＳＱＯＲＣの如き、代替の符号化方法は±π／２以下の位相変化が可能であるという点でＭＳＫとは異なる。一般にＧＭＳＫやＳＱＡＭやＳＱＯＣＲの全ては、送信バンド幅を減少するために、ＭＳＫのｉ（ｔ）とｑ（ｔ）信号を予めろ波する形式を用いる。この予めろ波することは、ＭＳＫのｉ（ｔ）とｑ（ｔ）信号におけるシャープな位相反転により発生された高周波成分を減じる一般的な効果を持っている。ＧＭＳＫについては、予めろ波することは、数個のチップタイムにわたり符号間干渉になる場合もあり、その効果はトレリスデコーダで軽減されよう。ＳＱＡＭ及びＳＱＯＲＣにおいては、その最終周波数の包絡線は、もはや一定ではないが、しかし依然としてそれに近いものである。
【００４２】
図６はスペクトル拡散送信機のブロック図である。
【００４３】
図６の送信機において、チップストリームｃ（ｔ）３０１は多重分離器３０２に提供され、それはチップストリーム３０１をｉ（ｔ）信号のために１組の奇数チップＣ_ｏｄｄ（ｔ）３０３に、またｑ（ｔ）信号のために１組のチップ偶数チップＣ_ｅｖｅｎ（ｔ）３０４に分配される。上記チップストリームＣ（ｔ）３０１は（直接シーケンススペクトル拡散通信のように）データストリームで変調した擬似ノイズ（”ＰＮ”）の結果を含むか又は例えばコードシフトキーイング（ＣＳＫ）技術におけるそのようになされる既知のシンボルに相当するチップコードのシーケンスを含んでいる場合もある。
【００４４】
奇数チップ３０３及び偶数チップ３０４は各々第１の及び第２の波形発生器ｐ（ｔ）３０５及び３０６にそれぞれに接続されている。好ましい実施例ではその波形発生器やｐ（ｔ）は正又は負のここに記載した如き半正弦波形を発生する場合がある。その他の波形発生器及びその他の波形はこの発明の範囲とその意図する範囲内にある。
【００４５】
第１の波形発生器３０５の出力（すなわち、奇数チップ３０３受信する）は信号ｉ（ｔ）に相当し、第１の乗算器３０７と接続されていて、それはｉ（ｔ）ｃｏｓω_０ｔに相当する信号ｓ_１（ｔ）３０８を発生させるために搬送波信号ｃｏｓω_０ｔを変調する。第２の波形発生器３０６の出力（すなわち、偶数チップ３０４を受信して）は、信号ｑ（ｔ）に相当し、それは前に述べた如く、信号ｉ（ｔ）から１ケのチップタイムＴｃだけ遅延する。第２の波形発生器３０６の出力は第２の乗算器３１０に接続され、それはｑ（ｔ）ｓｉｎω_０ｔに相当する信号Ｓ２（ｔ）３１１を発生するために搬送波信号ｓｉｎω_０ｔを変調する。
【００４６】
信号ｓ_１（ｔ）３０８及びｓ_２（ｔ）３１１は加算器３１２に接続されており、それは入力と接続し、そして重畳信号ｓ（ｔ）３１３を発生する。信号ｓ（ｔ）は通信チャンネル１０７に接続された無線通信システムの如き通信システムにより増幅され送信される。
【００４７】
チップストリームｃ（ｔ）は、直接シーケンススペクトル拡散変調により知られているように送伝されるべきデータで疑似ノイズコードを変調することにより発生される。好ましい実施例においてチップストリームｃ（ｔ）は複数個のシンボルコードを含み各シンボルコードは一つ又はそれ以上の情報のデータビットを表わすシンボルを表示する。疑似ノイズコードで入力データを直接変調するかわりに、データビットのシーケンスはテーブル内にある複数個のシンボルコードから選択するために使用したシンボルに変化される。例えば、５ケのデータビットは１ケのシンボルを表わすので、５ケのデータビットの全ての可能な組合わせを表わす３２ケの可能なシンボルがある。各シンボルは固有のシンボルコードと関連しているので、そのため、３２個のシンボルコード（すなわち、１６ケのシンボルコードとそれらの逆）は全ての可能なるシンボルを表わすことになる。送信されるべき各シンボルに対して、適切なるシンボルコードが３２ケの利用できる中から選択される。従って、チップストリームｃ（ｔ）はシンボルのコードのシーケンスを含むことができる。
【００４８】
例えば、各シンボルコードは、長さで３２チップであり、又は長さでその他の適切な数のチップ（好ましい偶数個のチップ）であろう。同様な方法で多重分離器３０２はハーフシンボルコード（ｈａｌｆ ｓｙｍｂｏｌ ｃｏｄｅｓ）のテーブルを含む。特に、多重分離器３０２はＱ−ルックアップテーブルとＩ−ルックアップテーブルを含んでいる。
【００４９】
上記の例に従い送信すべき各５ビットのデータに対して、テーブルからのシンボルコードをルックアップし、それを多重分離器３０２で多重分離する代わりに二つのハーフシンボルコードが読み込まれる、すなわち、１つはＩ−ルックアップコードからもう一つはＱ−ルックアップテーブルから読み込まれる。各ハーフシンボルコードはさらに処理するために波形発生器３０５や３０６にシリアルクロックされる。そのシステムは、Ｑ−ルックアップテーブルからのハーフシンボルコードに、１チップタイムＴｃの遅延をもたらす同期化ロジックを含む。
【００５０】
一組の３２個の固有のシンボルコード一度選定されるとＩ−ルックアップテーブルとＱ−ルックアップテーブルの内容は、各シンボルアップテーブルとＱ−ルックアップテーブルの内容は、各シンボルコードを奇数と偶数のチップに分配することにより、またさらにＱ−ルックアップテーブル内のハーフシンボルコードに対しては奇数チップを使用することにより、またＩ−ルックアップテーブル内のハーフシンボルコードに対しては偶数チップを使用することにより、発生することが出来る。信号ｑ（ｔ）及びｉ（ｔ）に適する奇数及び偶数チップのシーケンスを発生するその他の技術はこの発明の範囲とその意図する範囲にある。
【００５１】
図７はスペクトル拡散受信機のブロック図である。
【００５２】
送信された信号ｓ（ｔ）３１３は減衰、ノイズの追加、マルチパス重畳や、送信チャンネル１０７のその他の既知及び未知の効果を経る場合がある。従って受信した信号ｓ＊（ｔ）４０１は既知及び未知の方法で送信信号ｓ（ｔ）と異なるかも知れない。
【００５３】
受信された信号ｓ＊（ｔ）はＩ及びＱ−チップストリームにキーイング（変調）された複数の相関器を使って逆拡散される。というのは、ＣＰＭスペクトル拡散信号はＩ及びＱ−チップストリーム（各チップレートの半分で）から発生した時間スタガ信号の重畳として考えられるので、この発明の一つの実施例によると二つの相関器、すなわち、Ｉ−チップシーケンスでプログラムされたものと、Ｑ−チップシーケンスでプログラムされたもの、及びそのチップレートの半分で動作している両方を受信した信号を復号化するために使用する。そしてその二つの相関器の出力を合成する。
【００５４】
図７の受信機において、受信信号ｓ＊（ｔ）４０１は受信信号ｓ＊（ｔ）４０１内のチップシーケンスを認識するためにＣＰＭ相関器４０２に接続されている。ＣＰＭ相関器４０２は、複製信号を発生する電力分配器４０３や、０°位相遅延のあるｉ＊（ｔ）信号４０４や９０°位相シフトのあるｑ＊（ｔ）信号４０５を含む。
【００５５】
ｉ＊（ｔ）信号４０４は遅延回路４０６に接続されており、それはＩ相関器４０７及びＱ相関器４０９により、相関パルスを瞬間的に発生するためにｉ＊（ｔ）信号４０４を１ケのチップタイムＴｃだけ遅延させる。従って、遅延されたｉ＊（ｔ）信号は、Ｉ相関器４０７に接続されており、ｑ＊（ｔ）信号４０５はＱ相関器４０９に直接に接続されている。
【００５６】
上記Ｉ相関器４０７は、チップレートＲｃ／２で動作するか、ここで、Ｒｃは受信信号ｓ＊（ｔ）４０１のチップレート（すなわち、１／Ｔｃ）である。Ｉ相関器４０７は相関器の幾つかのタイプの一つを含むものであって、すなわち、弾性表面波（ＳＡＷ）やタップ付き遅延ライン（ＴＤＬ）相関器、すなわちシリアル相関器である。適切な相関器の例は、米国特許第５，０１６，２５５号の”非対称スペクトル拡散相関器”（”Ａｓｙｍｍｅｔｒｉｃ Ｓｐｒｅａｄ Ｓｐｅｃｔｒｕｍ Ｃｏｒｒｅｌａｔｏｒ”）又は米国特許第５，０２２，０４７号の”スペクトル拡散相関器”（Ｓｐｒｅａｄ Ｓｐｅｃｔｒｕｍ Ｃｏｒｒｅｌａｔｏｒ）の中に見い出されるが、これら両方とも発明者ロバート・シー・ディクソン（Ｒｏｂｅｒｔ Ｃ． Ｄｉｘｏｎ）及びジェフェリー・エス・バンダープール（Ｊｅｆｆｒｅｙ Ｓ． Ｖａｎｄｅｒｐｏｏｌ）に対して発行されており、ここで示されるように参照することにより含まれる。上記Ｉ相関器４０７は遅延されたｉ＊（ｔ）信号及び、予め決められたＩ−チップシーケンス間の一致の度合いを表す出力Ｉの相関信号４０８を発生する。
【００５７】
上記Ｑ相関器４０９は同様にチップレートＲｃ／２にて動作して、前の段落で参照した特許に記載されている多くの適当な相関器のいずれかを含んでいる。そのＱ相関器４０９はｑ＊（ｔ）信号と予め決められたＱ−チップシーケンス間の一致の度合を表示して、一つの出力Ｑ相関信号４１０を生成する。
【００５８】
Ｉ相関信号４０８及びＱ相関信号４１０は加算器４１１に接続されており、これはその出力を合成して、単一化相関信号４１２を発生する。ｉ＊（ｔ）信号は遅延器４０６により遅延されるので、Ｉ相関信号４０８及びＱ相関信号４１０は同時に生じる。その単一化相関信号４１２は、そこからチップシーケンスｃ（ｔ）を発生するデータストリームｄ（ｔ）を決定するために用いられる。
【００５９】
従って、そのＩ相関器４０７及びＱ相関器４０９は受信された信号ｓ（ｔ）４０１内でチップシーケンスを一緒に識別します。そのＩ相関器４０７はチップシーケンスの奇数チップを認識するために構成されるが、Ｑ相関器４０９はそのチップシーケンスの偶数チップを認識するために構成される。全体の相関シーケンスがその受信された信号ｓ＊（ｔ）内に現われる場合には、そのＩ相関信号４０８及びＱ相関信号４１０の和は最大であって、そしてチップシーケンスの認識が出来るように予め決定されたしきい値と比較される。単一化相関信号４１２は、チップシーケンスが認識される場合に発生される。
【００６０】
選択的にその単一化相関信号４１２を予め決定したしきい値と比較する代わりに並列で動作し、各々が異なるコードシーケンスを認識するために同期化された複数個（すなわち、３２個の）のＣＰＭ相関器４０２を有する一つのシステムが構成することが出来る。全ての３２ＣＰＭ相関器の出力は加算されて、その総和が予め決定された最大レベルにある場合は、最大の振幅出力を持ったそのＣＰＭ相関器４０２がベスト・オブ・Ｍ検出器（ｂｅｓｔ−ｏｆ−Ｍ ｄｅｔｅｃｔｏｒ；Ｍ個の最大値を検出する検出器）又はデータストリームｄ（ｔ）を表わす同様の手段により選定される。例えば、ＣＳＫシステムにおいて各々の３２個のＣＰＭ相関器はコードシーケンスを認識するために並列で試みるであろう、そして最高の振幅の相関信号を有するものが、その受信チップストリームを表示するために想定されよう。その認識されたチップストリームは、そのデータストリームｄ（ｔ）の一部分が再生されるデータシンボルに相当しよう。
【００６１】
好ましい実施例においては、ＣＰＭ相関器４０２は、米国特許第５,０１６,２５５号又は第５,０２２,０４７号に記載の技術と関連して使用できよう、ここで両者ともに現在の発明の譲受人に譲渡されており、従って、参照することによりここに含まれる。これらの技術においてデータストリームｄ（ｔ）の各データビット又はデータシンボルは、チップシーケンスコードから発生された疑似ランダムチップシーケンスの全長で変調されたコード化される、例えばもしチップシーケンスコードが３２チップの後に繰り返す疑似ランダムチップシーケンスを識別するならば、そのデータストリームｄ（ｔ）の各データビットは、これらの全ての３２個のチップで変調されよう。しかし、これらの特別な技術でもってそのＣＰＭ相関器４０２が使用されるという要求はどこにもない。例えばそのＣＰＭ相関器は、送信機１０１と受信機１０８を同期させるために使用する相関信号を認識するためにその他のスペクトル拡散技術と共に使用されよう。又そのＣＰＭ相関器４０２は、より詳細に本文の至る所に記載された如き自己同期又は自動同期スペクトル拡散技術と関連して使用されよう。
【００６２】
そのＩ及びＱ−チップシーケンスは好ましくは等しい長さであって、そのため、各ＣＳＫシンボルコードは好ましくは逆拡散を試みる場合シンボルコード間の９０°の位相不確実性を避けるために偶数のチップ長さである。
【００６３】
図８は、コヒーレントなスペクトル拡散受信機のブロック図である。
【００６４】
図８の受信機内の受信信号ｓ＊（ｔ）４０１内のチップシーケンスを認識するＣＰＭ相関器５０２に接続される。そのＣＰＭ相関器５０２は電力分配器５０３を含み、それは複製信号５０４及び５０５を発生し、各々０°の位相遅延を有している。そのような電力分配器はその技術の中で知らされており、図７に示された電力分配器４０３に対してＣＰＭ相関器５０２が一般に好ましい。ｉ（ｔ）及びｑ（ｔ）間の９０°の位相の遅延は図７における電力分配器４０３を使用して生じたが、図８の実施例における９０°の位相の遅延は、信号５０４及び５０５にそれぞれ余弦及び正弦信号を別々に乗じることにより発生される。信号５０４は、ｉ（ｔ）信号を提供するために、Ｉ乗算器５３０によりｃｏｓω_０ｔ信号で乗算され、そしてＩローパスフィルタ５０６でろ波される。そのＩローパスフィルタ５０６及びＱローパスフィルタ５１２の出力は、Ｐ（ｔ）発生器３０５及び３０６から送信機内で発生されたものに相当する半分の正弦波形としてＭＳＫに現われる。Ｉローパスフィルタ５０６からのｉ（ｔ）信号出力は、Ｉ相関器５０７に接続される。Ｉ相関器５０７はチップ５０９のシーケンスを有するレジスタ５０８を含む。そのレジスタ５０８はアナログ型シフトレジスタや複数個のタップを有するタップ遅延ライン、もしくはその他の適切な記憶手段であろう。奇数チップは複数個の乗算器によりＩ加算器５１０に接続されており、その入力を接続し、出力Ｉ相関信号５１１を発生させる。Ｉ相関器５０７のパスの例は図２３に示される。図８に関して記載の如く、ろ波されたｉ＊（ｔ）信号はレジスタ５０８に接続されている。そのレジスタ５０８は、そのろ波されたｉ＊（ｔ）信号が伝播する連続した一連のチップ５０９を含む。そのレジスタ５０８は特定のコードシーケンスに整合されて一致している。従って、図２３の例において、一致する奇数チップのシーケンスはＣ_ｏｄｄ（ｔ）＝１１００１０００である。時刻ｔ＝１６Ｔｃにて、第１のチップＣ１はＣ_ｏｄｄ（ｔ）のシーケンス内での第１のチップと比較され、そしてそれらのチップが等しい場合には”１”を発生する。レジスタ５０８内のその他の奇数チップの個々は同様にプログラムされたシーケンスと比較される。任意の二つのチップ間の比較は、乗算器又は排他的ＯＲゲートを使用して実行される。
【００６５】
比較値は加算器５１０に与えられ、それは相関器５０７がプログラムされているチップシーケンスが受信されたチップシーケンスに一致した時、最大のパルスを出力する。図２３で、“−１”を有するブランチは、受信されたチップシーケンス内の“０”が一致を出力するチップに対応し、一方、他のブランチは受信されたチップシーケンス内の“１”が一致を出力するチップに対応している．図８に戻って、Ｑローパスフィルタ５１２から出力されたｑ＊（ｔ）信号出力はＱ相関器５１３に接続されている．Ｑ相関器５１３は、チップシーケンス５１５を有するレジスタ５１４を同様に備える。Ｉ相関器５０７内の奇数チップと同様に偶数チップはＱ加算器５１６に接続されており、此れはその出力を接続し、出力Ｑ相関信号５１７を出力する。Ｉ相関信号５１１とＱ相関信号５１７は加算器５１８に接続されており、それはその入力を合成し単一化相関信号５１９を出力する。Ｉ相関信号５１１は奇数チップからでてき、一方Ｑ相関信号５１７は偶数チップから出てくる（此れは奇数チップより１チップ時間Ｔｃだけ先行する）ので、相関信号５１１と５１７は同時に生じ、そして図７に示されているような遅延回路４０６のような分離遅延素子の必要がない。単一化相関信号５１０はデータストリームｄ（ｔ）を決定するのに用いられ、それからはチップシーケンスＣ（ｔ）が、図７で説明したと同ようなやり方で発生したものである。
【００６６】
図８の受信機は、コヒーレント搬送波基準周波数ω_０を有して最良に動作し、それが利用可能なことを仮定する。位相検出回路を使用するような、コヒーレント搬送波基準信号を得る方法は上記技術では知られている。ＣＰＭスペクトル拡散技術を用いたある種の高速時分割多重アクセス（ＴＤＭＡ）システムにおけるように非常に速い獲得時間が必要な場合では、他の実施例（例えば、ここに述べた非コヒーレントな受信機）が選ばれるかもしれない。非コヒーレントＣＰＭシステムでは、図１の受信機１０８は、送信機１０１により使われる周波数ω_０での搬送波信号の正確なコピーを利用できないかも知れない。むしろ受信機１０８は、周波数ω_０を有する局部搬送波信号を出力するが、これは実際上、周波数と位相の点で、送信機の搬送波信号と異なっている。
【００６７】
【数５】
ｃｏｓω_１ｔ＝ｃｏｓ（ω_０＋Δω）ｔ＋θ （６０３）
【００６８】
ここで、Δω＝周波数差であり、θ＝位相差である。
【００６９】
図１０は非コヒーレントスペクトル拡散受信機で、局部的に発生するコヒーレント基準信号ω_０を必要とせずに、ＣＰＭスペクトル拡散信号を受信して逆拡散するものである、図１０の受信機は、受信されたスペクトル拡散信号を分離可能な実数部及び虚数部に分配することにより、受信されたＣＰＭ信号を処理し、実数部及び虚数部をそれぞれＩ及びＱ部分に分配し、実数部のＩ及びＱストリームと虚数部Ｉ及びＱストリームを得るために、実数部のＩ及びＱ部分と虚数部のＩ及びＱ部を、受信信号について、期待されるものに近い周波数を有する非コヒーレント基準信号と混合し、多重化された信号をろ波して、実数部のＩ及びＱ相関パルスと虚数部のＩ及びＱ相関パルスを得るために、実数部及び虚数部のそれぞれに対し、独立にＩ及びＱストリームを相関させ、合成実数部及び合成虚数部相関信号を与えるために、実数部及び虚数部に対し、独立に相関パルスを合成させ、２乗の実数部及び２乗の虚数部相関パルスを出力するために、合成実数部及び虚数部相関信号を２乗し、２乗の実数部及び虚数部相関信号を合成させて、単一化相関信号にする。
【００７０】
図１０の受信機の動作は、図示的に図９を参照してなされるが、これは非コヒーレント受信機内で送信され受信されたままの実数部及び虚数部の値を比較したスキャッタ図である。簡単化のため、次の説明は、送信チャンネルはひずみがなく、帯域幅は無制限であると仮定している。送信機の座標システム６０１はｘ軸とｙ軸で表わされ、ｘ軸はｉ（ｔ）値を表わし、ｙ軸はｇ（ｔ）値を表わす、１セットの４つの点６１０から６１３は＜ｊ（ｔ_ｎ），ｇ（ｔ_ｎ）＞に対する伝送サンプル値ペアを表わす。ペアの６１０から６１３は、それぞれ＜１，０＞、＜０，１＞、＜−１，０＞及び＜０，−１＞の座標を表わす。受信機の座標システム６０４は、図９において破線で表わされるｘ＊軸及びｙ＊軸により表わされる。受信機の座標システム６０４は、周波数及び位相の相違により送信機の座標システム６０１と異なるものと仮定されている。受信機の座標システム６０４は、送信機と受信機の基準信号間の周波数の差（ビート周波数）Δωに比例した速度で、送信機の座標システム６０１に関して回転する。十分に小さいΔω（データシンボルが起こる、例えば３２チップ期間の興味有る期間に対して期待されるような）については、受信機の座標システム６０４は、短時間比較的一定に待たれる位相差θを除けば、送信機の座標システム６０１とは等しい。そのような条件を維持するため、望ましくは、ビート周波数Δωはシンボル速度の約４分の１より小さくあるべきである。例えば、シンボル速度１５６．２５ｋシンボル／秒（５Ｍチップ／秒）について云えば、ビート周波数Δωは、最適動作に対し、約３９ｋＨｚより小であるべきである。
【００７１】
与えられた瞬間での受信機の座標システム６０４は、送信機の座標システム６０１に関して回転移動するので、受信機１０８により認識される＜ｉ＊（ｔ_ｎ），ｑ＊（ｔ_ｎ）＞サンプルペアは、送信機座標システム６０１内の＜ｉ（ｔ_ｎ），ｑ（ｔ_ｎ）＞サンプルペアに対応する円６０７上の点にあるが、位相差θに依存した量だけ円６０７の周りを移動するだろう。従って、認識される実数値あるいはｉ＊（ｔ）は、座標システム６０１及び６０４間の回数差によるｃｏｓθに依存した量だけ、送信されたｉ（ｔ）値と異なるだろうし、一方、認識される虚数値あるいはｑ＊（ｔ）も同じ理由で、ｓｉｎθに依存した量だけ、送信されたｑ（ｔ）値より異なるだろう。このようにして、もし送信された＜ｉ（ｎ），ｑ（ｎ）＞サンプル値が＜０，０＞でそして位相オフセットθが＋３０°であれば、受信された＜ｉ＊（ｔ_ｎ），ｑ＊（ｔ_ｎ）＞サンプル値は、＜ｃｏｓ＋３０°，ｓｉｎ＋３０°あるいは＜０．８６６，０．５＞である。同様に、もし位相オフセットθが同じ送信値に対し、＋９０°であれば受信された＜ｉ＊（ｔ_ｎ）＞サンプル値は＜０，１＞である。上記の説明から、Ｉ及びＱ部分に対し相関を行うよう試みる相関器は、θか０から９０°変化する時に減少しｉ＊（ｔ）値に、同時に増加ｑ＊（ｔ）値に遭遇するだろう。θが大きくなると、同時に＜ｉ（ｔ），ｑ（ｔ）＞と＜ｉ＊（ｔ），ｑ＊（ｔ）＞間の差は大きくなって、正確な相関がややこしくなる。
【００７２】
位相差θのために、図９のどの象限に、送信機の座標システム６０１に関連して、受信信号があるのか、時前に知ることとは、一般に不可能になる。しかし、本発明はその１側面において、受信されたＳ＊（ｔ）信号を収束させるためＩ及びＱ部分の実数部及び虚数部の両方を利用することにより、この問題をクリアする。ｉ＊（ｔ）の実数部が、θが０から９０゜に変化するにつれ減少すると、ｉ＊（ｔ）の虚数部が増大することは注目されることだろう。同様に、θが９０から１８０゜に変化するにつれｉ＊（ｔ）の実数部が増大（振幅で）すると、ｉ＊（ｔ）の虚数部が減少する。同様の現象が、ｑ＊（ｔ）の実数部及び虚数部について起こる。図１０の受信機は、受信されたｉ＊（ｔ）及びｑ＊（ｔ）信号部分の、実数部及び虚数部の相補的であるという効果を有し、従って、有効的な相関をつくり出すためＩ及びＱ信号の実数部及び虚数部両方を解析する。図１０の実施例では、受信された信号ｓ＊（ｔ）４０１は、受信された信号ｓ＊（ｔ）４０１内の相関シーケンスを認識するため、非コヒーレントＣＰＭ相関器に接続されている。非コヒーレントＣＰＭ相関器７０２は、電力分配器７０３を含んでおり、これは、０゜位相遅れを有する複信号、Ｒｅａｌ＊（ｔ）７０４と９０゜位相遅れを有するＩｍａｇ＊（ｔ）７０５を出力する。Ｒｅａｌ＊（ｔ）７０４とＩｍａｇ＊（ｔ）７０５は、受信された信号ｓ＊（ｔ）４０１の実数部及び虚数部として見ることができる。
【００７３】
Ｒｅａｌ＊（ｔ）信号７０４は、以下に述べるように、局部基準信号が異なることを除けば、図８のＣＰＭ相関器５０２と類似のＣＰＭ相関器７１５と接続されている。ＣＰＭ相関器７１５は、実数部相関信号７０６を出力する。Ｉｍａｇ＊（ｔ）信号は、第２のＣＰＭ相関器７１５に接続されており、これは虚数部相関信号７０６は２乗演算器７０８に接続されており、これは、その入力の２乗を計算する。虚数部相関信号７０７は、同様に、２乗演算器７０９に接続されており、これはその入力の２乗を計算する。２乗演算器７０８及び７０９は、加算器７１０に接続されており、これは、その入力を接続して、実数部相関信号７０６と虚数部相関信号７０７の２乗の和である単一化相関信号７１１を出力する。単一化相関信号７１１は、平方根演算器７１２に接続されており、これは、その入力の平方根を取り込み、かつ相関パルス７１４を含む最終相関信号７１３を出力する。相関パルス７１４間の時間は、もしＣＳＫが使われると、１シンボルコードタイムの周期である。
【００７４】
ＣＰＭ相関器７１５（図１０に図示された）と図８のＣＰＭ相関器５０２間の主な相違は、図１０のＣＰＭ相関器７１５は、非コヒーレント基準信号であるｃｏｓ（ω_０＋Δω）ｔ＋θ及びｓｉｎω_２ｔ＝ｓｉｎ（ω_０＋Δω）ｔ＋θをＩ部分及びＱ部分に対しそれぞれ使っていることである。すなわち、図８のコヒーレント受信機内で出力するｃｏｓω_０ｔ及びｓｉｎω_０ｔを使うよりも上記のものを使っている。基準信号ｃｏｓω_１ｔ及びｓｉｎω_１ｔは、位相オフセットしθをｃｏｓω_１ｔ及びｓｉｎω_１ｔ両方に対し同様に保持するために、電力分配器に接続された同じ発振器から出力する。非コヒーレント基準信号の使用は、各々のＣＰＭ相関器により出力する相関信号が、部分的に位相差θに依存する振幅を持つようにしている。非コヒーレント基準信号を使用することの、相関を達成する能力に対する効果は、まず、Ｒｅａｌ＊（ｔ）信号７０４のＩ部分を基準して説明することができる。Ｒｅａｌ＊（ｔ）信号７０４は次のように表わされるだろう。
【００７５】
【数６】
Ｒｅａｌ＊（ｔ）＝Ｒｅ｛Ａ・ｕ（ｔ）ｅｘｐ（−ｊω_０ｔ）｝
【００７６】
ここで、上述したように、ｕ（ｔ）＝ｉ（ｔ）＋ｊｑ（ｔ）で、これは信号ｓ（ｔ）の複素数の包絡線であり、そしてＲｅ｛｝は複素数の実数部である。Ｒｅａｌ＊（ｔ）信号７０４は、乗算器７２０により、局部的に発生された基準信号ｃｏｓω_１（ｔ）＝ｃｏｓ（ω_０＋Δω）ｔ＋θで乗算され、従って、乗算器７２０の出力は、Ｒｅ｛Ａ・ｕ（ｔ）ｅｘｐ（−ｊω_０ｔ）｝ｃｏｓω_１（ｔ）である。乗算器７２０の出力は、ローパスフィルタ７２１に接続され、これはその入力に接続された信号のベースバンド部分を保持する。非コヒーレント基準信号ｃｏｓω_１ｔが、送信機の基準周波数ω_０と、単に位相差だけ異なると（すなわち、周波数変化は、興味のある時間中無視できると）仮定すると、受信機の基準信号は、次のように表わされるだろう。
【００７７】
【数７】
ｃｏｓω_１ｔ＝ｃｏｓ（ω_０ｔ＋θ）
【００７８】
ローパスフィルタ７２１の出力ｙ（ｔ）は従って次のように表わされる。
【００７９】
【数８】

【００８０】
ここで、”ＬＰＦ”はローパスフィルタ７２１の演算を示す。同様の推論で、Ｒｅａｌ＊（ｔ）信号のＱ部分のローパスフィルタの出力Ｚ（ｔ）は次のように表される。
【００８１】
【数９】

【００８２】
信号７０５において９０°だけ移相することにより、Ｉｍａｇ＊（ｔ）信号のＩ部分のローパスフィルタ７４１の出力は、上記で導出したｚ（ｔ）に等しく、一方、Ｉｍａｇ＊（ｔ）信号のＱ部分のローパスフィルタ７４３の出力は、上記で導出されたようにｙ（ｔ）の反転信号に等しい。
【００８３】
動作中において、４つの相関器７２２から７２５のそれぞれは、受信された信号ＣＰＭ信号ｓ＊（ｔ）の相関に寄与するだろう。非コヒーレントＣＰＭ相関器７０２の演算は、２、３の例で示される。第１の例として、位相オフセットθ＝０°とすると、ローパスフィルタ７２１及び７３１に対する出力ｙ（ｔ）及びｚ（ｔ）は各々次のようになる。
【００８４】
【数１０】
ｙ（ｔ）＝（Ａ／２）ｉ（ｔ）
及び
【数１１】
ｚ（ｔ）＝（Ａ／２）ｑ（ｔ）
【００８５】
増幅定数をＡ＝２に選ぶと、フィルタ７２１及び７３１のフィルタ出力はｙ（ｔ）＝ｉ（ｔ）及びｚ（ｔ）＝ｑ（ｔ）となる。便宜のため、１６チップのコードシーケンス長さを仮定すると、１６チップ時間（すなわち、１６Ｔｃ）後に、全シーケンスは、ＣＰＭ相関器７０５の各々内の相関レジスタ７２６、７２７、７２８及び７２９内に含まれる。例示的なチップストリームｃ（ｔ）＝１１１１０１０１１００１００００は、破壊分離されて、サブシーケンスＣ_ｏｄｄ（ｔ）＝１１００１０００とＣ_ｅｖｅｎ（ｔ）＝１１１１０１００になるだろう。さらに説明のために仮定を行うと、送信機の波形発生器Ｐ（ｔ）は、２チップ期間の長さを持つリターンツーゼロ（ＲＺ）矩形波形を発生し、送信されたｉ（ｔ）及びｑ（ｔ）信号は、各々図１１Ａ及び図１１Ｂに示されるように図示されるようになるだろう。ＲＺ信号の代わりに、ＣＰＭベースバンド信号を使用する図１０の相関器の演算は、時刻ｔ＝１６Ｔｃでは、正弦波形のピーク値は相関レジスタ７２６、７２７、７２８及び７２９に出現しＲＺ波形のパルス高さに対応するということを観察すれば理解可能である。
【００８６】
受信端では、相関レジスタ７２６及び７２７の内容は、各々図１１及び１１Ｄに示すように表わされるだろう。右から左への読み取りとしての図１１Ｃの波形は左から右への読み取りとしての図１１Ａのそれと同じである。同様に、図１１Ｂと１１Ｄの波形は同じ関係を持っている。４つの相関器７２２、７２３、７２４及び７２５の各々に対する出力は、チップ値を各チップのチップ重み付けファクタ７１６と各点での乗算により得られ、加算器７１７によるチップ積の和は相関信号を生み出すだろう。相関器７２５に対するチップ重み付けファクタ７１６は、相関器７２３の値では表示で反対である。相関器７２２及び７２４に対するチップ重み付けファクタ７１６は同じ表示である。θ＝０°である今の例を引き続き基準として各々Ｒｅａｌ＊（ｔ）信号のＩ部分（”ＲｅＩ”）及びＱ部分（”ＲｅＱ”）に対応する、時刻ｔ＝１６Ｔｃでの相関器７２２及び７２３の各々に対する出力は８であり、一方各々虚数部＊（ｔ）信号のＩ部分（”ＩｍＩ”）及びＱ部分（”ＩｍＱ”）に対応する、相関器７２４及び７２５の各々に対する出力は０である。時刻１６Ｔｃでの最終相関信号７１３は次のようである。
【００８７】
【数１２】

【００８８】
１６という値は、特別のチップシーケンスに対する相関を表わす最大値である。もし多重コードが認識されるのであれば、複数の非コヒーレントＣＰＭ相関器７０２は並列演算を行い、各々は異なったコードを認識すべくプログラム化される。最大相関信号に対応するチップシーケンスは、受信チップシーケンスとして選定してもよい。
【００８９】
第２の例として、θ＝３０°と仮定して、相関レジスタ７２６及び７２７の内容は、それぞれ図１１Ｅ及び１１Ｆに示した如くに現われる。増幅定数Ａ＝２を選択して、それぞれローパスフィルタ７２１及び７３１の出力Ｙ（ｔ）及びＺ（ｔ）は次の如く表わされる。
【００９０】
【数１３】

になる。
そして
【数１４】

【００９１】
相当するチップウエイト７１６での、相関レジスタ７２６から７２９内のチップ値の個々の各点のベクトルの乗算は、加算器７１７から次の出力を生じる。
【００９２】
【数１５】

【数１６】

【数１７】

【数１８】

【００９３】
従って、最終相関信号７１３は次式により発生される。
【００９４】
【数１９】

【００９５】
従って、θ＝３０°の位相オフセットに対して、ｔ＝１６Ｔｃにて最終相関信号７１３の値は最大レベルの１６にとどまる。
【００９６】
もう１つの例として、位相オフセットθ＝４５°が仮定される。ローパスフィルタ７２１及び７３１の出力ｙ（ｔ）及びｚ（ｔ）はそれぞれ、次式となり、
【数２０】
ｙ（ｔ）＝ｉ（ｔ）（０．７０７）−ｑ（ｔ）（０．７０７）
そして
【数２１】
ｚ（ｔ）＝−ｉ（ｔ）（０．７０７）＋ｑ（ｔ）（０．７０７）
【００９７】
中間値ＲｅＩ、ＲｅＱ、ＩｍＩ、及びＩｍＱに対する解は次式の如く与えられる。
【００９８】
【数２２】

【数２３】

【数２４】

【数２５】

【００９９】
最終相関器信号７１３が次のように発生される。
【０１００】
【数２６】

【０１０１】
再び例えば位相オフセットθがθに等しくない場合でも１６の最大相関係数が実現される。
【０１０２】
図１０の相関器において、位相オフセットθに対する（ＲｅＩ＋ＲｅＱ），（ＩｍＩ＋ＩｍＱ）値及び相関値からなる表を作成することができる。
【０１０３】
【表１】

【０１０４】
位相オフセットθが４５゜を越えて増すにつれ、相関値のより高い％は、非コヒーレントＣＰＭ相関器７０２のＲｅａｌ＊（ｔ）信号パス７０４よりはむしろ、Ｉｍａｇ＊（ｔ）信号パス７０５からはじまる。θ＝９０°の位相オフセットで、例えば、すべての相関はＩｍａｇ＊（ｔ）信号パス７０５から来る。そしてＲｅａｌ＊（ｔ）信号パス７０４から来ない。実数部ＣＰＭ相関器７１５の出力７０７と虚数部ＣＰＭ相関器７１５の出力７０７が位相オフセットθの関数として正弦状に進行し、次のように表わされる。
【０１０５】
【数２７】
Ｒｅａｌ＊（ｔ）の相関＝１６ｃｏｓθ
【数２８】
Ｉｍａｇ＊（ｔ）の相関＝−１６ｓｉｎθ
【数２９】
Ｃｏｒｒ＝｛（１６ｃｏｓθ）^２＋（−１６ｓｉｎθ）^２｝^１／２＝１６
【０１０６】
かくして最大相関１６が位相オフセットθに関係なしに発生される。複数の相関器の使用が図１０に示された様式で描かれたように、受信機が送信機に関連して動作する図９の象限にかかわらず成功裏の相関を実行する。
【０１０７】
次のことは特記される、すなわち１６Ｔｃの倍数以上のチップタイムで（例えば１６チップのチップシーケンス）相関出力がｉ（ｔ_ｎ）とｑ（ｔ_ｎ）間の交差相関値の関数であろう。図１０の非コヒーレントＣＰＭ相関器は交差相関である限り、コヒーレントコードの２位相相関器より悪く動作しないだろう。換言すれば、もし与えられたコードが２位相相関を通して４／１６の最大時間サイドローブ値を生ずるならば、その時は図１０相関器から期待される最悪の時間サイドローブ値はまた４／１６であるはずである。
【０１０８】
図１２は非コヒーレントスペクトル拡散相関器で受信スペクトル拡散信号の実数部及び虚数部を用いた別の形のブロック図である。図１２の相関器は４個のシフトレジスタの代わりに２個のシフトレジスタを用いるだけであり、かつ一つの電力分配器を持つだけで、これは受信信号ｓ＊（ｔ）上に位相遅延なく動作し、図１０で説明したように非コヒーレント相関器での３つの電力分配器の場合とは異なる。受信された信号ｓ＊（ｔ）上で位相遅延のない電力分配器の使用は、せまいバンド幅で最適条件で動作する一方、受信された信号は比較的広くバンド幅をカバーする利点がある。
【０１０９】
図１２では、受信された信号ｓ＊（ｔ）４０１は、受信信号ｓ＊（ｔ）上のチップシーケンスを認識するために、２個のレジスタの非コヒーレントＣＰＭ相関器８０２に接続され、２個のレジスタの非コヒーレントＣＰＭ相関器８０２は第１の電力分配器８０３を含み、これはそれぞれ０゜の位相遅延の２つの複製信号８０４と８０５を生成する。局部発振器８０６は局部搬送波信号ｃｏｓω_１ｔ８０７を生成する。これは第２の電力分配器８０８に接続される。第２の電力分配器８０８は複製信号を生成し、一つは０゜の位相遅延の信号８０９で、もう一つは９０゜の位相遅延の信号８１０である。
【０１１０】
局部発振器８０６は局部搬送波信号ｃｏｓω_１ｔ８０７を生成する、これは第２の電力分配器８０８に接続される。第２の電力分配器８０８は複製信号、すなわち一つは０゜位相遅延の信号８０９と他の一つは９０゜位相遅延の信号８１０を生成する。同じ局部発振器８０６から信号ｃｏｓω_１とｓｉｎω_１を生成するために第２の電力分配器８０８はｃｏｓω_１とｓｉｎω_１の両方に対して、ω_１とω_０の間の差の位相オフセットθを保持する。
【０１１１】
信号８０４と８０９は第１の第１の乗算器８１１に接続され、その入力は第１の積信号８１２を生成する。第１の積信号８１２は第１のローパスフィルタ８１３に接続され、それは、そのベースバンド周波数成分を保持する第１のろ波された信号８１４を生成する。第１のろ波された信号８１４は、第１の偶奇相関器８１５に接続される。
【０１１２】
信号８０５と８１０は同様に第２の乗算器８１６に接続され、その入力は第２の積信号８１７を生成する。第２の積信号８１７は同様に第２のローパスフィルタ８１８に接続され、それは、そのベースバンド周波数成分を保持する第２のろ波された信号８１９を生成する。第２のろ波された信号８１９は同様に第２の偶−奇数相関器８２０に接続される。
【０１１３】
２つのレジスタの非コヒーレントＣＰＭ相関器８０２において、図１２で図示されたように、Ｒｅａｌ＊（ｔ）信号のＱ部分はＩｍａｇ＊（ｔ）信号のＩ部分と同じである。そしてＩｍａｇ＊（ｔ）信号のＱ部分はＲｅａｌ＊（ｔ）信号のＩ部分の位相から１８０゜だけずれた（すなわち、反転された）信号である。Ｒｅａｌ＊（ｔ）信号のＩ部分とＩｍａｇ＊（ｔ）信号のＱ部分は同じレジスタ８２１に格納され且つ読み出される。同様に、Ｉｍａｇ＊（ｔ）信号のＩ部分とＲｅａｌ＊（ｔ）信号のＱ部分は同じレジスタ８２７に格納され且つ読み出される。図１２の２つのレジスタの非コヒーレントＣＰＭ相関器８０２は概念的に図１０の非コヒーレントのＣＰＭ相関器７０２と同じ方式で動作する。
【０１１４】
第１の偶奇相関器８１５は同時に実数部ｉ＊（ｔ）成分と虚数部ｑ＊（ｔ）成分を認識し、チップ８２２のシーケンスを保持することが出来るレジスタ８２１を備える。奇数チップは実数部のＩ加算器８２３に接続され、これはその入力を合成して、虚数部Ｑの相関信号８２６を生成する。
【０１１５】
第２の偶数相関器８２０は同時に虚数部ｉ＊（ｔ）成分及び実数部ｑ＊（ｔ）成分を認識し、チップ８２８のシーケンスを保持することができるレジスタ８２７を備える。奇数チップは虚数部のＩ加算器８２９に接続され、それは入力を合成して、虚数部Ｉの相関信号８３０を生成する。偶数チップは実数部Ｑの加算器８３１に接続され、実数部Ｑの相関信号８３２を生成する。
【０１１６】
実数部Ｉの相関信号８２４と実数部Ｑの相関信号８３２は実数部加算器８３３と接続され、その入力を合成して実数部相関信号８３４を生成する。同時に虚数部Ｑ相関信号８２６と虚数部Ｉ相関信号８３０は虚数部の加算器８３５に接続される、それは入力を合成して、虚数部相関信号８３６を生成する。
【０１１７】
実数部の相関信号８３４は二乗演算器８３７に接続され、それは入力の二乗を計算する。虚数部の相関信号８３６は二乗演算器８３８に接続され、それはその入力を二乗する。二つの二乗値は加算器８３９に入力され、その入力を合成して、実数部の相関信号８３４と虚数部の相関信号８３６の二乗値の加算を表わす単一化相関信号８４０を生成する。単一化相関信号８４０は平方根演算器８４１に入力され、その入力の平方根を演算して最終相関信号８４２を出力する。二乗演算器８３７と８３８、加算器８３９、そして平方根演算器８４１は実数部及び虚数部の二乗の加算の平方根を集合的に計算する。
【０１１８】
図２２及びほかのところで示されたように、ロバートソン（Ｒｏｂｅｒｔｓｏｎ）の装置は二乗値の加算の平方根を計算する。もしＣＳＫが用いられるならば、個々の相関パルス８４３の時間は１シンボルコードの時間であろう。
【０１１９】
次のことは特記される、すなわち図１０の非コヒーレントＣＰＭ相関器８０２では二乗のプロセスが極性情報を破壌することである。
【０１２０】
図１３Ａはシリアル相関を用いるスペクトル拡散受信機のブロック図である。
【０１２１】
受信された信号ｓ＊（ｔ）４０１は、受信された信号ｓ＊（ｔ）における相関シーケンスを認識するためのコヒーレントシリアルＣＰＭ９０２と接続される。
【０１２２】
図１３ＡのコヒーレントシリアルＣＰＭ相関器９０２は電力分配器９０３を含む、これは０°位相遅延の複製信号９０４と９０５を生成する。
【０１２３】
信号９０４はＩ乗算器に接続される。Ｉ乗算器９０６の別の入力は局部的に発生された信号ｉ（ｔ）ｃｏｓω_０ｔに接続され、すなわち、相関シーケンスのＩ−チップシーケンスを有して合成された搬送波信号に接続される。信号９０５はＱ乗算器９１１に接続され、それは局部的に発生した信号ｑ（ｔ）ｓｉｎω_０ｔに接続され、すなわち、相関シーケンスのＱ−チップシーケンスと結合された搬送波信号と接続されている。図１３ＡのコヒーレントシリアルＣＰＭ相関器は周波数ω_０のコヒーレント基準信号を用いる。
【０１２４】
Ｉ−チップシーケンスを表わす波形のｉ（ｔ）信号及びＱ−チップシーケンスを表わす波形のｑ（ｔ）信号は各々３値のリターンツーゼロ（ＲＺ）波形を備える。すなわち、それらは論理”１”を示す＋１、論理”０”を表わす−１及び何の値も表わさない０である。それらは図１３Ｂに示されている。ｉ（ｔ）信号及びｑ（ｔ）信号は、ｉ（ｔ）信号は各奇数チップ時間で＋１か−１の値を持つが偶数チップ時間中は０であり、ｑ（ｔ）信号は各偶数チップ時間で＋１か−１を持つが奇数時間中は０であるという意味において、各々１チップ時間だけのオフセット量である。
【０１２５】
Ｉ乗算器９０６は、その入力を乗算して、Ｉ積信号を出力する。Ｉ積信号９０７はローパスフィルタ（図示なし）でろ波されて、Ｉ積分器９０８に接続されており、それはその入力を積分し、制御入力９０９の制御のもとでその積分値（加算値）をダンプする。Ｉ積分器９０８はＩ相関信号９１０を出力する。Ｑ乗算器９１１は、その入力を乗算して、Ｑ積信号９１２を出力する。Ｑ積信号９１２は、ローパスフィルタ（図示せず）でろ波され、Ｑ積分器９１３に接続され、それはその入力を積分し、制御入力９１４の制御のもとでその積分値（加算値）をダンプする。Ｑ積分器９１３は、Ｑ相関信号９１５を出力する。ｉ（ｔ）信号とｑ（ｔ）信号は３値のリターンツーゼロ信号なので、積分器９０８と９１３のただ１つだけがあるタイミングで値を変化させる。
【０１２６】
相関信号９１０とＱ相関信号９１５は加算器９１６に接続され、それはその入力を乗算し、単一化相関信号９１７を出力する。この単一化相関信号９１７はステップ状に次第に増大し完全な相関が達成されると最大値に達する。もしＣＫＳが用いられると、予め与えられたシンボルコード時間Ｔｓの間の複数の並列コヒーレントシリアルＣＰＭ相関器９０２に対する単一化相関信号９１７の最大のものは、受信シンボルコードを特定するため使われるだろう。Ｉ及びＱ積分器９０８、９１３は、ダンプするために教示されるまで、それらの値を保持する。積分及びダンプ演算を適切に制御するため、同期情報が必要である。
【０１２７】
これを達成するため、並列相関器は、必要なタイミング情報を提供するため、１つ以上のシリアル相関器と一緒に演算する。そのような実施例では、送信機は最初にデータを伝送（すなわち、プリアンブル）し、これは並列相関器により受信される。並列相関器は、受信データが認識されると、相関パルスを発し、この相関パルスは、そのシリアル相関器あるいは相関器のタイミングを制御するのに用いられる。
【０１２８】
図１４は、受信されたスペクトル分散信号の、分離可能な実数部及び虚数部に対してシリアル相関を使用する非コヒーレント拡散スペクトルのブロック図である。
【０１２９】
概念的には、図１４の非コヒーレントシリアルＣＰＭ相関器は、図１０の非コヒーレントＣＰＭ相関器７０２と同様のやり方で演算を行う。受信された信号ｓ＊（ｔ）４０１は、受信された信号ｓ＊（ｔ）４０１におけるチップシーケンスを認識するため、非コヒーレントシリアルＣＰＭ相関器１００２に接続されている。非コヒーレントシリアルＣＰＭ相関器１００２は、電力分配器１００３を含み、これは、０°位相遅れを有するＲｅａｌ＊（ｔ）１００４及び９０°位相遅れを有するＩｍａｇ＊（ｔ）１００４及びＩｍａｇ＊（ｔ）の複製信号を出力する。Ｒｅａｌ＊（ｔ）１００４及びＩｍａｇ＊（ｔ）１００５はそれぞれ受信信号ｓ＊（ｔ）４０１の実数部及び虚数部である。
【０１３０】
Ｒｅａｌ＊（ｔ）信号１００４は、シリアルＣＰＭ相関器１０２０に接続され、これは実数部相関信号１００６を出力する。虚数部＊（ｔ）信号１００５は同様に第２のシリアルＣＰＭ相関器１０２０に接続され、これは虚数部相関信号１００７を出力する。
【０１３１】
各シリアルＣＰＭ相関器１０２０は電力分配器（図示せず）を含み、これは入力信号を受信し、０°位相遅れを持つ複製信号１０２１及び１０２２に分配する。信号１０２１は、第１のＩ乗算器１０２３に接続されている。第１のＩ乗算器１０２３の他の入力は、以前の図１０を参照して述べた、局部的に発生された非コヒーレント基準信号ｃｏｓω_１ｔ＝ｃｏｓ（ω_０＋Δω）ｔ＋θに接続されている。第１の乗算器１０２３の出力は、Ｉローパスフィルタ１０２７に接続されており、その出力は第２のＩ乗算器１０２９に接続されている。第２のＩ乗算器１０２９の他の入力は、ｉ（ｔ）信号１０３１に接続されており、これはＩ−チップシーケンスを表わす波形である（図１３Ａ及び図１３Ｂ参照。）。
【０１３２】
信号１０２２は第１の乗算器１０２４に接続されている。第１のＱ乗算器１０２４の他の入力は、以前の図１０を参照して述べたように、局部的に発生された非コヒーレント基準信号ｓｉｎω_１ｔ＝ｓｉｎ（ω_０＋Δω）ｔ＋θに接続されている。第１のＱ乗算器１０２４の出力は、Ｑローパスフィルタ１０２８に接続されており、その出力は第２の乗算器１０３０に接続されている。第２のＱ乗算器１０３０の他の入力はｑ（ｔ）信号１０３２に接続されており、これはＱ−チップシーケンスを表わす波形である（図１３Ａ及び１３Ｂ参照。）。第２のＩ乗算器１０２９の出力はＩ積分器１０３３に接続されており、これは、その入力を積分し、制御入力１０３５の制御のもとでその積分値をダンプする。Ｉ積分器はＩ相関信号１０３７を出力する。第２のＱ乗算器１０３０はＱ積分器１０３４に接続されており、これはその入力を積分し、制御入力１０３６の制御のもとでその積分値をダンプする。Ｑ積分器１０３４は、Ｑ相関信号１０３８を出力する。Ｉ−チップシーケンスを表わす波形であるｉ（ｔ）信号及びＱ−チップシーケンスを表わす波形であるｑ（ｔ）信号は各々、３値のリターンツーゼロ（ＲＺ）波形を備える。
【０１３３】
すなわち、図１３Ｂに示すように、それらは、論理”１”を示す＋１、論理”０”を表わす−１及び何も値も示さない０である。ｉ（ｔ）信号及びｑ（ｔ）信号は、ｉ（ｔ）信号は、各奇数チップ時間では＋１か−１の値を持つが、偶数チップ時間中では０であり、ｑ（ｔ）信号は各偶数チップ時間では＋１か−１の値を持つが、奇数チップ時間中では０であるという意味において、各々から１チップ時間だけのオフセット量である。ｉ（ｔ）信号とｑ（ｔ）信号は、３値のリターンツーゼロ波形であるので、積分器１０３３と１０３６のただ１つだけがあるタイミングで値を変化させる。Ｉ及びＱ積分器は、ダンプするように教示されるまで、その値を保持する。
【０１３４】
図１３Ａを参照してわかるように、Ｉ及びＱ積分器１０３５、１０３６の積分及びダンプ演算を制御するのに必要な同期情報は、相関パルスを発生するために、送信プリアンブルからタイミング情報を受信する並列相関器から得ることができる。相関パルスは、シリアル相関器あるいは相関器のタイミングを制御するために用いられる。他の適切な制御法も可能である。Ｉ相関信号１０３７及びＱ相関信号１０３８は、加算器１０３９に接続されており、これはその入力を合成し単一化相関信号１００６を出力する。単一化相関信号１００６は、ステップ状に次第に増大し、完全な相関が達成されると最大値に達する。上述したように、Ｒｅａｌ＊（ｔ）信号１００４を受信するＣＰＭ相関器１０２０は実数部相関信号１００６を出力し、虚数部＊（ｔ）信号１００５を受信する第２のＣＰＭ相関器１０２０は虚数部相関信号１００７を出力する。
【０１３５】
実数部相関信号１００６は２乗演算器１００８に接続されており、これはその入力の２乗を計算する。虚数部相関信号１００７は２乗演算器１００９に接続されており、これは、その入力の２乗を計算する。２つの２乗値は加算器１０１０に接続されており、これは、その入力を接続し、実数部相関信号１００６と虚数部相関信号１００７の２乗の総和を表わす単一化相関信号を出力する。単一化相関信号１０１１は、平方根演算器１０１２に与えられ、これはその入力の平方根を取り出し、最終相関信号１０１３を出力する。もしＣＰＭが使用されると、最大相関パルス１０１４は、シンボルコード時間Ｔｓ当たり１回達成される。相関パルスの２乗化は、最終相関信号１０１３において極性情報を破壊することである。
【０１３６】
図１５Ａは、受信拡散スペクトル信号の拡散可能な実数部及び虚数部に対しシリアル相関を用いる非コヒーレント拡散スペクトル受信機のも一つの実施例のブロックの図である。受信された信号ｓ＊（ｔ）４０１は、受信された信号ｓ＊（ｔ）４０１内においてチップシーケンスを認識する２個の並列積分器の非コヒーレントシリアルＣＰＭ相関器１１０２に接続されている。２個の並列積分器の非コヒーレントシリアルＣＰＭ相関器１１０２は、第１の電力分配器１１０３を備え、これは各々０°位相遅れを有する複製信号１１０４及び１１０５を出力する。局部発振器１１０６は、局部搬送波信号ｃｏｓω_１ｔ１１０７を生成し、これは第２の電力分配器１１０８に接続されている。第２の電力分配器１１０８は複製信号を生成し、１つの信号１１０９は０度の位相遅れを有し、もう１つの信号１１１０は９０度の位相遅れを有する。
【０１３７】
信号１１０４及び１１０９は、第１の乗算器１１１１に接続されており、これは、その入力を乗算し、第１の積信号１１１２を出力する。第１の積信号１１１２は第１のローパスフィルタ１１１３に接続され、これはベースバンド周波数成分を保持する第１のろ波された信号を出力する。
【０１３８】
信号１１０５及び１１１０は、第２の乗算器１１１６に接続され、これはその入力を乗算し第２の積信号１１１７を出力する。第２の積信号１１１７は第２のローパスフィルタ１１１８接続され、これはベースバンド周波数成分を保持する第２のろ波された信号を出力する。２個の並列積分器の非コヒーレントシリアルＣＰＭ相関器１１０２では、Ｒｅａｌ＊（ｔ）信号のＱ部分は、Ｉｍａｇ＊（ｔ）信号のＩ部分と同じで、虚数部＊（ｔ）信号のＱ部分はＲｅａｌ＊（ｔ）信号のＩ部分の位相から１８０°だけずれ（すなわち、反転され）ている。
【０１３９】
第１のろ波された信号１１１４は実数部Ｉの乗算器１１２１に接続されており、これも局部発信信号ｉ（ｔ）に接続されている。すなわち、相関シーケンスのｉ（ｔ）チップシーケンスに接続されている（図１３Ｂ参照。）。実数部Ｉの乗算器１１２１は、その入力を乗算し、実数部Ｉの積信号１１２２を出力する。第１のろ波された信号１１１４も虚数部Ｑの乗算器１１２３に接続されており、これも局部発生信号
【数３０】

に接続されている。すなわち、相関シーケンスの反転されたｑ（ｔ）チップシーケンスに接続されている（図１３Ｂ参照。）。虚数部Ｑの乗算器１１２３は、その入力を乗算し、虚数部Ｑ積信号１１２４を出力する。
【０１４０】
第２のろ波された信号１１１９は虚数部Ｉの乗算器１１２５に接続されており、これも局部発生信号ｉ（ｔ）に接続されている。虚数部Ｉの乗算器１１２５はその入力を乗算し、虚数部Ｉの積信号１１２６を出力する。第２のフィルタ１１１９も実数部Ｑの乗算器１１２７に接続されており、これは局部的に発生された信号ｑ（ｔ）に接続されている。すなわち、相関シーケンスのｑ（ｔ）チップシーケンスに接続されている（図１３Ｂ参照。）。実数部Ｑの乗算器１１２７はその入力を乗算し、実数部Ｑの積信号１１２８を出力する。
【０１４１】
実数部Ｉの積信号１１２２及び実数部Ｑの積信号１１２８は、実数部の加算器１１２９に接続されており、これはその入力を合成し、実数部の積信号１１３０を出力する。虚数部Ｑの積信号１１２４及び虚数部Ｉの積信号１１２６は、虚数部の加算器１１３１に接続され、これはその入力を合成し、虚数部の積信号１１３２を出力する。
【０１４２】
実数部の積信号１１３０は、実数部の積分器１１３１に接続されており、そしてそれはその入力を積分して制御入力１１３４の制御のもとでその積分値をダンプする。実数部の積分器１１３３は実数部の相関信号１１３５を発生する。
【０１４３】
虚数部の積信号１１３２は虚数部の積分器１１３６に接続されて、それはその入力を積分して制御入力１１３７の制御のもとでその積分値をダンプする。虚数部の積分器１１３６は虚数部の相関信号１１３８を発生する。
【０１４４】
実数部の相関信号１１３５は実数部の２乗演算器１１３９に接続されてそれは入力の２乗を計算する。虚数部の相関信号１１３８は虚数部の２乗演算器１１４０に接続されており、それは入力の２乗を計算する。その２つの２乗値は加算器１１４１に接続されて、それはそれらの入力を合成して、実数部の相関信号１１３５と虚数部の相関信号１１３６の２乗の総計である単一化相関信号１１４２を発生する。その一体化された相関信号１１４２は平方根演算器１１４３に接続されて、それはその入力の平方根を有する最終相関信号１１４４を発生する。その最終相関信号１１４４は、シンボルコードタイムの周期Ｔｓ当たり最大の値を有する。
【０１４５】
特定の実施例において、１ビットの量子化器は第１のローパスフィルタ１１１３及び第２のローパスフィルタ１１８の出力時に挿入される。
【０１４６】
図１５Ａの相関器の好ましい実施例に於いては、虚数部Ｑの乗算器１１２３、虚数部Ｉの乗算器１１２５や実数部Ｑの乗算器１１２７の各々は反転されたＸＯＲゲートを備える。反転されたＸＯＲゲートは従来技術においてはよく知られており、それらは以下のテーブルに示す如く真理値表を有する。
【０１４７】
【表２】

【０１４８】
好ましい実施例においては、実数部の加算器１１２９及び実数部の積分器１１３３はマルチプレクサと積分器を集合的に備える。個々の実数部のＩと実数部のＱ成分を計算したり、それらを加算したり、その加算値を積分したりするかわりに、好ましい実施例においては、個々の実数部Ｉ及び実数部Ｑの成分は単一のストリームやそれ自身統合化されたストリームに多重化される。
【０１４９】
同様に、虚数部の加算器１１３１及び虚数部の積分器１１３６はマルチプレクサや積分器を集合的に備える。個々の虚数部のＩ及び虚数部のＱ成分を計算したり、それらを加算したり、又その加算値を積分する代わりに好ましい実施例においては、個々の虚数部のＩ及び虚数部のＱ成分は単一のストリームやそれ自身統合化されたストリームに多重化される。
【０１５０】
好ましい実施例に於いては、第１の２乗演算器１１３９、第２の２乗演算器１１４０、加算器１１４１、及び平方根演算器１１４３は二つの二乗の総和の平方根を計算するためロバートソン（Ｒｏｂｅｒｔｓｏｎ）技術を使用して一つのデバイスを集合的に含む。ロバートソン技術であり、それは従来技術で知られているが座標＜ｘ，ｙ＞を有する平面ベクトルの標準（二つの二乗の総和の平方根）は次の如く概算できよう。
【０１５１】
【数３１】
｜＜ｘ，ｙ＞｜＝最大（ｘ，ｙ）＋（０．５）最小（ｘ，ｙ）
（１１５２）
【０１５２】
ロバートソンデバイスの好ましい実施例は図２２に示されこの後に記載されている。
【０１５３】
図１５Ｂは、受信したスペクトル拡散信号の分離できる実数部と虚数部の部分のための複数ビットのシリアル相関を用いたスペクトル拡散受信機のブロック図である。図１５Ｂの受信機は、受信された信号ｓ＊（ｔ）４０１に接続した第１の電力デバイス１１５３、局部発振器１１５６、第２の電力分配器１１５８、乗算器１１６１や１１６６やローパスフィルタ１１６３と１１６８を含むがこれらの全てにおいて図１５Ａの実施例と類似している。又図１５Ａ実施例の如く、Ｒｅａｌ＊（ｔ）信号のＱ部分は、Ｉｍａｇ＊（ｔ）のＩ部分と同じであり、又Ｉｍａｇ＊（ｔ）信号のＱ部分は、Ｒｅａｌ＊（ｔ）信号のＩ部分の位相から１８０°ずれて（すなわち、反転されて）いる。
【０１５４】
ローパスフィルタ１１６３は２ビットのアナログ／デジタル（Ａ／Ｄ）変換器１１６４に接続されており、その他のローパスフィルタ１１６８はその他の２ビットＡ／Ｄ変換器１１６９に接続されている。２ビットのＡ／Ｄ変換器１１６４及び１１６９はそれぞれの入力波形を個々量子化して、その入力波形の振幅に相当した２ビットパターンを出力する。図１５Ｃは入力波形１１５４の２ビット量子化を示すグラフである。４つの振幅領域１１５５は図１５Ｃのグラフに描かれている。
【０１５５】
入力波形１１５４（すなわち、ローパスフィルタ１１６３又は１１６８の出力）が最高の振幅領域１１５５内にある時は、Ａ／Ｄ変換器１１６４又は１１６９は１１の２ビットのパターンＩ_１Ｉ_０を出力する。入力波形１１５４が次の最後振幅領域１１５５内にある時は、Ａ／Ｄ変換器１１６４又は、１１６９は１０の２ビットパターンＩ_１Ｉ_０を出力する。同様に次の最高の振幅領域１１５５内では、Ａ／Ｄ変換器１１６４又は１１６９は、０１の２ビットパターンＩ_１Ｉ_０を出力し、最小の振幅領域１１５５内にある時は、Ａ／Ｄ変換器１１６４又は１１６９は００の２ビットパターンＩ_１Ｉ_０を出力する。
【０１５６】
Ａ／Ｄ変換器１１６４及び１１６９の入力は各チップ周期に一回サンプリングされる。Ａ／Ｄ変換器１１６４及び１１６９の出力１１６５及び１１７０は複数ビットの非コヒーレントなシリアル相関ブロック１１６７に提供される。Ａ／Ｄ変換器１１６４の出力１１６５は、乗算器１１７２の入力に接続されるが、それは局部的に発生したｉ（ｎ）チップ信号に接続されたその他の入力を有し、それは図１５Ａに使用される３値リターンツーゼロ波形に相当する２の補数の波形を、特定の実施例に於いて発生する。Ａ／Ｄ変換器１１６４の出力１１６５もまた第２の乗算器１１７４の入力に接続されるが、それは局部的に発生された反転信号ｑ（ｎ）チップ信号に接続されたその他の入力を有し、それもまた２つの相補的なフォーマットで表される３値信号である。Ａ／Ｄ変換器１１６９の出力１１７０はｉ（ｎ）チップ信号に接続された他の入力を有する乗算器１１７１の入力に接続される。
【０１５７】
Ａ／Ｄ変換器１１６９の出力１１７０もまたｑ（ｎ）チップ信号に接続された他の入力を有する乗算器１１７３の入力に接続される。
【０１５８】
乗算器１１７１、１１７２、１１７３や１１７４の各々は、好ましくはその入力を乗算して２の補数のフォーマットの結果を発生するデジタル乗算器として具体化される。乗算器１１７１、１１７２、１１７３や１１７４の各々に対する、好ましい入力と出力の真理値表は次の表１５−１に表わされるが、そこではｉ_ｃ及びｑｃは適当な時間間隔におけるｉ（ｔ）及びｑ（ｔ）信号のチップレートを表わす。ｉ_ｃまたはｑｃの二進法の０ビットは−１のチップ値を表わすが、一方ｉ_ｃまたはｑ_ｃの二進法１ビットは＋１のチップ値を表わす。これらの値はこの特定の実施例で見た如く、その信号ｉ（ｎ）及びｑ（ｎ）信号に対する２の補数のフォーマットで表現される。
【０１５９】
【表３】

【０１６０】
乗算器１１７１、１１７２、１１７３及び１１７４の各々からの出力は表１５−１に従った３ビットのデジタル信号を備える。乗算器１１７１、１１７２、１１７３及び１１７４はそれぞれ累算器１１７５、１１７６、１１７７及び１１７８に接続されている。チップクロック信号１１８１は、累算器１１７５、１１７６、１１７７及び１１７８のそれぞれに接続されており、累算器１１７５、１１７６、１１７７及び１１７８にそれらの出力を各チップ周期毎に一度サンプリングさせる。従って、３２チップのシンボルコード長さに対しては累算器１１７５、１１７６、１１７７及び１１７８は与えられたシンボルコードに対してそれらの入力を３２回サンプリングを行う。各サンプリング時刻に於いては、累算器１１７５、１１７６、１１７７及び１１７８はその入力を加算して、実行中の相関和を得る。Ａ／Ｄ変換器１１６４及び１１６９の出力は２の補数の表示で表わされるので、累算器１１７５、１１７６、１１７７及び１１７８は効果的に加算処理のみを行うだけで加算または引き算を行う。ダンプ信号１１８２は各シンボル周期の終りに累算器をクリアする。３２チップシンボルコードに対しては実行中の累算器和は＋３２と−３２の間で変化する。
【０１６１】
とって代わって、２の補数のフォーマット信号ｉ（ｎ）及びｑ（ｎ）を使用する代りにｉ（ｔ）ｑ（ｔ）の如き３値のリターンツーゼロ波形（図１５Ａ参照。）を使われることがある。そのような場合は、累算器１１７５、１１７６、１１７７及び１１７８は各クロックサイクルでという代りに、むしろ代替的パターンにおけるその他のクロックサイクルを各々累算する。
【０１６２】
累算器１１７５、１１７６、１１７７及び１１７８は６ビットのデジタル累算値を出力する。累算器１１７６及び１１７７は第１の加算器１１７９の入力に接続される。加算器１１７９及び１１８０の出力は、大きなさ計算ブロック１１８５及び位相計算ブロック１１８７に接続される。振幅の計算ブロック１１８５はロバートソンデバイス（図２２参照。）として統合される。位相計算ブロック１１８７は統合されるように、すなわち、図２５Ｂに関して本明細書のどこか他のところで表わされ、また記載されている位相セクタルックアップテーブルの如くである。振幅の計算ブロック１１８５及び位相計算ブロック１１８７は単一化相関信号及び位相信号１１８８それぞれ出力する。その単一化相関信号１１８６は７ビットの符号なしのデジタル信号であろう。
【０１６３】
実験によると、図１５Ｂの相関器は、図１５Ａの相関器に対して約１．５から２．０ｄＢのビットエラーレート（ＢＥＲ）及びＥ_ｂ／Ｎ_ｏ（ビットエネルギー／ノイズ密度）に於ける改良を実現できることを示した。確かに２ビット量子化は１ビット量子化に比べて格段の改善につながるが、さらに多ビットの量子化はＢＥＲとＥ_ｂ／Ｎ_ｏ比において得られるものが低減してゆき、最大の総改善で３ｄＢとなる。このように、２ビット量子化は、ハードウエアの複雑化を大きく助長することなく、有利な性能改善を実現してくれる。
【０１６４】
図１５Ｄは、受信したスペクトル拡散信号の分離可能な実数部及び虚数部に対する複数ビットのシリアル相関を利用したスペクトル拡散受信機のもう一つの具体化の部分ブロック図である。図１５Ｄに表示されている回路は図１５Ｂに示されている複数ビットの非コヒーレントシリアル相関ブロック１１６７に匹敵するものであるが、図１５Ｂにおける具体化よりも少ない部品を使っている。
【０１６５】
図１５Ｄに於いて１１６５信号（図１５Ｂ参照。）とｃ（ｔ）チップ信号（すなわち、ｉ（ｔ）とｇ（ｔ）との合成信号）が、第１の乗算器１１８９の入力へ接続される。１１７０信号（図１５Ｂ参照。）とＣ（ｔ）チップ信号は、第２の乗算器１１９０の入力へ接続される。乗算器１１８９と１１９０は、それぞれ表１５−１に従って計算を行う。第１の乗算器１１８９の出力はマルチプレクサ１１９１の入力へ接続され、それから位相反転器１１９３を通してもう一つのマルチプレクサ１１９２の入力へ接続される。第２の乗算器１１９０の出力は、マルチプレクサ１１９１と１１９２のそれぞれの入力へ接続される。
【０１６６】
マルチプレクサクロック信号１１９６が、マルチプレクサ１１９１と１１９２のそれぞれの入力への選択を制御している。マルチプレクサクロック信号１１９６の動作は、ｉ（ｔ）及びｇ（ｔ）チップ信号に交互に時間差があり、交互にチップが交替する毎にゼロになる（例えば、図１３Ｂ参照。）ということの認識を基礎としている。マルチプレクサクロック信号１１９６は、マルチプレクサ１１９１と１１９２の入力を切り替えさせて、Ｃ（ｔ）チップ信号のｉ（ｔ）又はｇ（ｔ）部分がセロになる故にゼロとなる１１８９と１１９０乗算器の出力を無視するようにする。こうしてマルチプレクサ１１９１、１１９２への入力はチップの交替毎に切り替えられる。
【０１６７】
マルチプレクサ１１９１からの出力は、累算器１１９４へ入力される。マルチプレクサ１１９２からの出力はもう１つの累算器１１９５へ入力される。累算器１１９４と１１９５は、図１５Ｂにおける累算器１１７５、１１７６、１１７７又は１１７８に似た機能を果たす；すなわち、実行中の相関和を保持するために、それらの累算器への入力の２の補数を累算する。累算器１１９４と１１９５は、チップクロック信号１１９７とダンプ信号１１９８によって制御されるが、それは、図１５Ｂに於けるチップクロック信号１１８１とダンプ信号１１８２にそれぞれ類似したものである。累算器１１９４の出力１２６０は、振幅計算ブロック１２６２と位相計算ブロック１２６３に接続される。累算器１１９５の出力１２６１も同様に、振幅計算ブロック１２６２と位相計算ブロック１２６３に接続される。振幅計算ブロック１２６２は図１５Ｂの振幅計算ブロック１１８５に類似している：同様に位相計算ブロック１１８７は、図１５Ｂの位相計算ブロック１１８７に類似している。振幅計算ブロック１２６２と位相計算ブロック１２６３は、それぞれ、単一化された相関信号１２６４と位相信号１２６５を出力する。
【０１６８】
非コヒーレント複数ビットのシリアル相関を使用して、スペクトル拡散信号の受信及び逆拡散手法が又具備されている。この手法に含まれるのは、スペクトル拡散信号を第１と第２の複製信号に分配し、第１の非コヒーレント局部基準信号を使用して第１の信号を実数部Ｉ／虚数部Ｑ信号に復調し、前述の第１の非コヒーレント局部基準信号と同じ周波数を持ちながら位相が９０°だけずれている第２の非コヒーレント局部基準信号を使用して第２の信号を虚数部Ｉ／実数部Ｑ信号に復調し、実数部Ｉ／虚数部Ｑ信号を第１の複数ビットのデジタル信号に変換し、虚数部Ｉ／実数部Ｑ信号を第２の複数ビットのデジタル信号に変換し、第１の複数ビットのデジタル信号を奇数チップ及び偶数チップを含むチップシーケンスに相関し、第１の相関和を累積し、第２の複数ビットのデジタル信号をチップシーケンスの奇数チップと偶数チップの逆配列に相関し、第２の相関和を累積し、そして、第１の相関和と第２の相関和とを合体させて統合された相関出力信号を発生する各ステップである。
【０１６９】
この手法の一つのバリエーションでは、前述の第１の相関和と第２の相関和を合体の複数ビットのデジタル信号を相関し、第１の相関和を累積し、前述の第２の複数ビットのデジタル信号を相関し、第２の相関和を累積し、そして前述の第１の相関和と第２の相関和を合成する過程が、次の各ステップを含んでいる。すなわち、実数部Ｉ／虚数部Ｑ信号を前述の奇数チップと掛け合わせて実数部Ｉの積信号を発生し、虚数部Ｉ／実数部Ｑ信号を前述の偶数チップと掛け合わせて実数部Ｑの積信号を発生し、虚数部Ｉ／実数部Ｑ信号を前述の奇数チップと掛け合わせて虚数部Ｉの積信号を発生し、実数部Ｉ／虚数部Ｑ信号を前述の偶数チップの逆配列と掛け合わせ虚数部Ｑの積信号を発生し、それぞれ独立して前述のチップシーケンスの各々のチップ期間に、実数部Ｉ／の積信号、実数部Ｑの積信号、虚数部Ｉの積信号、及び虚数部Ｑの積信号を累積し、累積された実数部Ｉの積信号と累積された実数部Ｑの積信号を和して実数部相関信号にし、累積された虚数部Ｉの積信号と累積された虚数部Ｑの積信号を合算して虚数部相関信号にし、そしてその実数部相関信号と虚数部相関信号を合体させて統合された相関信号にする各ステップである。
【０１７０】
この手法のもう一つのバリエーションでは、前述の第１の複数ビットのデジタル信号を相関し、第１の相関和を累積し、前述の第２の複数ビットのデジタル信号を相関し、第２の相関和を累積し、そして前述の第１の相関和と第２の相関和を合体させる過程が、次の各ステップを含んでいる。すなわち、実数部Ｉ／虚数部Ｑ信号をチップシーケンスＣ（ｔ）と掛け合わせて実数部Ｉ／虚数部Ｑの積信号を発生し、虚数部Ｉ／実数部Ｑ信号をチップシーケンスＣ（ｔ）と掛け合わせて虚数部Ｉ／実数部Ｑの積信号を発生し、チップシーケンスの奇数チップに対して実数部Ｉ／虚数部Ｑの積信号をサンプリングし加算して第１の実行時に、相関和（すなわち、実数部相関和）とし、虚数部Ｉ／実数部Ｑの積信号を第２の実行時相関和（すなわち、虚数部相関和）とし、虚数部Ｉ／実数部Ｑの積信号をサンプリングし加算して前述の第１の実行時に、相関和とし実数部Ｉ／虚数部Ｑの逆積信号を第２の実行時に、相関和とする各ステップである。
【０１７１】
図１６は第１のスペクトル拡散受信機のブロック図式を示しているが、それは受信されたスペクトル拡散信号の分離可能な実数部及び虚数部に対する自己同期化された相関を使っている。
【０１７２】
受信された信号ｓ＊（ｔ）４０１は、その相関シーケンスの認識を得る為に自己同期化されたＣＰＭ相関器１２０２へ接続される。自己同期化されたＣＰＭ相関器１２０２は、複製信号を発生する電力分配器１２０３、ゼロ゜の位相遅延を持つＲｅａｌ＊（ｔ）１２０４、及び９０゜の位相遅延を持つＩｍａｇ＊（ｔ）１２０５を有している。Ｒｅａｌ＊（ｔ）１２０４とＩｍａｇ＊（ｔ）１２０５は、受信された信号ｓ＊（ｔ）４０１の実数部と虚数部である。
【０１７３】
Ｒｅａｌ＊（ｔ）信号１２０４は実数部相関器１２０６ヘ接続されるが、その相関器はその入力信号を電力分配器（図示せず。）又は他の適当な方法で分配する。実数部相関器１２０６は実数部Ｉ乗算器１２０７を保有しており、それが又局部搬送波信号ｃｏｓω_１ｔに接続される。実数部Ｉ乗算器はその入力を合体させ実数部Ｉの積１２０８を発生する。実数部Ｉの積１２０８は実数部Ｉのローパスフィルタ１２０９に接続されるが、そのフィルタはその入力をろ波し、ろ波された実数部Ｉ信号１２１０を生成する。
【０１７４】
ろ波された実数部Ｉ信号１２１０は実数部Ｉ自己同期化された相関器１２１１ヘ接続されるが、そのような相関器１２１１は、発明者ロバート・ゴールドとロバート・シー・ディクソンの名に於て、「スペクトル拡散信号の逆拡散に対する方法と装置」と題して１９９５年５月１日に特許出願された中に記述されている自己同期化技術を使用するものである。尚その特許出願は本発明の譲受人に譲渡され、ここで参照することによりここに含まれる。
【０１７５】
実数部Ｉの自己同期化相関器１２１１は、複数のチップ１２１３と選別されたチップ１２１３へ接続された複数のタップ１２１４を有する桁送りレジスタ１２１２を有する。タップ１２１４は第１のタップ乗算器１２１５へ接続され、その乗算器はその入力を乗算して積を生成し、その積はその後第２のタップ乗算器１２１６へ接続される。第２のタップ乗算器１２１６もまたろ波された実数部Ｉ信号１２１０に接続されている。第２のタップ乗算器１２１６はその入力を統合して実数部Ｉ相関信号１２１７を発生する。
【０１７６】
実数部相関器１２０６はさらに実数部Ｑ乗算器１２１８を有しており、その乗算器は局部搬送波信号のｓｉｎω_１ｔに接続される。実数部Ｑ乗算器１２１８はその入力を乗算して実数部Ｑの積１２１９を発生する。実数部Ｑの積１２１９は実数部Ｑローパスフィルタ１２２０に接続され、そのフィルタはその入力をろ波して、ろ波された実数部Ｑ信号１２２１を発生する。
【０１７７】
ろ波された実数部Ｑ信号１２２１は実数部Ｑ自己同期化相関器１２２２に接続され、その相関器は実数部Ｑ相関信号１２２３を発生する。
【０１７８】
虚数部＊（ｔ）信号１２０５は虚数部相関器１２２４に接続され、その相関器がその入力信号を電力分配器（図示せず。）又は他の適当な方法で分配する。虚数部相関器１２２４は虚数部Ｉ乗算器がまた局部搬送波信号のｃｏｓω_１ｔに接続される。虚数部Ｉ乗算器１２４４はその入力を乗算して虚数部Ｉ積１２２５を発生する。虚数部Ｉの積１２２５は虚数部Ｉのローパスフィルタ１２２６に接続され、そのフィルタがその入力をろ波し、ろ波された虚数部Ｉ信号１２２７を発生する。
【０１７９】
ろ波された虚数部Ｉ信号１２２７は虚数部Ｉ自己同期化相関器１２２８に接続され、その相関器が虚数部Ｉ相関信号１２２９を発生する。
【０１８０】
虚数部相関器１２２４は虚数部Ｑ乗算器１２３０を持っており、その乗算器がまた局部搬送波信号のｓｉｎω_１ｔに接続される。虚数部Ｑ乗算器１２３０はその入力を乗算して虚数部Ｑの積１２３１を発生する。虚数部Ｑの積１２３１は虚数部Ｑローパスフィルタ１２３２に接続され、そのフィルタがその入力をろ波し、ろ波された虚数部Ｑ信号１２３３を発生する。
【０１８１】
ろ波された虚数部Ｑ信号１２３３は、虚数部Ｑ自己同期化相関器１２３４に接続され、その相関器が虚数部Ｑ相関信号１２３５を発生する。
【０１８２】
実数部Ｉ相関信号１２１７と虚数部Ｉ相関信号１２２９がそれぞれ２乗演算器１２３６と１２３７に接続される。その２乗演算器の出力が加算器１２３８に接続され単一化されたＩ相関信号１２３９を発生する。単一化されたＩ相関信号１２３９は平方根装置１２５０に接続され、その入力の平方根をとり最終のＩ相関信号１２５１を発生する。
【０１８３】
実数部Ｑ相関信号１２２３と虚数部Ｑ相関信号１２３５は２乗演算器１２４０と１２４１にそれぞれ接続され、その２乗演算器の出力は加算器１２４２へ接続され単一化されたＱ相関信号１２４３を発生する。単一化されたＱ相関信号１２４３は平方根演算器１２５２に接続され、その平方根演算器１２５２がその入力の平方根をとり最終のＱ相関信号１２５３を発生する。
【０１８４】
下記に述べるシステムの具現化内容を含んですでに記述する発明の具現化及びその他の点については、全体にせよ一部にせよ、ここに記載する特許、刊行物又はすでに言及する出願中の特許、及び、１９９３年１２月３日付で発明者ロバート・シー・ディクソンとジェフリー・エス・バンダープールの名前に於て出願された「スペクトル拡散通信を確立する方法及び装置」と題された係属中の米国特許出願シリアル番号第０８／１６１,１８７号、又は１９９４年８月１日付で発明者ゲーリー・ビー・アンダーソン、ライアン・エヌ・ジャンセン、ブライアン・ケイ・ペッチ及びピーター・オー・ピーターソンの名前に於て出願された「ＰＣＳポケット電話／マクロセル通信用無線プロトコル」と題された係属中の米国特許出願シリアル番号第０８／２８４，０５３号に述べられている発明に関連してなされるか使用されるものとする。前述の２つの出願中の特許はここで参照することによりここでに含まれる。
【０１８５】
図１７Ａは好ましい送信機のブロック図である。
【０１８６】
好ましい実施例においては、スペクトル拡散送信機１３３７が、図２について述べられているようなセルラー環境に於て動作する。送信機１３３７はそのようなセルラー環境にある基地局又はユーザ局と連携される。好ましい具現化に於ては、送信機１３３７は、基地局とユーザ局間の通信については無線プロトコルに従って動作する。そこでは送信は基地局とユーザ局との間に於る単一フレームの時分割二重方式であり、多数のユーザ局間では反復フレームパターンの時分割多重方式である。好ましい無線通信プロトコルに関するその他のさらに詳しい点については前記の特許出願番号第０８／１６１,１８７号と第０８／２８４,０５３号において開示されている。しかしながら、本発明は様々な通信環境下、それがセルラーであろうと他のものであろうと、又、種々の異なったプロトコルに従って動作するものであり、そのようなプロトコルが時分割二重方式をとろうが時分割多重方式をとろうが問わない。
【０１８７】
好ましい通信プロトコルが図１７Ｄに図示されている。図１７Ｄに示してあるように、ポーリングループ１３８０（「メジャーフレーム」）が複数のタイムスロット１３８１（「マイナーフレーム」）を有する。各マイナーフレーム１３８１が好んで保持するのは、基地局（すなわちセルラーステーション）とユーザ局（すなわち移動ユーザ）との間の時分割二重であり、すなわち、同じマイナーフレーム１３８１内で、基地局から１つのユーザ局へ送信し、そしてそのユーザ局がその基地局へ返信することである。
【０１８８】
さらに詳しく述べると、図１７Ｄの分解図に示してあるように、マイナーフレーム１３８１は基地局送信１３８３に先行して好んで移動又はユーザ送信１３８２を有する。マイナーフレーム１３８１は又可変無線遅延ギャップ１３８４をユーザ送信１３８２に先行して有しており、続いてターンアラウンドギャップ１３８８があり、ガードタイムギャップ１３８９を持つ。ギャップ１３８９の後には基地局送信１３８３があり、その後にもう１つのターンアラウンドギャップ１３９３が続く。ユーザ送信１３８２はプリアンブル１３８５、プリアンブルサウンディングギャップ１３８６及ユーザメッセージ間隔１３８７を有する。基地局送信はプリアンブル１３９０プリアンブルサウンディングギャップ１３９１、及び基地局メッセージ間隔１３９２を有する。
【０１８９】
もう一つの通信プロトコルが図１７Ｂに示してある。図１７Ａにおける送信機の動作が全般的に図１７Ｂのプロトコルに関連して説明してある一方で、同じ技術が図１７Ｄに示してある好ましいプロトコルと共に使用することに応用出来る。図１７Ｂに於けるこのプロトコルに於いては、ポーリングループ１３０１（”メジャーフレーム”）が複数のタイムスロット１３０２（”マイナーフレーム”）を保持する。各々のマイナーフレーム１３０２は、基地局（すなわち、セルラ局）とユーザ局（すなわち移動ユーザ）との間の通信を時間分配二重方式で有しており、すなわち、同じマイナーフレーム１３０２内で基地局が一つのユーザ局へ送信し、そのユーザ局が基地局へ返信するのである。さらに詳しく述べると、図１７Ｂの分解図に示してあるように、マイナーフレーム１３０２が電力制御パルス送信１３０４をユーザ局から基地局へ有し、基地局送信１３０５及びユーザ局送信１３０６を保持するが、それぞれがガードバンド１３０３に囲まれている。電力制御パルス送信１３０４についての詳細は、１９９４年８月１日付けで出願された特許出願シリアル番号第０８／２８４,０５３号に述べてあり、ここで参照することによりここに含まれる。基地局送信１３０５とユーザ局送信１３０６とは類似の構造を持っている；このようにして、下記に述べる基地局送信１３０５に関わる記述は同等にユーザ局送信１３０６に適用される。
【０１９０】
基地局送信１３０５は、フレーム間ギャップ１３５１、一致されたフィルタコード１３５２、第１のフィルコード１３５３、データシーケンス１３５４、及び第１のフィルコード１３５３に似た第２のフィルコード１３５５を保持する。フレーム間ギャップ１３５１は持続時間が４チップとなる；一致されたフィルタコード１３５２は持続時間が４８チップとなる；第１のフィルコード１３５３は持続時間が１６チップとなる；データシーケンス１３５４は一つ以上のシンボルコードから成り、それぞれが持続時間３２チップ、１２８チップ、２０４８チップ、又はその他の数のチップでそれは基地局とユーザ局間の送信のデータレートにより決まる；そして、第２のフィルコード１３５５はマイナーフレーム１３０２を完成するために十分な持続時間チップ数となる。複数のマイナーフレーム１３０２は一つのチャンネルを保持する。フィルコード１３５３、１３５５は共に好ましくは、それぞれのシンボルコードと低いクロス相関を持ち、”０１０１．．．”又は”００１１．．．”というような反復パターンを形成するようなコードを保持する。フレーム間ギャップ１３５１は、フィルコード１３５３、１３５５の一つ又は両方と同じコードを持つ。フィルコード１３５３と１３５５は主に送信の初期に変調器をある既知の状態でスタートさせる目的で発生され、また、フィルコードさせる目的で発生され、また、フィルコード１３０５が送信される間、送信機をオフにしたりオンにする必要性を避ける為に発生される。フィルコード１３５３と１３５５は全ての送信のスペクトル特性を改善するためにさらに選別される。
【０１９１】
図１７Ａの送信機１３３７は、基地局送信１３０５（又は図１７Ｄの１３８７）又はユーザ局送信１３０６（又は図１７Ｄの１３９２）を、本発明の他の部分で述べるようなＣＰＭ技術を使って発生する好ましい方法である。送信され情報のシリアルデータストリーム１３２１が送信機１２３７に備わっており、直並列変換レジスタ１３２２によって並列データへ変換される。直並列変換レジスタ１３２２によって出力される並列データは、シンボルコード表１３２３に格納されている複数個のシンボルコードの中から選択するのに使用される。個々のシンボルコードは、前に述べたように、好ましくは３２チップの長さを持ち、シリアルデータストリーム１３２１からの決まったデータビット数（好ましくは、５データビット）を表示する。
【０１９２】
シンボルコード表１３２３に種々のシンボルコード表を格納する他に、この送信機はまた、一致されたフィルタコード発生器１３２４を有し、又、フィルコード１３５３と１３５５を発生することの出来るフィルコード発生器１３２５（それは表になるが）を有する。シンボルコード表１３２３、一致されたフィルタコード発生器１３２４、及びフィルコード発生器１３２５は、基地局送信１３０５又はユーザ局送信１３０６のような送信を構築するために、制御回路１３２０で選択的にアクセスされる。例えば適当なチップシーケンスを発生するのに必要な連続シンボルコード、フィルコード及びその他のコードシーケンスを接続するか付加することにより、送信が構築される。接続の内容については明示されていないが、制御回路１３２０が同期制御を実施するために、制御出力１３３９を回路の様々な部分に接続させている。
【０１９３】
具体的な実施に於いて好ましいことは、水晶発振器のようなクロック回路１３０７でタイミング情報が発生されることである。クロック回路１３０７は２０メガヘルツ（ＭＨｚ）のクロックチェーン１３０８の入力に接続される。クロックチェーン１３０８は技術界では知られている方法で複数の出力クロック信号を発生する。クロックチェーン１３０８は、出力として２０メガヘルツのクロック信号１３０９、１０メガヘルツのクロック信号１３１０、５メガヘルツのクロック信号１３１１及び２．５メガヘルツのクロック信号１３１２を有する。
【０１９４】
具体化において好ましいことは、５メガヘルツのクロック信号１３１１が、ループカウンタ１３１３へ接続され、それが色々な中でも特にここのマイナーフレーム１３０２のコース上のチップをカウントすることである。ループカウンタ１３１３は、チップカウント信号１３１４、シンボルカウント信号１３１５及びチャンネルカウント信号１３１６を生み出す。チャンネル又はループカウント信号１３１６は、どのマイナーフレーム１３０２がポーリングループ１３０１内で活動的であるかを表示する。こうして、もしポーリングループ１３０１に３２個のマイナーフレームが有るとすれば、チャンネルカウント信号１３１６はゼロから３１までカウントし、その後リセットされる。その中で送信機１３３７が送信する許可を与えられている活動しているマイナーフレーム１３０２を、チャンネルカウント信号１３１６が表示した場合、制御回路１３２０は適当な時に情報を送信するために命令を出力する。
【０１９５】
シンボルカウント信号１３１５は、幾つのシンボルがデータシーケンス１３５４内で送信機１３３７によって送信されたかを追跡している。このようにして、もし送信機が１６の連続したシンボルをデータシーケンス１３５４の一部として送信するとすれば、シンボルカウント信号１３１５はゼロから１５までカウントして、その後リセットされる。
【０１９６】
チップカウント信号１３１４は、データシーケンス１３５４内の現在のシンボルに対して幾つのチップが送信機１３３７によって送信されたかを追求している。こうして、もし、個々のシンボルコードが長さ３２チップであれば、チップカウント信号１３１４はゼロから３１までカウントして、それからリセットされる。チップカウント信号１３１４はまた、個々のチップタイムＴｃ毎にクロックされる、送信機内の回路に対しタイミング情報を提供する。
【０１９７】
チップカウント信号１３１４、シンボルカウント信号１３１５、及びチャンネルカウント信号１３１６は、ステートデコーダ１３１７に接続され、そのデコーダは現在のチップが一致されたフィルタコード１３５２の一部なのか、フィルコード１３０５の一部なのか、又はデータシーケンスシンボルコード１３０６の一部なのかを判定し、選択信号１３１８を発生し、一組の制御信号１３１９を発生する。制御信号１３１９は制御回路１３２０に接続される。
【０１９８】
先に述べた如く、送信するデータのシリアルデータストリーム１３２１が直並列シフトレジスタ１３２２に接続されており、それがシリアルデータストリーム１３２１を５ビット並列シンボルのシーケンスに変換する。
【０１９９】
シンボルのシーケンスは、シンボルに特有の特別シンボルコードを各シンボルから選択するシンボルコード表の入力に接続されている。
【０２００】
チップカウント信号１３１４は、シンボルコード表１３２３と、整合フィルタコード発生器１３２４と、フィルコード発生器１３２５とに接続されている。シンボルコード表１３２３と、整合フィルタコード発生器１３２４と、フィルコード発生器１３２５の出力は、３−１マルチプレクサ１３２６の入力へ接続されている。３−１マルチプレクサ１３２６の制御入力は、制御回路１３２０からの選択信号１３１８に接続されている。このようにして制御回路１３２０により提供されるコマンドに従って、３−１マルチプレクサ１３２６は、出力チップストリーム１３２７を発生する。特に、制御回路１３２０は、基地局送信１３０５あるいはユーザ局送信１３０６のような送信を構築するために、フィルコード発生器１３２５からのインターフレームギャップ１３５１と、フィルコード発生器１３２５からの整合フィルタコード発生器１３２４と、フィルコード発生器１３２５からの第１のフィルコード１３５３と、シンボルコード表１３２３からのデータシーケンス１３５４に対応する１つ以上のシンボルコード（送信されるべきデータ量とデータ速度にも依るが）と、フィルコード発生器１３２５からの第２のフィルコード１３５５とを充填するために、フィルコードを選択する。
【０２０１】
出力チップストリーム１３２７は、デマルチプレクサ１３２８に接続され、そしてそれは、２．５ＭＨｚクロック信号１３１２（すなわち、デマルチプレクサ１３２８は、チップレートＲｃの半分でクロック同期化されることになる）の制御下に、入力チップストリームを、Ｉ−チップストリーム１３２９とＱ−チップストリーム１３３０に分配する。Ｉ−チップストリーム１３２９とＱ−チップストリーム１３３０は、一般にＩ−チップストリーム１３２９とＱ−チップストリーム１３３０のコンテンツ（内容）に基づいて適当な出力波形を構築する波形発生器１３３８に接続されている。
【０２０２】
波形発生器１３３８は、Ｉ一覧表１３３２とＱ一覧表１３３４とを備え、その各々はＲＯＭのようなメモリを備えた。Ｉ一覧表１３３２とＱ一覧表１３３４は、各々図６に示されたＰ（ｔ）デバイス３０５（Ｉ用）と３０６（Ｑ用）の振幅出力に対する１５個のデジタル化された値を含む。このようにして一覧表１３３２と１３３４のコンテンツを適当に変化させることにより、出力波形は、適宜変更されて、ＭＳＫ、ＳＱＡＭ、ＧＭＳＫ、ＳＱＯＲＣ、あるいは他の望の実数部のフォーマットの送信が出来ることになる。
【０２０３】
Ｉ一覧表１３３２は、Ｉ−チップストリーム１３２９からの現在のＩ−チップとＩ遅延素子１３３１（例えば、ラッチなど）の中に格納されたＩ−チップストリーム１３２９からの前のＩ−チップの両方を入力として受信する。極く近い過去のＩ−チップと現在のＩ−チップとを利用することにより、送信機は、どのようなタイプの遷移がＩ−チップストリーム１３２９の中で起こっているか、すなわちＩ−チップストリーム１３２９が、０／０遷移、０／１遷移、１／０遷移、あるいは１／１遷移を受けているのかを知ることになる。遷移のタイプが出力波形を決める。Ｉ一覧表１３３２は、出力としてＩ−チップ時間当たりに、８個のシーケンシャルＩ波形コマンドあるいは“サンプル”を提供し、それらは適した波形を構築するためにデジタル／アナログ変換器（ＤＡＣ）に接続されている。Ｉ一覧表１３３２は、Ｉ−チップ時間当たりに、８個のＩ波形コマンドが出力となるように、２０ＭＨｚのクロック入力を与えられることになる。図１７に示された送信機１３３７では、Ｉ−チップストリーム１３２９用のＤＡＣは、４−１５デコーダ１３３５よりなり、そしてそれは、梯子状に接続された抵抗であるレジスタラダー（図示せず。）とローパスフィルタ（図示せず。）に接続されている１５個の可能な出力ラインの１つを選択する。勿論ＤＡＣの他のタイプも本目的には適している。
【０２０４】
下の表１７−１は、４−１５デコーダ１３３５の１５個の出力が、１．５Ｖから３．５Ｖの間で変化するＳＱＡＭ波形を作るためにＤＡＣによる出力となる特定の電圧にどのくらい関係しているかという例を示している。
【０２０５】
【表４】

【０２０６】
表１７−２は、Ｉ−チップストリーム中でどのようなタイプの遷移が起きているのかにも依るが、適当な波形を構築するために表１７−１により８個の選択された値のシーケンスを示す。
【０２０７】
【表５】

【０２０８】
Ｑ−チップストリーム１３３０に対応した出力は、Ｉ−チップストリーム１３２９のそれと同様に発生される、
【０２０９】
Ｑ一覧表１３３４は、Ｑ−チップストリーム１３３０からの現在のＱ−チップとＱ遅延素子１３３３の中に格納されたＩ−チップストリーム１３２９からの前のＱ−チップの両方を入力として受信する。その入力に基づいてＱ一覧表１３３４は、どのようなタイプの遷移がＱ−チップストリーム１３３０の中で起こっているかを決める。Ｑ一覧表１３３４の出力は、４−１５デコーダ１３３６に接続され、そしてそれがＩ−チップストリーム１３２９に関して述べられたことと同様に配列されているＤＡＣに対して信号を送るために１５個の出力ラインの１つを選択する。このようにしてＩ一覧表１３３２とＱ一覧表１３３４のコンテンツは、ｉ（ｔ）出力波形とｑ（ｔ）出力波形をそれぞれ発生するために選択される。
【０２１０】
上記した技術によるＳＱＡＭ出力波形１３７０と表１７−１、１７−２に示された値の例を、図１７Ｃに示す。波形１３７０は、０／０遷移１３７２、０／１遷移１３７３、１／１遷移１３７４を備えた。各遷移１３７２、１３７３、１３７４は、４−１５Ｉ一覧表１３３２（またはＱ一覧表１３３４）により選択された値に対応する８個の別個のポイント１３７１を備えた。波形発生器１３３８に於けるローパスフィルタの効果は、各別個のポイント１３７１の間の波形の形状をスムーズにする。
【０２１１】
図１７−３は、整合フィルタコード１３５２の解説図を示す。好ましい本実施例では、整合フィルタコード発生器１３２４は、下表１７−３に示されたコードを発生するように配列されている。
【０２１２】
【表６】

【０２１３】
特別な応用に対する整合フィルタコード１３５２の選択は、シンボルコード（ＣＳＫシステム中）あるいは使われている他のチップコードに依存する；一般的には整合フィルタコード１３５２特別な通信環境に使用される他のチップコードについての低いクロス相関のために選択される。
【０２１４】
表１７−４は、３２シンボルコードの現在好ましいセットを示す。好ましい実施例では、制御回路１３２０からの適当なコマンドと共に、シンボルコード表１３２３は、５−ビットパラレルシンボルのシーケンスに対応して、表１７−４に示された３２シンボルコードのセットから選択されたシンボルコードのシーケンスを発生するように配列される。
【０２１５】
【表７】

【０２１６】
図１８、１９、２１Ａ、２１Ｂは、好ましい受信機を集約的に示している。先のスペクトル拡散コード（例、図１７Ｂの整合フィルタコード１３５２、あるいは図１７Ｄのプリアンブル１３８５または１３９０）に相関させることにより、図示された受信機は、複数個のシリアル相関器（図１５Ａに描写されたヂュアル積分器非コヒーレントＣＰＭ相関器１１０２のような）に対する同期化を達成するために、非コヒーレントパラレル相関器（図１２に描写された２−レジスタ非コヒーレントＣＰＭ相関器８０２のように）と共に働く。シリアルＣＰＭ相関器は、以下のメッセージに相関させるように使われる。（図１７Ｂのデータシーケンス１３５４、あるいはユーザメッセージ間隔１３８７、あるいは図１７のベースメッセージ間隔１３９２）しかしながら、例えばパラレル相関器のみ、シリアル相関器のみ、あるいはパラレル相関器とシリアル相関器の種々の組み合わせ等を用いた代わりとなる多くの配列を、本発明の範囲と精神から離れない限り、受信機に使っても良い。好ましい実施例では、図１５、あるいは図１５Ｄの複数ビットのシリアル相関器が、複数個のシリアル相関器用に使われる。
【０２１７】
受信機の好ましい実施例は、図２１Ａ、２１Ｂに部分で示されている。標準の電子工学シンボルと語彙が、図２１Ａ、２１Ｂに使われている。本発明の多くの実施例を述べる前に、以下の説明は図２１Ａ、２１Ｂに関係していることのみに限定する。
【０２１８】
受信された信号２００１は、図２１Ａに示されたＩＦ増幅器に供給される。受信された信号２００１は、前のコンデイショニングを受け、処理のために中間周波数に変換される。受信された信号２００１の高周波成分をパスするキャパシタＣ４に接続されている。キャパシタＣ４の出力は、好ましくはモトローラ（Ｍｏｔｏｒｏｌａ）社により製造されているＭＣ１３１５５チップである第１の集積チップに接続されている。特にキャパシタＣ４の出力は、キャパシタＣ４の出力をハードリミットする第１の集積チップに位置しているハードリミット増幅器２００３に接続されている。ハードリミット増幅器は、第１の差動出力信号２０１０と第２の差動出力信号を備えた差動出力を提供する。
【０２１９】
差動出力信号２０１０、２０１１は、好ましくは図２１Ｂに示されているが、アールエフ・マイクロ・デバイス社（ＲＦ Ｍｉｃｒｏ Ｄｅｖｉｃｅｓ）により製造されているＲＦ２７０１チップである第２の集積回路Ｕ２に接続されている。特に、差動出力信号２０１０、２０１１は、増幅出力信号２０３０を作る差動増幅器２０３３に接続されている。増幅出力信号２０３０は、電力分配器（示されていない）により２つのブランチにわけられて、第１のブランチを通って第１の増幅器２０３１に接続され（例、図１５Ａの乗算器１１１１）、第２のブランチを通って第２の増幅器２０３２に接続される。（例、図１５Ａの乗算器１１１６）第１の乗算器２０３１は、第２の入力として周波数ω_１（ローパスフィルタ後は、ｃｏｓω_１ｔとなる）の第１の平方波より成る基準信号２０３６を持っており、また第２の乗算器２０３２は、残りの入力として周波数ω_１（ローパスフィルタ後は、ｓｉｎω_１ｔとなる）の第２の平方波（第１の平方波より位相が９０゜ずれている）より成る基準信号２０３７を持っている。
【０２２０】
基準信号２０３６、２０３７は、局部発振器（図示せず。）から発生され、それは局部発振器信号２０２５をフィルタキャパシタＣ３９に供給し、その出力が、第２の集積チップＵ２に接続されている。特にキャパシタＣ３９の出力は、増幅器２０３８に接続され、その出力が、その入力を２つの基準信号２０３６、２０３７に分配するクワッドデバイド−バイ−ツー回路（４個の２分配回路）に接続されている。上記第１の基準信号２０３６はゼロ度の遅延を持ち、上記第２の基準信号２０３７は９０度の遅延を持つ。乗算器２０３１、２０３２の出力は、第１の出力増幅器２０３４と第２の出力増幅器２０３５によりそれぞれ増幅される。
【０２２１】
第１の出力増幅器２０３４の出力は、第１のローパスフィルタに接続され、第２の出力増幅器２０３５の出力は、第２のローパスフィルタに接続される。第１のローパスフィルタの出力２０２３は、第１の比較器２０２７の１つの入力に接続されている。
【０２２２】
第２のローパスフィルタの出力２０２４は、第２の比較器２０４０の１つの入力に接続されている。第１の比較器２０２７と第２の比較器２０４０は、それぞれ第２の入力としてＤＣバイアス回路２０２２により発生されるＤＣしきい値信号２０４１を持つ。ＤＣしきい値信号２０４１は、キャパシタＣ５２とレジスタＲ３６を備えたローパスフィルタにより、第１の比較器２０２７に接続され、そして同様に第２の比較器２０４０には、キャパシタＣ５３とレジスタ（抵抗）Ｒ３７を備えたローパスフィルタにより接続されている。第１の比較器２０２７と第２の比較器２０４０は、出力信号２０２８、２０２９をそれぞれ提供し、各々が、デジタル回路を用いた以後の処理に適しているＴＴＬレベル信号を備えた。特に出力信号２０２８、２０２９は、各々決められた電圧の１倍とゼロ倍の値を持つ平方波信号を備えた。
【０２２３】
好ましい実施例では、出力信号２０２８、２０２９はサンプリングされ、図１８、１９に示すように残りの回路に提供される。特に出力信号２０２８、２０２９は、図１８の回路で供給されるように１チップ時間当たり２度サンプリング（すなわち、１０ＭＨｚで）され、図１９の回路で供給されるように１チップ時間当たり１度サンプリング（すなわち、５ＭＨｚで）される。
【０２２４】
図１８は非コヒーレント整合フィルタと関連受信機部品のブロック図である。
【０２２５】
好ましい実施例では、受信信号ｓ＊（ｔ）４０１の実数部と虚数部のデジタルでサンプリングされたバージョンは、図１８の回路への入力である。このようにして、実数部のＩ／虚数部のＱ信号１４０１は、図２１Ｂに示した信号２０２８に接続され、偶数／奇数シフトレジスタ１４０２への入力となる。実数部のＩ／虚数部のＱ信号１４０１は、図２１Ｂに示した信号２０２８に接続され、偶数／奇数シフトレジスタ１４０２への入力となる。虚数部のＩ／実数部のＱ信号１４５１は、図２１Ｂに示した信号２０２９に接続され、偶数／奇数シフトレジスタ１４５２への入力となる。
【０２２６】
図１８の実施例では、偶数／奇数シフトレジスタ１４０２は９６ビット長である。実数部のＩ／虚数部のＱ信号１４０１は、システムクロックレートの２倍でクロックされているので、偶数／奇数シフトレジスタ１４０２の全ての他の奇数チップ（全奇数チップというよりむしろ）が、選択され、整合フィルタコード１４０３の奇数チップと比較される。好ましい実施例では、偶数／奇数シフトレジスタ１４０２の全ての他の奇数チップと整合フィルタコードの奇数チップの間の突き合わせが、比較される。チップ一致は、カウント用に実数部の加算器１４０４に接続されている。偶数／奇数シフトレジスタ１４０２の全ての他の偶数チップ（全偶数チップというよりむしろ）が、整合フィルタコード１４０３の偶数チップと比較されて、その比較結果は、カウント用に虚数部の加算器１４０５に接続されている。
【０２２７】
図１８の実施例では、偶数／奇数シフトレジスタ１４５２は９６ビット長である。偶数／奇数シフトレジスタ１４５２の全ての他の奇数チップが、整合フィルタコード１４０３の奇数チップと比較される。偶数／奇数シフトレジスタ１４５２の全ての他の奇数チップと整合フィルタコードの奇数チップの間の突き合わせが、比較される。チップ一致は、カウント用に実数部の加算器１４０４に接続されている。偶数／奇数シフトレジスタ１４５２の全ての他の偶数チップが、整合フィルタコード１４０３の偶数チップと比較されて、カウント用に虚数部の加算器１４０５に接続されている。
【０２２８】
図１８の実施例は、長さでプリアンブル４８チップを受信するように配列されているが、好ましい実施例図１８では、好ましい図１７Ｄのメッセージフォーマットに従って長さで１２８チップのプリアンブルを受信するように配列される。この後者の実施例では、偶数／奇数シフトレジスタ１４０２と奇数／偶数シフトレジスタ１４５２は、各２５６ビット長であり、関係回路は適当にスケールアップされている。
【０２２９】
図１８の実施例は、実数部の加算器１４０４は、２４ビットの個々のビット入力を持ち、その各々は、不一致を示す論理“ゼロ”と一致を示す論理“１”である。実数部の加算器１４０４は、一致した奇数のチップの数の絶対値を表す５−ビット実数部の和１４０６を発生する。虚数部の加算器１４０５は、２４−インデイビジュアルビット入力を持ち、一致した偶数のチップの数の絶対値を表す５−ビット虚数部の和１４０７を発生する。
【０２３０】
実数部の和１４０６と虚数部の和１４０７は、ロバートソン（Ｒｏｂｅｒｔｓｏｎ）デバイス１４０８に接続され、それは此処で述べるように、実数部の和１４０６と虚数部の和１４０７の平方の平方根近似を計算する。
【０２３１】
ロバートソン（Ｒｏｂｅｒｔｓｏｎ）デバイス１４０８は、比較器１４０９に接続され、それはロバートソン（Ｒｏｂｅｒｔｓｏｎ）デバイス１４０８の出力をしきい値１４１０と比較する。好ましい実施例では、しきい値はプリセットされるか、あるいは受信機の制御に応じてセットされる。しきい値は、他の多くの方法で、例えば、送信での制御に応じてあるいは受信条件に応じてセットしても良い。
【０２３２】
比較器１４０９は、出力パルス１４１１を発生する。出力パルスは、入力１４３０がしきい値１４１０を越えるとき論理“１”であり、しきい値を越えないとき論理“０”である。出力パルス１４１１は、センターシーキング検出回路１４１２の入力に接続されている。センターシーキング検出回路１４１２は、出力パルス１４１１を受信し、受信された整合フィルタコード１３５２の終わりを示すセットクロックパルス１４１３を発生し、それは受信クロックが、受信チップストリーム中の各受信チップの中心と同期化できるように、受信チップ中心と整列させられる。ロバートソン（Ｒｏｂｅｒｔｓｏｎ）デバイス１４０８の出力が、しきい値１４１０を越えるとき、好ましい実施例では、センターシーキング検出回路１４１２は、出力パルス１４１１における論理“１”の数を数えるし、それにより、出力パルス１４１１の期間を測定する（例、偶数／奇数シフトレジスタ１４０２と偶数／奇数シフトレジスタ１４５２の４ビットにまでに従って１０ＭＨｚクロックの１から４までのクロック期間から）。センターシーキング検出回路１４１２は、セットクロック信号パルスを発生するし、それは、プリセット遅延期間後に、シリアル相関器（図１９）のセットにより、シリアル相関用システムクロックを再初期化する。プリセット遅延期間は、出力パルス１４１１のセンタと適宜に同期化される。好ましい遅延期間は、表１８−１に示す。
【０２３３】
【表８】

【０２３４】
システムクロックは、各マイナーフレーム１３０２の開始の時に再初期化される。セットクロックパルス１４１３は、クロックチェーン１４１５に接続され、それは局部的に発生した４０ＭＨｚクロック信号１４１６に接続される。クロック信号１４１５は、２０ＭＨｚクロック信号１４１７、１０ＭＨｚクロック信号１４１８、５ＭＨｚクロック信号１４１９を発生する。好ましい実施例では、５ＭＨｚクロック信号１４１９は、その他の中で３２シリアル相関器のセットに接続されている。（図１９）５ＭＨｚクロック信号１４１９は、ループカウンタ１４２０に接続されている。
【０２３５】
ループカウンタ１４２０は、受信された多くのチップの数を数え、送信機１３３７に発生されたチップカウント信号１３１４、シンボルカウント信号１３１５、そしてチャンネルカウント信号１３１６と同様にチップカウント信号１４２１、シンボルカウント信号１４２２、とチャンネルあるいはループカウント信号１４２３を発生する。チップカウント信号１４２１、シンボルカウント信号１４２２、とチャンネルカウント信号１４２３は、ステートデコーダ１４２４に接続され、それは送信機１３３７中のステートデコーダ１３１７と同様に、受信チップが、整合フィルタコード１３５２の部分、フィルコード１３０５かあるいはデータシーケンスシンボルコード１３０６かを決定し、そして送信機１３３７中に発生した選択信号１３１８と同様にステート識別器１４２５を発生する。ステート識別器１４２５は、センターシーキング検出回路１４１２の入力に接続されている。
【０２３６】
ステートデコーダ１４２４は、同期信号１４２６を出力し、それは３２個のシリアル相関器（図１９）のセットに接続されている。ステートデコーダ１４２４は、複数個の制御信号１４２７を発生し、それは制御回路１４２８に接続されている。
【０２３７】
接続は示されていないが、制御回路１４２８は、同期制御を行うために種々の回路の部分に接続されている制御出力１４２９を持つ。
【０２３８】
センターシーキング検出回路１４１２もセットステート信号１４１４を発生し、それがループカウンタを既知の状態に置くために使われるか、ループカウンタ１４２０と結びつけて個々のカウント信号１４２１、１４２２、１４２３をリセットするために使われる。図１８に示された他のエレメントに関して、センターシーキング検出回路１４１２の操作は、図２９を基準してさらに説明されるし、それは１連のマイナーフレーム１３０２に亘って出力パルス１４１１に対応する１連の相関パルス２００７、２０１１、２０１２、２０１３、２０１４のダイアグラムである。第１の相関パルス２００７は、図１８に示されるように検出される。第１の相関パルス２００７は、３サンプル期間２００８の持続を持つ。このようにして図１８−１によりセンターシーキング検出回路１４１２は、１５０ナノ秒の遅延を持つセットクロックパルスを発生する。
【０２３９】
制御回路１４２８は、ループカウンタ１４２０のカウント信号１４２１から１４２３に部分的に基づいて、受信機が活性になることになっている次のマイナーフレーム１３０２を決定する。多くの場合、受信機は、時刻順でメジャーフレーム１３０１からメジャーフレーム１３０１まで相対的に同じ位置で置かれているメジャーフレーム１３０１当たり唯１つのマイナーフレーム１３０２中で受信する。かくして、次の活性なマイナーフレーム１３０２中で、受信機は次の出力パルス１４１１が期待されている間、タイミング窓を開く。タイミング窓は、例えば持続時間１．６ミリ秒であり、また送信の間に送信機と受信機のクロックに偏差が全然無いと仮定すると、次の出力パルス１４４１が予期される前に、予め決められた時間長で開かれているだろう。図２０の例では、第２の相関パルス２０１１が、予期後ある量の時間以外タイミング窓２０１０の間発生される。第２の相関パルス２０１１は、持続している２つのサンプリング期間であり、このようにして表１８−１により、センターシーキング回路１４１２は、１００ナノ秒の遅延を持ったセットクロックパルス１４３１を発生する。続いて活性なマイナーフレーム１３０２中で、タイミング窓２０１０は、第２の相関パルス２０１１に基づいて相対的時間だけシフトし、第３の相関パルス２０１２は、タイミング窓２０１０の予期前ある量の時間以内で発生される。第３の相関パルス２０１２は、４つのパルス期間持続し、２００ナノ秒の遅延を持ったセットクロックパルス１４３１を発生することになる。
【０２４０】
同様に、第４の相関パルス２０１３、２０１４は、次の活性なマイナーフレーム１３０２中で発生される。しかしながら、次の活性なマイナーフレーム１３０２中では、もはや相関パルス発生されない；かくして受信機は、同期化が達成されないので不活性のままである。そのような点では、同期化を回復し、そして／あるいは適当なタイミングを再確立して測定を企てることになる。
【０２４１】
図１９は、互いにパラレルに操作し、また図１８、２１Ａ、２１Ｂの回路と一緒になって操作するシリアル相関器の好ましいシステムのブロック図である。
【０２４２】
受信信号ｓ＊（ｔ）の実数部の部分と虚数部の部分のデジタルでサンプリングされたバージョンは、図１９の回路への入力である。このようにして、実数部のＩ／虚数部のＱ信号１５１１と虚数部のＩ／実数部のＱ信号１５１２は、受信信号ｓ＊（ｔ）４０１から発生される。
【０２４３】
好ましい実施例では、図１８に述べたように５ＭＨｚクロック信号１４１９と同期信号１４２６は、カウントチェーン１５０１に接続され、それはシリアル相関器のための出力同期信号１５０２とカウンタクロック１５０３を発生する。
【０２４４】
５ＭＨｚクロック信号１４１９、同期信号１５０２、カウンタクロック１５０３、実数部のＩ／虚数部のＱ信号１５１１、虚数部のＩ／実数部のＱ信号１５１２は、それぞれ３２個のシリアル相関器１５０４のセットに接続されている。３２個のシンボル発生器１５０５のセット、各シンボル００から１Ｆ（１６進数表示）は、各シリアル相関器１５０４に接続されている。
【０２４５】
各シリアル相関器１５０４は、３２個のシンボルコードの唯１つを認識し、そのシンボルコードと数の合致したことを示す振幅信号１５０６を発生する。３２個の振幅信号１５０６は、ベスト・オブ・Ｍデバイス１５０７に接続され、それが３２個の振幅信号１５０６のどの１つが最大値を持ち、それに基づいて出力シンボル１５０８を発生するかを決定する。もしシリアル出力データを望むなら、出力シンボル１５０８は、パラレル−シリアルシフトレジスタ１５０９に接続され、それが応答してシリアルデータビットのシーケンスを発生する。
【０２４６】
個々のシリアル相関器１５０４の拡大図を図１９に示す。図１９実施例に示されたシリアル相関器１５０４は、図１５Ａで図示したデュアル積分器の非コヒーレントシリアルＣＰＭ相関器１１０２と概念的には同様に作用する。代わりの好ましい実施例では、図１５Ｂあるいは１５Ｄに関して述べた相関器の実施例により、３２個のシリアル相関器は動作する。
【０２４７】
好ましい実施例では、実数部のＩ／虚数部のＱ信号１５１１は、ＸＮＯＲゲート１５５１、１５５２に接続され、また虚数部のＩ／実数部のＱ信号１５１２は、ＸＮＯＲゲート１５５２に接続されている。ＸＮＯＲゲートは、それらの入力の逆ＸＯＲを発生する。ＸＮＯＲゲート１５５１、１５５２は、図１５Ａに図示した乗算器１１２１、１１２３、１１２５、１１２７の機能を果たす。各シリアル相関器は、異なったシンボルコードに相関させるようにプログラム化されているので、適当なシンボルコードが、シンボル発生器１５０５からＸＮＯＲゲート１５５１、１５５２、１５５４中にクロックされる。シンボルコードは、ＸＮＯＲゲート１５５４がｑ（ｔ）信号の反転に作用するから、ＸＮＯＲゲート１５５４により受信される前に、インバータ１５５３により反転させられる。
【０２４８】
加算と積分はマルチプレクサ１５５５、１５５６とカウンタ１５５７、１５５８のペアで行われる。ＸＮＯＲゲート１５５１、１５５２の出力は、実数部のマルチプレクサ１５５５に接続されている；ＸＮＯＲゲート１５５２、１５５４の出力は虚数部のマルチプレクサ１５５６に接続される。カウンタクロック１５０３は、インテグレート−アンド−ダンプ機能を制御するために、実数部のマルチプレクサ１５５５と虚数部のマルチプレクサ１５５６の制御入力に接続されている。実数部のマルチプレクサ１５５５と虚数部のマルチプレクサ１５５６の出力は、実数部のカウンタ１５５７と虚数部のカウンタ１５５８のイネーブル入力にそれぞれ接続される。
【０２４９】
受信されるＩとＱ信号は、時間的にスタガされているので、実数部のマルチプレクサ１５５５は、実数部のＩと実数部のＱ信号の間を選択し、かつ、実数部のＩと実数部のＱ信号を効果的に加算し、積分するように実数部のカウンタ１５５７にそれらを提供する；虚数部のマルチプレクサ１５５６と、虚数部のマルチプレクサ１５５８は、虚数部のＩと虚数部のＱ信号に関して同ような方法で作用する。実数部カウンタ１５５７と虚数部カウンタ１５５８に対し図１５Ａに示した積分及びダンプ回路で行う“ダンプ”に類似の操作を行うリセットコマンドを提供する。
【０２５０】
実数部のカウンタ１５５７と虚数部カウンタ１５５８は、入力の平方の和の平方根近似を計算するロバートソン（Ｒｏｂｅｒｔｓｏｎ）デバイスに接続されている。ロバートソン（Ｒｏｂｅｒｔｓｏｎ）デバイス１５５９は、シリアル相関器１５０４からの出力であり、図１５Ａに関して述べた最終相関信号１１４４に対応している。
【０２５１】
シリアル相関器１５０４は、相関精度を向上するためにマルチ−ビットレゾリューションと共に作用するように設計されている。図２２は、ロバートソン（Ｒｏｂｅｒｔｓｏｎ）デバイス１６０１の好ましい実施例のブロック図である。
【０２５２】
ロバートソン（Ｒｏｂｅｒｔｓｏｎ）デバイス１６０１は、入力１６０２、１６０３を持ち、式１１５２に示すように入力の平方の和の平方根近似を計算する。入力１６０２、１６０３は、５−ビットの２進数のようなバイナリ入力である。入力１６０２、１６０３は、比較器１６０４に接続され、それは入力１６０２が、入力１６０３より大きいかどうかを示す制御出力１６０５を発生する。入力１６０２と入力１６０３は、制御出力１６０５に対応して入力１６０２と入力１６０３の内大きい方を出力する選択器１６０６に接続されている。
【０２５３】
入力１６０２と入力１６０３は、制御出力１６０５の反転信号に対応して入力１６０２と入力１６０３の内小さい方を出力する選択器１６０７に接続されている。
【０２５４】
選択器１６０６の出力と選択器１６０７の出力は、加算器１６０８に接続されている。しかし加算器１６０８に接続される前に、第２の選択器１６０７の出力は、１ビットだけ右へシフトされている。すなわち、第２の選択器１６０７の出力のゼロ−ビット（ＬＳＢ：最下位ビット）は、捨てられ、第２の選択器１６０７の出力の１−ビット（ＬＳＢの次のビット）は、ゼロ−ビット（ＬＳＢ）位置に移され、第２の選択器１６０７の出力の２−ビットは、１−ビット位置に移されるなど。右シフトは第２の選択器１６０７の出力を分配する効果を２だけ持っている（ＬＳＢに落ちる）。
【０２５５】
加算器１６０８の出力は、ロバートソン（Ｒｏｂｅｒｔｓｏｎ）デバイス１６０１からの出力であり、そのことが此処に示されている方程式１１５２を達成させる。
【０２５６】
前にＭアレイスペクトル拡散送信の概念と操作を説明しているし、それにより異なった前に決められたデータパターンを各々のＭの異なったスプレッドコード（シンボルコード）に割り当てて、そしてＭシンボルコードのどちらを送信するかを決定することに対応して、受信機に前に決められたデータパターンを引き出すことにより、データスループットは増加する。
【０２５７】
このようにして例えば、図１８、１９、２１Ａ、２１Ｂに示された受信機の実数部例が、前から３２−アレイシステムを基準にして述べられてきているし、そこでは３２シンボルコードの内のどれを送信するのかを決定することに作用し、かつそれにより前に決められたデータシンボルの１つを引き出すことにパラレルで作用する。さらにスループットは、以下に述べる位相符号化の使用により増加される。
【０２５８】
位相符号化は、選択された間隔で、既知の位相の送信された信号に押し込むことを含み、そこではＭアレイ符号化情報から離れて、あるいはそれに加えて送信される情報に、位相変化が対応する。受信機に於ける位相変化の復号化が、位相符号化情報を認識させることになる。
【０２５９】
位相符号化は、本来絶対的であるか、差動である。絶対位相符号化は、一般的に送信される信号の極く前の位相とは関係なく送信される信号上に、選択された信号を押しつけることを含む。差動位相符号化は、一般的に送信される信号の極く前の位相を考慮しながら、送信される信号上に選択された位相を２重写しすることを含む。絶対位相符号化に対しては、搬送波信号の再生とトラッキングが、受信機側に必要であり、それは困難な相対的に複雑なプロセスを含む。搬送波信号の再生とトラッキングを避けるためには、差動位相符号化は、絶対位相符号化より一般的に好ましい。
【０２６０】
図２４Ａ、２４Ｂは、差動位相符号化を用いたスペクトル拡散送信機のデジタル回路ブロック図であり、図２４は、図２４Ａ、２４Ｂの送信機の理想的ブロック図である。図２４Ｃには、複数個のデータビットを備えたデータ信号２４６１が、レジスタ２４６２と２４６３にシリアル的にクロック同期化される。レジスタ２４６２中のデータビットは、図１７Ａの送信機に関して述べたようなデータシンボルを形成し、シンボル表２４６６にアクセスするアドレス２４６４を備えた。シンボル表２４６６は、図１７Ａの送信機で以前述べたような複数個のスペクトル拡散コードあるいは、シンボルコードを備えた。レジスタ２４６２中の各データシンボルに対応して、シンボル表２４６６からのシンボルコードが、選択され、ライン２４７５上に出力される。
【０２６１】
レジスタ２４６３中のデータは、位相符号化情報よりなっている。好ましい実施例の中では、レジスタ２４６３はシングルビットレジスタあるいはフリップフロップからなっており、それ故データ信号２４６１からの１データビット情報をホールドする。
【０２６２】
レジスタ２４６３は、ＸＯＲゲート２４７２の入力に接続されている。前の位相状態レジスタ２４７０は、前の位相状態情報θ_ｊ−１をホールドし、そしてＸＯＲゲート２４７２の他の入力に接続される。１つの実施例では、もし前の位相が０°なら、前の位相状態レジスタ２４７０は、ゼロ−ビットをホールドし、もし前の位相が１８０°であれば、１−ビット値をホールドする。現在の位相状態θ_ｊは、表２４−１中に示された好ましい符号化方法により、前の位相状態レジスタ２４７０に格納された前の位相状態情報θ_ｊ−１とレジスタ２４６３に格納された位相符号化ビットに基づいて選択される。
【０２６３】
【表９】

【０２６４】
ここでは前の位相表示は、レジスタ２４７０中に格納され、符号化ビットはレジスタ２４６３中に格納されている。もし、レジスタ２４６３が、０−ビット値を含んでいると、送信された信号の位相は、同じのまま残るが、もしレジスタ２４６３が、１−ビット値を含んでいると、反転される（すなわち、シンボルコード中の各チップによって）。これによりＸＯＲゲート２４７２は、現在の位相状態θ_ｊを選択し、そして表２４−１に示したロジックにより位相選択信号２４７７を出力する。各シンボル期間の後に、現在の位相状態θ_ｊは、位相選択信号２４７７より前の位相状態レジスタ２４７０に格納される。
【０２６５】
位相選択信号２４７７は、位相選択器２４７６に接続される。位相選択器２４７６は、表２４−１に示したロジックによりシンボル表２４６６から選択されたシンボルコードで作用する。このようにして、位相選択器２４７６は、もしＸＯＲゲート２４７２が１なら、選択されたシンボルコードを反転させ、もしＸＯＲゲート２４７２が０なら、選択されたシンボルコードを反転させない。位相選択器２４７６は、位相符号化信号２４７９を出力する。位相符号化信号２４７９は、さらなる処理例えば、ＩとＱのチップストリームに分配したり、ＩとＱのチップストリームに対応してＩとＱの波形を発生したり、図６の送信機に関して一般的に述べたのと同ような方法で、ＩとＱの波形を接続したり、送信したりする処理をする変調器に送られる。
【０２６６】
実施例では、図２４Ｃの送信機は、３２−アレイシステムの中で働き、そこでは、各拡散スペクトルコードあるいはシンボルコードが、異なったデータシンボルを示し、そして各データシンボルは、５−データビットのユニークなパターンを含むことになる。６ビットが、各シンボル期間に送られる。５ビットが、シンボルコードを選択するために使われるが、第１の６ビットは、シンボルコードを差動に符号化するのに使われる。この実施例では、以前述べたような時分割マルチアクセス通信システム中で、送信バースト当たり４０シンボルが送られ、各シンボルは（第１のシンボル以外）位相符号化情報を含めて６ビットの情報を運ぶ。このようにして全２３９ビットの情報が送信バースト当たり送られ、データスループットでは非位相符号化通信に対してほぼ２０％の増加となる。各送信バースト中の第１のシンボルコードは、位相リファレンスとして働き、それ故位相符号化情報を伝送しない。このようにして上に述べた実施例では、第１のシンボルコードは、位相符号化であり、それ故各シンボルコードに対して６ビットの情報を運ぶことになる。
【０２６７】
図２４Ｄは、模範的な入力データシーケンスと模範的なシンボルコード出力シーケンスのダイアグラムである。図２４では、データビット２４９１を備えたデータシーケンス２４９０は、例えば図２４Ｃのデータ信号２４６１に対応する。実数データ値を持った特別の模範的データシーケンス２４９２は、データシーケンス２４９０と関係して図２４Ｄ中の第１の５ビットに示されている。第１のデータシンボルＳ１は、データシーケンス２４９２中の第５のビットＢ０−Ｂ４に対応し、第２のデータシンボルＳ２は、データシーケンス２４９２中の次の第５のビットＢ０−Ｂ４に対応するなど。第１のシンボルＳ１の位相がリファレンスを確立する。位相基準は例えば、０と選択される。第２のシンボルＳ２の位相は、表２４−１に示されたロジックに従って、第１のシンボルＳ１の後で第６のビット（すなわちビットＢ１０）により決定される。本実施例ではビットＢ１０は、１ビットであるから第２のシンボルＳ２の位相は、第１のシンボルＳ１に対して反転される。すなわち第２のシンボルＳ２の位相は、１８０゜である。
【０２６８】
データシーケンス２４９２中の次の第５のビットＢ１１−Ｂ１５に対応する第３のデータシンボルＳ３に対しては同様であり、その位相は、先行データシンボルＳ２に続いて第１の６ビットにより確立される。本実施例ではビットＢ１６は、０ビットであるから、第３のシンボルＳ３は、第２のシンボルＳ２に関して反転されず、すなわち第３のシンボルＳ３の位相は１８０゜である。同じ符号化選択は、シンボルを定める６−ビットシーケンス２４９４の各５ビットとそのシンボルの相対的位相を定める６−ビットシーケンス２４９４の第６ビット２４９３とともに、データシーケンス２４９２中のその後のビットに対して行われる。
【０２６９】
図２４Ｄの出力信号２４９７は、位相符号化データシンボルコード２４９５のシーケンスを備えた。このようにして模範的データシーケンス２４９２に対して出力信号２４９７は、非反転第１の５シンボルコードＭ５、反転第１の７シンボルコードＭ１７、反転第２の４シンボルコードＭ２４、非反転第４のシンボルコードＭ４などを備えた。
【０２７０】
図２４Ａと図２４Ｂは、差動位相符号化を使ったスペクトル拡散送信機のデジタル回路ブロック図である。図２４Ａと図２４Ｂに示された実施例では、シリアル入力ストリーム２４０１は、ＣＲＣ（巡回冗長チェック）符号器２４０２に接続される。ＣＲＣ符号器２４０２は、送信された信号がエラー無く送られたかどうかを決める受信機に使われているシリアル入力ストリーム２４０１に、ビットを加える。ＣＲＣ符号器２４０２は、例えば図２４Ｃのデータ信号２４６１に対応するシリアルデータ信号２４０３を出力する。
【０２７１】
データ信号２４０３は、シリアル−パラレルレジスタ２４０４に接続され、それがデータ信号２４０３を一連の６ビットシーケンスに変換する。各６ビットシーケンスの第１の５ビットは、ライン２４０５を越えてラッチ２４０７に接続されている。以下位相選択ビットと言うが、各６ビットシーケンスの６ビットは、ライン２４０５を越えてシンボル位相符号器２４１３に接続される。
【０２７２】
ラッチ２４０８からの出力ライン２４０８は、図２４Ｂに示されたシンボルコード索引表２４４４（例、ＲＯＭ）中に格納されたＭシンボルの１つを選択するために使われる。実施例では、シンボルコード索引表２４４４は、表１７−４に現れる３２シンボルコードセットを格納する。出力ライン２４０８は、シンボルコード索引表２４４４のアドレスの５ビットより成る。索引表アドレスは、チップカウンタ２４４０から受信されるチップカウントライン２４４１を備えた。
【０２７３】
動作中では、データ信号２４０３中のデータビットは、クロック信号２４３５（例えば、クロック５ＭＨｚ）の制御下にシリアル−パラレルレジスタ２４０４にクロックされる。シリアル−パラレルレジスタ２４０４のコンテンツ（内容）は、各シンボル期間毎に１回パラレルしてラッチ２４０７にロードされる。ロードラッチ信号２４０９は、ラッチ２４０７のローデイングを制御し、それは、送信イネーブル信号２４６０と最終シンボル信号２４５３が活性の時ラッチ２４０７が、ロードされるようなものである。送信イネーブル信号２４６０は、通信チャンネルを越えてデータを送信することが望まれているときには、プロセッサあるいは他の制御器（ここで図示せず。）により活性化される。
【０２７４】
最終シンボル信号２４５３は、ＡＮＤゲート（図２４に示されている）により発生され、それは入力としてチップカウントライン２４４１を受信し、全てのチップカウントライン２４４１が論理的にハイ状態すなわち、チップカウンタ２４４０が３２までカウントし終えているときは、活性な出力を作る。
【０２７５】
示されたように、ラッチ２４０７とチップカウントライン２４４１の出力ライン２４０８は、シンボルコード索引表２４４４用のアドレスとして使われる。好ましくは、ライン２４０８は、アドレスの最上位ビット（ＭＳＢ）から成り、チップカウントライン２４４１は、アドレスの最下位ビット（ＬＳＢ）を備えた。クロック信号２４１５の各クロック期間、クロックカウンタ２４４０はカウントを増加させ、それによりチップカウントライン２４４１上のバイナリカウントに反映される３２個の異なった状態をサイクルする。１０個のアドレスライン（５個のシンボル選択ライン２４０８と５個のチップカウントライン２４４１）に対応して、シンボルコード索引表２４４４は、選択されたシンボルコードに対応したチップのシーケンスなるシンボルコード信号２４４６を出力する。クロックカウンタ２４４０増加する各回毎に、チップカウントライン２４４１は、それ故変化し、シンボルコード索引表２４４４に格納された選択されたシンボルコードの次のチップにアクセスする。
【０２７６】
シンボルコード信号２４４６の差動位相符号化は、位相符号器２４１３と図２４Ｂ中のＸＯＲゲート２４４７を用いたシンボルコード信号２４４６からの位相選択信号２４１８出力でもって排他的ＯＲを行うことにより達成される。以前に指摘したが、ライン２４０６から各６ビットシーケンスの位相選択をすることにより、またそれを前の位相レジスタ２４１２（例えば、フリップフロップ）に格納された前の位相と比較することにより、位相符号器２４１３は動作する。位相符号器２４１３では、ＸＯＲゲート２４１０と前の位相レジスタ２４１２は、ＸＯＲゲート２４１０と前の位相レジスタ２４１２が、同期動作に対して反転にされること以外は、図２４ＣのＸＯＲゲート２４７２とフリップフロップ２４７０に機能的に対応する。前の位相レジスタ２４１２のローデイングは、最終シンボル信号２４５３により制御される。ラッチ２４０７は新データ信号と共にロードされると同時に、前の位相レジスタ２４１２はと共にロードされる。新位相シンボルコードが送信される間、次の新データ信号がシリアル−パラレルレジスタ２４０４に、ロードされ次の位相がＸＯＲゲート２４１０により決定される。シンボルコード送信の最後には、次のデータ信号と次の位相が、ラッチ２４０７と前の位相レジスタ２４１２にそれぞれロードされる。
【０２７７】
前の位相レジスタ２４１２の出力は、位相ステート信号２４１４は、位相イネーブル信号２４１５と共にゲートされる。位相イネーブル信号２４１５が活性になると、シンボルコード信号２４４６は、異なって位相符号化され、それにより送信機は６ビットの各信号を送る；位相イネーブル信号２４１５が不活性になると、シンボルコード信号２４４６は、位相符号化されずに、それにより送信機は５ビットの各信号を送る。
【０２７８】
位相イネーブル信号２４１５が活性になると、異なった位相符号化シンボルコード信号を出力するＸＯＲゲート２４４７の出力は、マルチプレクサ２４４９に接続される。セレクト信号２４４８に対応して、マルチプレクサ２４４９は、出力として異なった位相符号化シンボルコード信号２４６１あるいは、プリアンブル／フィルコード表２４４３からプリアンブル／フィルコード信号２４６２を選択する。プリアンブル／フィルコード表２４４３は、全６４チップに対して例えば４８チップより成るプリアンブルコードと例えば１６チップより成るフィルコードを格納する。プリアンブル／フィルコード表２４４３は、６４の格納されたチップにシリアル的にアセスされるようにさせるために、チップカウントライン２４４１と第６のライン２４６３によりアドレスされる。
【０２７９】
好ましい実施例では、例えば図１７Ｄに示されたＴＤＭＡタイミング構造に従った与えられたバーストに対してセレクト信号２４４８はまず、出力としてプリアンブル／フィルコードより成る６４チップをプリアンブル／フィルコード表２４４３から選ぶ。６４チップが出力された後、セレクト信号は状態を変化し、出力として異なった位相符号化シンボルコード信号２４６１を選ぶ。特別な実施例として、セレクト信号は、４０信号を異なった位相符号化シンボルコード信号２４６１から送信されるように選ぶ。マルチプレクサ２４５０は、チップストリーム信号２４６１をモジュレータに出力し、チップストリーム信号２４６１は、以前記述したようにＣＰＭ信号を発生し送信するためにＩとＱ−チップストリームに分けられる。
【０２８０】
図２５Ａ、２５Ｂ、２５Ｃは受信される差動位相符号化ＣＰＭ信号にある位相信号を認識する受信機の２個の実施例のブロック図である。図２５Ａでは、実数部の相関信号２５１１と位相符号化ＣＰＭ信号を受信することに対応して、虚数部相関信号を発生するＣＰＭ相関器２５０２より成る。図２５Ａの相関器２５０２は、真と虚数部の相関信号を発生する図１０、１２、１４、１５Ａ、１５ＢのいずれかのＣＰＭ相関器として具体化される。図２５Ａに示された特別な例では、図１５Ａの相関器が使われている。
【０２８１】
実数部の相関信号２５１１と虚数部の相関信号２５１２は、それに応じて受信信号の位相角を決定する位相識別器に接続される。好ましい実施例では、位相識別器２５１０は、正確な受信信号の位相角決定するだけでなく、位相角が内部に存在するセクタを決定する。位相識別器２５１０の操作は、図２７Ａに関して説明されている。図２７Ａは、複数個のセクタに分配されている円を示す位相角グラフである。図２７Ａのグラフのｘ軸は、実数部の相関値に対応し、図２７Ａのグラフのｙ軸は、虚数部の相関値に対応する。ロスのない通信チャンネルと完全な相関の可能性を仮定すると、実数部の相関値と虚数部の相関値は、円２７０１の何処かにある各シンボルに対する座標＜Ｒｅ，Ｉｍ＞として見られる。
【０２８２】
換言すれば、相関された信号に対する全相関の振幅Ｃは、同じく（Ｒｅ^２＋Ｉｍ^２＝Ｃ^２）であるが、位相角は、送信機と受信機のクロック差に依存しているが、円２７０１に沿って常に変動する。
【０２８３】
通信チャンネルがロスとノイズ干渉を受け、ハードウエアが実際の制限を受けたとすると相関された信号に対する全相関の振幅Ｃは、円２７０１により表される全相関値と違っている。このように実数部の相関値と虚数部の相関値座標＜Ｒｅ，Ｉｍ＞は、円２７０１の内外に存在する。
【０２８４】
位相識別器２５１０は、実数部の相関信号２５１１の符号と虚数部の相関信号２５１２の符号を決定することにより、また実数部の相関信号２５１１のと虚数部の相関信号２５１２の相対的振幅を比較することにより、受信ＣＰＭ信号の位相を決定する。得られた情報に基づいて、位相識別器２５１０は、位相角があるセクタを決定する。
【０２８５】
さらに詳しくは、実数部の相関信号２５１１は、実数部の符号信号２５２３を出力する比較器２５１７によりゼロに対して比較される。実数部の相関信号２５１１と虚数部の相関信号２５１２の相対的振幅は、振幅比較信号２５２２を出力する振幅比較器２５１６により比較される。
【０２８６】
振幅比較器２５１６と比較器２５１５、２５１７は、実数部の相関信号２５１１のと虚数部の相関信号２５１２が、アナログかデジタルかにより、アナログかデジタルになる。
【０２８７】
実数部の符号信号２５２３と、虚数部の符号信号２５２１と、振幅比較信号２５２２はセクタロジックブロック２５３０に接続され、それが図２７Ａに示されている受信位相角のセクタ２７０２を識別するセクタ信号を出力する。図２７Ａのセクタ２７０２は、次のように配列されている。セクタ２７０２は、分円を定める隣のセクタ２７０２の各セットと共に、円の４５°の範囲をカバーする。
【０２８８】
このようにしてセクタ０と１は第１の分円を定め；セクタ２と３は第２の分円を定め；セクタ４と５は第３の分円を定め；セクタ６と７は第４の分円を定める。実数部の符号信号２５２３と虚数部の符号信号２５２１は共に、位相の分円を決定するが、振幅比較信号２５２２は、分円のどのセクタ２７０２に位相角があるかを決定する。
【０２８９】
このようにして例えば、実数部の相関信号２５１１と虚数部の相関信号２５１２の符号が、共に正であるところでは、位相角はセクタ０と１により定められる分円中に存在する。そこで振幅比較信号２５２２は、位相角がどちらに存在するかを決定する。実数部の相関信号２５１１（すなわち＜Ｒｅ，Ｉｍ＞対の第１の座標Ｒｅ）は、振幅で虚数部の相関信号２５１２（すなわち＜Ｒｅ，Ｉｍ＞対の第２の座標Ｉｍ）は、振幅で虚数部の相関信号２５１２に等しいとすると、位相角はセクタ０と１の間の４５°の境界に存在することになる。もし実数部の相関信号２５１１が、虚数部の相関信号２５１２より、振幅が大きいとすると、位相角はセクタ０と１の間の４５°の境界に存在することになり、それ故セクタ０に存在する。同様にもし、実数部の相関信号２５１１が、虚数部の相関信号２５１２の振幅より小さいとすると、位相角はセクタ０と１の間の４５°の境界より上に存在することになり、それ故セクタ１に存在する。
【０２９０】
表２５−１は、実数部の相関信号の符号、虚数部の相関信号の符号、図２７Ａのセクタ配列に対しての実数部の相関信号と虚数部の相関信号の相対的振幅の８個の可能性有る組み合わせを示す。
【０２９１】
【表１０】

【０２９２】
位相ロジックブロック２５３０は、表２５−１を実行し、その入力に対応して位相角が存在するセクタを識別する３−ビット位相セクタ信号２５３１を出力する。
【０２９３】
位相角のセクタが、一度決定されると受信信号の位相情報は前の位相セクタに対して現在の位相セクタを比較することにより復号化される。もし現在の位相セクタが、１８０°より０°近い量だけ前の位相セクタから異なっているとすると、受信信号中に位相反転がなく、それ故受信信号に符号化された位相信号は０のビットであると結論できよう。逆に、もし現在の位相セクタが、０°より１８０°近い量だけ前の位相セクタから異なっているとすると、受信信号中に位相反転があり、それ故受信信号に符号化された位相信号は１のビットであると結論できよう。位相セクタ比較はさらに図２７Ａに関して説明されている。例として前の位相セクタはセクタがゼロで有ると仮定する。このような場合、現在の位相セクタが、セクタ０、１、７のいずれかであるとすると、受信信号に位相反転がなく、それ故受信信号に符号化された位相情報は０のビットである。一方もし、現在の位相セクタが、セクタ３、４、５のいずれかであるとすると、受信信号に位相反転があり、それ故受信信号に符号化された位相情報は１−ビットである。しかしながらもし、現在の位相セクタが、セクタ２あるいは６のいずれかであるとすると、受信信号に位相反転があるかないかを、確信を持って結論できない。
【０２９４】
この曖昧さの理由は、位相角は４５°セクタの言葉で各シンボル期間に近づけられ、もっと細かく測定されない。実験によると、もし現在の位相セクタが、前の位相セクタに関して９０°の方向にあるセクタに落ちると、位相反転が無いというものとして状況を取り扱うことが好ましいということが示された。このようにして本発明の実施例では、もし現在の位相セクタが、セクタ２あるいは６のいずれかであるとすると、位相反転はゼロとして取り扱い、位相情報はゼロビットだと考えるべきである。さらに一般的には、現在の位相セクタが、前の位相セクタの２個のセクタ２７０２以内に位置決めされると、位相反転は全く起こっていなかったと結論付けられる。一方現在の位相セクタが、前の位相セクタから２個以上離れて位置決めされると、受信信号に位相反転は起こったと考えるべきである。
【０２９５】
図２５Ｂ及び図２５Ｃは、受信された差動位相符号化されたＣＰＭ信号中の位相情報を認識するような位相復号化能力を持つ受信機の他の実施例を示すブロック図である。図２５ＢのＣＰＭ相関器２５５２は、実数部と虚数部の相関信号を発生する図１０、１２、１４、１５Ａ、１５Ｂ、あるいは１５ＣのＣＰＭ相関器のどれか１つとして具現化される。図２５Ｂに示された特別の実施例では、図１５Ａの相関器が使われている。
【０２９６】
実数部の相関信号２５６１と虚数部の相関信号２５６２は、それに応じて受信信号の位相角を決定する位相識別器２５６０に接続されている。好ましい実施例では、位相識別器２５６０は、受信信号の正確な位相角を決定するのでなく、位相が内部に存在するセクタのみを決定する。の操作は、図２７Ｂに関して説明されている。図２７Ａと同様に、図２７Ｂは、複数個のセクタ２７２２に分配される円２７２１を示す位相マップである。位相識別器２５６０は、受信信号の位相角がどのセクタ２７２２に存在するのかを決定し、それ故機能的には図２５Ａの位相識別器２５１０に類似している。
【０２９７】
好ましい実施例では、実数部の相関信号２５６１と虚数部の相関信号２５６２は、積分器２５５３、２５５４を用いてそれぞれ得られるし、積分器２５５３、２５５４はデジタルカウンタより成る。このようにして積分器２５５３、２５５４はそれぞれ５ビットのバイナリ（２値）信号のような相関値を示すバイナリカウント信号を出力する。実数部の相関信号２５６１と虚数部の相関信号２５６２は、好ましくはその入力の最上位ビット（ＭＳＢ）の予め決められた数を選択するとトランケート（切り捨て）ブロック２５６５に接続されている。
【０２９８】
特別な実施例では、積分器２５５３、２５５４はそれぞれデジタルアップカウンタより成り、実数部の相関信号２５６１と虚数部の相関信号２５６２は、４個の振幅ビットが続く第１の符号ビットより成る。この実施例では、３１（バイナリ１１１１１）の相関値が、最大の正相関を示し、１５（バイナリ０１１１１）あるいは１６（バイナリ１００００）の相関値が、最小の相関を示し、ゼロ（バイナリ０００００）の相関値が、最大の負相関を示す。好ましい実施例では、積分器２５５３、２５５４は、３１の代わりに３２（バイナリ１０００００）の最大の正相関に到達する６ビットのデジタルカウンタとして具体化される。
【０２９９】
図２５Ｂにおいて、実施例には、トランケート（切り捨て）ブロック２５６５は、実数部の相関信号２５６１の３ビットの最上位ビット（ＭＳＢ）と虚数部の相関信号２５６２ビットの最上位ビット（ＭＳＢ）を選択する。位相識別器２５６０は、一般方程式Ф＝Ａｒｃｔａｎ（Ｉｍ／Ｒｅ）により位相角を見積もるために、これらのトランケート相関値を使う。これらのトランケート相関値は、相関値の範囲を示すから、中央値は、逆正接計算に使用する各打ち切られた値用に選ばれる。好ましい実施例では、各打ち切られた値用に選ばれた中央値は、表２５−２により選ばれる。
【０３００】
【表１１】

【０３０１】
実数部の相関信号２５６１からの３個のビットと虚数部の相関信号２５６２からの３個のビットを用いて、位相角を見積もるために、位相角は、図２７Ｂの位相マップの中の６４個の可能性のある位置の１つの中へ、量子化される。異なった可能性のある位相角と生じたセクタ位置は、下記の表２５−３（すなわち、表１２ないし表１５）により決定され、そして“実数部”は、切り捨てられた実数部の相関値を示し、“虚数部“は、切り捨てられた虚数部の相関値を示し、”実数部のベクトル値“は、表２５−２による切り捨てられた実数部の相関値に基づいて選ばれた中心の実数部の相関値であり、”虚数部のベクトル値“は、表２５−２による切り捨てられた虚数部の相関値に基づいて選ばれた中心の虚数部の相関値であり、”位相“は、実数部のベクトル値と虚数部のベクトル値の逆正接に基づいて計算された位相角であり、”セクタ“は、図２７Ｃに示された好ましいセクタマッピングにより位相が存在しているセクタに当てはまる。
【０３０２】
【表１２】

【表１３】

【表１４】

【表１５】

【０３０３】
図２７Ｃは、好ましいセクタマッピングのダイアグラムである。図２７Ｃは、複数個のセクタ２７４２より成る円２７４１（図２７Ｂの円２７２１に類似している）を示す。円２７４１は、下記の図２５−４に示されたマッピングにより、セクタ０、１、２、．．．、Ｆ、と表示されたセクタ２７４２に分配される。
【０３０４】
【表１６】

【０３０５】
好ましい実施例では、現在の位相角は、切り捨てられた実数部の相関値と、切り捨てられた虚数部の相関値より成る６ビット信号をセクタ一覧表２５７１に対するアドレス２５７０として用いることにより、決定される。セクタ一覧表２５７１は、例えばＲＯＭあるいは不揮発メモリより成り、位相角が１６セクタ２７４２のどこにあるかを示す４ビットの２値（バイナリ）信号２５７３を出力する。好ましい実施例では、セクタ一覧表２５７１の内容（コンテンツ）は、表２５−５（すなわち、表１７乃至表２０）により選ばれる。
【０３０６】
【表１７】

【表１８】

【表１９】

【表２０】

【０３０７】
現在のセクタが、一度決定されると、受信信号からの位置情報は、図２５Ａに関して記載されている方法に似た方法で確認される。位相復号化回路の好ましい実施例は、図２５Ｃに示されている。図２５Ｂでは、さらに詳しくは図２５Ｃで、セクタ信号２５７３を出力するセクタ一覧表２５７１に接続されているアドレスライン２５７０が、示されている。さらに図２５Ｃは、前のセクタ値を格納されているレジスタ２５８０に接続されているセクタ信号２５７３を示す。前のセクタ信号２５８１は、レジスタ２５８０からの出力であり、減算器２５８５の１セットの入力に接続されており、セクタ信号２５７１は減算器２５８５の他の１セットの入力に接続されている。減算器２５８５は、その入力を減算し、セクタ差信号２５８６を発生する。
【０３０８】
セクタ差信号２５８６は、符号化された位相情報を得るために使われる。もし現在の位相セクタが、前の位相セクタの４個のセクタ２７４２以内に置かれているとすると、受信信号には位相反転は起こっていなかったと結論付けられし、それ故受信信号に符号化される位相情報がゼロ−ビットであると結論付けられよう。一方もし現在の位相セクタが、前の位相セクタから４セクタ分だけ離れて位置しているとすると、受信信号中に位相反転は起こっており、それ故受信信号に符号化される位相情報が１−ビットであると結論付けられよう。それ故、セクタ差動信号２５８６は、位相ビット一覧表２５９０へのアドレスとして用いられ、そしてそれがセクタ差動信号２５８６にもよるが、ゼロあるいは１−ビットより成る位相ビット信号２５９１を出力する。好ましい実施例では、位相ビット一覧表２５９０は、例えばＲＯＭあるいは不揮発メモリ、表２５−６に従っているコンテンツより成る。
【０３０９】
【表２１】

【０３１０】
図２７Ｃの１６セクタの実施例は、図２７Ａの８セクタの実施例のように前の位相セクタに対して９０°で１列に整列されている曖昧な２つのセクタ２７４２を持つ。しかし図２７Ａの実施例より図２７Ｃの実施例に於けるセクタ２７４２が多くあり、それ故セクタサイズが狭いので、図２７Ｃの実施例では緩和される。セクタの数を増加させることにより（このことは、位相角を計算するために相関信号２５６１、２５６２から使われるビットの数を増加させることにより行われる。）、セクタサイズは、すべての曖昧さの領域をさらに減じるために、さらに狭められる。
【０３１１】
図２７Ａの実施例の場合と同様に、曖昧さの領域に落ちる位相差は、好ましくは、位相反転は起こっていないことを示すものとして取り扱われる−−すなわち位相情報は、ゼロ−ビットとして取り扱われる。
【０３１２】
図２６は、図２５Ｂ、図２５Ｃに示された受信機の実施例に従って、３２個のシンボル送信技術中への位相復号化を実行する好ましい受信機のブロック図である。図２６には、受信信号２６０５が、複数個のＣＰＭ相関器２６１０（例えば３２個の異なった相関器）に接続される。
【０３１３】
各ＣＰＭ相関器２６１０は、図１０、１２、１４、１５Ａ、１５Ｂ、１５ＤのＣＰＭ相関器として具体化され、各ＣＰＭ相関器２６１０は、実数部の相関信号２６１２虚数部の相関信号２６１３、入力信号２６０５を受信することに対応する単一化された相関信号を同時に出力する。好ましい実施例では、相関器２６１０の各々は、図１５Ｄに示すような相関器を含む。各ＣＰＭ相関器２６１０からの相関信号２６１１は、ベストオブＭの検出器２６２０に、接続されて、単一化された相関信号の各々の相対的振幅を比較して最高度の相関を示しているものを選択する。ベストオブＭの検出器２６２０は、３２個のシンボルのどちらが、最高度の相関を持つのかを示す信号２６２１を出力する。信号２６２１は、セレクト制御信号として実数部の相関信号マルチプレクサ２６２５と虚数部の相関信号マルチプレクサ２６２６に接続される。ＣＰＭ相関器２６１０の各々からの実数部の相関信号２６１２は、実数部の相関信号マルチプレクサ２６２５に入力として接続され、そしてＣＰＭ相関器２６１０の各々からの虚数部の相関信号２６１２は、虚数部の相関信号マルチプレクサ２６２５に入力として接続される。
【０３１４】
信号２６２１に対応して最大の相関シンボルに対応する実数部の相関信号２６１２と虚数部の相関信号２６１３は選択された実数部の相関信号２６２７と選択された虚数部の相関信号２６２８として、実数部の相関信号マルチプレクサ２６２５と虚数部の相関信号マルチプレクサ２６２６それぞれからの出力となる。
【０３１５】
選択された実数部の相関信号２６２７と選択された虚数部の相関信号２６２８は、位相計算ブロック２６３０に接続されている。位相計算ブロック２６３０は、前の位相検出メモリ２６３５と減算器２６４０に接続されている位相検出信号２６３１を出力する。減算器２６４０は、前の位相検出メモリ２６３５に格納された前の位相検出信号２６３６と位相検出信号２６３１との間の差を計算し、それにより位相差信号２６４１を得る。位相差信号２６４１は、それに対応して位相符号化情報を決定する振幅比較器２６４２に接続されている。位相計算ブロック２６３０、前の位相検出メモリ２６３５、減算器２６４０、振幅比較器２６４２は、図２５Ｃに出てくるように、セクタ一覧表２５７１、レジスタ２５８０、減算器２５８５、位相ビット一覧表２５９０として具体化される。
【０３１６】
１ビット又は２位相符号化に関して以上述べた技術は、他のレベルの符号化例えば３位相、４位相、５位相、あるいは８位相符号化にも応用できる。例えば、４位相符号化では、送信機中の２ビットのデータ信号は、位相符号化に使われる。そのようなシンボルに対して、位相は、４つの相対状態のどの１つの中でも、前の位相状態に関して９０°である。位相角は、以前の図２５Ａから２５Ｃに関して述べたように決定される。現在と前の位相値に反映されているような相対的位相差に依存するが、４位相の内の１つが得られ、２ビットの位相情報データは、選択された４位相の内の１つに対応して再生される。
【０３１７】
代替の実施例
好ましい実施例は以下に開示されるが、本発明の範囲と概念の範囲以内である他の多くの方法が、可能であり、これらの変形したものは、以下の明細書、図、請求項を熟読した後当業者なら明白に成るであろう。
【０３１８】
代替の実施例では、図１７、又は図１８、図１９、図２１Ａ、図２１Ｂもしくは上記全ての図を構成している回路が、必要なら指示回路と共に１つのチップ中に組み入れられている。また、送信機から受信機に送信される情報は、ここでは一般にデータとしていたが、“データ”という言葉は、データ、エラー訂正コード、制御情報、プロトコル情報、あるいは他の信号を含み、全てのこれらは、本発明の範囲とその意図するものにあると見なされる。
【０３１９】
ここで、実施例として示した本発明は、あるＣＰＭ符号化技術を用いたが、この発明を熟読した後、当業者なら、ＭＳＫ、ＧＭＳＫ、ＳＱＡＭ、ＳＱＯＲＣ、及び他の公知のスペクトル拡散技術の数多くの符号化方法が、動作させることが出来てかつ本発明の範囲とそれに意図するもの中にあることを認識するだろう。それ故、本発明は、添付した請求の範囲とその意図するものを除いて限定されない。
【図面の簡単な説明】
【図１】 従来技術で知られているようなスペクトル拡散通信用の送信機及び受信機のブロック図である。
【図２】 スペクトル拡散通信で使用するセルのパターンを図示する。
【図３】 ＭＳＫ信号用の時間に対する位相変化のグラフである。
【図４Ａ】 位相成分間の関係を示す一組のグラフである。
【図４Ｂ】 位相成分間の関係を示す一組のグラフである。
【図４Ｃ】 位相成分間の関係を示す一組のグラフである。
【図５Ａ】 ＣＰＭスペクトル拡散信号を発生する方法を示すブロック図である。
【図５Ｂ】 Ｉ及びＱ値のグラフである。
【図６】 スペクトル拡散用送信機のブロック図である。
【図７】 スペクトル拡散用受信機の一実施例を示すブロック図である。
【図８】 スペクトル拡散用受信機の他の実施例を示すブロック図である。
【図９】 送信されたＩ及びＱ信号と受信されたＩ及びＱ信号を比較するスキャッターダイヤグラムである。
【図１０】 スペクトル拡散受信機の一実施例のブロック図であって、ここでは分離可能な実数部及び虚数部の部分を使用している。
【図１１Ａ】 異なる位相値に対する送信波形と受信波形のリプレゼンレーションを示す。
【図１１Ｂ】 異なる位相値に対する送信波形と受信波形のリプレゼンレーションを示す。
【図１１Ｃ】 異なる位相値に対する送信波形と受信波形のリプレゼンレーションを示す。
【図１１Ｄ】 異なる位相値に対する送信波形と受信波形のリプレゼンレーションを示す。
【図１１Ｅ】 異なる位相値に対する送信波形と受信波形のリプレゼンレーションを示す。
【図１１Ｆ】 異なる位相値に対する送信波形と受信波形のリプレゼンレーションを示す。
【図１２】 スペクトル拡散受信機の他の実施例のブロック図であって受信したスペクトル拡散信号の分離可能な実数部及び虚数部を使用している。
【図１３Ａ】 スペクトル拡散受信機の他の実施例のブロック図であって、シリアル相関を用いている場合である。
【図１３Ｂ】 図１３Ａと関連した波形ダイヤグラムである。
【図１４】 スペクトル拡散受信機の一つの実施例のブロックであって、受信スペクトル拡散信号の分離可能な実数部及び虚数部のためのシリアル相関を示している。
【図１５Ａ】 スペクトル拡散器受信機の他の実施例のブロック図であって、受信スペクトル拡散信号の分離可能な実数部及び虚数部のためのシリアル相関を示している。
【図１５Ｂ】 スペクトル拡散受信機のブロック図であって、受信スペクトル拡散信号の分離可能な実数部及び虚数部に対する複数ビットのシリアル相関を使用している場合である。
【図１５Ｃ】 図１５Ｂの受信機に従ってＩ又はＱ波形の量子化の例を示すグラムである。
【図１５Ｄ】 スペクトル拡散受信機のその他の実施例のブロック図であって、受信スペクトル拡散信号の分離可能な実数部及び虚数部に対する複数ビットのシリアル相関を用いている。
【図１６】 スペクトル拡散受信機の一つの実施例のブロック図であって、受信スペクトル拡散信号の分離可能な実数部及び虚数部に対する自己同期相関を用いている。
【図１７Ａ】 好ましい送信機のブロック図である。
【図１７Ｂ】 代替の送信プロトコルの一つのダイヤグラムである。
【図１７Ｃ】 送信機により発生された典型的なＳＱＡＭ波であって分離可能なＩ及びＱ成分を使用している。
【図１７Ｄ】 好ましい送信プロトコルである。
【図１８】 好ましい非コヒーレント整合フィルタとの関連受信機成分の一つのブロック図である。
【図１９】 非コヒーレントシリアル相関器と関連受信機成分の１組の好ましいデジタル回路の実施例のブロック図である。
【図２０】 既知のタイミングウインドウ範囲内の典型的相関パルスを示すブロック図である。
【図２１Ａ】 図１８及び図１９の回路と関連して用いた受信システムの部分好ましいデジタル回路の実施例を示す概略ダイヤグラムである。
【図２１Ｂ】 図１８及び図１９の回路と関連して用いた受信システムの部分好ましいデジタル回路の実施例を示す概略ダイヤグラムである。
【図２２】 出力の二乗和を計算するロバートソン（Ｒｏｂｅｒｔｓｏｎ）装置のブロック図である。
【図２３】 特定のコードシーケンスに整合した相関器のブロック図である。
【図２４Ａ】 スペクトル拡散送信機のデジタル回路のブロック図であって差動位相符号化を採用している場合の図である。
【図２４Ｂ】 スペクトル拡散送信機のデジタル回路のブロック図であって差動位相符号化を採用している場合の図である。
【図２４Ｃ】 図２４Ａ及び図２４Ｂの一般的なブロック図である。
【図２４Ｄ】 典型的な入力データシーケンス及び位相符号化シンボルのコード出力シーケンスにおけるダイヤグラムである。
【図２５Ａ】 受信信号からの追加情報を得るため位相デコーディングする受信機の二つの異なる実施例のブロック図である。
【図２５Ｂ】 受信信号からの追加情報を得るため位相デコーディングする受信機の二つの異なる実施例のブロック図である。
【図２５Ｃ】 受信信号からの追加情報を得るため位相デコーディングする受信機の二つの異なる実施例のブロック図である。
【図２６】 図２５Ｂ及び図２５Ｃに示した受信機の実施例による３２シンボル送信技術における位相復号化を行うための好ましい受信機のブロック図である。
【図２７Ａ】 ８セクタ位相マップのための位相マップダイヤグラムである。
【図２７Ｂ】 １６セクタ位相マップのための位相マップダイヤグラムである。
【図２７Ｃ】 ゼロからの位相基準オフセットを有する好ましい１６セクタ位相マップダイヤグラムである。
【符号の説明】
２４０１…シリアル入力ストリーム、
２４０２…ＣＲＣ（巡回冗長チェック）符号器、
２４０３…シリアルデータ信号、
２４０４…シリアル−パラレルレジスタ、
２４０５，２４０６…ライン、
２４０７…ラッチ、
２４０８…出力ライン、
２４０９…ロードラッチ信号、
２４１０…ＸＯＲゲート、
２４１２…前の位相レジスタ、
２４１３…シンボル位相符号器、
２４１４…位相ステート信号、
２４１５，２４３５…クロック信号、
２４１８…位相選択信号、
２４４０…チップカウンタ、
２４４１…チップカウントライン、
２４４３…プリアンブル／フィルコード表、
２４４４…シンボルコード索引表、
２４４６…シンボルコード信号、
２４４７…ＸＯＲゲート、
２４４８…セレクト信号、
２４４９…マルチプレクサ、
２４５３…最終シンボル信号、
２４６０…送信イネーブル信号、
２４６１…データ信号、
２４６２，２４６３…レジスタ、
２４６４…アドレス、
２４６６…シンボル表、
２４７０…前の位相状態レジスタ、
２４７２…ＸＯＲゲート、
２４７５…ライン、
２４７６…位相選択器、
２４７７…位相選択信号、
２４７９…位相符号化信号、
２４９０…データシーケンス、
２４９１…データビット、
２４９２…データシーケンス、
２４９５…位相符号化データシンボルコード、
２４９７…出力信号、
Ｍ５，Ｍ１７，Ｍ２４，Ｍ４…シンボルコード、
Ｓ１，Ｓ２，Ｓ３…データシンボル，
２５０２…ＣＰＭ相関器、
２５１０…位相識別器、
２５１１…実数部の相関信号、
２５１２…虚数部の相関信号、
２５１５，２５１７…比較器、
２５１６…振幅比較器、
２５２１…虚数部の符号信号、
２５２２…振幅比較信号、
２５２３…実数部の符号信号、
２５３０…セクタロジックブロック、
２５３１…３−ビット位相セクタ信号、
２５５２…ＣＰＭ相関器、
２５５３，２５５４…積分器、
２５６０…位相識別器、
２５６１…実数部の相関信号、
２５６２…虚数部の相関信号、
２５６５…トランケート（切り捨て）ブロック、
２５７０…アドレス、
２５７１…セクタ一覧表、
２５７３…セクタ信号、
２５８０…レジスタ、
２５８１…前のセクタ信号、
２５８５…減算器、
２５８６…セクタ差信号、
２５９０…位相ビット一覧表、
２５９１…位相ビット信号、
２６０５…受信信号、
２６１０…複数個のＣＰＭ相関器、
２６１１…相関信号、
２６１２…実数部の相関信号、
２６１３…虚数部の相関信号、
２６２０…ベストオブＭの検出器
２６２１…信号、
２６２５…実数部の相関信号マルチプレクサ、
２６２６…虚数部の相関信号マルチプレクサ、
２６２７…選択された実数部の相関信号、
２６２８…選択された虚数部の相関信号、
２６３０…位相計算ブロック、
２６３１…位相検出信号、
２６３５…前の位相検出メモリ、
２６３６…前の位相検出信号、
２６４０…減算器、
２６４１…位相差信号、
２６４２…振幅比較器。

Claims (6)

1. 信号を差動位相符号化する装置であって、
   分配器を備え、上記分配器の入力は複数個のビットを備え、上記分配器の第１の出力は上記複数個のビットの第１のサブセットを備え、上記分配器の第２の出力は上記複数個のビットの第２のサブセットを備え、上記複数個のビットの上記第２のサブセットの少なくとも１つのビットは上記複数個のビットの上記第１のサブセットと相互に排他的であり、
   シンボル表を備え、上記シンボル表は複数個のシンボルコードを含み、上記シンボル表は入力として上記複数個のビットの上記第１のサブセットを有し、上記シンボル表は出力としてシンボルコードを有し、
   位相レジスタ出力を有する位相レジスタと、
   第１の入力として上記複数個のビットの上記第２のサブセットを有し、かつ第２の入力として上記位相レジスタの出力を有する位相決定回路とを備え、上記位相決定回路は上記レジスタに入力として接続された位相選択信号を出力として有し、
   位相選択器を備え、上記位相選択器は第１の入力として上記位相選択信号を有し、かつ第２の入力として上記シンボルコードを有し、上記位相選択器は出力として位相符号化された信号を有し、
   上記位相符号化された信号はチップストリームを備え、
   上記位相符号化された信号に接続されたスイッチを備え、上記スイッチは偶数チップストリームと奇数チップストリームとを出力し、
   上記奇数チップストリームに接続され、第１の波形を出力する奇数波形発生器と、
   上記偶数チップストリームに接続され、第２の波形を出力する偶数波形発生器と、
   上記第１の波形と第１の搬送波とに接続された奇数変調器と、
   上記第２の波形と第２の搬送波とに接続された偶数変調器とを備え、上記第１の搬送波と上記第２の搬送波は位相が９０度だけオフセットされ、
   上記奇数変調器の出力と上記偶数変調器の出力とに接続された加算器を備え、上記加算器は合成された信号を出力することを特徴とする差動位相符号化装置。
2. 上記合成された信号は連続位相変調信号であることを特徴とする請求項１記載の差動位相符号化装置。
3. 上記スイッチはデマルチプレクサを備えたことを特徴とする請求項１記載の差動位相符号化装置。
4. 信号を差動位相符号化する装置であって、
   分配器を備え、上記分配器の入力は複数個のビットを備え、上記分配器の第１の出力は上記複数個のビットの第１のサブセットを備え、上記分配器の第２の出力は上記複数個のビットの第２のサブセットを備え、上記複数個のビットの上記第２のサブセットの少なくとも１つのビットは上記複数個のビットの上記第１のサブセットと相互に排他的であり、
   シンボル表を備え、上記シンボル表は複数個のシンボルコードを含み、上記シンボル表は入力として上記複数個のビットの上記第１のサブセットを有し、上記シンボル表は出力としてシンボルコードを有し、
   位相レジスタ出力を有する位相レジスタと、
   第１の入力として上記複数個のビットの上記第２のサブセットを有し、かつ第２の入力として上記位相レジスタの出力を有する位相決定回路とを備え、上記位相決定回路は上記レジスタに入力として接続された位相選択信号を出力として有し、
   位相選択器を備え、上記位相選択器は第１の入力として上記位相選択信号を有し、かつ第２の入力として上記シンボルコードを有し、上記位相選択器は出力として位相符号化された信号を有し、
   上記シンボル表に接続されたデータレジスタと、
   上記データレジスタに接続されたクロック信号とを備え、
   これにより上記複数個のビットの上記第１のサブセットは上記データレジスタへとロードされ、かつ上記シンボル表からシンボルコードを選択するために用いられることを特徴とする差動位相符号化装置。
5. 信号を差動位相符号化する方法であって、
   信号ストリームを複数個のビットのセットに分配するステップを含み、ビットのセットの第１のサブセットはデータシンボルを備え、上記ビットのセットの第２のサブセットは位相選択シンボルを備え、上記位相選択シンボルの少なくとも１つのビットは上記データシンボルを備えたビットとは相互に排他的であり、
   上記データシンボルに応答して複数個のシンボルコードから１つのシンボルコードを選択するステップと、
   上記位相選択シンボルと前の位相値とに応答して位相値を選択するステップと、
   上記シンボルコードを上記位相値で位相符号化するステップとを含み、位相符号化するステップは位相符号化された信号を発生し、上記位相符号化された信号は複数個のチップのストリームを備え、
   上記複数個のチップのストリームを偶数チップストリームと奇数チップストリームに分配するステップと、
   上記奇数チップストリームから第１の波形を発生するステップと、
   上記偶数チップストリームから第２の波形を発生するステップと、
   上記第１の波形を第１の搬送波で変調するステップと、
   上記第２の波形を第２の搬送波で変調するステップとを含み、上記第１の搬送波と上記第２の搬送波は位相が９０度だけオフセットされ、
   上記変調された第１及び第２の波形を合成して合成された信号を形成するステップを含むことを特徴とする差動位相符号化方法。
6. 上記合成された信号は連続位相変調信号であることを特徴とする請求項５記載の差動位相符号化方法。

Images