JP3723698B2 - 光素子キャリア及びその実装構造 - Google Patents
光素子キャリア及びその実装構造 Download PDFInfo
- Publication number
- JP3723698B2 JP3723698B2 JP18582199A JP18582199A JP3723698B2 JP 3723698 B2 JP3723698 B2 JP 3723698B2 JP 18582199 A JP18582199 A JP 18582199A JP 18582199 A JP18582199 A JP 18582199A JP 3723698 B2 JP3723698 B2 JP 3723698B2
- Authority
- JP
- Japan
- Prior art keywords
- optical element
- electrode
- element carrier
- substrate
- optical
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
Landscapes
- Light Receiving Elements (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、光ファイバー通信システムもしくは構内光通信システム（光ＬＡＮ）に用いられる光素子キャリア及びその実装構造に関し、特に光素子として面発光素子または面受光素子を用いたものに関する。
【０００２】
【従来の技術】
近年、ＣＡＴＶや公衆通信の分野において、光ファイバー通信の実用化が始まっている。従来より、高速、高信頼性の光半導体モジュールが同軸型あるいはDual-inline 型と呼ばれるモジュール構造で実現されており、これらは主に幹線系と呼ばれる領域で既に実用化されている。
【０００３】
これに対し、最近では、Ｓｉ（シリコン）基板（またはＳｉプラットホームとも称される）上で、光半導体素子とファイバを機械的精度のみで高精度に位置決め実装する技術を用いた光モジュールが盛んに開発されている。これらは主にアクセス系と呼ばれる領域での実用化が目標とされており、小型化，低背化，低コスト化等が要求されている。
【０００４】
以下に、従来のフォトダイオードの実装構造▲１▼〜▲３▼について説明する。
【０００５】
▲１▼図６にフォトダイオードを実装するための基台４１を示す。基台４１は少なくとも任意の隣合う２つの面にフォトダイオードのアノードおよびカソード電極用の電極パッド４１１，４１２が形成されており、各々の電極パッドは面の境界で電気的に導通が確保される。
【０００６】
図７にＰＩＮ型のフォトダイオード２が上記サブマウント４１に実装された典型的な例を示す。フォトダイオード２は用途により異なるが、この例では約５００μｍ角、厚さ約２００μｍ、受光径約２００μｍφであり、受光面およびその反対面（裏面）に電極パッド２１，２２がそれぞれ形成されている。フォトダイオード２は受光面を上に電極パッド４１１上にＡｕＳｎ半田等により接続固定され、裏面電極２２と電気的に接続されている。また、電極パッド４１２と受光面電極２１とはワイヤボンド３１により電気的接続がとられる。
【０００７】
図８（ａ）〜（ｃ）に上記基台４１にＰＩＮ型フォトダイオード２を実装後、基台４１がＳｉ基板Ｓ上に実装された例を示す。ＰＩＮ型フォトダイオード２はその受光面をＳｉ基板Ｓの主面に対して垂直になるように接続される。これにより、Ｓｉ基板Ｓの主面に平行に実装された不図示の光ファイバとフォトダイオード２とが光接続される。フォトダイオード２への給電用の配線はフォトダイオード２の実装面と別の面の電極パッドからＳｉ基板Ｓへワイヤボンディングすることにより行われる。
【０００８】
ここで、基台４１は一般的にはアルミナ等のセラミック体上に、フィラー入りペーストを用い、印刷により各面ごとに電極パッドがパターン形成される。
【０００９】
▲２▼また、Ｓｉ基板上に上記のような基台は用いずに、直接Ｓｉ基板上にフォトダイオードを実装する方法も提案されている（例えば、特開平8-94887 号公報を参照）。この提案は、Ｓｉ基板上の光ファイバ実装溝に、光ファイバを実装する際に光ファイバ出射端に対向するように斜面を形成し、その斜面上にフォトダイオードの実装を行うようにしたものである。ここで、フォトダイオード下面側の電極は前記斜面に形成された電極と直接コンタクトさせて行い、フォトダイオード上面側の電極はワイヤリングにより行う。
【００１０】
▲３▼また、フォトダイオードの受光面を下側にしてＳｉ基板に載置し、受光面下部に形成された光路用溝の一部に形成された全反射面により９０゜光路を変えることで、光ファイバからの出射光を受光面へ導く方法も提案されている（例えば、特開平9-54228 号公報を参照）。
【００１１】
【発明が解決しようとする課題】
しかしながら、上記実装構造▲１▼では、基台の電極パッドの形成において、２面のパターンの相対的な位置合わせ精度が外形の機械精度に依存するため、精度が悪いという問題があった。すなわち、電極パッドの最小線幅、パッド間隔は各々７０μｍ程度が限界であった。このため、電極の寄生容量が高くなり、高周波特性に制限を与えたり、基台全体が大型になるという問題があった。
【００１２】
また、２面もしくはそれ以上の面へのパターン形成では、第１面のパターン形成が終了した後、次のパターンを形成するとき、基台自身を一つずつハンドリングし整列させる必要があり、著しく生産性が悪いという問題や、サイズが小さくなるほど、その取り扱いが困難になり、さらに生産性を悪化させる問題があった。また、従来ではサイズの限界が２ｍｍ角程度であって、さらなる小型化は困難であった。
【００１３】
以上述べた通り、サイズとコストがトレードオフの関係になっているので、従来では、基台の小型化、高性能化により、非常にコストが高くなるという問題があること、及び小型化、高性能化に物理的な限界があった。
【００１４】
また、実装構造▲２▼では、ワイヤリング面が同一平面上にないため、工程が著しく煩雑になったり、Ｓｉ基板の斜面へ電極をパターン形成する必要があるので、工程が複雑化するなどの問題があった。さらに、斜面の傾斜角の自由度が斜面への電極作製プロセスやワイヤリングの作業性により制限を受けてしまい、フォトダイオードの受光感度や実装位置合わせ精度のトレランスが、光路に対しほぼ垂直に受光した場合と比較して小さくなるという問題もあった。
【００１５】
また、実装構造▲３▼によっても、上記実装構造▲２▼と同様に溝内への電極プロセスによる工程の複雑化や、特に受光感度の低下を免れることができない。
【００１６】
そこで本発明は、上記従来の諸問題に鑑み提案されたものであり、特に面受発光素子等の光素子の実装に適し、しかも量産性に優れ、小型化が可能で高周波特性に優れた光素子キャリア及びその実装構造を提供することを目的とする。
【００１７】
【課題を解決するための手段】
上記目的を達成するために、本発明の光素子キャリアは、基台上に光素子を配設して成る光素子キャリアであって、基台は、光素子が配設される光素子配設面と、該光素子配設面に対し鈍角を成し基台を立設させる際に下面側となる第１傾斜面と、光素子配設面と対向する背面と、該背面に対し鈍角を成し基台を立設させる場合に下面側となる第２傾斜面と、光素子配設面と背面の間に形成したスルーホールとを有し、光素子の駆動用導体が、光素子配設面から第１傾斜面に到る領域と、光素子配設面からスルーホールを通じ背面を経て第２斜面に到る領域に形成されていることを特徴とする。
【００１８】
また、本発明の光素子キャリアの実装構造は、光素子駆動用の２つの導体パターンが形成された基板上に、上記光素子キャリアを固定するようにした光素子キャリアの実装構造であって、基板上に２つの導体パターンの各々一部が形成された２つの斜面を有する凹部を設け、該凹部の２つの斜面に前記光素子キャリアの第１及び第２斜面を合わせ、光素子の駆動用導体と凹部の導体パターンとを接続するようにしたことを特徴とする。
【００１９】
【発明の実施の形態】
以下、本発明の光素子キャリア及びその実装構造の実施形態を図面に基づき詳細に説明する。
【００２０】
図１（ａ）に、シリコン単結晶等から成る基板Ｓ上に、光導波体である光ファイバ５と、これに光結合させる面発光素子や面受光素子等の光素子２を設けた光素子キャリアＣとを配設した光モジュールＭの平面図を、図１（ｂ）にそのＡ−Ａ線断面図を示し、図１（ｂ）のＢ部拡大図を図４に示す。
【００２１】
ここで、基板Ｓ上には、光素子２を駆動するための２つの導体パターンである第１電極パターン３，第２電極パターン４が形成されており、さらに、光素子キャリアＣを搭載させる領域Ｓａに凹部７が基板Ｓのアルカリ溶液等による異方性エッチングにより精度良く斜面７ａ，７ｂが形成され（基板Ｓは例えばシリコン単結晶であれば（１００）面等を主面とし、異方性エッチングにより形成された凹部の斜面は（１１１）面等となる。）、この２つの斜面７ａ，７ｂには、第１電極パターン３，第２電極パターン４の各々一部が形成されている。そして、この凹部７において、光素子２の後記する駆動用導体と凹部７の導体パターンとを接続し、光素子２の駆動を行えるようにしている。
【００２２】
光素子キャリアＣは、図２及び図３に示すように、基台１は、光素子２が配設され平面を成す光素子配設面Ａ１と、光素子配設面Ａ１に対し鈍角θを成し基台１を立設させる際に下面側となる第１傾斜面Ａ２と、光素子配設面Ａ１と対向する背面Ａ４と、背面Ａ４に対し鈍角θを成し基台１を立設させる場合に下面側となる第２傾斜面Ａ３と、光素子配設面Ａ１と背面Ａ４の間に形成したスルーホールＨとを有し、光素子２の駆動用導体である電極パッド１２，１３が、光素子配設面Ａ１から第１傾斜面Ａ２に到る領域に形成されており、また、電極パッド１１，１５，１４が光素子配設面Ａ１からスルーホールＨを通じ背面Ａ４を経て第２斜面Ａ３に到る領域に形成されている。なお、基板Ｓの凹部７に形成された導体パターンと光素子２の駆動用導体との導通が良好に行えるのであれば、基台１に形成する駆動用導体は必ずしも第１斜面Ａ２及び第２斜面Ａ３の全体に形成する必要はない。
【００２３】
ここで、鈍角θは１００°〜１７０°とする。この理由は、１００°より小さいと、電極がベタで形成されることになり、機械整合が良好にとれない。一方、１７０°より大きくなると、電極の形成が困難となるからである。
【００２４】
具体的には１１，１２の電極パッドは素子接続用電極パッド、１３，１４は外部引き出し用電極パッド、１５，１６は素子接続用電極パッド１１と外部引き出し用電極パッド１４のそれぞれ接続用配線パターンとスルーホール導体である。ここで、説明の便宜上、１１，１６，１５，１３を第１電極配線、１２，１３を第２電極配線という。
【００２５】
図３に示す光素子キャリアＣは、光素子２としてＰＩＮ型のフォトダイオードを実装した例であるが、アバランシェフォトダイオード等の受光素子も使用可能である。光素子２は電極パッド１１に受光面を上にしてその裏面電極２２側が接続される。この接続にはＡｕＳｎ半田等が用いられる。また、光素子２の受光面側の電極２１と電極パッド１２とがボンディングワイヤ３１により接続される。
【００２６】
次に、光素子キャリアＣの各部の特徴的な形状、材質、寸法の詳細について述べる。上記第１電極配線は、光素子配設面Ａ１内の電極パッド１２から、この面に隣接する第１傾斜面Ａ２上の電極パッド１３にかけて接続される。一方、第２電極配線は、光素子配設面Ａ１内の電極パッド１１から距離Ｌ５を隔てた背面Ａ４に形成された電極パッド１５にスルーホール導体１６を介して接続され、背面Ａ４に隣接する第２傾斜面Ａ３上の電極パッド１４に接続される。電極パッド１３及び１４は、それぞれ光素子配設面Ａ１，背面Ａ４と鈍角θをなす第１傾斜面２，第２傾斜面Ａ３上の全面に形成され、その幅Ｌ２，Ｌ３は距離Ｌ５に対して小さく、ある距離を隔てて対向する（Ｌ５＞Ｌ２・ｓｉｎ（π−θ）＋Ｌ３・ｓｉｎ（π−θ））。すなわち、第１傾斜面Ａ２，第２傾斜面Ａ３は、各々、光素子配設面Ａ１，背面Ａ４の表層の一領域内に含まれており、これら各平面におけるプレーナプロセス領域とみなせる。
【００２７】
これにより、電極の微細パターンの形成は対向する平面Ａ１，Ａ４に対して行えることから、高精度プレーナ技術を用いたパターン形成が可能となり、図５（ａ）〜（ｇ）に示すとおり、小型で且つ一つの基板から非常に大量の作製が可能となる。
【００２８】
また、電極パッド１３，１４の形成は、傾斜面へ全面ベタで形成できるため、斜面へのパターン形成に、特に加工精度が要求されることはない。電極パッド１２と１３，１４と１５は鈍角で接するため、接続部での電極層のカバレッジ不足による断線を防止することができる。
【００２９】
また、光素子キャリアＣと基板Ｓとの電気的接続にワイヤリングを不要とすることで、配線の静電容量の増加やばらつきを極力抑制でき、これにより受光感度や信頼性に優れた光素子キャリアを提供できる。
【００３０】
さらに、Ｌ１＜Ｌ４とすることにより、光素子キャリアＣの転がり方向が制限され、平面Ａ１〜Ａ４が接地するような方向にのみ回転が抑制されることから実装時の作業性がきわめて良好となる。
【００３１】
基台１の材質としては、アルミナ，ガラス，窒化アルミ等のセラミックやサファイア，石英等が好適である。これらの材料は誘電正接が小さいため、高周波での損失が小さく好ましい。なかでもセラミックはスルーホールの加工性の点で優れており、本発明に適しているといえる。特に、ガラスセラミックは誘電率が最も低く、光素子キャリア全体の静電容量を下げられるため最適である。
【００３２】
また、電極等の導体の材質としては、タングステンや銅等が好ましく、電極膜厚は１０μｍ程度とする。
【００３３】
以下、上記光素子キャリアの製造方法の一例について説明する。
【００３４】
まず、アルミナ，ガラス，バインダー，溶剤，その他をボールミルで混合し、生と呼ばれる原料の混合物を形成する。次に、それを搬送ベルト上のドクターブレードと呼ばれる、細い隙間を通過させることによりシート状に加工し、その直後に、赤外線乾燥を行うことによって、図５（ａ）に示すように、生テープと呼ばれる、焼結前の基板材２０を作製する。
【００３５】
次に、図５（ｂ）に示すように、生テープに位置合わせ用の貫通孔２０ａを打ち抜きで形成し、図５（ｃ）に示すように、この貫通孔２０ａに合わせて、回転式のブレードを用いてＵ型形状の溝２２を多数形成する。
【００３６】
その後、図５（ｄ）に示すように、このＵ型形状の溝２２を含む領域にタングステンメタライズペーストを所望のパターンに印刷し、図５（ｅ）に示すように、スルーホール２４を上記Ｕ型形状の溝２２を挟んで多数形成し、さらに、図５（ｆ）に示すように、このスルーホール２４のメタライズを行う。
【００３７】
最後に、図５（ｇ）に示すように、生テープを所望の形状に打ち抜いて、焼結し、電極にめっきを施して、光素子キャリア用基台を完成することができる。
【００３８】
なお、テープの幅にもよるが、一回の工程で約10,000個の光素子キャリア用基台を作製することが可能である。
【００３９】
また、焼結前に最終形状に打ち抜きする代わりに、焼結後に最終形状の切り出しを行うこともできる。この場合、セラミック基板上の光素子キャリア１つずつにＰＩＮ型フォトダイオード１個のチップ実装と一カ所のワイヤリングを行い、その各工程を個数分だけ複数回繰り返し、複数個のフォトダイオードが実装された基板を形成する。これにより、光素子キャリアへの光素子実装の生産性が著しく向上させることができる。
【００４０】
その後、フォトダイオードが実装された基板を切断し、複数のフォトダイオード実装済みの光素子キャリアを取り出し、受光面が地に対し垂直になるように素子を９０゜回転させることのできるマウンターを用いて整列させ、基板Ｓに実装する。
【００４１】
【実施例】
次に、さらに具体的な実施例について説明する。
【００４２】
まず、基台１に、誘電率９．０のアルミナセラミックを用いた。基台の外形は図２に示すような形状で、Ｌ１＝０．６ｍｍ、Ｌ２＝０．１４ｍｍ、Ｌ３＝０．１４ｍｍ、Ｌ４＝０．９ｍｍ、Ｌ５＝０．６ｍｍ、奥行き（Ｌ１＋Ｌ２）は約０．７ｍｍに設計した。
【００４３】
また、光素子を搭載する電極パッド１１は０．５ｍｍ角で、ほぼＰＩＮ型フォトダイオード２のサイズと同程度である。電極パッド１２は電極パッド１１との間隔０．０５ｍｍ，電極幅０．１５ｍｍとした。スルーホール導体１６の径は０．２ｍｍφとした。また、電極層はトータル膜厚約２μｍのＡｕメタライズ膜および電極パッド１１の一部にはトータル膜厚２μｍのＡｕＳｎ半田を用いた。
【００４４】
光素子キャリアの作製方法は、バインダーでシート状に成形されたセラミック粉体に電極パターンとスルーホール電極を転写し、高温で焼結させることにより、両面に電極パターンが形成された約１０ｃｍ角のセラミック基板の中に約１００００個の光素子キャリア用基台を形成した。
【００４５】
次に、セラミック基板上の光素子キャリア用基台の１つずつにＰＩＮ型フォトダイオード１個のチップ実装と、一カ所のワイヤリングを行い、その各工程を個数分だけ複数回繰り返し、複数個のフォトダイオードが実装された基板を形成した。これにより、光素子キャリア用基台への光素子実装の生産性が著しく向上した。
【００４６】
その後、フォトダイオードが実装された基板をブレーキング用の溝から切断し、複数のフォトダイオード実装済みの光素子キャリアを取り出した。そして、受光面が地に対し垂直になるように素子を９０゜回転させることのできるマウンターを用いて整列させ、基板Ｓに実装した。
【００４７】
基板Ｓはセラミックインジェクションモールドで作製したことにより、光ファイバと光素子キャリア各実装用の溝の相対的な位置関係を３０μｍ以内の精度にすることができた。これにより、光ファイバと光素子との良好な光結合が得られた。
【００４８】
また、基板Ｓ上にフォトダイオードのプリアンプを実装した。これにより、光素子キャリアまでの配線長を約１ｍｍと短くでき、さらに小型の光素子キャリアを用いたことにより、フォトダイオードまでの配線容量（電極パッド１１，１２間の容量）を０．０５ｐＦ以下に抑制できた。
【００４９】
【発明の効果】
本発明の光素子キャリア及びその実装構造によれば、以下に示す顕著な効果を奏することができる。
【００５０】
・一枚の平板基板より光素子キャリアを大量に生産することが可能であり、量産性が極めて良好となる。
【００５１】
・一括処理で行うことができ、製造工程途中でのハンドリング等、作業の煩雑さがない。
【００５２】
・基板状態もしくは工程終了（ブレーキング）後の整列状態で光素子の実装が可能であり、実装の作業性が良好となる
・小型化が容易であり、この小型化により光素子キャリア全体の容量が下がることから高速動作に好適である。
【００５３】
・光素子キャリアからのワイヤリングの必要がないため、電気的には容量を大幅に低減する効果があり、さらに高速動作に適している上、実装効率が良好となる。
【００５４】
・光素子の受光面での反射を抑制するために用いられる受光面の傾斜配置において、その傾斜角度を自由度高く設計できるため、低反射でかつ受光感度を良好にすることができる。
【００５５】
そして、以上の効果により、低コスト、小型、高周波特性に優れ、さらに量産性が著しく向上した光素子キャリア及びその実装構造を提供することが可能になる。
【図面の簡単な説明】
【図１】本発明に係る光素子キャリアの実装構造（光モジュール）を説明する図であり、（ａ）は平面図、（ｂ）は（ａ）におけるＡ−Ａ線断面図である。
【図２】本発明に係る光素子キャリア用基台を示す斜視図である。
【図３】本発明に係る光素子キャリアを示す斜視図である。
【図４】図１（ｂ）のＢ部拡大図である。
【図５】本発明に係る光素子キャリアの製造方法を説明する図であり、（ａ）〜（ｇ）はそれぞれ断面図を示す。
【図６】従来の光素子キャリア用基台を示す斜視図である。
【図７】従来の光素子キャリアを示す斜視図である。
【図８】従来の光素子キャリアを基板上に載置した一例を説明する図であり、（ａ）は正面側一部断面図、（ｂ）は平面図、（ｃ）は側面側一部断面図である。
【符号の説明】
１：基台
２：光素子（フォトダイオード）
３：第１電極パターン（第１導体パターン）
４：第２電極パターン（第２導体パターン）
５：光ファイバ（光導波体）
１１〜１５：電極パッド（駆動用導体）
１６：スルーホール導体
２１：受光面側電極
２２：裏面電極
Ａ１：光素子実装面
Ａ２：第１傾斜面
Ａ３：第２傾斜面
Ａ４：背面
Ｃ：光素子キャリア
Ｈ：スルーホール
Ｍ：光モジュール
Ｓ：基板
【発明の属する技術分野】
本発明は、光ファイバー通信システムもしくは構内光通信システム（光ＬＡＮ）に用いられる光素子キャリア及びその実装構造に関し、特に光素子として面発光素子または面受光素子を用いたものに関する。
【０００２】
【従来の技術】
近年、ＣＡＴＶや公衆通信の分野において、光ファイバー通信の実用化が始まっている。従来より、高速、高信頼性の光半導体モジュールが同軸型あるいはDual-inline 型と呼ばれるモジュール構造で実現されており、これらは主に幹線系と呼ばれる領域で既に実用化されている。
【０００３】
これに対し、最近では、Ｓｉ（シリコン）基板（またはＳｉプラットホームとも称される）上で、光半導体素子とファイバを機械的精度のみで高精度に位置決め実装する技術を用いた光モジュールが盛んに開発されている。これらは主にアクセス系と呼ばれる領域での実用化が目標とされており、小型化，低背化，低コスト化等が要求されている。
【０００４】
以下に、従来のフォトダイオードの実装構造▲１▼〜▲３▼について説明する。
【０００５】
▲１▼図６にフォトダイオードを実装するための基台４１を示す。基台４１は少なくとも任意の隣合う２つの面にフォトダイオードのアノードおよびカソード電極用の電極パッド４１１，４１２が形成されており、各々の電極パッドは面の境界で電気的に導通が確保される。
【０００６】
図７にＰＩＮ型のフォトダイオード２が上記サブマウント４１に実装された典型的な例を示す。フォトダイオード２は用途により異なるが、この例では約５００μｍ角、厚さ約２００μｍ、受光径約２００μｍφであり、受光面およびその反対面（裏面）に電極パッド２１，２２がそれぞれ形成されている。フォトダイオード２は受光面を上に電極パッド４１１上にＡｕＳｎ半田等により接続固定され、裏面電極２２と電気的に接続されている。また、電極パッド４１２と受光面電極２１とはワイヤボンド３１により電気的接続がとられる。
【０００７】
図８（ａ）〜（ｃ）に上記基台４１にＰＩＮ型フォトダイオード２を実装後、基台４１がＳｉ基板Ｓ上に実装された例を示す。ＰＩＮ型フォトダイオード２はその受光面をＳｉ基板Ｓの主面に対して垂直になるように接続される。これにより、Ｓｉ基板Ｓの主面に平行に実装された不図示の光ファイバとフォトダイオード２とが光接続される。フォトダイオード２への給電用の配線はフォトダイオード２の実装面と別の面の電極パッドからＳｉ基板Ｓへワイヤボンディングすることにより行われる。
【０００８】
ここで、基台４１は一般的にはアルミナ等のセラミック体上に、フィラー入りペーストを用い、印刷により各面ごとに電極パッドがパターン形成される。
【０００９】
▲２▼また、Ｓｉ基板上に上記のような基台は用いずに、直接Ｓｉ基板上にフォトダイオードを実装する方法も提案されている（例えば、特開平8-94887 号公報を参照）。この提案は、Ｓｉ基板上の光ファイバ実装溝に、光ファイバを実装する際に光ファイバ出射端に対向するように斜面を形成し、その斜面上にフォトダイオードの実装を行うようにしたものである。ここで、フォトダイオード下面側の電極は前記斜面に形成された電極と直接コンタクトさせて行い、フォトダイオード上面側の電極はワイヤリングにより行う。
【００１０】
▲３▼また、フォトダイオードの受光面を下側にしてＳｉ基板に載置し、受光面下部に形成された光路用溝の一部に形成された全反射面により９０゜光路を変えることで、光ファイバからの出射光を受光面へ導く方法も提案されている（例えば、特開平9-54228 号公報を参照）。
【００１１】
【発明が解決しようとする課題】
しかしながら、上記実装構造▲１▼では、基台の電極パッドの形成において、２面のパターンの相対的な位置合わせ精度が外形の機械精度に依存するため、精度が悪いという問題があった。すなわち、電極パッドの最小線幅、パッド間隔は各々７０μｍ程度が限界であった。このため、電極の寄生容量が高くなり、高周波特性に制限を与えたり、基台全体が大型になるという問題があった。
【００１２】
また、２面もしくはそれ以上の面へのパターン形成では、第１面のパターン形成が終了した後、次のパターンを形成するとき、基台自身を一つずつハンドリングし整列させる必要があり、著しく生産性が悪いという問題や、サイズが小さくなるほど、その取り扱いが困難になり、さらに生産性を悪化させる問題があった。また、従来ではサイズの限界が２ｍｍ角程度であって、さらなる小型化は困難であった。
【００１３】
以上述べた通り、サイズとコストがトレードオフの関係になっているので、従来では、基台の小型化、高性能化により、非常にコストが高くなるという問題があること、及び小型化、高性能化に物理的な限界があった。
【００１４】
また、実装構造▲２▼では、ワイヤリング面が同一平面上にないため、工程が著しく煩雑になったり、Ｓｉ基板の斜面へ電極をパターン形成する必要があるので、工程が複雑化するなどの問題があった。さらに、斜面の傾斜角の自由度が斜面への電極作製プロセスやワイヤリングの作業性により制限を受けてしまい、フォトダイオードの受光感度や実装位置合わせ精度のトレランスが、光路に対しほぼ垂直に受光した場合と比較して小さくなるという問題もあった。
【００１５】
また、実装構造▲３▼によっても、上記実装構造▲２▼と同様に溝内への電極プロセスによる工程の複雑化や、特に受光感度の低下を免れることができない。
【００１６】
そこで本発明は、上記従来の諸問題に鑑み提案されたものであり、特に面受発光素子等の光素子の実装に適し、しかも量産性に優れ、小型化が可能で高周波特性に優れた光素子キャリア及びその実装構造を提供することを目的とする。
【００１７】
【課題を解決するための手段】
上記目的を達成するために、本発明の光素子キャリアは、基台上に光素子を配設して成る光素子キャリアであって、基台は、光素子が配設される光素子配設面と、該光素子配設面に対し鈍角を成し基台を立設させる際に下面側となる第１傾斜面と、光素子配設面と対向する背面と、該背面に対し鈍角を成し基台を立設させる場合に下面側となる第２傾斜面と、光素子配設面と背面の間に形成したスルーホールとを有し、光素子の駆動用導体が、光素子配設面から第１傾斜面に到る領域と、光素子配設面からスルーホールを通じ背面を経て第２斜面に到る領域に形成されていることを特徴とする。
【００１８】
また、本発明の光素子キャリアの実装構造は、光素子駆動用の２つの導体パターンが形成された基板上に、上記光素子キャリアを固定するようにした光素子キャリアの実装構造であって、基板上に２つの導体パターンの各々一部が形成された２つの斜面を有する凹部を設け、該凹部の２つの斜面に前記光素子キャリアの第１及び第２斜面を合わせ、光素子の駆動用導体と凹部の導体パターンとを接続するようにしたことを特徴とする。
【００１９】
【発明の実施の形態】
以下、本発明の光素子キャリア及びその実装構造の実施形態を図面に基づき詳細に説明する。
【００２０】
図１（ａ）に、シリコン単結晶等から成る基板Ｓ上に、光導波体である光ファイバ５と、これに光結合させる面発光素子や面受光素子等の光素子２を設けた光素子キャリアＣとを配設した光モジュールＭの平面図を、図１（ｂ）にそのＡ−Ａ線断面図を示し、図１（ｂ）のＢ部拡大図を図４に示す。
【００２１】
ここで、基板Ｓ上には、光素子２を駆動するための２つの導体パターンである第１電極パターン３，第２電極パターン４が形成されており、さらに、光素子キャリアＣを搭載させる領域Ｓａに凹部７が基板Ｓのアルカリ溶液等による異方性エッチングにより精度良く斜面７ａ，７ｂが形成され（基板Ｓは例えばシリコン単結晶であれば（１００）面等を主面とし、異方性エッチングにより形成された凹部の斜面は（１１１）面等となる。）、この２つの斜面７ａ，７ｂには、第１電極パターン３，第２電極パターン４の各々一部が形成されている。そして、この凹部７において、光素子２の後記する駆動用導体と凹部７の導体パターンとを接続し、光素子２の駆動を行えるようにしている。
【００２２】
光素子キャリアＣは、図２及び図３に示すように、基台１は、光素子２が配設され平面を成す光素子配設面Ａ１と、光素子配設面Ａ１に対し鈍角θを成し基台１を立設させる際に下面側となる第１傾斜面Ａ２と、光素子配設面Ａ１と対向する背面Ａ４と、背面Ａ４に対し鈍角θを成し基台１を立設させる場合に下面側となる第２傾斜面Ａ３と、光素子配設面Ａ１と背面Ａ４の間に形成したスルーホールＨとを有し、光素子２の駆動用導体である電極パッド１２，１３が、光素子配設面Ａ１から第１傾斜面Ａ２に到る領域に形成されており、また、電極パッド１１，１５，１４が光素子配設面Ａ１からスルーホールＨを通じ背面Ａ４を経て第２斜面Ａ３に到る領域に形成されている。なお、基板Ｓの凹部７に形成された導体パターンと光素子２の駆動用導体との導通が良好に行えるのであれば、基台１に形成する駆動用導体は必ずしも第１斜面Ａ２及び第２斜面Ａ３の全体に形成する必要はない。
【００２３】
ここで、鈍角θは１００°〜１７０°とする。この理由は、１００°より小さいと、電極がベタで形成されることになり、機械整合が良好にとれない。一方、１７０°より大きくなると、電極の形成が困難となるからである。
【００２４】
具体的には１１，１２の電極パッドは素子接続用電極パッド、１３，１４は外部引き出し用電極パッド、１５，１６は素子接続用電極パッド１１と外部引き出し用電極パッド１４のそれぞれ接続用配線パターンとスルーホール導体である。ここで、説明の便宜上、１１，１６，１５，１３を第１電極配線、１２，１３を第２電極配線という。
【００２５】
図３に示す光素子キャリアＣは、光素子２としてＰＩＮ型のフォトダイオードを実装した例であるが、アバランシェフォトダイオード等の受光素子も使用可能である。光素子２は電極パッド１１に受光面を上にしてその裏面電極２２側が接続される。この接続にはＡｕＳｎ半田等が用いられる。また、光素子２の受光面側の電極２１と電極パッド１２とがボンディングワイヤ３１により接続される。
【００２６】
次に、光素子キャリアＣの各部の特徴的な形状、材質、寸法の詳細について述べる。上記第１電極配線は、光素子配設面Ａ１内の電極パッド１２から、この面に隣接する第１傾斜面Ａ２上の電極パッド１３にかけて接続される。一方、第２電極配線は、光素子配設面Ａ１内の電極パッド１１から距離Ｌ５を隔てた背面Ａ４に形成された電極パッド１５にスルーホール導体１６を介して接続され、背面Ａ４に隣接する第２傾斜面Ａ３上の電極パッド１４に接続される。電極パッド１３及び１４は、それぞれ光素子配設面Ａ１，背面Ａ４と鈍角θをなす第１傾斜面２，第２傾斜面Ａ３上の全面に形成され、その幅Ｌ２，Ｌ３は距離Ｌ５に対して小さく、ある距離を隔てて対向する（Ｌ５＞Ｌ２・ｓｉｎ（π−θ）＋Ｌ３・ｓｉｎ（π−θ））。すなわち、第１傾斜面Ａ２，第２傾斜面Ａ３は、各々、光素子配設面Ａ１，背面Ａ４の表層の一領域内に含まれており、これら各平面におけるプレーナプロセス領域とみなせる。
【００２７】
これにより、電極の微細パターンの形成は対向する平面Ａ１，Ａ４に対して行えることから、高精度プレーナ技術を用いたパターン形成が可能となり、図５（ａ）〜（ｇ）に示すとおり、小型で且つ一つの基板から非常に大量の作製が可能となる。
【００２８】
また、電極パッド１３，１４の形成は、傾斜面へ全面ベタで形成できるため、斜面へのパターン形成に、特に加工精度が要求されることはない。電極パッド１２と１３，１４と１５は鈍角で接するため、接続部での電極層のカバレッジ不足による断線を防止することができる。
【００２９】
また、光素子キャリアＣと基板Ｓとの電気的接続にワイヤリングを不要とすることで、配線の静電容量の増加やばらつきを極力抑制でき、これにより受光感度や信頼性に優れた光素子キャリアを提供できる。
【００３０】
さらに、Ｌ１＜Ｌ４とすることにより、光素子キャリアＣの転がり方向が制限され、平面Ａ１〜Ａ４が接地するような方向にのみ回転が抑制されることから実装時の作業性がきわめて良好となる。
【００３１】
基台１の材質としては、アルミナ，ガラス，窒化アルミ等のセラミックやサファイア，石英等が好適である。これらの材料は誘電正接が小さいため、高周波での損失が小さく好ましい。なかでもセラミックはスルーホールの加工性の点で優れており、本発明に適しているといえる。特に、ガラスセラミックは誘電率が最も低く、光素子キャリア全体の静電容量を下げられるため最適である。
【００３２】
また、電極等の導体の材質としては、タングステンや銅等が好ましく、電極膜厚は１０μｍ程度とする。
【００３３】
以下、上記光素子キャリアの製造方法の一例について説明する。
【００３４】
まず、アルミナ，ガラス，バインダー，溶剤，その他をボールミルで混合し、生と呼ばれる原料の混合物を形成する。次に、それを搬送ベルト上のドクターブレードと呼ばれる、細い隙間を通過させることによりシート状に加工し、その直後に、赤外線乾燥を行うことによって、図５（ａ）に示すように、生テープと呼ばれる、焼結前の基板材２０を作製する。
【００３５】
次に、図５（ｂ）に示すように、生テープに位置合わせ用の貫通孔２０ａを打ち抜きで形成し、図５（ｃ）に示すように、この貫通孔２０ａに合わせて、回転式のブレードを用いてＵ型形状の溝２２を多数形成する。
【００３６】
その後、図５（ｄ）に示すように、このＵ型形状の溝２２を含む領域にタングステンメタライズペーストを所望のパターンに印刷し、図５（ｅ）に示すように、スルーホール２４を上記Ｕ型形状の溝２２を挟んで多数形成し、さらに、図５（ｆ）に示すように、このスルーホール２４のメタライズを行う。
【００３７】
最後に、図５（ｇ）に示すように、生テープを所望の形状に打ち抜いて、焼結し、電極にめっきを施して、光素子キャリア用基台を完成することができる。
【００３８】
なお、テープの幅にもよるが、一回の工程で約10,000個の光素子キャリア用基台を作製することが可能である。
【００３９】
また、焼結前に最終形状に打ち抜きする代わりに、焼結後に最終形状の切り出しを行うこともできる。この場合、セラミック基板上の光素子キャリア１つずつにＰＩＮ型フォトダイオード１個のチップ実装と一カ所のワイヤリングを行い、その各工程を個数分だけ複数回繰り返し、複数個のフォトダイオードが実装された基板を形成する。これにより、光素子キャリアへの光素子実装の生産性が著しく向上させることができる。
【００４０】
その後、フォトダイオードが実装された基板を切断し、複数のフォトダイオード実装済みの光素子キャリアを取り出し、受光面が地に対し垂直になるように素子を９０゜回転させることのできるマウンターを用いて整列させ、基板Ｓに実装する。
【００４１】
【実施例】
次に、さらに具体的な実施例について説明する。
【００４２】
まず、基台１に、誘電率９．０のアルミナセラミックを用いた。基台の外形は図２に示すような形状で、Ｌ１＝０．６ｍｍ、Ｌ２＝０．１４ｍｍ、Ｌ３＝０．１４ｍｍ、Ｌ４＝０．９ｍｍ、Ｌ５＝０．６ｍｍ、奥行き（Ｌ１＋Ｌ２）は約０．７ｍｍに設計した。
【００４３】
また、光素子を搭載する電極パッド１１は０．５ｍｍ角で、ほぼＰＩＮ型フォトダイオード２のサイズと同程度である。電極パッド１２は電極パッド１１との間隔０．０５ｍｍ，電極幅０．１５ｍｍとした。スルーホール導体１６の径は０．２ｍｍφとした。また、電極層はトータル膜厚約２μｍのＡｕメタライズ膜および電極パッド１１の一部にはトータル膜厚２μｍのＡｕＳｎ半田を用いた。
【００４４】
光素子キャリアの作製方法は、バインダーでシート状に成形されたセラミック粉体に電極パターンとスルーホール電極を転写し、高温で焼結させることにより、両面に電極パターンが形成された約１０ｃｍ角のセラミック基板の中に約１００００個の光素子キャリア用基台を形成した。
【００４５】
次に、セラミック基板上の光素子キャリア用基台の１つずつにＰＩＮ型フォトダイオード１個のチップ実装と、一カ所のワイヤリングを行い、その各工程を個数分だけ複数回繰り返し、複数個のフォトダイオードが実装された基板を形成した。これにより、光素子キャリア用基台への光素子実装の生産性が著しく向上した。
【００４６】
その後、フォトダイオードが実装された基板をブレーキング用の溝から切断し、複数のフォトダイオード実装済みの光素子キャリアを取り出した。そして、受光面が地に対し垂直になるように素子を９０゜回転させることのできるマウンターを用いて整列させ、基板Ｓに実装した。
【００４７】
基板Ｓはセラミックインジェクションモールドで作製したことにより、光ファイバと光素子キャリア各実装用の溝の相対的な位置関係を３０μｍ以内の精度にすることができた。これにより、光ファイバと光素子との良好な光結合が得られた。
【００４８】
また、基板Ｓ上にフォトダイオードのプリアンプを実装した。これにより、光素子キャリアまでの配線長を約１ｍｍと短くでき、さらに小型の光素子キャリアを用いたことにより、フォトダイオードまでの配線容量（電極パッド１１，１２間の容量）を０．０５ｐＦ以下に抑制できた。
【００４９】
【発明の効果】
本発明の光素子キャリア及びその実装構造によれば、以下に示す顕著な効果を奏することができる。
【００５０】
・一枚の平板基板より光素子キャリアを大量に生産することが可能であり、量産性が極めて良好となる。
【００５１】
・一括処理で行うことができ、製造工程途中でのハンドリング等、作業の煩雑さがない。
【００５２】
・基板状態もしくは工程終了（ブレーキング）後の整列状態で光素子の実装が可能であり、実装の作業性が良好となる
・小型化が容易であり、この小型化により光素子キャリア全体の容量が下がることから高速動作に好適である。
【００５３】
・光素子キャリアからのワイヤリングの必要がないため、電気的には容量を大幅に低減する効果があり、さらに高速動作に適している上、実装効率が良好となる。
【００５４】
・光素子の受光面での反射を抑制するために用いられる受光面の傾斜配置において、その傾斜角度を自由度高く設計できるため、低反射でかつ受光感度を良好にすることができる。
【００５５】
そして、以上の効果により、低コスト、小型、高周波特性に優れ、さらに量産性が著しく向上した光素子キャリア及びその実装構造を提供することが可能になる。
【図面の簡単な説明】
【図１】本発明に係る光素子キャリアの実装構造（光モジュール）を説明する図であり、（ａ）は平面図、（ｂ）は（ａ）におけるＡ−Ａ線断面図である。
【図２】本発明に係る光素子キャリア用基台を示す斜視図である。
【図３】本発明に係る光素子キャリアを示す斜視図である。
【図４】図１（ｂ）のＢ部拡大図である。
【図５】本発明に係る光素子キャリアの製造方法を説明する図であり、（ａ）〜（ｇ）はそれぞれ断面図を示す。
【図６】従来の光素子キャリア用基台を示す斜視図である。
【図７】従来の光素子キャリアを示す斜視図である。
【図８】従来の光素子キャリアを基板上に載置した一例を説明する図であり、（ａ）は正面側一部断面図、（ｂ）は平面図、（ｃ）は側面側一部断面図である。
【符号の説明】
１：基台
２：光素子（フォトダイオード）
３：第１電極パターン（第１導体パターン）
４：第２電極パターン（第２導体パターン）
５：光ファイバ（光導波体）
１１〜１５：電極パッド（駆動用導体）
１６：スルーホール導体
２１：受光面側電極
２２：裏面電極
Ａ１：光素子実装面
Ａ２：第１傾斜面
Ａ３：第２傾斜面
Ａ４：背面
Ｃ：光素子キャリア
Ｈ：スルーホール
Ｍ：光モジュール
Ｓ：基板
Claims (2)
- 基台上に光素子を配設して成る光素子キャリアであって、前記基台は、光素子が配設される光素子配設面と、該光素子配設面に対し鈍角を成し前記基台を立設させる際に下面側となる第１傾斜面と、前記光素子配設面と対向する背面と、該背面に対し鈍角を成し前記基台を立設させる場合に下面側となる第２傾斜面と、前記光素子配設面と前記背面の間に形成したスルーホールとを有し、前記光素子の駆動用導体が、前記光素子配設面から前記第１傾斜面に到る領域と、前記光素子配設面から前記スルーホールを通じ前記背面を経て前記第２斜面に到る領域とに形成されていることを特徴とする光素子キャリア。
- 光素子駆動用の２つの導体パターンが形成された基板上に、請求項１に記載の光素子キャリアを固定するようにした光素子キャリアの実装構造であって、前記基板上に前記２つの導体パターンの各々一部が形成された２つの斜面を有する凹部を設け、該凹部の２つの斜面に前記光素子キャリアの第１及び第２斜面を合わせ、前記光素子の駆動用導体と前記凹部の導体パターンとを接続するようにしたことを特徴とする光素子キャリアの実装構造。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18582199A JP3723698B2 (ja) | 1999-06-30 | 1999-06-30 | 光素子キャリア及びその実装構造 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18582199A JP3723698B2 (ja) | 1999-06-30 | 1999-06-30 | 光素子キャリア及びその実装構造 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001015773A JP2001015773A (ja) | 2001-01-19 |
| JP3723698B2 true JP3723698B2 (ja) | 2005-12-07 |
Family
ID=16177477
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP18582199A Expired - Lifetime JP3723698B2 (ja) | 1999-06-30 | 1999-06-30 | 光素子キャリア及びその実装構造 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3723698B2 (ja) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101789482B (zh) | 2003-03-10 | 2013-04-17 | 丰田合成株式会社 | 固体元件装置及其制造方法 |
| JP4029843B2 (ja) | 2004-01-19 | 2008-01-09 | 豊田合成株式会社 | 発光装置 |
| JP4008943B2 (ja) * | 2003-03-10 | 2007-11-14 | 豊田合成株式会社 | 固体素子デバイスの製造方法 |
| JP2005165165A (ja) * | 2003-12-05 | 2005-06-23 | Suzuka Fuji Xerox Co Ltd | レセプタクル及びレセプタクルの製造方法 |
| JP5393419B2 (ja) * | 2009-11-27 | 2014-01-22 | 京セラ株式会社 | 発光素子搭載用基板および発光装置 |
| JP5502633B2 (ja) * | 2010-07-15 | 2014-05-28 | 矢崎総業株式会社 | 光通信モジュール |
-
1999
- 1999-06-30 JP JP18582199A patent/JP3723698B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JP2001015773A (ja) | 2001-01-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US12072623B2 (en) | Two-dimensional conformal optically-fed phased array and methods of manufacturing the same | |
| US10573972B2 (en) | Phased-array antenna with in-plane optical feed and method of manufacture | |
| CN1270403C (zh) | 电路板装置及其制造方法 | |
| US6903700B2 (en) | High frequency circuit substrate and method for forming the same | |
| US9293446B2 (en) | Low profile semiconductor module with metal film support | |
| KR100367936B1 (ko) | 적층체를구비한고주파집적회로장치 | |
| JPH10270936A (ja) | アンテナ一体化高周波回路 | |
| US20210267043A1 (en) | Printed circuit board and camera device comprising same | |
| US20030026556A1 (en) | Optical sub-assembly for optoelectronic modules | |
| EP1481440B1 (en) | Phased array antenna having patch antenna elements with enhanced parasitic antenna element performance at millimeter wavelength radio frequency signals | |
| JP2001007403A (ja) | 並列伝送型光モジュールおよびその製造方法 | |
| JP3723698B2 (ja) | 光素子キャリア及びその実装構造 | |
| EP1116975A2 (en) | Optical microbench for coupling an optical fiber and a semiconductor module | |
| US5544269A (en) | Optical transmission module and method of forming the same | |
| US6789956B2 (en) | Optical module | |
| JP3777059B2 (ja) | 光素子キャリア及びその製造方法 | |
| JP3598408B2 (ja) | 集積回路パッケージ | |
| JP2001345455A (ja) | 光半導体素子キャリア及びその実装構造 | |
| JP2004048617A (ja) | 高周波用伝送線路基板 | |
| JPH0951053A (ja) | チップキャリアとその製造方法および素子のマウント方法 | |
| JP2003043309A (ja) | 光部品実装用基板及びその製造方法並びに光モジュール | |
| JP2008098539A (ja) | 平板回路基板およびそれを用いたガンダイオード発振器 | |
| JP3379726B2 (ja) | 光伝送モジュール及びその製造方法 | |
| JP2002170965A (ja) | 光半導体素子キャリア及びその実装構造並びに光モジュール | |
| JP2001166187A (ja) | 光モジュール |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050708 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050913 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050916 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080922 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090922 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090922 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100922 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110922 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120922 Year of fee payment: 7 |