JP2002170965A

JP2002170965A - 光半導体素子キャリア及びその実装構造並びに光モジュール

Info

Publication number: JP2002170965A
Application number: JP2000363504A
Authority: JP
Inventors: Keiko Nakajima; 恵子中島
Original assignee: Kyocera Corp
Current assignee: Kyocera Corp
Priority date: 2000-11-29
Filing date: 2000-11-29
Publication date: 2002-06-14

Abstract

(57)【要約】【課題】特に面受発光半導体素子などの光半導体素子
の実装に適し、しかも量産性に優れ、さらに小型で高周
波特性に優れた光半導体素子キャリア及びその実装構
造、並びにそれらを用いた高効率な結合を有する優れた
光モジュールを提供すること。【解決手段】基台１上に１以上の光半導体素子２が配
設された光半導体素子キャリアＫ１において、基台１は
光半導体素子２を配設した素子配設面Ａ１と、基台１を
外部基体に対し位置決めするための位置合わせ面Ａ２と
を備えるとともに、素子配設面Ａ１から位置合わせ面Ａ
２にわたって光半導体素子２に接続される導体パターン
１１〜１４を形成し、かつ位置合わせ面Ａ２に位置決め
用凹凸部８を形成する構成とする。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、光ファイバ通信シ
ステムまたは構内光通信システム（光ＬＡＮ）に用いら
れる光半導体素子キャリア及びその実装構造に関し、さ
らに、基体上に光半導体素子キャリア及びそれに光接続
する光ファイバや光導波路などの光導波体をそれぞれ配
設した光モジュール（光半導体モジュール）に関する。

【０００２】

【従来の技術】近年、ＣＡＴＶや公衆通信の分野におい
て、光ファイバ通信の実用化が始まっている。また、高
速・高信頼性の光モジュールが同軸型またはDual-inlin
e型と呼ばれるモジュール構造で実現されており、これ
らは主に幹線系と呼ばれる領域で既に実用化されてい
る。

【０００３】これに対し、最近ではＳｉ（シリコン）基
板（またはシリコンプラットフォームともいう）上で、
光半導体素子と光ファイバを機械的精度のみで高精度に
位置決め実装する技術を用いた光モジュールが盛んに開
発されている。これらは主に加入者系と呼ばれる領域で
の実用化が目標とされており、小型・低背化、低コスト
化などが要求されている。

【０００４】以下に、従来の面受光半導体素子（フォト
ダイオード）の実装構造例（１）〜（３）について説明
する。

【０００５】（１）図９に後記するフォトダイオードを
実装するためのキャリア（基台）４１を示す。基台４１
は少なくとも任意の隣り合う２つの面にフォトダイオー
ドのアノード及びカソード電極用の電極パッド４１１，
４１２が形成されており、各々の電極パッドは面の境界
で電気的な導通が確保される。

【０００６】図１０にＰＩＮ型のフォトダイオード２０
が上記基台４１に実装された典型的な光半導体素子キャ
リアＪを示す。フォトダイオード２０は用途により異な
るが、この例では約５００μｍ角、厚さ約２００μｍ、
受光径約２００μｍφ程度であり、受光面及びその反対
面（裏面）に電極２１，２２がそれぞれ形成されてい
る。また、フォトダイオード２０は受光面を表側にし
て、その裏面側において、電極パッド４１１上に配設し
たＡｕＳｎ半田等の接続部材と裏面電極２２とが電気的
に接続されている。また、電極パッド４１２と受光面電
極２１とはボンディングワイヤ３１により電気的に接続
されている。

【０００７】図１１（ａ）〜（ｃ）に、基台４１にフォ
トダイオード２０を実装した光半導体素子キャリアＪが
Ｓｉ基板Ｓ上に配設された例を示す。フォトダイオード
２０はその受光面がＳｉ基板Ｓの主面に対して垂直にな
るように接続される。これにより、Ｓｉ基板Ｓの主面に
平行に実装された不図示の光ファイバとフォトダイオー
ド２０とが光接続される。フォトダイオード２０への供
給用の電気配線は、フォトダイオード２０の実装面と別
の面の電極パッドからＳｉ基板Ｓへワイヤボンディング
することにより行われる。ここで、光半導体素子キャリ
アＪは一般的にはアルミナなどのセラミックス上にフィ
ラー入りペーストを用い、印刷により各面ごとに電極パ
ッドがパターン形成される。

【０００８】（２）また、前記Ｓｉ基板Ｓ上に前記光半
導体素子キャリアは用いずに、直接Ｓｉ基板Ｓ上にフォ
トダイオード２０を実装する方法も提案されている。
（例えば、特開平８−９４８８７号公報を参照）。すな
わち、Ｓｉ基板Ｓ上に設けた光ファイバ実装溝に光ファ
イバを実装したときに、光ファイバ出射端にフォトダイ
オード２０が対向するように、光ファイバ実装溝の光軸
方向延長上に光ファイバ実装溝と同様に斜面を形成し、
その斜面上にフォトダイオード２０の実装を行う。フォ
トダイオード２０の下面側の電極は、前記斜面に形成さ
れた電極と直接コンタクトして行い、フォトダイオード
２０の上面側の電極はワイヤリングにより行う。

【０００９】（３）また、フォトダイオード２０の受光
面を下にしてＳｉ基板Ｓに載置し、受光面下部に形成さ
れた光路用溝の一部または全部に形成された全反射面に
より９０゜光路を変えることで、光ファイバからの出射
光を受光面へ導く方法も提案されている（例えば、特開
平９−５４２２８号公報を参照）。

【００１０】

【発明が解決しようとする課題】しかしながら、前述し
た実装構造例（１）では、光半導体素子キャリアの電極
パッドの形成において、２面のパターンの相対的な位置
合わせ精度が外形の機械精度に依存するため、精度が悪
いという問題があった。すなわち、電極パッドの最小線
幅、パッド間隔は各７０μｍ程度が限界であった。この
ため、電極の特性インピーダンスが高くなってしまい、
高周波特性に制限を与えたり、光半導体素子キャリア全
体が大きくなる。

【００１１】また、２面またはそれ以上の面へのパター
ン形成では、第１面のパターン形成が終了した後、次の
パターンを形成するとき、光半導体素子キャリア自身を
１つずつハンドリングし整列させる必要があり、著しく
生産性が悪いという問題や、サイズが小さくなるほどそ
の取扱が困難になり、さらに生産性を悪化させる問題が
あった。また、従来ではサイズの限界が一般に２ｍｍ角
程度であって、これ以上の小型化は困難であった。

【００１２】以上、述べた通り、サイズとコストがトレ
ードオフの関係になっているので、従来では光半導体素
子キャリアの小型化・高性能化により、非常にコストが
高くなるという問題があること、及び小型化・高性能化
に物理的な限界があった。

【００１３】また、実装構造例（２）では、ワイヤリン
グ面が同一平面上にないため、組立実装工程が著しく困
難になるという問題があった。さらに、斜面の傾斜角
が、斜面への電極作製プロセスやワイヤリングの作業性
により制限を受けてしまい、フォトダイオード２０の受
光感度や実装位置合わせ精度のトレランスが、光路に対
しほぼ垂直に受光した場合と比較して小さくなるという
問題もあった。

【００１４】また、実装構造例（３）によっても、出射
光を効率よく受光させるために溝を２段階に作り込まな
ければならず、工程が煩雑化するとともに、光半導体素
子を固定する際に受光部を一部覆ってしまうため、受光
感度の低下は免れない。

【００１５】なお、これらの問題を解決する手段とし
て、光半導体素子キャリア実装用基板に形成した傾斜面
を有する溝に、同じく傾斜面を有する光半導体素子キャ
リアを、互いの傾斜面が接続するように落とし込み、光
半導体素子の受発光面が光半導体素子キャリア実装用基
板に搭載された光導波体の光軸方向に垂直になるよう位
置合わせを行う方法も考えられる。

【００１６】しかしながらこの方法では、受発光半導体
素子の光軸方向（ｚ方向）と高さ方向（ｙ方向）の位置
合わせは互いの傾斜面を付き合わせるだけで行えるが、
それらに垂直な横方向（ｘ方向）の位置合わせはダイシ
ングで決まる基板外形に依存し正確には行えない。その
ため、比較的トレランスの緩いフォトダイオード２０の
実装には用いることができても、面発光半導体素子を用
いた送信モジュールや高周波用モジュールでは位置合わ
せ精度を満たせず用いることができないと考えられる。

【００１７】そこで本発明は、上記従来の問題に鑑み提
案されたものであり、特に面受発光半導体素子などの光
半導体素子の実装に適し、しかも量産性に優れ、さらに
小型で高周波特性に優れた光半導体素子キャリア及びそ
の実装構造、並びにそれらを用いた高効率な結合を有す
る優れた光モジュールを提供することを目的とする。

【００１８】

【課題を解決するための手段】上記目的を達成するため
に、基台上に１以上の光半導体素子が配設された光半導
体素子キャリアであって、前記基台は前記光半導体素子
を配設した素子配設面と、前記基台を外部基体に対し位
置決めするための位置合わせ面とを備えるとともに、前
記素子配設面から前記位置合わせ面にわたり前記光半導
体素子に接続される導体パターンを形成し、かつ前記位
置合わせ面に位置決め用の凹部及び／又は凸部を形成し
たことを特徴とする。また、前記基台は単結晶シリコン
から成るとともに、前記素子搭載面が｛１１０｝面また
は｛１００｝面であり、かつ前記位置合わせ面が｛１１
１｝面であることを特徴とする。また、前記素子配設面
に、発光素子及び該発光素子の出射光をモニターするた
めの受光素子を含む複数の光半導体素子が配設されてい
ることを特徴とする。

【００１９】また、本発明の光半導体素子キャリアの実
装構造は、前記位置決め用の凹部に対応させる凸部、及
び／又は、位置決め用の凸部に対応させる凹部を有する
実装用基体に、前記光半導体素子キャリアを配設したこ
とを特徴とする。

【００２０】さらに、本発明の光モジュールは、前記実
装用基体に、前記光半導体素子キャリアと、該光半導体
素子キャリアに光接続させる光導波体とをそれぞれ配設
したことを特徴とする。

【００２１】そして特に、本発明の光半導体素子キャリ
アは、基台上に１以上の光半導体素子が配設された光半
導体素子キャリアであって、前記基台は前記光半導体素
子を配設した素子配設面と、前記基台を外部基体に対し
位置決めするための位置合わせ面とを備えるとともに、
前記素子配設面から前記位置合わせ面にわたって前記光
半導体素子に接続される導体パターンを形成し、かつ前
記位置合わせ面に位置決め用凹凸部を形成したことを特
徴とする。また、前記基台は単結晶シリコンから成ると
ともに、前記素子搭載面が｛１１０｝面または｛１０
０｝面であり、かつ前記位置合わせ面が｛１１１｝面で
あることを特徴とする。また、前記素子配設面に、発光
素子及び該発光素子の出射光をモニターするための受光
素子を含む複数の光半導体素子が配設されていることを
特徴とする。

【００２２】また、本発明の光半導体素子キャリアの実
装構造は、前記光半導体素子キャリアの位置決め用凹凸
部の凹部に対応させる凸部と、該位置決め用凹凸部の凸
部に対応させる凹部とを有する凹凸部を備えた実装用基
体に、前記光半導体素子キャリアを配設したことを特徴
とする。さらに、本発明の光モジュールは、前記実装用
基体に、前記光半導体素子キャリアと、該光半導体素子
キャリアに光接続させる光導波体とをそれぞれ配設した
ことを特徴とする。

【００２３】

【発明の実施の形態】以下、本発明に係る光半導体素子
キャリアの実装形態を模式的に図示した図面に基づき詳
細に説明する。

【００２４】図１に発光素子や受光素子などの光半導体
素子を１以上配設させる基台１の斜視図を、図２にこの
基台１に光半導体素子２を搭載して成る光半導体素子キ
ャリアＫ１の斜視図をそれぞれ示す。

【００２５】基台１には１以上の光半導体素子が配設さ
れる素子配設面Ａ１と、基台１を後記する実装用基板等
の外部基体に対し位置決めするための位置合わせ面（こ
の実施形態では異方性エッチングにより正確に形成され
た傾斜面：以下、単に傾斜面ともいう）Ａ２とを備え
る。基台１は、絶縁性を有する材料で主に構成される
が、特に製造が容易で、それを配設させる外部基体に対
し正確に面合わせできるように、後記するように異方性
エッチングが可能な単結晶材料で主に構成される。この
場合、外部基体側も基台１と同様な材料で構成し、異方
性エッチングにより正確な結晶面を出すようにして、結
晶面どうしを面合わせできるようにするのが最も望まし
い。

【００２６】また、基台１の素子配設面Ａ１からそれに
連なる傾斜面Ａ２にわたって、光半導体素子２に接続さ
れる導体パターン１１〜１４を形成し、傾斜面Ａ２に位
置決め用凹凸部８（凸条部８ａ，８ｃ，８ｅ及び凹条部
８ｂ，８ｄで構成）を形成している。傾斜面Ａ２は素子
配設面Ａ１に対し一定角度θ１をなす特定の結晶面であ
るが、素子配設面Ａ１と傾斜面Ａ２は、必ずしも隣り合
わせの面どうしでなくともよく、両者の面の間に他の１
以上の結晶面が形成されていてもよい。しかし、素子配
設面Ａ１と傾斜面Ａ２とを隣の面どうしとするのが簡便
に作製でき望ましいといえる。

【００２７】一方、このような光半導体素子キャリアＭ
１を配設する外部基体側にも、基台１の位置決め用凹凸
部８に対応させ、嵌め込みが可能な凸凹部を備えるよう
にする。これら凹凸部はＲＩＥ（反応性イオンエッチン
グ）やＣＤＥ（ケミカルドライエッチング）法等で形成
し、例えば、図示のように傾斜面Ａ２の一端辺から他端
辺まで複数条の凹部や凸部が形成されるようにするの
が、正確に位置合わせできるようにするために好適であ
るが、例えば穴と突起のような形状としてもよい。

【００２８】導体パターン１１，１３は素子接続用電極
パッドであり、導体パターン１１，１３に接続され傾斜
面Ａ２の凹条部８ｂ、８ｄに形成された導体パターン１
２，１４は、それぞれ１１、１３の素子接続用電極パッ
ドとの接続用配線パターンであり、かつ外部回路等に接
続させるための電極パッドである。なお、導体パターン
１２，１４は必ずしも凹部に形成されなくともよい。

【００２９】光半導体素子キャリアＫ１は、基台１を単
結晶シリコンから構成する場合には、素子配設面Ａ１を
ミラー指数表示で、例えば（１１０）面に等価な｛１１
０｝面または（１００）面に等価な｛１００｝面とし、
傾斜面Ａ２を（１１１）面に等価な面｛１１１｝面とす
る。

【００３０】このように、単結晶体の結晶方位を利用し
て、異方性ウェットエッチングにより傾斜面Ａ２を形成
するため、非常に高精度な角度で傾斜面Ａ２を作製で
き、これを配設するための外部基体側も同様な材料と
し、異方性エッチングで配設面を形成すれば、両者を正
確に面合わせすることが可能となる。ここで、素子配設
面Ａ１と傾斜面Ａ２とのなす角θ１は、素子配設面Ａ１
が（１１０）面の場合はおよそ１４４．７４゜であり、
光半導体素子配設面Ａ１が（１００）面の場合は１２
５．２６゜である。また、基台１の材料であるシリコン
単結晶基板は、抵抗率１０００Ω・ｃｍ以上の高抵抗と
すると、誘電体損失が小さくなるので望ましい。

【００３１】図２に示す光半導体素子キャリアＫ１に、
面発光半導体素子（以下、ＶＣＳＥＬ）である光半導体
素子２を実装する場合、光半導体素子２は電極パッドの
導体パターン１１に対し発光面２ａを上向きにして、発
光面２ａの裏面側に形成された電極と導体パターン１１
とが接続される。この接続にはＡｕＳｎ半田等の導体接
続部材が用いられる。また、図示のように光半導体素子
２の発光面２ａ側の電極２１と電極パッド１３とがワイ
ヤボンドされる。

【００３２】図３（ａ）〜（ｄ）に外部基体の一例であ
る実装用基板Ｓ１の実施形態を、図４（ａ）〜（ｅ）に
実装用基板Ｓ１に光半導体素子キャリアＫ１を配設して
成る光モジュールＭ１の実施形態をそれぞれ模式的に示
す。

【００３３】前述した光半導体素子キャリアＫ１を実装
する実装用基板Ｓ１は、例えば光半導体素子キャリアＫ
１の基台１と同様な単結晶シリコンで主に構成され、同
様な異方性ウェットエッチングにより、角度θ２を有す
る結晶面である傾斜面Ｚ２、傾斜面Ｚ４が形成される。
実装用基板Ｓ１の上面Ｚ０，Ｚ１，Ｚ３は、これらの面
に対し光半導体素子２の発光面を垂直にさせる場合、光
半導体素子キャリアＫ１の素子配設面Ａ１が（１１０）
面である場合は（１００）面とし、光半導体素子キャリ
アＫ１の素子配設面Ａ１が（１００）面である場合は
（１１０）面とし、傾斜面Ｚ２には（１１１）面に等価
な｛１１１｝面とする。

【００３４】このように、実装用基板Ｓ１も光半導体素
子キャリアＫ１と同様に、結晶方位を利用した異方性エ
ッチングにより非常に高精度に傾斜面Ｚ２を形成でき
る。そして、傾斜面Ｚ２には前述と同様な形成方法によ
り、位置決め用凹凸部（凹条部９ａ，９ｃ，９ｅ、及び
光半導体素子キャリアＫ１の凹条部８ｂ，８ｄに対応さ
せる凸条部９ｂ，９ｄで構成）９が形成されている。こ
こで、上面Ｚ１と傾斜面Ｚ２のなす角θ２は、上面Ｚ１
が（１００）面の場合は５４．７４゜であり、上面Ｚ１
が（１１０）面の場合は３５．２６゜である。また、実
装用基板Ｓ１に配設する光ファイバや光導波路などの光
導波体３等を搭載するための溝も、同様に異方性エッチ
ングにより形成されるため非常に高精度にできる。な
お、図中５は後記する光導波体を搭載するための断面Ｖ
字状の搭載溝であり、７は光導波体の先端部の移動を禁
止するためのストッパー溝である。

【００３５】図４に図２の光半導体素子キャリアＫ１を
図３に示す光半導体素子キャリア実装用基板Ｓ１に実装
した様子を示す。光半導体素子キャリアＫ１の傾斜面Ａ
２と実装用基板Ｓ１の傾斜面Ｚ２を付き当てて、両者の
凹凸部どうしを嵌め合わせて位置合わせ及びエポキシ樹
脂などの接着剤やはんだによる固定を行うことで、光半
導体素子２は発光面を実装用基板Ｓ１の上面に対し垂直
になるように接続される。これにより、実装用基板Ｓ１
の上面に平行に実装された光導波体３と効率的に光接続
できる。また、光半導体素子２への供給用の配線は導体
パターン１２、１４から実装用基板Ｓ１に形成された電
極パターンである導体パターン１５，１６と接続固定さ
れることにより行われる。

【００３６】ここで、光半導体素子キャリアＫ１の面Ａ
０、Ａ３はダイシングでチップを切り分けるときにでき
る面であり、面Ａ３は実装用基板Ｓ１の面Ｚ３が付き当
てられる。導体パターン１５と１６とは電気的な接続は
行われない。なお、図中の面Ｚ３の配線は無くすことも
可能であり、また、基板表面に余裕がないときに例えば
後方から配線を引くことも可能である。

【００３７】このように、光半導体素子キャリアＫ１及
び実装用基板Ｓ１において、接合する傾斜面は結晶面で
定まるので、これらを用いた光モジュールは結晶面の構
成により常に垂直または一定角で接続することができ、
また、互いの凹凸部を嵌め合わせることで光半導体素子
キャリアの位置ずれを抑えることができるので、ばらつ
きのない良好な結合特性を有する光モジュールを得るこ
とができる。

【００３８】次に、本発明の具体的な作製例について説
明する。

【００３９】まず、基台１に抵抗率１０００Ω・ｃｍ以
上の（１１０）面を主面とする単結晶Ｓｉ基板を用意す
る。基台１の外形は、図１に示すように、例えば幅Ｌ１
を０．７ｍｍ，高さＬ２を０．９ｍｍ、厚みＬ３を０．
６ｍｍに設計する。素子を搭載する電極パッド１１は例
えば幅０．２５ｍｍ、長さは０．３ｍｍ以上とする。電
極パッド１３は電極パッド１１との間隔を例えば０．０
４ｍｍ、電極幅を例えば０．１６ｍｍとする。また、各
導体パターンはトータル膜厚を０．３〜１．３μｍと
し、材料には下層／上層でＣｒ／Ａｕ、Ｃｒ／Ｎｉ／Ａ
ｕ、Ｔｉ／Ａｕ、またはＴｉ／Ｐｔ／Ａｕなどの２層以
上から成る蒸着膜とし、電極パッド１１の一部には上部
にトータル膜厚２〜５μｍの積層または合金のＡｕＳｎ
半田を用いる。凹凸部８は５〜１００μｍ程度の段差を
ＲＩＥを使ったドライエッチングにより作製する。

【００４０】次に、基台１の形成は、通常、一般的に行
われている半導体作製プロセスに用いられるフォトリソ
グラフィー、薄膜成膜、ドライエッチング、ウェットエ
ッチング等の各技術を用いて行う。図５（ａ）〜（ｆ）
を用いて各製造工程について説明する。なお、各工程図
におけるは平面図を示し、は断面図である。

【００４１】まず、熱酸化、プラズマＣＶＤ、スパッタ
リングなどの成膜方法で、基板Ｋの表面に溝をエッチン
グするためのマスク膜（ＳｉＯ２、ＳｉＮｘ、ＳｉＯ２
／ＳｉＮｘ積層など）を形成し、フォトリソグラフィー
でレジストパターン形成後、ＲＩＥ（反応性イオンエッ
チング）、ＣＤＥ（ケミカルドライエッチング）、ＢＨ
Ｆ（バッファフッ酸）等を用いたエッチングによりマス
ク膜のパターニングを行い、基板Ｋ上に所望パターンの
マスク膜５１を形成する（図５（ａ）を参照）。

【００４２】その後、ＫＯＨ（水酸化カリウム）、Ｎａ
ＯＨ（水酸化ナトリウム）、ＴＭＡＨ（水酸化テトラメ
チルアンモニウム）等の水溶液を用いた異方性エッチン
グにより、マスク膜５１の開口部をエッチングし、（１
１１）面に等価な面｛１１１｝を有する傾斜面Ａ２’
（図１における基台１の傾斜面Ａ２となる面）を形成す
る（図５（ｂ）を参照）。

【００４３】次に、段差を有する基板のフォトリソグラ
フィーに好適なスプレー塗布法により、傾斜面Ａ２’上
に凹部となる領域が開口部であるフォトレジスト５２を
形成し（図５（ｃ）を参照）、ＲＩＥ、ＣＤＥなどのド
ライエッチングにより開口部におけるエッチングを行い
段差部８’ （図１における基台１の位置決め用凹凸部
８となる領域）を形成する（図５（ｄ）を参照）。な
お、この段差部８’はこのように基板Ｋに作製してもよ
いが、ＳｉＯ２膜やポリイミドなどによる厚膜（厚さ５
〜１００μｍ）を形成し、その膜をパターニングしエッ
チング除去することで凹凸部に形成してもよい。

【００４４】さらにその後、フォトリソグラフィー及び
蒸着により導体パターン１１〜１４をリフトオフ法によ
り形成する。このとき、図１における素子配設面Ａ１だ
けでなく傾斜面Ａ２へもパターニングが必要なため、前
記と同様に段差を有する基板のフォトリソグラフィーに
好適なスプレー塗布法を用いて傾斜面Ａ２’へのパター
ニングを行う（図５（ｅ）を参照）。

【００４５】最後にダイシングライン１０においてチッ
ピングし、多数の基台を一括的に作製することができる
（図５（ｆ）を参照）。

【００４６】以上の方法により、プレーナプロセス技術
を用い、複数平面上に電極を良好に形成することができ
る。また、従来の印刷法を用いたプロセスよりもパター
ンの直線性、精度、ばらつきが良好となるとともに、複
数品の整列処理等の繁雑さを無くすことができる。

【００４７】図３に示すような実装用基板Ｓ１について
も、前述した光半導体素子キャリアＫ１と同様な作製方
法及び手順で作製できる。なお、電極パターンは、実装
用基板Ｓ１の上面Ｚ１及び傾斜面Ｚ２だけでなく、必要
に応じて光半導体素子キャリアＫ１支持用の溝底面Ｚ３
にも作製できる。このとき、溝底面の配線パターンの間
隔が細かい場合、傾斜面からの半田等の流れだしにより
ショートするのを防ぐため、溝底面Ｚ３の電極パターン
上にＳｉＯ２などで絶縁層を設けてもよい。

【００４８】次に、図４に示すように、電極パッド１１
に光半導体素子２を実装した光半導体素子キャリアＫ１
と、搭載用溝５に光導波体３を配設した実装用基板Ｓ１
とにおいて、傾斜面Ａ２，Ｚ２を互いの凹凸部８、９を
嵌め合わせ、上から加熱押圧し、最後に半田や樹脂系接
着剤等で固定する。

【００４９】以上の方法により、光半導体素子２の発光
面が実装用基板Ｓ１の上面Ｚ１及び光導波体３の光軸上
に垂直になるように簡便に位置合わせを行うことがで
き、結合効率のよい光モジュールＭ１を供給できる。

【００５０】また、光半導体素子キャリアＫ１に搭載す
る光半導体素子２は、受光及び発光用の光半導体素子の
いずれか１つではなく、例えばＶＣＳＥＬ２と同時にモ
ニター用フォトダイオード（以下ＭＰＤ）４を実装する
ことも可能である。以下に、本発明の他の実施形態につ
いて説明する。

【００５１】また、上述したように光導波体の光軸と光
半導体素子の受発光面を垂直に結合させる以外にも、例
えば光導波体３から出た光をフォトダイオードで受光す
る場合、光導波体３へ戻る反射光を避けるため、垂直か
らある一定角度（同一の基板を使用でき、材料を削減で
きるため望ましい構造）をずらして光半導体素子キャリ
アＫ１と光半導体素子キャリア実装用基板Ｓ１を組み合
わせることもできる。例えば、材料にシリコン単結晶基
板を用いた場合、光半導体素子キャリアＫ１の光半導体
素子配設面Ａ１を（１００）面、Ｓｉサブ基板Ｓの上面
Ｚ１を（１００）面とすると、フォトダイオードの受光
面は水平面よりおよそ１９．４８゜傾くことになり、光
導波体３への反射光を好適に避けることができる。

【００５２】図６に、ＶＣＳＥＬである発光素子２とＭ
ＰＤである受光素子４を並設実装した光半導体素子キャ
リアＫ２を示す。図７に、この光半導体素子キャリアＫ
２と光ファイバなどの光導波体２３を実装用基板Ｓ２に
配設した光モジュールＭ２を示す。このように、光半導
体素子を１つ追加しているので、電気配線は２本追加さ
れており、したがって、実装用基板Ｓ２の電気配線も同
様に追加される。この場合、発光素子２から出射した光
の一部を光導波体３の端面で横方向に反射させてその光
をモニターするため、光導波体２３の端面２３ａは斜め
に削られている。（光軸を法線とする面に対してある角
度削られて斜めになっている。光導波体２３に真直ぐ入
ってきた光がこの光導波体２３の端面２３ａで一部が反
射され、受光素子４に入射する。受光部分の位置によっ
て斜めの断面部がどちらを向くかが決定する。光軸方向
と受光部分が同じ高さの場合は断面部が真横を向く。）
このとき、光導波体２３の端面を３０゜程度（光軸を法
線とする面に対して３０°）斜め研磨することで、発光
素子２と受光素子４を同一平面に実装した上で、受光素
子２からの出射光を前述した光導波体２３の端面２３ａ
で反射させ、受光素子４で受光することができる。ま
た、素子配設面Ａ１におけるＭＰＤである受光素子４の
実装部分を同じく素子配設面Ａ１の発光素子２の実装部
分より一段後方に下げることで、光導波体２３の端面２
３ａの研磨角度を浅くするようにしている。このよう
に、発光素子２の位置は不動で、受光素子４の位置が横
に動く場合を考えた場合、発光素子２と受光素子４の位
置が離れると、発光素子２から出た光を大きく横へ跳ね
返さねばならず、その場合、光導波体２３の先端２３ａ
はどんどん尖った形となり研磨角は大きくなる。受光面
が発光面より奥に下がっていると言うことは、受光素子
４と発光素子２の横間隔は同じでも遠くで受光するた
め、反射光の横への移動は少なくて済む。

【００５３】図８に、本発明に係る光モジュールのさら
に他の実施形態を示す。光モジュールＭ３はＭＰＤであ
る受光素子４をＶＣＳＥＬである発光素子２の上部に配
置したものである。この場合、発光素子２からの出射光
の一部は実装用基板Ｓ３の導波体用溝５と同時に形成さ
れた光反射用溝６で反射されて受光素子４により受光さ
れることで、発光素子２の出射光をモニターできる。こ
こで、光反射用溝６の出射光反射面は導体パターン１
３，１４の形成時に、同時に下層／上層でＣｒ／Ａｕ，
Ｔｉ／Ｐｔ／Ａｕなどの材料によるメタライズが施され
ており、これにより効率的な光の反射が可能である。な
お、光導波体３３の先端３３ａは光軸に対しほぼ垂直面
でもよい。

【００５４】なお、前述した実施形態では、光半導体素
子キャリアＫ１の傾斜面Ａ２と実装用基板Ｓ１の傾斜面
Ｚ２の電極部となる部分に凹凸部を形成したが、凹凸部
を形成できる場所は電極部に限らず、傾斜面Ａ２，Ｚ２
の中央に１条のみ形成したり、傾斜面Ａ２，Ｚ２の両端
に複数条を形成したりするなど、実装上の必要に応じて
凹凸部の位置や本数は適宜変更可能である。また、光半
導体素子キャリアＫ１の傾斜面Ａ２と実装用基板Ｓ１の
傾斜面Ｚ２に形成した凹凸部は、それぞれ凹部または凸
部だけの構成でもよく、段差だけでもよい。

【００５５】

【発明の効果】以上、詳述したように、本発明によれ
ば、以下に示す顕著な効果を奏することができる。

【００５６】光半導体素子キャリアと、同じく結晶面に
よって定まる高精度な角度の面を有する外部基体とを嵌
め込み付き合わせて、光半導体素子キャリアを光半導体
素子キャリア実装用基板に実装することにより、光半導
体素子の受発光面を光導波体の光軸方向（ｚ方向）と高
さ方向（ｙ方向）だけでなく横方向（ｘ方向）をも確実
に位置合わせでき、光半導体素子の受発光面と光導波体
の光軸を垂直または一定角度で結合することが可能であ
り、簡便でばらつきのない良好な結合効率を有する光モ
ジュールの作製が可能となる。

【００５７】また、光半導体素子キャリアと実装用基板
等の外部基板とに、位置決め用の凹部及び／又は凸部を
設けたことにより、光半導体素子キャリアを正確に実装
用基板等の外部基体に実装できるため、光半導体素子キ
ャリアに発光素子と受光素子の２つの光半導体素子を実
装しての、反射光を利用した入射光のモニタリングが可
能となり、別途モニター用の光半導体素子を実装する手
間が省けることによって、モニター付き光モジュールの
作製を簡便に行うことができる。

【００５８】また、光半導体素子キャリアの作製におい
ては、一括処理で行うことができ、製造工程途中でのハ
ンドリング等の作業の繁雑さがなく、ウエハ状態または
工程終了（ダイシング）後の整列状態で光半導体素子の
実装が可能であり、実装の作業性が良好であるととも
に、従来に比べて更に小型化が可能であり、この小型化
により光半導体素子キャリア全体の静電容量が下がるこ
とから高速動作に好適である。

【００５９】さらに、光半導体素子キャリア１つ１つの
ハンドリングを必要とせず、１枚の平板基板より２面に
わたる電極パターンと結晶面によって決まる高精度な角
度の傾斜面を有する光半導体素子キャリアを大量に生産
することが可能であり、量産性が極めて良好となる。

【００６０】しかも、実装用基板も光半導体素子キャリ
アと全く同様の製法で作製できるため、光半導体素子キ
ャリアをセラミックス等で作製した場合と比べ、これら
の製造に必要な装置を最低限に抑えることができ、製造
コストの低減が図れる。

【００６１】そして以上の効果により、小型、高周波特
性に優れ、さらに低コストで量産性に優れた光半導体素
子キャリア、実装用基板、及び光モジュールを提供する
ことが可能になる。

【図面の簡単な説明】

【図１】本発明に係る光半導体素子キャリアの基台を模
式的に示す斜視図である。

【図２】本発明に係る光半導体素子キャリアを模式的に
示す斜視図である。

【図３】本発明に係る光半導体素子キャリアの実装構造
を模式的に示す図であり、（ａ）は実装用基板の斜視
図、（ｂ）は（ａ）のＢ−Ｂ’線断面図、（ｃ）は
（ａ）のＣ−Ｃ’線断面図、（ｄ）は平面図（上面図）
である。

【図４】本発明に係る光モジュールを模式的に示す図で
あり、（ａ）は部分斜視図、（ｂ）は（ａ）のＢ−Ｂ’
線断面図、（ｃ）は（ａ）のＣ−Ｃ’線断面図、（ｄ）
は平面図（上面図）、（ｅ）は光半導体素子キャリアと
実装用基板とのつき合わせ構造をを示す断面図である。

【図５】（ａ）〜（ｆ）はそれぞれ本発明に係る光半導
体素子キャリアの製造工程を模式的に示す図であり、各
図のが平面図（上面図）、が断面図である。

【図６】本発明に係る他の光半導体素子キャリアを模式
的に示す斜視図である。

【図７】本発明に係る他の光モジュールを模式的に示す
部分斜視図である。

【図８】本発明に係る他の光半導体素子キャリアを実装
用基板に配設した光モジュールを模式的に示す部分斜視
図である。

【図９】従来の光半導体素子キャリアの基台を模式的に
示す斜視図である。

【図１０】従来の光半導体素子キャリアを模式的に示す
斜視図である。

【図１１】従来の光半導体素子キャリアの実装構造を示
す図であり、（ａ）は正面側断面図、（ｂ）は平面図
（上面図）、（ｃ）は側面側断面図である。

【符号の説明】

１：基台２：光半導体素子（面発光素子）３：光導波体４：光半導体素子（面受光素子）５：導波体用溝６：光反射用溝７：ダイシング溝８、１８：位置決め用凹凸部１１：導体パターン（素子実装用電極パッド）１２：導体パターン（配線用電極パッド）１３：導体パターン（素子接続用電極パッド）１４：導体パターン（配線用電極パッド）１９：凹凸部２１：発光面側電極Ａ１：素子配設面Ａ２：傾斜面（位置合わせ面）Ｚ１：上面Ｚ２：傾斜面Ｚ３：実装用溝底面Ｋ１、Ｋ２、Ｋ３：光半導体素子キャリアＳ１、Ｓ２、Ｓ３：実装用基板Ｍ１、Ｍ２、Ｍ３：光モジュール

Claims

【特許請求の範囲】

【請求項１】基台上に１以上の光半導体素子が配設さ
れた光半導体素子キャリアであって、前記基台は前記光
半導体素子を配設した素子配設面と、前記基台を外部基
体に対し位置決めするための位置合わせ面とを備えると
ともに、前記素子配設面から前記位置合わせ面にわたり
前記光半導体素子に接続される導体パターンを形成し、
かつ前記位置合わせ面に位置決め用の凹部及び／又は凸
部を形成したことを特徴とする光半導体素子キャリア。
【請求項２】前記基台は単結晶シリコンから成るとと
もに、前記素子搭載面が｛１１０｝面または｛１００｝
面であり、かつ前記位置合わせ面が｛１１１｝面である
ことを特徴とする請求項１に記載の光半導体素子キャリ
ア。
【請求項３】前記素子配設面に、発光素子及び該発光
素子の出射光をモニターするための受光素子を含む複数
の光半導体素子が配設されていることを特徴とする請求
項１に記載の光半導体素子キャリア。
【請求項４】請求項１乃至３に記載の位置決め用の凹
部に対応させる凸部、及び／又は、位置決め用の凸部に
対応させる凹部を有する実装用基体に、前記光半導体素
子キャリアを配設したことを特徴とする光半導体素子キ
ャリアの実装構造。
【請求項５】請求項４に記載の実装用基体に、請求項
１乃至３に記載の光半導体素子キャリアと、該光半導体
素子キャリアに光接続させる光導波体とをそれぞれ配設
したことを特徴とする光モジュール。