JP3721890B2 - 半導体チップの製造方法 - Google Patents
半導体チップの製造方法 Download PDFInfo
- Publication number
- JP3721890B2 JP3721890B2 JP29016499A JP29016499A JP3721890B2 JP 3721890 B2 JP3721890 B2 JP 3721890B2 JP 29016499 A JP29016499 A JP 29016499A JP 29016499 A JP29016499 A JP 29016499A JP 3721890 B2 JP3721890 B2 JP 3721890B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor chip
- semiconductor
- conductive material
- filler
- conductive
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/48145—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/06—Polymers
- H01L2924/078—Adhesive characteristics other than chemical
- H01L2924/0781—Adhesive characteristics other than chemical being an ohmic electrical conductor
- H01L2924/07811—Extrinsic, i.e. with electrical conductive fillers
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、半導体チップおよびその製造方法ならびに半導体装置ならびに回路基板ならびに電子機器に係り、特に複数の半導体チップを積層して用いるのに好適なものに関する。
【０００２】
【従来の技術】
半導体装置の分野においては、近年半導体装置の小型化、軽量化を目的として、単一のパッケージ内に複数の半導体チップを設ける、特に各半導体チップを積層状態に設けるものが多く開発されてきた。このような半導体装置は、マルチチップパッケージ（ＭＣＰ）、またはマルチチップモジュール（ＭＣＭ）と呼ばれている。このような装置の具体的な例としては、実開昭６２−１５８８４０号の発明が挙げられる。すなわち、単一のセラミック・パッケージにおいて複数のチップを積層し、各チップの電極をワイヤーで接続するものである。また、別な事例として、特開平１１−１３５７１１号の発明のように、インターポーザと呼ばれる配線基板に半導体チップを実装し、インターポーザ同士を相互に接続するとともに、積層して単一の半導体装置とするものである。
【０００３】
【発明が解決しようとする課題】
ところが、積層される半導体チップの大きさが略同一の場合、実開昭６２−１５８８４０号の発明においては、最上部に位置する半導体チップ以外のものは、その電極が上位に位置する半導体チップで隠された状態になるので、ボンディングが困難となる。また、特開平１１−１３５７１１号の発明においては、略同一の大きさの半導体チップを積層して単一の半導体装置とすることは容易にできるが、各半導体チップをインターポーザに実装し、さらにインターポーザ間の電気的接続を確保するために、実開昭６２−１５８８４０号の発明よりも複雑な製造工程を要することになる。
【０００４】
そこで、本発明は、前記した従来技術の欠点を解消するためになされたもので、インターポーザ等の他の部材を介することなく積層可能であり、積層した半導体チップをその大きさに関係なく電気的に接続できる半導体チップおよびその製造方法ならびに半導体装置ならびに回路基板ならびに電子機器を提供することを目的としている。
【００３４】
【課題を解決するための手段】
本発明の半導体チップの製造方法は、電極が形成されてなる半導体チップの製造方法において、前記半導体チップが形成されてなる半導体ウェハーの第１の面に設けられた電極に凹陥部を形成する工程と、前記凹陥部の内面に絶縁膜を形成する工程と、前記凹陥部に導電性のある充填材を充填する工程と、前記第１の面に、前記半導体チップごとに、かつ、少なくとも前記充填材の一部が切除されるように溝部を形成する工程と、前記溝部に絶縁材を充填する工程と、前記半導体ウェハーの第２の面を少なくとも前記絶縁材が露出するまで研削する工程と、前記半導体ウェハーを前記半導体チップごとに断裁する工程と、前記充填材を被覆している前記絶縁材を除去する工程と、を少なくとも有することを特徴とするものとした。
【００３５】
このように構成した本発明においては、側面において電気的接続を行うことが可能な半導体チップを容易に製造できる。
【００３６】
また、上記の半導体チップの製造方法において、前記溝部に絶縁材を充填する前に前記溝部の内面に導電材を形成する工程と、前記半導体ウェハーを前記半導体チップごとに断裁した後に前記導電材を被覆している前記絶縁材を除去する工程と、を有することを特徴とするものとした。
【００３７】
このように構成した本発明においては、半導体チップの側面に導電材を形成するとともに、導電材を被覆してい絶縁材を除去することが容易にできる。
【００３８】
また、上記の半導体チップの製造方法において、前記導電材をメッキにより形成することを特徴とするものとした。
【００３９】
このように構成した本発明においては、導電材を低コストで簡便に形成することができる。
【００４０】
また、上記の半導体チップの製造方法において、前記溝部をその深さが断裁された前記半導体チップの厚さ以上になるように形成することを特徴とするものとした。
【００４１】
このように構成した本発明においては、半導体ウェハーの研削後に、絶縁材を切断して行くことで、半導体ウェハーを半導体チップ毎に断裁することが容易にできる。
【００４２】
【発明の実施の形態】
以下に、本発明に係る配線基板もしくはその製造方法または半導体装置ならびに回路基板ならびに電子機器の好適な実施の形態について添付図面を参照しながら詳細に説明する。
【００４３】
図１は、本発明の第１の実施の形態に係る半導体チップの説明図であり、（１）は半導体チップの斜視図であり、（２）は電極近傍の部分拡大斜視図である。また、図２は、本発明の第２の実施の形態に係る半導体チップの説明図であり、（１）は半導体チップの斜視図であり、（２）は電極近傍の部分拡大斜視図である。また、図３は、本発明の第２の実施の形態に係る導電材の変形例を示す斜視図である。また、図４は、本発明の第３の実施の形態に係る半導体チップの説明図であり、（１）は半導体チップの斜視図であり、（２）は電極近傍の部分拡大側面図である。また、図５は、本発明の第２の実施の形態に係る半導体チップを積層した半導体装置の説明図であり、（１）は半導体チップをワイヤで接続したものの側面図であり、（２）は基板で接続したものの側面図である。また、図６は、本発明の実施の形態に係る半導体チップの製造工程の説明図である。また、図７は、本発明の実施の形態に係る半導体チップの製造工程の説明図である。また、図８は、本発明の実施の形態に係る半導体チップの製造工程の説明図である。さらに、図９は、本発明の実施の形態に係る半導体装置を実装した回路基板を備えた電子機器の説明図である。くわえて、図１０は、本発明の実施の形態に係る半導体装置よりなるコンピュータの説明図である。
【００４４】
まず、本発明の第１の実施の形態について説明する。図１（１）に示すように、この実施の形態に係る半導体チップ１０は、電極パッド２０と半導体チップ１０の側面１４とに跨って設けられた凹陥部に充填材２２を充填している。なお、凹陥部の内面には図示しない絶縁膜が形成されている。さらに、図１（２）に示すように、側面１４のうち充填材２２が露出している部分を除いて絶縁材４０を設けている。充填材２２は、その上端部が電極パッド２０と接続されている。また、充填材２２は、銅（Ｃｕ）により形成されており、導電性を有する。また、絶縁材４０は、ＢＣＢ（Benzocyclobutene）により形成されており、絶縁性を有する。なお、電極１２は、アルミニウム（Ａｌ）、アルミニウム−シリコン（Ａｌ−Ｓｉ）、銅、アルミニウム−シリコン−銅（Ａｌ−Ｓｉ−Ｃｕ）など一般的に電極や配線として用いられているものであれば、どのような材質のものであっても良い。
【００４５】
なお、充填材２２の材質としては、導電性を有するものであれば、後述する方法により凹陥部内に充填することが容易にできるもの、例えば金（Ａｕ）、ハンダなどの金属や金属ペースト（導電ペースト）などが好ましい。また、低抵抗の多結晶シリコンを充填しても良い。また、絶縁材４０の材質は、ＢＣＢに限られるものではなく、他のエポキシ系樹脂でも良い。さらに、半導体チップ本体部１２に対して付着性の良いものならば、他の樹脂でも良い。また、無機ＳＯＧ、有機ＳＯＧでも良い。
【００４６】
したがって、第１の実施の形態に係る半導体チップ１０においては、電極パッド２０とともに充填材２２においても外部との電気的接続が可能であり、充填材２２の半導体チップ１０の側面１４側に露出した部分を利用すれば、当該側面１４側から電気的に接続することができる。また、側面１４は、充填材２２が露出した部分を除いて絶縁材４０を設けているので、隣接する充填材２２の間の絶縁を確保することができ、さらに、半導体チップ１０内部の能動素子や金属配線層との絶縁も確保することができる。なお、充填材２２を設けた凹陥部の内面には、絶縁膜が形成されているので、充填材２２から上記の能動素子等に対してリーク電流が流れることが防止される。
【００４７】
なお、電極パッド２０に貫通孔を設け、その貫通孔に充填材２２を充填するものとしても良い。この場合、充填材２２は、半導体チップ本体部１２の側面のより広い範囲に露出するので、電気的導通の確保がさらに容易になる。くわえて、充填材２２の先端部が図示しない能動面の裏面においても露出するので、半導体チップ本体部１２の能動面、側面１４、裏面のすべてにおいて電気的接続が可能となる。
【００４８】
また、能動面や、側面１４のうち充填材２２が露出していないもの、あるいは裏面に、ポッティング、蒸着、トランスファーモールドなどの方法で当該部分を保護する絶縁膜を形成しても良い。この絶縁膜は、シリコン酸化膜（ＳｉＯ2）やシリコン窒化膜（ＳｉＮ）が最も好適である。さらに、電極パッド２０および／または充填材２２と、外部装置との接続性を向上させるために、電極パッド２０および／または充填材２２の上にメッキ、印刷、ボール搭載などの方法で、ハンダ、金、銅などの金属や、それらの複合材料、導電性ペーストなどの有機導電材料で突起状のものを形成しても良い。くわえて、図１においては、半導体チップ１０は、相対向する２辺に電極パッド２０を設けているものを例として取り上げたが、その４辺すべてに電極パッド２０を設けているものであっても良い。
【００４９】
続けて、第１の実施の形態に係る接続孔および導電材を形成する工程について、図６〜８に従って説明する。なお、以下の工程は、半導体ウェハにパターン形成を行った後に行われるものである。
【００５０】
まず、図６（Ａ）は、電極パッド２０を中央付近で断ち切った断面を表している。
【００５１】
最初に、図６（Ｂ）に示すように、電極パッド２０に凹陥部２４をレーザ光によって穿設する。この凹陥部２４は、後述する充填材と電極パッド２０との電気的接続を確実にするために、凹陥部２４の開口部が電極パッド２０に囲まれるように、すなわち、電極パッド２０の中に設けることが好ましいが、その開口部の一部のみが電極パッド２０に接しているように設けても構わない。なお、いずれのばあいにも半導体チップ１０の内部に形成された能動素子や金属配線層を損なわない位置に形成することが好ましい。また、凹陥部２４の深さは、後述する充填材の表面積を確保するために十分なものにすることが好ましい。
【００５２】
また、凹陥部２４の穿設方法は、ウェットエッチングやドライエッチングで設けるものとしても良い。エッチング法の場合、レーザ光を用いる方法よりも穿孔に時間を要するが半導体チップ１０の内部の能動素子等を損傷する可能性が小さい。具体的な、他のエッチング方法としては、ウェットエッチングはＫＯＨ等のアルカリ溶液、ドライエッチングはＣＦ4等のエッチングガスを用いた方法、プラズマを用いた方法など、シリコン加工で用いられるものを用いるようにすれば良い。
【００５３】
次に、図６（Ｃ）に示すように、凹陥部２４の内面に絶縁膜２６を形成する。絶縁膜２６は、熱酸化法により凹陥部２４の内面にシリコン酸化膜を形成する
ことにより行う。なお、半導体チップ１０の能動面１２に対して、保護膜としてのシリコン酸化膜をその表面に形成することが一般的に行われているので、凹陥部の内面へのシリコン酸化膜の形成は、能動面１２に保護膜を形成するのと同時に行うことが好ましい。また、熱酸化時の加熱温度は、半導体チップの内部に形成された金属配線層が溶融しない範囲とすることが好ましい。
【００５４】
なお、保護膜２６の形成方法は、熱酸化法に限られるものではなく、ＣＶＤ法などシリコン酸化膜の形成が可能な方法であるならば、どのような方法であっても良い。また、シリコン酸化膜に代えてシリコン窒化膜を形成しても良い。
【００５５】
次に、図６（Ｄ）に示すように、凹陥部２４に充填材を充填する。すなわち、不図示のフォトレジストを塗布し、続けてメッキを行うことによって、凹陥部２４に充填材２２を充填する。充填材２２を充填したら、不図示のフォトレジストを除去する。なお、充填材２２の材質は、メッキ法に適したものであれば、ハンダ、金（Ａｕ）、銅（Ｃｕ）などどのようなものでも良い。また、メッキ法以外の方法、例えば印刷などによって形成しても良い。その場合の導電材１６の材質は、アルミニウム、ハンダなどの金属や、それらの複合材料、あるいは導電ペーストなどの有機導電材料でなどを用いても良い。
【００５６】
さらに、以上の工程において充填材を形成した半導体ウェハを半導体チップ毎に断裁する方法について述べる。
【００５７】
まず、図７（Ａ）は、半導体ウェハ１６の断面の一部を表したものであり、図６と同様に電極パッド２０を中央付近で断ち切った断面を表している。符号Ａの範囲は、１つの半導体チップとして形成される範囲を示している。なお、特に図示していないが、半導体ウェハ１６の符号Ａに示した以外の部分においても、符号Ａに示した部分と同じ構成のものが１つの半導体チップとなる部分毎に形成されている。
【００５８】
最初に、図７（Ｂ）に示すように、ダイサにより半導体ウェハ１６を半導体チップ毎にハーフカットする。この際、充填材２２の一部もカットされるように切溝２８を形成する。切溝２８の深さは、後述する研削工程後の半導体チップの厚さ以上とする。切溝２８の形成により、充填材２２の一部が切溝２８の内面に露出することになる。なお、ハーフカットする方法としては、ダイサによりダイシングする方法に限らず、半導体ウェハ１６とともに、電極２０と充填材２２をハーフカットすることが可能であるならば、ドライエッチングまたはウェットエッチングでハーフカットしても良い。エッチング法による場合、エッチングの対象毎にエッチングガスまたはエッチング溶液等を切り替えても良い。
【００５９】
次に、図７（Ｃ）に示すように、切溝２８に絶縁材４０を充填する。絶縁材４０は、前述のようにＢＣＢ等の樹脂からなり、これをスキージにより充填する。なお、充填方法は、スキージを用いる方法に限られるものではなく、絶縁材４０の充填が可能であればどのような方法でも良い。充填後は、充填した絶縁材４０に応じた方法、例えば加熱する、紫外線を照射するなどの方法により絶縁材４０を硬化させる。
【００６０】
次に、図７（Ｄ）に示すように、ラッピング装置により、半導体ウェハ１６を裏面側から研削する。この際、絶縁材４０が露出するまで研削する。これにより、半導体ウェハ１６は個々の半導体チップ１０に分かれるが、これらの半導体チップ１０はその周囲に形成された絶縁材４０によって相互に接着されている。
【００６１】
次に、図７（Ｅ）に示すように、ダイサにより絶縁材４０を半導体チップ毎にフルカットする。このダイシングにより、各半導体チップ１０はそれぞれ分離されることになる。なお、ダイシングされずに、半導体チップ１０の側面に残る絶縁材４０の厚さは、各充填材２２間、あるいは半導体チップ１０の内部の能動素子や金属配線層と充填材２２に接続される外部装置との絶縁性を確保するのに十分なものであることが好ましい。なお、フルカットする方法としては、ダイサによりダイシングする方法に限らず、絶縁材４０をフルカットすることが可能であるならば、ドライエッチングまたはウェットエッチングでハーフカットしても良い。
【００６２】
以上の工程は、すべてウェハプロセスであり、各半導体チップに対する処理を一括して行うことができる。
【００６３】
次に、図８（Ａ）に示すように、絶縁材４０が全面に付着した側面１４に対して、エッチングにより絶縁材４０の充填材２２上に付着した部分を除去する。これにより、図８（Ｂ）に示すように、充填材２２が露出するので、露出した部分を外部装置（図示せず）の電極等と接続すれば、半導体チップ１０と外部装置との電気的接続が可能となる。
【００６４】
さらに、本発明の第２の実施の形態について説明する。図２（１）および（２）に示すように、第１の実施の形態において説明した構成において、半導体チップ１０の側面１４に導電材３０を設けている。この導電材３０は、側面１４側に露出した充填材２２の一部とその周囲を覆うように設けられている。なお、導電材３０の下部には、絶縁材４０は設けられていない。また、導電材３０は、銅により形成されている。よって、充填材２２、ひいては電極パッド２０と電気的に接続されている。
【００６５】
また、導電材３０は、側面１４において、導電材３０を形成しない部位にフォトレジストを設け、続けて、メッキ法によりフォトレジストを設けていない部分に銅を付着させることにより形成する。なお、導電材３０の材質は、メッキ法に適したものであれば、ハンダ、金（Ａｕ）、銅（Ｃｕ）などどのようなものでも良い。また、メッキ法以外の方法、例えば印刷などによって形成しても良い。その場合の導電材１６の材質は、アルミニウム、ハンダなどの金属や、それらの複合材料、あるいは導電ペーストなどの有機導電材料でなどを用いても良い。
【００６６】
したがって、第２の実施の形態に係る半導体チップ１０においては、第１の実施の形態に係るものと同様の作用効果を奏するとともに、導電材３０を設けたことにより電気的接続に供する部分の面積が増えるので、第１の実施の形態に係るものよりも半導体チップの側面での電気的接続がさらに容易にできる。
【００６７】
なお、導電材３０は、半導体チップ１０の側面１４側に露出した充填材２２の全部を覆うものとしても良い。さらに、隣接する導電材３０同士が接触しなければ、どのような形状としても良い。例えば、図３に示すように、導電材３２のように半導体チップ１０の周方向に延ばして形成したり、導電材３４のように２つの側面１４に跨るように設けても良い。このようにすれば、電気的接続を行う部位を自在に設定することができる。
【００６８】
また、第１の実施の形態と同様に、不図示の能動面や、側面１４のうち充填材２２が露出していないもの、あるいは図示しない裏面に、ポッティング、蒸着、トランスファーモールドなどの方法で当該部分を保護する絶縁膜を形成しても良い。くわえて、電極パッド２０および／または充填材２２および／または導電材３０と、外部装置との接続性を向上させるために、電極パッド２０および／または充填材２２および／または導電材３０の上にメッキ、印刷、ボール搭載などの方法で、ハンダ、金、銅などの金属や、それらの複合材料、導電性ペーストなどの有機導電材料で突起状のものを形成しても良い。
【００６９】
次に、本発明の第３の実施の形態について説明する。図４（１）に示すように、半導体チップ１０は、電極パッド２０に接続されるとともに、その端部を半導体チップ１０の能動面１２の端縁部に合わせて位置させた第１導電材３６を設けている。さらに、半導体チップ１０の側面１４に、その上端部が第１導電材３６に接続された第２導電材３８を設けている。また、第１導電材３６および第２導電材３８は、銅により形成されている。よって、第２導電材は、電極パッド２０と電気的に接続されている。
【００７０】
また、第１導電材３６および第２導電材３８は、能動面１２および側面１４において、導電材３０を形成しない部位にフォトレジストを設け、続けて、メッキ法によりフォトレジストを設けていない部分に銅を付着させることに形成する。なお、導電材３０の材質は、メッキ法に適したものであれば、ハンダ、金（Ａｕ）、銅（Ｃｕ）などどのようなものでも良い。また、メッキ法以外の方法、例えば印刷などによって形成しても良い。その場合の導電材１６の材質は、アルミニウム、ハンダなどの金属や、それらの複合材料、あるいは導電ペーストなどの有機導電材料でなどを用いても良い。また、第１導電材３６と第２導電材３８とが別々の材質および形成方法で形成されていても良い。
【００７１】
したがって、第２の実施の形態に係る半導体チップ１０においては、従来の半導体チップに第１導電材３６および第２導電材３８を付加しただけで、半導体チップ１０の側面１４側から半導体チップ１０に対する電気的接続を行うことができる。くわえて、半導体チップ１０に凹陥部を設けるなどの工程が不要である。
【００７２】
また、第１および第２の実施の形態と同様に、能動面１２や側面１４あるいは裏面に、ポッティング、蒸着、トランスファーモールドなどの方法で当該部分を保護する絶縁膜を形成しても良い。くわえて、第１導電材３６および／または第２導電材３８と、外部装置との接続性を向上させるために、第１導電材３６および／または第２導電材３８の上にメッキ、印刷、ボール搭載などの方法で、ハンダ、金、銅などの金属や、それらの複合材料、導電性ペーストなどの有機導電材料で突起状のものを形成しても良い。
【００７３】
さらに、上述の実施の形態に係る半導体チップを用いた半導体装置の例について述べる。
【００７４】
図５（１）は、第２の実施の形態に係る半導体チップ１０を５層にわたって積層して構成された半導体装置１００を示したものである。積層された半導体チップ１０は、接着剤５６によって相互に接着されており、くわえて、それぞれの導電材３０がワイヤ５０によって接続されている。さらに、外部接続用ワイヤによって図示しない外部装置に接続されている。なお、ワイヤ５０は金により形成されている。なお、接着剤５６は、エポキシ系などの絶縁性がある樹脂を用いたものであればどのようなものでも良い。
【００７５】
したがって、半導体装置１００は、同一の大きさの半導体チップを積層する場合でも、その側面に設けた導電材３０を利用することによって、相互接続が容易にでき、外部装置との接続も外部接続用ワイヤ６０を介して容易にできる。さらに、半導体チップ１０の相互接続のためにインターポーザのような補助的手段を利用する必要がない。
【００７６】
なお、積層する半導体チップは、５層に限られるものではなく、この構成により積層が可能な限り何層積層しても良い。また、ワイヤの５０の材質は、金に限られるものではなく、アルミニウムなど他の金属を適宜利用しても良い。また、半導体チップ１０の間に放熱板を挟み込んで積層する構成にしても良い。さらに、以上の例においては、半導体チップ１０相互の接続、および外部装置との接続を、ワイヤによって行うものとしたが、印刷により配線パターンを形成する、ヒートシールを貼り付けるなど他の方法によって行っても良い。また、各半導体チップ１０の裏面を上側に向けて積層し、最下層に位置する半導体チップ１０の能動面に形成された電極を外部装置との接続に利用しても良い。この構成の場合、外部接続用ワイヤ６０を設ける必要がなくなる。
【００７７】
また、図５（２）は、第２の実施の形態に係る半導体チップ１０を５層にわたって積層するとともに、配線基板５８に接続した半導体装置１００を示したものである。各半導体チップ１０は、接着剤５６によって接着されており、くわえて、それぞれの導電材３０は半導体チップの上下に配された配線基板５８の配線パターン５４に貼りつけされている。また、積層された半導体チップ１０は、接着剤５６によって相互に接着されている。また、半導体チップ１０と、配線基板５８とは、導電性接着材料６２で接着されている。
【００７８】
なお、配線基板５８の基板５２の材質は、有機系材料、無機系材料のいずれでも良い。有機系材料については、ポリイミド、ポリエステル、ポリサルフォン系樹脂などがあり、無機系材料については、シリコン、ガラス、金属などがある。本発明に係る配線基板においては、有機系ないし無機系いずれの材料を用いても良く、両者を組み合わせたものでも良い。
【００７９】
また、異方性導電性接着材料６２は、シート状のもの（ＡＣＦ）でも、ペースト状のもの（ＡＣＰ）でも良い。さらに、導電材３０と、配線パターン５４との間にのみハンダ、ロウ材、異方性導電接着剤などの導電性部材を配置し、その他の部分を樹脂で覆うようにしても良い。また、異方性導電性接着材料６２の代わりに接着剤５６を用いても良い。この場合、導電粒子が存在しないので、半導体チップ間の電気的接続の信頼性がやや落ちるが、異方性導電性接着材料を用いる場合よりもコスト的に割安になる。くわえて、導電材３０に接続されるのは、配線パターン５４上に形成されたバンプであっても良い。また、半導体チップ１０の間に放熱板を挟み込んで積層する構成にしても良い。
【００８０】
以上のように、本発明の実施の形態に係る半導体装置においては、半導体チップを複数層積層して１つの半導体装置を形成する場合において、積層された半導体チップ相互の電気的接続を行うための工程が容易になる。また、実装面積の縮小化を図ることができる
なお、１つの半導体装置において、図５（１）に示した構成と、図５（２）に示した構成とを組み合わせて利用しても良い。また、第１または第３の実施の形態に係る半導体チップを上述の半導体装置に用いても良い。さらに、上述の各実施の形態に係る半導体チップを適宜組み合わせて１つの半導体装置を構成するものとしても良い。
【００８１】
また、図９には、本発明の実施の形態に係る半導体装置１１００を実装した回路基板１０００を示している。回路基板１０００には、例えばガラスエポキシ基板等の有機系基板を用いることが一般的である。回路基板１０００には、例えば銅からなるボンディング部が所望の回路となるように形成されている。そして、ボンディング部と半導体装置１１００の外部電極とを機械的に接続することでそれらの電気的導通が図られる。
【００８２】
なお、半導体装置１１００は、実装面積をベアチップにて実装する面積にまで小さくすることができるので、この回路基板１０００を電子機器に用いれば電気機器自体の小型化が図れる。また、同一面積内においては、より実装スペースを確保することができ、高機能化を図ることも可能である。
【００８３】
そして、この回路基板１０００を備える電子機器として、図１０にノート型パーソナルコンピュータ１２００を示している。
【００８４】
【発明の効果】
以上に説明したように、本発明によれば、電極が形成されてなる半導体チップにおいて、前記電極に接続されるとともに、少なくとも一部が前記半導体チップの側面側に形成されてなる導電手段を有する構成としているため、半導体チップを積層して導電手段を電気的に接続するだけで、半導体チップ同士の電気的接続を行うことができるので、半導体チップ同士を電気的に接続するための工程の簡略化が図れる。また、インターポーザを介することなく積層できるので、半導体装置の小型化にも寄与するとともに、半導体装置のコストダウンにも著しく寄与する。
【図面の簡単な説明】
【図１】本発明の第１の実施の形態に係る半導体チップの説明図であり、（１）は半導体チップの斜視図であり、（２）は電極近傍の部分拡大斜視図である。
【図２】本発明の第２の実施の形態に係る半導体チップの説明図であり、（１）は半導体チップの斜視図であり、（２）は電極近傍の部分拡大斜視図である。
【図３】本発明の第２の実施の形態に係る導電材の変形例を示す斜視図である。
【図４】本発明の第３の実施の形態に係る半導体チップの説明図であり、（１）は半導体チップの斜視図であり、（２）は電極近傍の部分拡大側面図である。
【図５】本発明の第２の実施の形態に係る半導体チップを積層した半導体装置の説明図であり、（１）は半導体チップをワイヤで接続したものの側面図であり、（２）は基板で接続したものの側面図である。
【図６】本発明の実施の形態に係る半導体チップの製造工程の説明図である。
【図７】本発明の実施の形態に係る半導体チップの製造工程の説明図である。
【図８】本発明の実施の形態に係る半導体チップの製造工程の説明図である。
【図９】本発明の実施の形態に係る半導体装置を実装した回路基板を備えた電子機器の説明図である。
【図１０】本発明の実施の形態に係る半導体装置よりなるコンピュータの説明図である。
【符号の説明】
１０ 半導体チップ
１２ 能動面
１４ 側面
１６ 半導体ウェハ
１８ 隣接する半導体チップ
２０ 電極パッド
２２ 充填材
２４ 凹陥部
２６ 絶縁膜
２８ 切溝
３０ 導電材
３２ 導電材
３４ 導電材
３６ 第１導電材
３８ 第２導電材
４０ 絶縁材
４２ 開口部
５０ ワイヤ
５２ 基板
５４ 配線パターン
５６ 接着剤
５８ 配線基板
６０ 外部接続用ワイヤ
６２ 導電性接着材料
１００ 半導体装置
１０００ 回路基板
１１００ 半導体装置
１２００ ノート型パーソナルコンピュータ
【発明の属する技術分野】
本発明は、半導体チップおよびその製造方法ならびに半導体装置ならびに回路基板ならびに電子機器に係り、特に複数の半導体チップを積層して用いるのに好適なものに関する。
【０００２】
【従来の技術】
半導体装置の分野においては、近年半導体装置の小型化、軽量化を目的として、単一のパッケージ内に複数の半導体チップを設ける、特に各半導体チップを積層状態に設けるものが多く開発されてきた。このような半導体装置は、マルチチップパッケージ（ＭＣＰ）、またはマルチチップモジュール（ＭＣＭ）と呼ばれている。このような装置の具体的な例としては、実開昭６２−１５８８４０号の発明が挙げられる。すなわち、単一のセラミック・パッケージにおいて複数のチップを積層し、各チップの電極をワイヤーで接続するものである。また、別な事例として、特開平１１−１３５７１１号の発明のように、インターポーザと呼ばれる配線基板に半導体チップを実装し、インターポーザ同士を相互に接続するとともに、積層して単一の半導体装置とするものである。
【０００３】
【発明が解決しようとする課題】
ところが、積層される半導体チップの大きさが略同一の場合、実開昭６２−１５８８４０号の発明においては、最上部に位置する半導体チップ以外のものは、その電極が上位に位置する半導体チップで隠された状態になるので、ボンディングが困難となる。また、特開平１１−１３５７１１号の発明においては、略同一の大きさの半導体チップを積層して単一の半導体装置とすることは容易にできるが、各半導体チップをインターポーザに実装し、さらにインターポーザ間の電気的接続を確保するために、実開昭６２−１５８８４０号の発明よりも複雑な製造工程を要することになる。
【０００４】
そこで、本発明は、前記した従来技術の欠点を解消するためになされたもので、インターポーザ等の他の部材を介することなく積層可能であり、積層した半導体チップをその大きさに関係なく電気的に接続できる半導体チップおよびその製造方法ならびに半導体装置ならびに回路基板ならびに電子機器を提供することを目的としている。
【００３４】
【課題を解決するための手段】
本発明の半導体チップの製造方法は、電極が形成されてなる半導体チップの製造方法において、前記半導体チップが形成されてなる半導体ウェハーの第１の面に設けられた電極に凹陥部を形成する工程と、前記凹陥部の内面に絶縁膜を形成する工程と、前記凹陥部に導電性のある充填材を充填する工程と、前記第１の面に、前記半導体チップごとに、かつ、少なくとも前記充填材の一部が切除されるように溝部を形成する工程と、前記溝部に絶縁材を充填する工程と、前記半導体ウェハーの第２の面を少なくとも前記絶縁材が露出するまで研削する工程と、前記半導体ウェハーを前記半導体チップごとに断裁する工程と、前記充填材を被覆している前記絶縁材を除去する工程と、を少なくとも有することを特徴とするものとした。
【００３５】
このように構成した本発明においては、側面において電気的接続を行うことが可能な半導体チップを容易に製造できる。
【００３６】
また、上記の半導体チップの製造方法において、前記溝部に絶縁材を充填する前に前記溝部の内面に導電材を形成する工程と、前記半導体ウェハーを前記半導体チップごとに断裁した後に前記導電材を被覆している前記絶縁材を除去する工程と、を有することを特徴とするものとした。
【００３７】
このように構成した本発明においては、半導体チップの側面に導電材を形成するとともに、導電材を被覆してい絶縁材を除去することが容易にできる。
【００３８】
また、上記の半導体チップの製造方法において、前記導電材をメッキにより形成することを特徴とするものとした。
【００３９】
このように構成した本発明においては、導電材を低コストで簡便に形成することができる。
【００４０】
また、上記の半導体チップの製造方法において、前記溝部をその深さが断裁された前記半導体チップの厚さ以上になるように形成することを特徴とするものとした。
【００４１】
このように構成した本発明においては、半導体ウェハーの研削後に、絶縁材を切断して行くことで、半導体ウェハーを半導体チップ毎に断裁することが容易にできる。
【００４２】
【発明の実施の形態】
以下に、本発明に係る配線基板もしくはその製造方法または半導体装置ならびに回路基板ならびに電子機器の好適な実施の形態について添付図面を参照しながら詳細に説明する。
【００４３】
図１は、本発明の第１の実施の形態に係る半導体チップの説明図であり、（１）は半導体チップの斜視図であり、（２）は電極近傍の部分拡大斜視図である。また、図２は、本発明の第２の実施の形態に係る半導体チップの説明図であり、（１）は半導体チップの斜視図であり、（２）は電極近傍の部分拡大斜視図である。また、図３は、本発明の第２の実施の形態に係る導電材の変形例を示す斜視図である。また、図４は、本発明の第３の実施の形態に係る半導体チップの説明図であり、（１）は半導体チップの斜視図であり、（２）は電極近傍の部分拡大側面図である。また、図５は、本発明の第２の実施の形態に係る半導体チップを積層した半導体装置の説明図であり、（１）は半導体チップをワイヤで接続したものの側面図であり、（２）は基板で接続したものの側面図である。また、図６は、本発明の実施の形態に係る半導体チップの製造工程の説明図である。また、図７は、本発明の実施の形態に係る半導体チップの製造工程の説明図である。また、図８は、本発明の実施の形態に係る半導体チップの製造工程の説明図である。さらに、図９は、本発明の実施の形態に係る半導体装置を実装した回路基板を備えた電子機器の説明図である。くわえて、図１０は、本発明の実施の形態に係る半導体装置よりなるコンピュータの説明図である。
【００４４】
まず、本発明の第１の実施の形態について説明する。図１（１）に示すように、この実施の形態に係る半導体チップ１０は、電極パッド２０と半導体チップ１０の側面１４とに跨って設けられた凹陥部に充填材２２を充填している。なお、凹陥部の内面には図示しない絶縁膜が形成されている。さらに、図１（２）に示すように、側面１４のうち充填材２２が露出している部分を除いて絶縁材４０を設けている。充填材２２は、その上端部が電極パッド２０と接続されている。また、充填材２２は、銅（Ｃｕ）により形成されており、導電性を有する。また、絶縁材４０は、ＢＣＢ（Benzocyclobutene）により形成されており、絶縁性を有する。なお、電極１２は、アルミニウム（Ａｌ）、アルミニウム−シリコン（Ａｌ−Ｓｉ）、銅、アルミニウム−シリコン−銅（Ａｌ−Ｓｉ−Ｃｕ）など一般的に電極や配線として用いられているものであれば、どのような材質のものであっても良い。
【００４５】
なお、充填材２２の材質としては、導電性を有するものであれば、後述する方法により凹陥部内に充填することが容易にできるもの、例えば金（Ａｕ）、ハンダなどの金属や金属ペースト（導電ペースト）などが好ましい。また、低抵抗の多結晶シリコンを充填しても良い。また、絶縁材４０の材質は、ＢＣＢに限られるものではなく、他のエポキシ系樹脂でも良い。さらに、半導体チップ本体部１２に対して付着性の良いものならば、他の樹脂でも良い。また、無機ＳＯＧ、有機ＳＯＧでも良い。
【００４６】
したがって、第１の実施の形態に係る半導体チップ１０においては、電極パッド２０とともに充填材２２においても外部との電気的接続が可能であり、充填材２２の半導体チップ１０の側面１４側に露出した部分を利用すれば、当該側面１４側から電気的に接続することができる。また、側面１４は、充填材２２が露出した部分を除いて絶縁材４０を設けているので、隣接する充填材２２の間の絶縁を確保することができ、さらに、半導体チップ１０内部の能動素子や金属配線層との絶縁も確保することができる。なお、充填材２２を設けた凹陥部の内面には、絶縁膜が形成されているので、充填材２２から上記の能動素子等に対してリーク電流が流れることが防止される。
【００４７】
なお、電極パッド２０に貫通孔を設け、その貫通孔に充填材２２を充填するものとしても良い。この場合、充填材２２は、半導体チップ本体部１２の側面のより広い範囲に露出するので、電気的導通の確保がさらに容易になる。くわえて、充填材２２の先端部が図示しない能動面の裏面においても露出するので、半導体チップ本体部１２の能動面、側面１４、裏面のすべてにおいて電気的接続が可能となる。
【００４８】
また、能動面や、側面１４のうち充填材２２が露出していないもの、あるいは裏面に、ポッティング、蒸着、トランスファーモールドなどの方法で当該部分を保護する絶縁膜を形成しても良い。この絶縁膜は、シリコン酸化膜（ＳｉＯ2）やシリコン窒化膜（ＳｉＮ）が最も好適である。さらに、電極パッド２０および／または充填材２２と、外部装置との接続性を向上させるために、電極パッド２０および／または充填材２２の上にメッキ、印刷、ボール搭載などの方法で、ハンダ、金、銅などの金属や、それらの複合材料、導電性ペーストなどの有機導電材料で突起状のものを形成しても良い。くわえて、図１においては、半導体チップ１０は、相対向する２辺に電極パッド２０を設けているものを例として取り上げたが、その４辺すべてに電極パッド２０を設けているものであっても良い。
【００４９】
続けて、第１の実施の形態に係る接続孔および導電材を形成する工程について、図６〜８に従って説明する。なお、以下の工程は、半導体ウェハにパターン形成を行った後に行われるものである。
【００５０】
まず、図６（Ａ）は、電極パッド２０を中央付近で断ち切った断面を表している。
【００５１】
最初に、図６（Ｂ）に示すように、電極パッド２０に凹陥部２４をレーザ光によって穿設する。この凹陥部２４は、後述する充填材と電極パッド２０との電気的接続を確実にするために、凹陥部２４の開口部が電極パッド２０に囲まれるように、すなわち、電極パッド２０の中に設けることが好ましいが、その開口部の一部のみが電極パッド２０に接しているように設けても構わない。なお、いずれのばあいにも半導体チップ１０の内部に形成された能動素子や金属配線層を損なわない位置に形成することが好ましい。また、凹陥部２４の深さは、後述する充填材の表面積を確保するために十分なものにすることが好ましい。
【００５２】
また、凹陥部２４の穿設方法は、ウェットエッチングやドライエッチングで設けるものとしても良い。エッチング法の場合、レーザ光を用いる方法よりも穿孔に時間を要するが半導体チップ１０の内部の能動素子等を損傷する可能性が小さい。具体的な、他のエッチング方法としては、ウェットエッチングはＫＯＨ等のアルカリ溶液、ドライエッチングはＣＦ4等のエッチングガスを用いた方法、プラズマを用いた方法など、シリコン加工で用いられるものを用いるようにすれば良い。
【００５３】
次に、図６（Ｃ）に示すように、凹陥部２４の内面に絶縁膜２６を形成する。絶縁膜２６は、熱酸化法により凹陥部２４の内面にシリコン酸化膜を形成する
ことにより行う。なお、半導体チップ１０の能動面１２に対して、保護膜としてのシリコン酸化膜をその表面に形成することが一般的に行われているので、凹陥部の内面へのシリコン酸化膜の形成は、能動面１２に保護膜を形成するのと同時に行うことが好ましい。また、熱酸化時の加熱温度は、半導体チップの内部に形成された金属配線層が溶融しない範囲とすることが好ましい。
【００５４】
なお、保護膜２６の形成方法は、熱酸化法に限られるものではなく、ＣＶＤ法などシリコン酸化膜の形成が可能な方法であるならば、どのような方法であっても良い。また、シリコン酸化膜に代えてシリコン窒化膜を形成しても良い。
【００５５】
次に、図６（Ｄ）に示すように、凹陥部２４に充填材を充填する。すなわち、不図示のフォトレジストを塗布し、続けてメッキを行うことによって、凹陥部２４に充填材２２を充填する。充填材２２を充填したら、不図示のフォトレジストを除去する。なお、充填材２２の材質は、メッキ法に適したものであれば、ハンダ、金（Ａｕ）、銅（Ｃｕ）などどのようなものでも良い。また、メッキ法以外の方法、例えば印刷などによって形成しても良い。その場合の導電材１６の材質は、アルミニウム、ハンダなどの金属や、それらの複合材料、あるいは導電ペーストなどの有機導電材料でなどを用いても良い。
【００５６】
さらに、以上の工程において充填材を形成した半導体ウェハを半導体チップ毎に断裁する方法について述べる。
【００５７】
まず、図７（Ａ）は、半導体ウェハ１６の断面の一部を表したものであり、図６と同様に電極パッド２０を中央付近で断ち切った断面を表している。符号Ａの範囲は、１つの半導体チップとして形成される範囲を示している。なお、特に図示していないが、半導体ウェハ１６の符号Ａに示した以外の部分においても、符号Ａに示した部分と同じ構成のものが１つの半導体チップとなる部分毎に形成されている。
【００５８】
最初に、図７（Ｂ）に示すように、ダイサにより半導体ウェハ１６を半導体チップ毎にハーフカットする。この際、充填材２２の一部もカットされるように切溝２８を形成する。切溝２８の深さは、後述する研削工程後の半導体チップの厚さ以上とする。切溝２８の形成により、充填材２２の一部が切溝２８の内面に露出することになる。なお、ハーフカットする方法としては、ダイサによりダイシングする方法に限らず、半導体ウェハ１６とともに、電極２０と充填材２２をハーフカットすることが可能であるならば、ドライエッチングまたはウェットエッチングでハーフカットしても良い。エッチング法による場合、エッチングの対象毎にエッチングガスまたはエッチング溶液等を切り替えても良い。
【００５９】
次に、図７（Ｃ）に示すように、切溝２８に絶縁材４０を充填する。絶縁材４０は、前述のようにＢＣＢ等の樹脂からなり、これをスキージにより充填する。なお、充填方法は、スキージを用いる方法に限られるものではなく、絶縁材４０の充填が可能であればどのような方法でも良い。充填後は、充填した絶縁材４０に応じた方法、例えば加熱する、紫外線を照射するなどの方法により絶縁材４０を硬化させる。
【００６０】
次に、図７（Ｄ）に示すように、ラッピング装置により、半導体ウェハ１６を裏面側から研削する。この際、絶縁材４０が露出するまで研削する。これにより、半導体ウェハ１６は個々の半導体チップ１０に分かれるが、これらの半導体チップ１０はその周囲に形成された絶縁材４０によって相互に接着されている。
【００６１】
次に、図７（Ｅ）に示すように、ダイサにより絶縁材４０を半導体チップ毎にフルカットする。このダイシングにより、各半導体チップ１０はそれぞれ分離されることになる。なお、ダイシングされずに、半導体チップ１０の側面に残る絶縁材４０の厚さは、各充填材２２間、あるいは半導体チップ１０の内部の能動素子や金属配線層と充填材２２に接続される外部装置との絶縁性を確保するのに十分なものであることが好ましい。なお、フルカットする方法としては、ダイサによりダイシングする方法に限らず、絶縁材４０をフルカットすることが可能であるならば、ドライエッチングまたはウェットエッチングでハーフカットしても良い。
【００６２】
以上の工程は、すべてウェハプロセスであり、各半導体チップに対する処理を一括して行うことができる。
【００６３】
次に、図８（Ａ）に示すように、絶縁材４０が全面に付着した側面１４に対して、エッチングにより絶縁材４０の充填材２２上に付着した部分を除去する。これにより、図８（Ｂ）に示すように、充填材２２が露出するので、露出した部分を外部装置（図示せず）の電極等と接続すれば、半導体チップ１０と外部装置との電気的接続が可能となる。
【００６４】
さらに、本発明の第２の実施の形態について説明する。図２（１）および（２）に示すように、第１の実施の形態において説明した構成において、半導体チップ１０の側面１４に導電材３０を設けている。この導電材３０は、側面１４側に露出した充填材２２の一部とその周囲を覆うように設けられている。なお、導電材３０の下部には、絶縁材４０は設けられていない。また、導電材３０は、銅により形成されている。よって、充填材２２、ひいては電極パッド２０と電気的に接続されている。
【００６５】
また、導電材３０は、側面１４において、導電材３０を形成しない部位にフォトレジストを設け、続けて、メッキ法によりフォトレジストを設けていない部分に銅を付着させることにより形成する。なお、導電材３０の材質は、メッキ法に適したものであれば、ハンダ、金（Ａｕ）、銅（Ｃｕ）などどのようなものでも良い。また、メッキ法以外の方法、例えば印刷などによって形成しても良い。その場合の導電材１６の材質は、アルミニウム、ハンダなどの金属や、それらの複合材料、あるいは導電ペーストなどの有機導電材料でなどを用いても良い。
【００６６】
したがって、第２の実施の形態に係る半導体チップ１０においては、第１の実施の形態に係るものと同様の作用効果を奏するとともに、導電材３０を設けたことにより電気的接続に供する部分の面積が増えるので、第１の実施の形態に係るものよりも半導体チップの側面での電気的接続がさらに容易にできる。
【００６７】
なお、導電材３０は、半導体チップ１０の側面１４側に露出した充填材２２の全部を覆うものとしても良い。さらに、隣接する導電材３０同士が接触しなければ、どのような形状としても良い。例えば、図３に示すように、導電材３２のように半導体チップ１０の周方向に延ばして形成したり、導電材３４のように２つの側面１４に跨るように設けても良い。このようにすれば、電気的接続を行う部位を自在に設定することができる。
【００６８】
また、第１の実施の形態と同様に、不図示の能動面や、側面１４のうち充填材２２が露出していないもの、あるいは図示しない裏面に、ポッティング、蒸着、トランスファーモールドなどの方法で当該部分を保護する絶縁膜を形成しても良い。くわえて、電極パッド２０および／または充填材２２および／または導電材３０と、外部装置との接続性を向上させるために、電極パッド２０および／または充填材２２および／または導電材３０の上にメッキ、印刷、ボール搭載などの方法で、ハンダ、金、銅などの金属や、それらの複合材料、導電性ペーストなどの有機導電材料で突起状のものを形成しても良い。
【００６９】
次に、本発明の第３の実施の形態について説明する。図４（１）に示すように、半導体チップ１０は、電極パッド２０に接続されるとともに、その端部を半導体チップ１０の能動面１２の端縁部に合わせて位置させた第１導電材３６を設けている。さらに、半導体チップ１０の側面１４に、その上端部が第１導電材３６に接続された第２導電材３８を設けている。また、第１導電材３６および第２導電材３８は、銅により形成されている。よって、第２導電材は、電極パッド２０と電気的に接続されている。
【００７０】
また、第１導電材３６および第２導電材３８は、能動面１２および側面１４において、導電材３０を形成しない部位にフォトレジストを設け、続けて、メッキ法によりフォトレジストを設けていない部分に銅を付着させることに形成する。なお、導電材３０の材質は、メッキ法に適したものであれば、ハンダ、金（Ａｕ）、銅（Ｃｕ）などどのようなものでも良い。また、メッキ法以外の方法、例えば印刷などによって形成しても良い。その場合の導電材１６の材質は、アルミニウム、ハンダなどの金属や、それらの複合材料、あるいは導電ペーストなどの有機導電材料でなどを用いても良い。また、第１導電材３６と第２導電材３８とが別々の材質および形成方法で形成されていても良い。
【００７１】
したがって、第２の実施の形態に係る半導体チップ１０においては、従来の半導体チップに第１導電材３６および第２導電材３８を付加しただけで、半導体チップ１０の側面１４側から半導体チップ１０に対する電気的接続を行うことができる。くわえて、半導体チップ１０に凹陥部を設けるなどの工程が不要である。
【００７２】
また、第１および第２の実施の形態と同様に、能動面１２や側面１４あるいは裏面に、ポッティング、蒸着、トランスファーモールドなどの方法で当該部分を保護する絶縁膜を形成しても良い。くわえて、第１導電材３６および／または第２導電材３８と、外部装置との接続性を向上させるために、第１導電材３６および／または第２導電材３８の上にメッキ、印刷、ボール搭載などの方法で、ハンダ、金、銅などの金属や、それらの複合材料、導電性ペーストなどの有機導電材料で突起状のものを形成しても良い。
【００７３】
さらに、上述の実施の形態に係る半導体チップを用いた半導体装置の例について述べる。
【００７４】
図５（１）は、第２の実施の形態に係る半導体チップ１０を５層にわたって積層して構成された半導体装置１００を示したものである。積層された半導体チップ１０は、接着剤５６によって相互に接着されており、くわえて、それぞれの導電材３０がワイヤ５０によって接続されている。さらに、外部接続用ワイヤによって図示しない外部装置に接続されている。なお、ワイヤ５０は金により形成されている。なお、接着剤５６は、エポキシ系などの絶縁性がある樹脂を用いたものであればどのようなものでも良い。
【００７５】
したがって、半導体装置１００は、同一の大きさの半導体チップを積層する場合でも、その側面に設けた導電材３０を利用することによって、相互接続が容易にでき、外部装置との接続も外部接続用ワイヤ６０を介して容易にできる。さらに、半導体チップ１０の相互接続のためにインターポーザのような補助的手段を利用する必要がない。
【００７６】
なお、積層する半導体チップは、５層に限られるものではなく、この構成により積層が可能な限り何層積層しても良い。また、ワイヤの５０の材質は、金に限られるものではなく、アルミニウムなど他の金属を適宜利用しても良い。また、半導体チップ１０の間に放熱板を挟み込んで積層する構成にしても良い。さらに、以上の例においては、半導体チップ１０相互の接続、および外部装置との接続を、ワイヤによって行うものとしたが、印刷により配線パターンを形成する、ヒートシールを貼り付けるなど他の方法によって行っても良い。また、各半導体チップ１０の裏面を上側に向けて積層し、最下層に位置する半導体チップ１０の能動面に形成された電極を外部装置との接続に利用しても良い。この構成の場合、外部接続用ワイヤ６０を設ける必要がなくなる。
【００７７】
また、図５（２）は、第２の実施の形態に係る半導体チップ１０を５層にわたって積層するとともに、配線基板５８に接続した半導体装置１００を示したものである。各半導体チップ１０は、接着剤５６によって接着されており、くわえて、それぞれの導電材３０は半導体チップの上下に配された配線基板５８の配線パターン５４に貼りつけされている。また、積層された半導体チップ１０は、接着剤５６によって相互に接着されている。また、半導体チップ１０と、配線基板５８とは、導電性接着材料６２で接着されている。
【００７８】
なお、配線基板５８の基板５２の材質は、有機系材料、無機系材料のいずれでも良い。有機系材料については、ポリイミド、ポリエステル、ポリサルフォン系樹脂などがあり、無機系材料については、シリコン、ガラス、金属などがある。本発明に係る配線基板においては、有機系ないし無機系いずれの材料を用いても良く、両者を組み合わせたものでも良い。
【００７９】
また、異方性導電性接着材料６２は、シート状のもの（ＡＣＦ）でも、ペースト状のもの（ＡＣＰ）でも良い。さらに、導電材３０と、配線パターン５４との間にのみハンダ、ロウ材、異方性導電接着剤などの導電性部材を配置し、その他の部分を樹脂で覆うようにしても良い。また、異方性導電性接着材料６２の代わりに接着剤５６を用いても良い。この場合、導電粒子が存在しないので、半導体チップ間の電気的接続の信頼性がやや落ちるが、異方性導電性接着材料を用いる場合よりもコスト的に割安になる。くわえて、導電材３０に接続されるのは、配線パターン５４上に形成されたバンプであっても良い。また、半導体チップ１０の間に放熱板を挟み込んで積層する構成にしても良い。
【００８０】
以上のように、本発明の実施の形態に係る半導体装置においては、半導体チップを複数層積層して１つの半導体装置を形成する場合において、積層された半導体チップ相互の電気的接続を行うための工程が容易になる。また、実装面積の縮小化を図ることができる
なお、１つの半導体装置において、図５（１）に示した構成と、図５（２）に示した構成とを組み合わせて利用しても良い。また、第１または第３の実施の形態に係る半導体チップを上述の半導体装置に用いても良い。さらに、上述の各実施の形態に係る半導体チップを適宜組み合わせて１つの半導体装置を構成するものとしても良い。
【００８１】
また、図９には、本発明の実施の形態に係る半導体装置１１００を実装した回路基板１０００を示している。回路基板１０００には、例えばガラスエポキシ基板等の有機系基板を用いることが一般的である。回路基板１０００には、例えば銅からなるボンディング部が所望の回路となるように形成されている。そして、ボンディング部と半導体装置１１００の外部電極とを機械的に接続することでそれらの電気的導通が図られる。
【００８２】
なお、半導体装置１１００は、実装面積をベアチップにて実装する面積にまで小さくすることができるので、この回路基板１０００を電子機器に用いれば電気機器自体の小型化が図れる。また、同一面積内においては、より実装スペースを確保することができ、高機能化を図ることも可能である。
【００８３】
そして、この回路基板１０００を備える電子機器として、図１０にノート型パーソナルコンピュータ１２００を示している。
【００８４】
【発明の効果】
以上に説明したように、本発明によれば、電極が形成されてなる半導体チップにおいて、前記電極に接続されるとともに、少なくとも一部が前記半導体チップの側面側に形成されてなる導電手段を有する構成としているため、半導体チップを積層して導電手段を電気的に接続するだけで、半導体チップ同士の電気的接続を行うことができるので、半導体チップ同士を電気的に接続するための工程の簡略化が図れる。また、インターポーザを介することなく積層できるので、半導体装置の小型化にも寄与するとともに、半導体装置のコストダウンにも著しく寄与する。
【図面の簡単な説明】
【図１】本発明の第１の実施の形態に係る半導体チップの説明図であり、（１）は半導体チップの斜視図であり、（２）は電極近傍の部分拡大斜視図である。
【図２】本発明の第２の実施の形態に係る半導体チップの説明図であり、（１）は半導体チップの斜視図であり、（２）は電極近傍の部分拡大斜視図である。
【図３】本発明の第２の実施の形態に係る導電材の変形例を示す斜視図である。
【図４】本発明の第３の実施の形態に係る半導体チップの説明図であり、（１）は半導体チップの斜視図であり、（２）は電極近傍の部分拡大側面図である。
【図５】本発明の第２の実施の形態に係る半導体チップを積層した半導体装置の説明図であり、（１）は半導体チップをワイヤで接続したものの側面図であり、（２）は基板で接続したものの側面図である。
【図６】本発明の実施の形態に係る半導体チップの製造工程の説明図である。
【図７】本発明の実施の形態に係る半導体チップの製造工程の説明図である。
【図８】本発明の実施の形態に係る半導体チップの製造工程の説明図である。
【図９】本発明の実施の形態に係る半導体装置を実装した回路基板を備えた電子機器の説明図である。
【図１０】本発明の実施の形態に係る半導体装置よりなるコンピュータの説明図である。
【符号の説明】
１０ 半導体チップ
１２ 能動面
１４ 側面
１６ 半導体ウェハ
１８ 隣接する半導体チップ
２０ 電極パッド
２２ 充填材
２４ 凹陥部
２６ 絶縁膜
２８ 切溝
３０ 導電材
３２ 導電材
３４ 導電材
３６ 第１導電材
３８ 第２導電材
４０ 絶縁材
４２ 開口部
５０ ワイヤ
５２ 基板
５４ 配線パターン
５６ 接着剤
５８ 配線基板
６０ 外部接続用ワイヤ
６２ 導電性接着材料
１００ 半導体装置
１０００ 回路基板
１１００ 半導体装置
１２００ ノート型パーソナルコンピュータ
Claims (4)
- 電極が形成されてなる半導体チップの製造方法において、
前記半導体チップが形成されてなる半導体ウェハーの第１の面に設けられた電極に凹陥部を形成する工程と、
前記凹陥部に導電性のある充填材を充填する工程と、
前記第１の面に、前記半導体チップごとに、かつ、少なくとも前記充填材の一部が切除されるように溝部を形成する工程と、
前記溝部に絶縁材を充填する工程と、
前記半導体ウェハーの第２の面を少なくとも前記絶縁材が露出するまで研削する工程と、
前記半導体ウェハーを前記半導体チップごとに断裁する工程と、
前記充填材を被覆している前記絶縁材を除去する工程と、
を少なくとも有することを特徴とする半導体チップの製造方法。 - 前記溝部に絶縁材を充填する前に前記溝部の内面に導電材を形成する工程と、前記半導体ウェハーを前記半導体チップごとに断裁した後に前記導電材を被覆している前記絶縁材を除去する工程と、を有することを特徴とする請求項１に記載の半導体チップの製造方法。
- 前記導電材をメッキにより形成することを特徴とする請求項２に記載の半導体チップの製造方法。
- 前記溝部をその深さが断裁された前記半導体チップの厚さ以上になるように形成することを特徴とする請求項１乃至請求項３のいずれかに記載の半導体チップの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP29016499A JP3721890B2 (ja) | 1999-10-12 | 1999-10-12 | 半導体チップの製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP29016499A JP3721890B2 (ja) | 1999-10-12 | 1999-10-12 | 半導体チップの製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001110980A JP2001110980A (ja) | 2001-04-20 |
| JP3721890B2 true JP3721890B2 (ja) | 2005-11-30 |
Family
ID=17752594
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP29016499A Expired - Fee Related JP3721890B2 (ja) | 1999-10-12 | 1999-10-12 | 半導体チップの製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3721890B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4985809B2 (ja) | 2010-03-23 | 2012-07-25 | サンケン電気株式会社 | 半導体装置 |
-
1999
- 1999-10-12 JP JP29016499A patent/JP3721890B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2001110980A (ja) | 2001-04-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100621438B1 (ko) | 감광성 폴리머를 이용한 적층 칩 패키지 및 그의 제조 방법 | |
| KR101890535B1 (ko) | 반도체 장치 및 제조 방법 | |
| KR100938970B1 (ko) | 반도체 장치 및 그 제조 방법 | |
| TWI546915B (zh) | 多重中介層基板電路組件以及其製造方法 | |
| CN107026092B (zh) | 制造指纹扫描器的方法以及半导体装置 | |
| EP2779231B1 (en) | Power overlay structure and method of making same | |
| US9704788B2 (en) | Power overlay structure and method of making same | |
| TWI573223B (zh) | 空腔基板保護之積體電路 | |
| JP3684978B2 (ja) | 半導体装置およびその製造方法ならびに電子機器 | |
| JP4361820B2 (ja) | ウエハーレベルパッケージ、マルチ積層パッケージ及びその製造方法 | |
| US7795721B2 (en) | Semiconductor device and method for manufacturing the same | |
| JP3687435B2 (ja) | 半導体チップおよびその製造方法、半導体装置、コンピュータ、回路基板ならびに電子機器 | |
| US8841768B2 (en) | Chip package and a method for manufacturing a chip package | |
| US20090127702A1 (en) | Package, subassembly and methods of manufacturing thereof | |
| JP2005340389A (ja) | 半導体装置及びその製造方法 | |
| US20190333850A1 (en) | Wiring board having bridging element straddling over interfaces | |
| JP4828261B2 (ja) | 半導体装置及びその製造方法 | |
| CN110854093A (zh) | 一种三维叠层封装结构及其制造方法 | |
| JP4334397B2 (ja) | 半導体装置及びその製造方法 | |
| JP2007142026A (ja) | インターポーザとその製造方法及び半導体装置 | |
| JP3721890B2 (ja) | 半導体チップの製造方法 | |
| JP3666462B2 (ja) | 半導体装置の製造方法 | |
| US20060170087A1 (en) | Semiconductor device | |
| JP4168494B2 (ja) | 半導体装置の製造方法 | |
| JP2004179504A (ja) | 半導体装置並びにその製造方法、半導体パッケージ並びに電子機器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050519 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050524 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050721 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050823 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050905 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080922 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090922 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090922 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100922 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100922 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110922 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120922 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130922 Year of fee payment: 8 |
|
| LAPS | Cancellation because of no payment of annual fees |