JP3719669B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法 Download PDFInfo
- Publication number
- JP3719669B2 JP3719669B2 JP2002192527A JP2002192527A JP3719669B2 JP 3719669 B2 JP3719669 B2 JP 3719669B2 JP 2002192527 A JP2002192527 A JP 2002192527A JP 2002192527 A JP2002192527 A JP 2002192527A JP 3719669 B2 JP3719669 B2 JP 3719669B2
- Authority
- JP
- Japan
- Prior art keywords
- region
- polysilicon film
- etching
- plasma
- manufacturing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Landscapes
- Electrodes Of Semiconductors (AREA)
- Drying Of Semiconductors (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Description
【発明の属する技術分野】
本発明は、半導体装置の製造方法に関する。
【0002】
【従来の技術】
ゲート幅が0.18μm以下である半導体装置では、半導体装置の高性能化のためにゲート絶縁膜の厚さがますます薄くなってきている。また、ゲート電極の構造は、従来の同極ゲート構造から、p型チャネルトランジスタにはp+電極、nチャネルトランジスタにはn+電極を用いた異極ゲート構造へと移行が進んでいる。以下、従来の半導体装置の製造方法を図1〜図3を参照しながら説明する。図1は、プラズマエッチング装置の構造を示す模式図である。図2および図3は、半導体装置の製造方法を示す工程断面図である。
【0003】
図1に示すように、プラズマエッチング装置100は、内壁がセラミック、アルミナまたは石英等の絶縁物で覆われ、接地されているチャンバー21と、高周波電圧が印加されるコイル状の上部電極22と、高周波電圧が印加される試料台となる下部電極23とを備えている。
【0004】
チャンバー21内には、エッチングガスがマスフローコントローラ(図示せず)を介して導入口(図示せず)から導かれる。チャンバー21の内圧は、ターボポンプ(図示せず)によって0.1Paから10Pa程度に制御できるようになっている。
【0005】
上部電極23に高周波電圧を印加することによって、誘導結合プラズマがチャンバー21内に発生する。
【0006】
下部電極23に高周波電圧を印加することによって、イオンエネルギーの制御を行なう。下部電極23の内部は、冷媒などにより電極温度を制御する機構(図示せず)を有しており、電極温度を−30℃から10℃程度まで制御できるようになっている。
【0007】
次に、図1に示すプラズマエッチング装置100を用いて行なわれる従来の半導体装置の製造方法を説明する。
【0008】
まず、図2(a)に示す工程で、半導体基板1上にゲート酸化膜2(厚さ約3nm)、およびポリシリコン膜3(厚さ約200nm)を順に堆積する。
【0009】
次に、図2(b)に示すように、ポリシリコン膜3上にレジストパターン4を形成し、V族の元素であるリンを、例えば注入エネルギー10keV、注入量5×1015atoms・cm-2でポリシリコン膜3に注入し、ポリシリコン膜3にn型領域5を形成する。
【0010】
次に、図2(c)に示す工程で、ポリシリコン膜3上にレジストパターン6を形成し、III族の元素であるホウ素を、例えば注入エネルギー5keV、注入量5×1015atoms・cm-2でポリシリコン膜3に注入し、ポリシリコン膜3にp型領域7を形成する。
【0011】
上述の図2(a)〜(c)の工程を経て、ポリシリコン膜3にはn型領域5、p型領域7、非注入領域8の3つの領域が形成される。
【0012】
次に、図3(a)に示す工程で、n型領域5、p型領域7および非注入領域8が形成されたポリシリコン膜3上にレジストパターン9を形成する。
【0013】
次に、図3(b)に示す工程で、レジストパターン9をマスクとしてポリシリコン膜3のプラズマエッチングを行なう。このことによって、n型ゲート電極10、p型ゲート電極11およびアンドープゲート電極12が形成される。
【0014】
図3(b)に示す工程で行なうポリシリコン膜3のプラズマエッチングでは、プラズマエッチングガスとして公知のCl2/HBr混合ガスまたはCl2/HBr/O2混合ガスのいずれかを用い、プラズマ発光分光技術を利用してプラズマ発光によるポリシリコン膜3のプラズマエッチングの終点判定を行なっている。Cl2/HBr混合ガスまたはCl2/HBr/O2混合ガスを用いたプラズマエッチングでは、プラズマエッチング中のプラズマ発光において、385nmから405nmまでの範囲の波長領域にピークが現れる。このため、上記の範囲にある波長の発光をモニターすることによって終点判定を行なう。
【0015】
【発明が解決しようとする課題】
しかしながら、上記従来の方法では、上記図3(b)に示す工程でポリシリコン膜3のプラズマエッチングを行なうと、図4に示すように、n型領域5の直下に位置していたゲート酸化膜2に損傷Aが発生する不具合がある。
【0016】
本発明は、上記不具合を解決するためになされたものであり、ゲート絶縁膜の損傷が抑制、防止された半導体装置を提供することを目的とする。
【0017】
【課題を解決するための手段】
本発明の半導体装置の製造方法は、第1および第2領域を有する半導体基板上に、ゲート絶縁膜と半導体層とを順に堆積する工程(a)と、上記半導体層のうちの上記第1領域に位置する領域にn型不純物を含む第1部分と、上記半導体層のうちの上記第2領域上に位置する領域に上記第1領域よりもn型不純物濃度が低い第2部分とを形成する工程(b)と、上記半導体層上に開口部を有するマスクを形成し、上記マスクを用いて上記半導体層のプラズマエッチングを行なうことによって、ゲート電極を形成する工程(c)とを含み、上記工程(c)において、上記第2領域におけるプラズマエッチングの開始から上記開口部内に上記ゲート絶縁膜が露出するまでのプラズマ発光強度の変化量に対する、上記第1領域におけるプラズマエッチングの開始から上記開口部内に上記ゲート絶縁膜が露出するまでのプラズマ発光強度の変化量の比が0.3以上となるように、上記工程(b)で上記第1および第2部分を形成する。
【0018】
本発明の半導体装置の製造方法によれば、半導体層のうち、第2部分よりもエッチング速度が大きい第1部分のエッチングが終了した時点で確実に終点判定を行なうことができ、ゲート絶縁膜の損傷の発生を抑制、防止することができる。
【0019】
上記工程(b)では、上記半導体層における上記第1部分が占める割合が、50%以上であることが好ましい。
【0020】
このことによって、半導体層のうちの第1部分のエッチングが終了した時点でさらに確実に終点判定を行なうことができる。
【0021】
上記工程(b)では、上記半導体層のうちの上記第2部分は、不純物が注入されていない不純物非注入部分またはp型不純物が注入されたp型部分を含む構成としてもよい。
【0022】
このことによって、n型、p型および不純物非注入の各ゲート電極を備える半導体装置が得られる。
【0023】
上記工程(c)は、上記第1領域において上記開口部内に上記ゲート絶縁膜を露出させる第1ステップと、上記第2領域において上記開口部内に上記ゲート絶縁膜を露出させる第2ステップとを含むことが好ましい。
【0024】
このことによって、エッチングされずに残存する半導体層の発生を防止することができる。
【0025】
上記半導体層は、ポリシリコン層であり、上記工程(c)では、HBrとO2との混合ガス、またはHBrとO2とCl2との混合ガスをエッチングガスとして用い、上記エッチングガス中のHBrの割合が70%以上であること構成としてもよい。
【0026】
このことによって、プラズマエッチングにおいて特定波長の光の発光強度が大きくなる。従って、第1および第2領域におけるプラズマエッチングの開始から開口部内にゲート絶縁膜が露出するまでのプラズマ発光強度の変化量が増幅される。このため、半導体層のうち、第2部分よりもエッチング速度が大きい第1部分のエッチングが終了した時点で容易に且つ確実に終点判定を行なうができる。
【0027】
【発明の実施の形態】
上述のように、従来の半導体装置の製造方法では、n型領域5の直下に位置していたゲート絶縁膜に損傷が発生することがある。
【0028】
そこで本発明者らは、n型領域5の直下に位置していたゲート絶縁膜に発生する損傷の原因が、n型領域5、p型領域7および非注入領域8のそれぞれにおける速度の違いによるもの考え、各領域の速度を調査した。この結果を図4および図5に示す。
【0029】
図5は、レジストパターン9をマスクとして、ポリシリコン膜3のプラズマエッチングを行っている最中の状態を表す断面図である。すなわち、図3(b)に示す工程の途中の状態を表している。このとき、半導体基板1上には、ゲート酸化膜2(厚さ約3nm)と、ポリシリコン膜3(厚さ約200nm)と、レジストパターン9とが順に形成されている。ポリシリコン膜3には、n型領域5(ポリシリコン膜3全体に占める割合20%)、p型領域7(ポリシリコン膜3全体に占める割合40%)、非注入領域(ポリシリコン膜3全体に占める割合40%)が形成されている。また、図4(図2(b))に示す工程では、一般的にエッチングガスとして用いられる、Cl2/HBr混合ガスまたはCl2/HBr/O2混合ガスが用いられている。
【0030】
図5では、n型領域5においてレジストパターン9が形成されていない領域のポリシリコン膜3の膜厚をx、p型領域7においてレジストパターン9が形成されていない領域のポリシリコン膜3の膜厚をy、非注入領域8においてレジストパターン9が形成されていない領域のポリシリコン膜3の膜厚をzとして表している。図5に示すように、ポリシリコン膜3のプラズマエッチングを行っている最中では、各領域の膜厚a、bおよびcの大小関係は、次の式(1)に示すようになっている。
【0031】
x<<y<z (1)
つまり、n型領域5における速度X、p型領域7における速度Yおよび非注入領域8における速度Zの大小関係は次の式(2)に示すようになっている。
【0032】
X>>Y>Z (2)
これは、エッチングガスとポリシリコン膜3とが反応する際に、各領域のポリシリコン膜3中に存在し、反応に寄与する電子数が、次の式(3)に示す関係になっているからである。
【0033】
(n型領域の電子数)>>(非注入領域の電子数)>(p型領域の電子数) (3)
次に、ポリシリコン膜をプラズマエッチングする際のプラズマ発光を分光測定技術を用いてモニターした結果を図6に示す。図6(a)は、n型領域のみが形成されたポリシリコン膜、p型領域のみが形成されたポリシリコン膜、非注入領域のみが形成されたポリシリコン膜のそれぞれのプラズマエッチングの際のプラズマ発光をモニターした結果を示す図である。図6(b)は、図5(すなわち図3(b))に示すポリシリコン膜3のプラズマエッチングの際のプラズマ発光をモニターした結果を示す図である。なお、ここでモニターしている発光波形は、SiClxの発光のうちの波長390nmの光である。
【0034】
図6(a)中の折れ線15は、n型不純物が注入されたポリシリコン膜をプラズマエッチングした場合のプラズマ発光を、折れ線16は、p型不純物が注入されたポリシリコン膜をプラズマエッチングした場合のプラズマ発光を、折れ線17は、アンドープのポリシリコン膜をプラズマエッチングした場合のプラズマ発光をそれぞれ表す。
【0035】
図6(a)に示すように、n型不純物が注入されたポリシリコン膜は、p型不純物が注入されたポリシリコン膜およびアンドープのポリシリコン膜に比べて、短時間で発光強度が減少する。これは、n型不純物が注入されたポリシリコン膜の速度が速いため、n型不純物が注入されたポリシリコン膜が短時間で除去されることを示している。同様に、アンドープのポリシリコン膜は、p型不純物が注入されたポリシリコン膜に比べて、短時間で発光強度が減少する。従って、上記式(2)の関係と合致している。
【0036】
実際には、ポリシリコン膜3には、n型領域5(ポリシリコン膜3全体に占める割合20%)、p型領域7(ポリシリコン膜3全体に占める割合40%)および非注入領域(ポリシリコン膜3全体に占める割合40%)が形成されているので、図5(すなわち図3(b))に示すポリシリコン膜3のプラズマエッチングの際には、プラズマの発光強度の時間変化は、図6(b)に示すように、図6(a)中の折れ線15、16および17を合成した折れ線18となる。
【0037】
ここで、図6(b)中に示す点S1、S2およびS3は、折れ線18の変曲点をであり、点S1はn型領域5のポリシリコン膜3のプラズマエッチングが終了した点を、点S2は非注入領域8のポリシリコン膜3のプラズマエッチングが終了した点を、点S3はp型領域のポリシリコン膜3のプラズマエッチングが終了した点をそれぞれ示している。
【0038】
図6(b)に示すように、n型領域5のポリシリコン膜3のエッチングが終了した点S1までの発光強度の変化量vが非常に小さいので、n型領域5のポリシリコン膜3のエッチングが終了した点S1では終点判定できずに、変化量が大きいp型領域7のポリシリコン膜3のエッチングが終了した点S3で終点判定してしまうことがある。
【0039】
点S3で終点判定を行なうと、n型領域5のポリシリコン膜3の直下に位置するゲート酸化膜2は、Eで示される時間だけ過剰にエッチングされる。このため、図4に示すように、ゲート酸化膜2に損傷Aが発生してしまう。
【0040】
そこで、本発明者らは、n型領域5のポリシリコン膜3の直下に位置するゲート酸化膜2に損傷を防止するために、n型領域5のポリシリコン膜3の直下に位置するゲート酸化膜のエッチングが終了する点S1で終点判定できるようにすればよいと考察した。以下の実施形態1から3は、この考察に基づいて実施したものである。
【0041】
以下、図面を参照しながら本発明による実施形態を説明する。
【0042】
(実施形態1)
本実施形態の製造方法は、従来の半導体装置の製造方法と同様に、図1に示すプラズマエッチング装置100を用いて行なわれる。また、本実施形態の製造方法の各工程も、従来の半導体装置の製造方法とほぼ同じであり、図2および図3に示す各工程を行なう。このため、本実施形態の製造方法の各工程の説明は省略する。但し、本実施形態と従来の半導体装置の製造方法との間では、図3(b)に示す工程が異なる。以下に、本実施形態の半導体装置の製造方法における図3(b)に示す工程を詳細に説明する。
【0043】
図7(a)は、n型領域5、p型領域7および非注入領域8が形成されたポリシリコン膜3をプラズマエッチングする際のプラズマ発光をモニターした結果を示す図である。すなわち、図7(a)は、上記図3(b)に示す工程においてプラズマ発光分光測定を行なった結果を示している。図7(a)中の縦軸は発光強度を、横軸はエッチング時間をそれぞれ示している。なお、このときモニターした発光波長は390nmであり、図中に示すaはポリシリコン膜3のエッチングの開始からポリシリコン膜3のエッチングの終了までの発光強度の変化量を表し、bはポリシリコン膜3のエッチングの開始からn型領域5のポリシリコン膜3のエッチングの終了した点T1までの発光強度の変化量を表す。また、本実施形態において、n型領域5はポリシリコン膜3の全領域の50%以上を占めるように形成されている。
【0044】
図7(b)は、ポリシリコン膜3の全領域に占めるn型領域5の割合に対して、ポリシリコン膜3のエッチング開始時の発光強度に対するn型領域5のエッチング終了時の発光強度の変化率(図7(a)中に示すaに対するbの割合:b/a)をプロットした図である。図7(b)中の縦軸は発光強度の変化率b/aを、横軸はポリシリコン膜3の全領域に占めるn型領域5の割合をそれぞれ示している。
【0045】
本実施形態では、上記図3(b)に示す工程を、2つのステップ(第1ステップおよび第2ステップ)で行なう。
【0046】
まず、本実施形態では、第1ステップでのポリシリコン膜3のプラズマエッチングの条件を、Cl2流量100ml/min、HBr流量100ml/min、O2流量3ml/min、圧力0.5Pa、上部電極22への印加電力200W、下部電極23への印加電力30W、下部電極温度20℃としている。
【0047】
上記エッチング条件下でのポリシリコン膜3のエッチング速度は、n型領域5では180nm/min、p型領域7では145nm/min、非注入領域8では150nm/minとなり、ポリシリコン膜3のエッチング速度比は、n型領域5:非注入領域8:p型領域7=1.0:0.83:0.8となる。
【0048】
本発明者らの実験によれば、図7(a)に示す発光強度の変化率b/aが0.3以上となると、発光強度の変化量bが非常に大きくなるので、n型領域5のポリシリコン膜3のエッチングが終了した時点T1で確実に終点判定を行なうことができることがわかった。
【0049】
さらに、図7(b)に示すように、n型領域5の全領域に占める割合が増加するにつれて、発光強度の変化率b/aが大きくなる。すなわち、図7(b)は、n型領域5を大きくすれば、n型領域5のポリシリコン膜3のエッチングが終了する時点T1の終点判定が容易になり、n型領域5のポリシリコン膜3のエッチングが終了した時点T1で確実にエッチングを終了できることを示している。従って、本実施形態では、図7(b)において発光強度の変化率b/aが0.3以上となる、n型領域5を全領域の50%以上とすることが好ましい。
【0050】
次に、第2ステップでは、残存するp型領域7および非注入領域8のポリシリコン膜3をエッチングする。本実施形態では、第2ステップでのポリシリコン膜3のプラズマエッチングの条件を、Cl2流量50ml/min、HBr流量100ml/min、O2流量5ml/min、圧力2.0Pa、上部電極印加電力200W、下部電極印加電力50W、下部電極温度20℃とし、60秒間のエッチング(オーバーエッチング)を行なう。本実施形態の第2ステップの条件下でのポリシリコン膜3のエッチング速度は、p型領域7では165nm/min、非注入領域8では170nm/minとなる。このため、60秒間のエッチングを行なうと、p型領域7のポリシリコン膜3を165nm、非注入領域8のポリシリコン膜を170nmエッチングすることになり、十分なオーバーエッチングを行なうことができ、ポリシリコン膜3のエッチング残りの発生が抑制、防止される。
【0051】
また、第2ステップの上記条件では、ポリシリコン膜3のエッチング選択比は、ゲート酸化膜2に対して約200と非常に大きい。このため、60秒間のエッチングでは厚さ3nmのゲート酸化膜に損傷がほとんど発生しない。
【0052】
以上に述べたように、本実施形態によれば、ゲート酸化膜2に損傷を発生させることなく、エッチングされずに残存するポリシリコン膜3の発生を抑制、防止することができる。
【0053】
(実施形態2)
本実施形態の製造方法は、上記実施形態1の半導体装置の製造方法とほぼ同様である。但し、本実施形態と上記実施形態1の半導体装置の製造方法との間では、図3(b)に示す工程のうちの第1ステップが異なる。以下に、本実施形態の半導体装置の製造方法における図3(b)に示す工程の第1ステップを詳細に説明する。
【0054】
図8は、図8は、ポリシリコン膜のプラズマエッチングにおける全ガス流量に対するHBr流量の割合と、波長390nmおよび426nmの光の発光強度の関係を示したものである。縦軸はプラズマ発光強度を、横軸は全ガス流量に占めるHBr流量の割合をそれぞれ示している。なお、ここで行なっているプラズマエッチングの条件は、Cl2流量50ml/min、O2流量3ml/min、圧力0.5Pa、上部電極印加電力200W、下部電極印加電力30W、下部電極温度20℃であり、全ガス流量に占めるHBr流量の割合を変化させている。
【0055】
図8に示すように、波長390nmの光の発光強度は、HBr流量が0ml/minで最大であり、HBr流量を増加させると減少していく。また、波長426nmの光の発光強度は、HBr流量が0ml/minで最小となり、HBr流量を増加させるに従って大きくなっている。特に、HBr流量が全ガス流量の70%以上になると、波長426nmの光の発光強度は、HBr流量が0ml/minであるときの波長390nmの光の発光強度より大きくなっている。
【0056】
従って、ポリシリコン膜のプラズマエッチングにおいて、HBr/Cl2/O2混合ガスを用いる場合、HBr流量の割合を全ガス流量の70%以上にすると、波長426nmの光の発光強度が波長390nmの光よりも大きくなる。このため、波長426nmの光を、上記実施形態1の図3(b)に示す工程の第1ステップにおいて、n型領域5のポリシリコン膜3のエッチングの終点判定に採用すれば、ポリシリコン膜3のエッチングを開始した時点からn型領域5のポリシリコン膜3のエッチングが終了した時点までの発光強度の変化量bを、さらに大きな変化量として観測することができる。
【0057】
なお、波長426nmの光を用いた場合、発光強度が全体として大きな値となるので、n型領域5のポリシリコン膜3のエッチングが終了した時点で確実に終点判定を行なうことができる発光強度の変化率b/aは、上記実施形態1と変わらず、0.3以上である。
【0058】
本発明者らは、実際に上述のように、全ガス流量に対するHBr流量の割合が70%以上となる条件でポリシリコン膜3のプラズマエッチングを行ない、426nmの発光で終点判定を行なった。その結果、390nmの発光で終点判定を行なった場合に比べて、発光強度の変化量bが約1.5倍大きくなり、容易に且つ確実に終点判定を行なうことができた。
【0059】
つまり、本実施形態の半導体装置の製造方法によれば、上記実施形態1よりもさらに確実に、n型領域5のポリシリコン膜3のエッチングが終了した時点で終点判定を行なうことができる。
【0060】
なお、本実施形態では、HBr/Cl2/O2混合ガスを用いたが、HBr/Cl2/O2混合ガスの代わりにHBr/O2混合ガスを用いても全く同様の効果が得られる。
【0061】
(その他の実施形態)
上記実施形態1および2では、図1に示すTCP(Transfer Coupled Plasma)方式のプラズマ源を搭載するプラズマエッチング装置100を用いたが、それ以外のプラズマエッチング装置を用いても一向に構わない。例えば、RIE(Reactive Ion Etching)、ECR(Electron Cyclotron Resonance)、ICP(Inductive Coupled Plasma)方式等のプラズマ源を搭載するプラズマエッチング装置を用いても、上記実施形態1および2と同様の効果が得られる。
【0062】
また、タングステン膜などの金属膜が堆積されたポリシリコン膜、またはWSix膜などのシリサイド膜が堆積されたポリシリコン膜からゲート電極を形成する際にも上記実施形態1および2を全く同様に適用することが可能である。すなわち、ポリメタル構造およびポリサイド構造のゲート電極を備える半導体装置の製造においても、上記実施形態1および2を全く同様に適用することができる。
【0063】
【発明の効果】
本発明の半導体装置の製造方法によれば、ゲート絶縁膜の損傷が抑制、防止された半導体装置が得られる。
【図面の簡単な説明】
【図1】図1は、プラズマエッチング装置の構造を示す模式図である。
【図2】図2は、半導体装置の製造方法を示す工程断面図である。
【図3】図3は、半導体装置の製造方法を示す工程断面図である。
【図4】図4は、従来の半導体装置の製造方法によって得られる半導体装置を示す図である。
【図5】図5は、レジストパターン9をマスクとして、ポリシリコン膜3のプラズマエッチングを行っている最中の状態を表す断面図である。
【図6】図6(a)は、n型領域のみが形成されたポリシリコン膜、p型領域のみが形成されたポリシリコン膜、非注入領域のみが形成されたポリシリコン膜のそれぞれのプラズマエッチングの際のプラズマ発光をモニターした結果を示す図である。図6(b)は、図5(すなわち図3(b))に示すポリシリコン膜のプラズマエッチングの際のプラズマ発光をモニターした結果を示す図である。
【図7】図7(a)は、n型領域、p型領域および非注入領域が形成されたポリシリコン膜をプラズマエッチングする際のプラズマ発光をモニターした結果を示す図である。図7(b)は、ポリシリコン膜の全領域に占めるn型領域の割合に対して、ポリシリコン膜のエッチング開始時の発光強度に対するn型領域のエッチング終了時の発光強度の変化率をプロットした図である。
【図8】図8は、ポリシリコン膜のプラズマエッチングにおける全ガス流量に対するHBr流量の割合と、波長390nmおよび426nmの光の発光強度の関係を示したものである。
【符号の説明】
1 半導体基板
2 ゲート酸化膜
3 ポリシリコン膜
4、6、9 レジストパターン
5 n型領域
7 p型領域
8 非注入領域
10 n型ゲート電極
11 p型ゲート電極
12 アンドープゲート電極
21 チャンバー
22 上部電極
23 下部電極
100 プラズマエッチング装置
Claims (4)
- 第1及び第2領域を有する半導体基板上に、ゲート絶縁膜とシリコン層とを順に堆積する工程(a)と、
上記シリコン層のうちの上記第1領域に位置する領域にn型不純物を含む第1部分と、上記シリコン層のうちの上記第2領域上に位置する領域に上記第1領域よりもn型不純物濃度が低い第2部分とを形成する工程(b)と、
上記シリコン層上に開口部を有するマスクを形成し、上記マスクを用いて上記シリコン層のプラズマエッチングを行うことによって、ゲート電極を形成する工程(c)とを含み、
上記工程(c)において、上記第2領域におけるプラズマエッチングの開始から上記開口部内に上記ゲート絶縁膜が露出するまでのプラズマ発光強度の変化量に対する、上記第1領域におけるプラズマエッチングの開始から上記開口部内に上記ゲート絶縁膜が露出するまでのプラズマ発光強度の変化量の比が0.3以上となるように、上記工程(b)で上記第1及び第2部分を形成するとともに、上記シリコン層のプラズマエッチングにおいて、エッチングガス中のHBrの割合が70%以上である、HBrとO2との混合ガス、またはHBrとO 2とCl2との混合ガスをエッチングガスとして用い、上記プラズマ発光強度は波長426nmの光を用いて上記変化量をモニターすることによってエッチング終点判定を行うことを特徴とする半導体装置の製造方法。 - 請求項1に記載の半導体装置の製造方法において、
上記工程(b)では、上記シリコン層における上記第1部分が占める割合が、50%以上であることを特徴とする半導体装置の製造方法。 - 請求項2に記載の半導体装置の製造方法において、
上記工程(b)では、上記シリコン層のうちの上記第2部分は、不純物が注入されていない不純物非注入部分またはp型不純物が注入されたp型部分を含むことを特徴とする半導体装置の製造方法。 - 請求項1に記載の半導体装置の製造方法において、
上記工程(c)は、上記開口部内において、上記第1領域において上記開口部内に上記ゲート絶縁膜を露出させる第1ステップと、上記第2領域において上記開口部内に上記ゲート絶縁膜を露出させる第2ステップとを含むことを特徴とする半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002192527A JP3719669B2 (ja) | 2002-07-01 | 2002-07-01 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002192527A JP3719669B2 (ja) | 2002-07-01 | 2002-07-01 | 半導体装置の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2004039755A JP2004039755A (ja) | 2004-02-05 |
JP3719669B2 true JP3719669B2 (ja) | 2005-11-24 |
Family
ID=31701772
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002192527A Expired - Lifetime JP3719669B2 (ja) | 2002-07-01 | 2002-07-01 | 半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3719669B2 (ja) |
-
2002
- 2002-07-01 JP JP2002192527A patent/JP3719669B2/ja not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JP2004039755A (ja) | 2004-02-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6914009B2 (en) | Method of making small transistor lengths | |
US6506674B2 (en) | Method of manufacturing a semiconductor integrated circuit device | |
JP3165047B2 (ja) | ポリサイド膜のドライエッチング方法 | |
US5514621A (en) | Method of etching polysilicon using a thin oxide mask formed on the polysilicon while doping | |
KR100747671B1 (ko) | 드라이 에칭 방법 및 반도체 장치의 제조 방법 | |
US7166538B2 (en) | Method for fabricating semiconductor device | |
KR100593826B1 (ko) | 드라이 에칭 방법 | |
US20030190807A1 (en) | Method for manufacturing semiconductor device | |
US5632855A (en) | Thermal oxide etch technique | |
JP3719669B2 (ja) | 半導体装置の製造方法 | |
JP4283017B2 (ja) | 半導体装置の製造方法 | |
JP2003347279A (ja) | 半導体装置の製造方法 | |
JPH09223752A (ja) | 不揮発性半導体記憶装置の製造方法 | |
US6995062B2 (en) | Method to improve flash forward tunneling voltage (FTV) performance | |
JP3508856B2 (ja) | エッチング方法 | |
JP3880968B2 (ja) | 半導体装置の製造方法 | |
JPH10261627A (ja) | 半導体装置の製造方法 | |
JPH09330987A (ja) | 半導体装置の製造方法 | |
KR100801727B1 (ko) | 반도체 소자의 컨택 형성 방법 | |
KR100603512B1 (ko) | 폴리사이드막 형성 방법 및 이를 이용한 반도체 장치 제조방법 | |
JP3784374B2 (ja) | エッチング方法 | |
JPH1041283A (ja) | エッチングの終点検出方法およびエッチングの終点検出装置 | |
KR100842481B1 (ko) | 시즈닝 레시피 방법 | |
KR100398574B1 (ko) | 반도체 소자의 게이트 스페이서 형성방법 | |
JPH0774148A (ja) | ドライエッチング方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040714 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040720 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040913 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050329 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050519 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050816 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050902 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080916 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090916 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090916 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100916 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110916 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120916 Year of fee payment: 7 |