JP3712855B2 - スーパールミネッセントダイオード - Google Patents

スーパールミネッセントダイオード Download PDF

Info

Publication number
JP3712855B2
JP3712855B2 JP8005398A JP8005398A JP3712855B2 JP 3712855 B2 JP3712855 B2 JP 3712855B2 JP 8005398 A JP8005398 A JP 8005398A JP 8005398 A JP8005398 A JP 8005398A JP 3712855 B2 JP3712855 B2 JP 3712855B2
Authority
JP
Japan
Prior art keywords
layer
thickness
active layer
sld
well
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP8005398A
Other languages
English (en)
Other versions
JPH11284223A (ja
Inventor
敦史 山田
克典 篠根
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Anritsu Corp
Original Assignee
Anritsu Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Anritsu Corp filed Critical Anritsu Corp
Priority to JP8005398A priority Critical patent/JP3712855B2/ja
Publication of JPH11284223A publication Critical patent/JPH11284223A/ja
Application granted granted Critical
Publication of JP3712855B2 publication Critical patent/JP3712855B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Led Devices (AREA)

Description

【0001】
【発明の属する技術分野】
本発明は、ファイバジャイロ等の光応用計測に用いられる、スーパールミネッセントダイオード(以下SLDという)に関するものである。
【0002】
【従来の技術】
SLDは発光ダイオードに近いブロードなスペクトルを持ちながら、半導体レーザ(以下LDという)並の狭い放射角と強度で光を放射することを特徴としている。このSLDは、ファイバジャイロ用の光源として実用化されているほか、高分解能OTDR(Optical Time Domain Reflectometry)やエンジン燃焼モニタなどの分野への応用も検討されている。
【0003】
従来のSLDを、図4を参照して説明する。図4はInGaAsP/InP系材料による従来のSLDの例を示す図である。このSLDを得るためには、1回目の成長として液相成長法(LPE)及び気相成長法(VPE,MO−CVD)または分子線エピタキシー(MBE)法等により、n形InP基板21上にn形InGaAsP光ガイド層(λ:1.3μm組成)22、ノンドープInGaAsP活性層(λ:1.5μm組成)23,p型InPクラッド層24,p型InGaAsP電極層(λ:1.1μm組成)25を成長する。
【0004】
次に、RFスパッタ又はCVD法等によりSiO2 もしくはSiN等の薄膜をp形InGaAsP電極層25の層の全表面に形成する。その後フォトエッチング技術により活性層を埋め込むために、電流注入領域29を直線状に<110>方向にそってストライプ状に幅4〜5μm、長さ400μm、非電流注入領域30も同様に、非電流注入領域30の長さが200μmとなるように電流注入領域29のストライプ幅と同じ幅で形成した後、このSiO2 ストライプ薄膜もしくはSiNストライプ薄膜をマスクとして利用し、ブロムメタノール4%溶液により25,24,23,22の各層を基板21に達するまでエッチングして逆メサ状の積層体を形成する。次に、2回目の成長としてLPEにより、エッチングにより取り除いた部分にp形InP層26、及びn形InP層27の電流狭窄用埋め込み成長を行う。
【0005】
こうして得たウェハの上面にはAu−Znを蒸着してp形オーミック電極28をフォトエッチング技術を用いて電流注入領域29にのみ形成する。この上に再び、SiO2 もしくはSiN膜を形成し、フォトエッチング技術により、非電流注入領域30の溝33の形成のための窓開けを行なう。そしてこれをマスクとしてブロムメタノール4%溶液によりウェハの各層をエッチングして溝33を形成する。溝33の深さは上端より活性層23の位置を越えるまで行う。また、溝33の壁の角度は図3の(a)で活性層23を斜めに切断し、かつ、深さ方向に対しても斜めに切断するように形成する。また、基板21側には全体の厚みが80μm程度になるまで研磨した後Au−Ge−Niを蒸着し、n形オーミック電極32を全面に形成する。各層の構成は次の通りであり、また、各結晶層はInPの格子定数に合致している。
【0006】
21:Snドープn形InP基板、厚み80μm、キャリア密度3×1018cm-3
22:n形InGaAsP光ガイド層、厚み0.2μm、Snドープ、キャリア密度3×1017cm-3
23:n形InGaAsP活性層、厚み0.2〜0.3μm、ノンドープ
24:p形InP結晶層、厚み1.5μm、Znドープ、キャリア密度5×1017cm-3
25:p形InGaAsP電極層、厚み0.7μm、Znドープ、キャリア密度5×1018cm-3
26:p形InP電流狭窄層、厚み1.5μm、Znドープ、キャリア密度1×1017cm-3
27:p形InP電流狭窄層、厚み1.5μm、Znドープ、キャリア密度1×1017cm-3
この素子を素子長600μm、幅400μmの一定のぺレットに分割して、AuSnはんだによりヒートシンク上にマウントした、電流、波長、1.55μmにおける光出力特性は、25℃連続動作において電流注入にしたがって光出力が発振することなく増加し、200mAにおいて3mWのインコヒーレント光出力を得ることができるものである。非電流注入領域30に形成した溝33の端面で反射した光が再び電流注入領域29を形成する活性層23に結合しないようになっていて十分FPモードを抑圧して非電流注入領域30を長くすることなく、SLD発振を得るものである。
【0007】
このようにSLDは、構造的にはLDに近いが、端面反射率を抑制し発振を妨げる工夫がされている点でLDとは異なる。活性領域はLD同様、バルク構造と多重量子井戸(以下MQWとする)構造の2タイプがある。SLDは発振させない状態で動作させるために、注入キャリア密度はLDと比べるとはるかに高くなる。ヘテロ界面からのキャリアのオーバーフローを避けるために活性層厚を厚くしたり幅を広めに設計したりした。また、MQW構造では井戸層の層数または井戸層の層厚を大きく設定していた。
【0008】
MQW構造では井戸層は通常4〜12nm程度で、障壁層は閉じ込められた電子の波動関数が隣の井戸層内の電子の波動関数と重ならないように、8〜12nmの厚さにするのが普通である。
【0009】
長波長帯の高出力半導体レーザの量子井戸層数は、通常4層前後が採用される。これはしきい値を下げるために低電流領域での利用を重視しているためであり、注入キャリア密度、内部利得が高くなるSLDとは事情が異なる。
【0010】
【発明が解決しようとする課題】
バルク構造では、状態密度が2次関数型をしているので光出力を大きくしやすい反面、スペクトル半値幅が小さくなってしまうという問題がある。これに対して、MQW構造では、スペクトル幅が広い一方、LDと同様な構造では光出力を上げるのが困難であった。そこで、SLDでは前述のように層数や層厚を増やすことで光出力を大きくする設計としていた。
MQW構造では障壁層厚を薄くして波動関数が重なってしまうと、井戸の数だけ量子準位が分裂して、微分利得の低下などLDとしての素子性能に悪影響を及ぼすので、LDとして障壁層を薄くすることは困難である。
トータルの活性層厚が厚くなるSLDでは、注入キャリア、特に、ホールが各井戸層に均一に注入されなくなる。その結果発光効率が下がってしまう問題があった。
【0011】
【課題を解決するための手段】
本発明にかかるスーパールミネットセントダイオードは、第1の導電型のInP基板上に、第1の導電型のクラッド層、多重量子井戸構造を含む活性層および第2の導電型のクラッド層の順に積層されてなる端面発光型のスーパールミネッセントダイオードであって、前記活性層の多重量子井戸構造は、井戸層の組成と膜厚が均一であり、井戸層の層数が増えても前記活性層の厚さが増えないように、障壁層の層厚が4nm以下で、かつ、井戸層の層数が5層以上で構成されたものである。
また、好ましくは、前記井戸層が前記InP基板と格子整合しているもの、すなわち、歪を形成しないようにしたものである。
【0012】
【発明の実施の形態】
前述の問題点を解決するために本発明は、MQW構造の障壁層の層厚を薄くすることを特徴とする。これにより活性領域全体の厚さを増やさずに井戸層数を増やすことができる。しかも、波動関数が互いに結合するので量子井戸層数を増やしていった場合にも活性層内キャリアの均一性が悪くなることがない。このため従来の量子井戸構造より井戸層数を増やすことが可能になる。SLDではLDよりもはるかにキャリア密度が高くなるために、LDのようなしきい値電流付近での微分利得や状態密度の低下などの問題が少ない。バルク構造の活性層では、光出力の偏波消光比は5〜7dBである。層数を多くすることで、バルク活性層のときを上回る光出力とMQW構造の利点である高い偏波消光比を、スペクトル半値幅を狭めることなく実現することができる。なお、信学技法0QE93−90,pp51−56“電子のエンベロープ関数の最適化を計った多重量子井戸LDの設計”で計算されているような、バリア層厚を薄くすることで電子とホールのエンベロープ関数の一致度が高くなることによる発光効率の向上をも期待できるという利点もある。
【0013】
このように、MQW構造の活性層を薄くすることにより活性領域全体の厚さを増やさずに井戸層数を増やすことができる。その結果、ホールの注入効率が落ちないため、高い発光効率と高い偏波消光比を得ることができる。
【0014】
【実施例】
本発明の一実施例としてRVN構造埋込みタイプのSLDを図1及び図2を参照して説明する。
【0015】
図1は、この実施例の外観斜視図、図2はMQW活性層の一実施例を説明するための模式的な図である。
【0016】
まず、MOVPE(有機金属気相成長法)等の結晶成長装置を用いて、n−InP基板1に1.08μm組成のn−InGaAsP光閉じ込め層2を50nm堆積し、その上にノンドープMQW活性層3を堆積する。このノンドープMQW活性層は、例えば障壁層5として1.08μmの組成波長で2nm、井戸層4として1.35μmの組成波長で5nmの堆積を15周期繰り返す。そして、その上に、1.08μm組成のp−InGaAsP光閉じ込め層6を50nm、p−InPクラッド層7を2μm,p+ −InGaAsPコンタクト層8を0.2μmと順に積層する。
【0017】
次に、前記エピウエハの表面にSiNx膜をプラズマCVD等の方法で堆積する。そして、フォトリソグラフィーによって(110)方向に長く伸びた幅6μmのSiNx膜ストライプパターンに加工する。前記SiNx膜パターンをマスクとして、HC1系エッチング液、ブロムメタノールをもちいてメサエッチングを行う。その上に、液相成長法によって電流狭窄のためのp−InP9及びn−InP10の電流ブロック層を積層する。
【0018】
次に、前記SiNx膜ストライプパターンを形成したときと同様にして、MQW活性層3における反射抑制のための溝パターン11を形成する。まず、ブロムメタノール等でエッチングを行い、10μm程度の溝11を掘る。
【0019】
次に、基板1側を研磨し100μm程度にまで薄くした後、エピ面側にフォトリソグラフィーによってフォトレジストのパターンを作成する。エピ面側P側電極12(例えば、Zn:10nm、Au:50nm)、基板1側にn側電極13(例えばAuGeの合金:50nm)を蒸着してから、ウエハをアセントン中に入れてリフトオフを行う。400℃程度のサーマルアニーリングで電極の金属と半導体を合金化する。劈開した後に両端面14にSiOxの無反射コーティングを蒸着する。
このように構成されたSLDにおいて、p−電極12及びn−電極13より、電流注入領域15に電流を注入すると、電流注入領域で発光した光は、非電流注入領域16へ損失されながらガイドされて強度を低減されるが、端面14で反射した光が再び電流注入領域15に形成された光導波路(MQW活性層3)に結合しないように、溝11は、光導波路が延びる方向に対して傾きを持って、かつ、深さ方向に対しても傾きをもって光導波路を切断するように非電流注入領域に形成されていて、ファブリペローモードの発振を抑圧している。
【0020】
この実施例においては、MQW活性層3として、障壁層5の層厚を2nmまた、井戸層4の層厚を5nmとする井戸を15周期繰返し形成することにより、MQW活性層3の層厚を厚くすることなく井戸層4の層数を増やしたので、注入キャリア、特にホールのオーバーフローがなく、ホールの注入効率が落ちないため、高い発光効率と高い偏波消光比を得ることができる。
【0021】
なお、障壁層5の層厚は、LDの例では8〜12nm程度であるが、本SLDでは、井戸層4の歪みを形成しないようにして4nm以下とした。約4nm以下になるとキャリア、特にホールの波動関数が互いに結合が始まるため、量子井戸層内のキャリアの均一性が向上する。また井戸層4の層数はLDでは5層以下で、これより多くなると発振しきい値が高くなってしまう。SLDでは電子及びホールの密度がLDと比べて高くなるために、層数か層厚のいずれかを増やす必要がある。従来の障壁層厚では5層以上の層厚になると発光効率が落ちるため改善の効果が少なかった。障壁層を約4nm以下にしておけば、層数を増やした場合にも発光効率が劣化することがない。従って、本発明では、障壁層5の層厚を4nm以下、井戸層4の層数を5以上として、SLDとしての特徴的な構成とした。
【0022】
なお、前述した実施例では結晶成長装置にMOVPE法を用いているが、MBE法やMOBE法、LPE法を用いることもできる。また、SLDの作成方法において、埋込み構造はRVN構造でなくDC−PBH構造などでも実現可能である。また、反射率抑制構造に溝構造でなく窓構造や斜めストライプなどの方法で構成してもよい。
【0023】
次に本発明のSLDを光源としたファイバジャイロについて図3を参照して説明する。
【0024】
ジャイロは、外部からの情報がなくても、それが取り付けられた移動体の角速度や角度を検出して、位置の計測や制御をするためのセンサである。ファイバジャイロは光ファイバをコイル状にして、両方向からコヒーレント光を入射し、サニヤック効果を利用して回転の速度や角度を検知するものである。光ファイバは、通常、偏波保持型を用い、SLDからの出力はその片側の偏光方向の光のみが使用される。
【0025】
図3はファイバジャイロの原理を示す図である。
【0026】
図において、41は本発明に係るSLD,42は光を透過及び反射させる半透明板,43は光ファイバ,44は干渉出力光である。SLD41から出力されたコヒーレント光は半透明板42を透過して光ファイバ43の一端43aから光ファイバ43に入射され、コイル状に巻かれた光ファイバ43を矢印a方向に通過して、半透明板42を透過して出力部44から出力光aとして出力されるとともに、SLD41から出力されたコヒーレント光の一部は、半透明板42で反射して光ファイバ43にその他端から入射され、コイル状に巻かれた光ファイバ43を矢印b方向に通過して、半透明板42で反射されて出力部44から出力光bとして出力される。サニヤック効果は、このように閉じた光路を反対方向に伝搬する光は、伝搬時間(位相)が閉光路の回転角速度に比例して変化する現象であり、ファイバジャイロは、光ファイバ43の一端43aから入射された光と他端43bから入射された光との位相の変化を干渉などにより検知して、回転角速度を光干渉などによって検知するものである。
【0027】
ファイバジャイロは、閉光路の面積が大きいほど、また光源の光パワーが大きいほど、ゆっくりした回転角度を検出することができる。本発明のSLDでは、従来以上の出力を大きな偏波消光比で得られる。従来のバルク構造のSLDと偏波消光比を比較すると、約10dB以上改善されている。同じ出力で換算しても有効な出力が約2割向上することになるため、ファイバジャイロの可能性を大きく改善することができる。
【0028】
【発明の効果】
本発明のスーパールミネッセントダイオードは、第1の導電型のInP基板上に、第1の導電型のクラッド層、多重量子井戸構造を含む活性層および第2の導電型のクラッド層の順に積層されてなる端面発光型のスーパールミネッセントダイオードであって、前記活性層の多重量子井戸構造は、井戸層の組成と膜厚が均一であり、井戸層の層数が増えても活性層の厚さが増えないように、障壁の層が4nm以下で、かつ、井戸層の層数が5層以上で構成されているので、電流注入領域において、ホールの注入効率を保ち、高い発光効率と、高い偏波消光比を得ることができる。これによりファイバジャイロにおいて、高い検出分解能を得ることが可能になる。
【図面の簡単な説明】
【図1】本発明のスーパールミネッセントダイオードの一実施例を示す斜視図である。
【図2】本発明のスーパールミネッセントダイオードのMQW活性層の一実施例を示す模式図である。
【図3】ファイバジャイロの原理を示す図である。
【図4】従来のスーパールミネッセントダイオードを示す図である。
【符号の説明】
1 n−InP基板(半導体基板)
2 n−InGaAsP光閉じ込め層
3 MQW活性層
4 井戸層
5 障壁層
6 p−InGaAsP光閉じ込め層
7 p−InP(クラッド層)
8 p+ −InGaAsP(コンタクト層)
9 p−InP(電流ブロック層)
10 n−InP(電流ブロック層)
11 溝
12 p−電極(エピ面側p側電極)
13 n−電極(n側電極)
14 無反射コート
15 電流注入領域
16 非電流注入領域

Claims (2)

  1. 第1の導電型のInP基板(1)上に、第1の導電型のクラッド層(2)、多重量子井戸構造を含む活性層(3)および第2の導電型のクラッド層(7)の順に積層されてなる端面発光型のスーパールミネッセントダイオードであって、
    前記活性層の多重量子井戸構造は、井戸層(4)の組成と膜厚が均一であり、井戸層(4)の層数が増えても前記活性層の厚さが増えないように、障壁層(5)の層厚が4nm以下で、かつ、井戸層(4)の層数が5層以上で構成されたことを特徴とするスーパールミネッセントダイオード。
  2. 前記井戸層が前記InP基板と格子整合していることを特徴とする請求項1に記載のスーパールミネッセントダイオード。
JP8005398A 1998-03-27 1998-03-27 スーパールミネッセントダイオード Expired - Fee Related JP3712855B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP8005398A JP3712855B2 (ja) 1998-03-27 1998-03-27 スーパールミネッセントダイオード

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP8005398A JP3712855B2 (ja) 1998-03-27 1998-03-27 スーパールミネッセントダイオード

Publications (2)

Publication Number Publication Date
JPH11284223A JPH11284223A (ja) 1999-10-15
JP3712855B2 true JP3712855B2 (ja) 2005-11-02

Family

ID=13707507

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8005398A Expired - Fee Related JP3712855B2 (ja) 1998-03-27 1998-03-27 スーパールミネッセントダイオード

Country Status (1)

Country Link
JP (1) JP3712855B2 (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2006075759A1 (ja) * 2005-01-17 2006-07-20 Anritsu Corporation 広い光スペクトル発光特性を有する半導体光素子及びその製造方法並びにそれを用いる外部共振器型半導体レーザ
JP5193836B2 (ja) * 2008-12-10 2013-05-08 浜松ホトニクス株式会社 スーパールミネッセントダイオード
KR101990095B1 (ko) * 2011-07-11 2019-06-18 엘지이노텍 주식회사 발광소자, 발광 소자 제조방법 및 발광 소자 패키지
EP2618388B1 (en) * 2012-01-20 2019-10-02 OSRAM Opto Semiconductors GmbH Light-emitting diode chip
KR101960791B1 (ko) * 2012-09-26 2019-03-21 엘지이노텍 주식회사 발광소자
KR101983775B1 (ko) * 2012-10-25 2019-09-03 엘지이노텍 주식회사 발광소자

Also Published As

Publication number Publication date
JPH11284223A (ja) 1999-10-15

Similar Documents

Publication Publication Date Title
JP3153727B2 (ja) スーパールミネッセントダイオード
JP5099948B2 (ja) 分布帰還型半導体レーザ素子
US6222867B1 (en) Optical semiconductor device having waveguide layers buried in an InP current blocking layer
CN113224643B (zh) 一种集成背光探测器的超辐射发光二极管芯片及制备方法
JP3712855B2 (ja) スーパールミネッセントダイオード
JP2778985B2 (ja) スーパールミネツセントダイオード
CN111261756A (zh) 一种半导体发光器件
JP2004087836A (ja) 半導体レーザ素子
JP3685925B2 (ja) スーパールミネッセントダイオード
JP2005209952A (ja) 半導体レーザ装置およびそれを用いた光ピックアップ装置
US5329134A (en) Superluminescent diode having a quantum well and cavity length dependent threshold current
JP2759275B2 (ja) 発光ダイオード及びその製造方法
JP3683416B2 (ja) スーパールミネッセントダイオード
JPH02205365A (ja) スーパールミネッセントダイオード
JP2927661B2 (ja) スーパールミネッセントダイオード素子およびその製造方法
JP2784298B2 (ja) スーパールミネッセントダイオードおよびその製法
JPH05299693A (ja) 端面発光型半導体装置
US5357124A (en) Superluminescent diode with stripe shaped doped region
JP2004111689A (ja) 窒化物半導体レーザ
JPS6244713B2 (ja)
JP3192750B2 (ja) 半導体レーザ装置
JP2726601B2 (ja) スーパールミネッセントダイオードおよびその製法
JP2769408B2 (ja) スーパールミネッセントダイオード
JP2958465B2 (ja) スーパールミネッセンスダイオード
Fu et al. High-power InGaAsP/InP superluminescent diodes

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20040820

A871 Explanation of circumstances concerning accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A871

Effective date: 20040824

A871 Explanation of circumstances concerning accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A871

Effective date: 20041209

A975 Report on accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A971005

Effective date: 20041222

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20050118

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20050121

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20050125

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050323

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20050426

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050624

A911 Transfer of reconsideration by examiner before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20050629

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20050816

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20050818

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313532

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080826

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090826

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090826

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100826

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110826

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110826

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120826

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120826

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130826

Year of fee payment: 8

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees