JP2769408B2 - スーパールミネッセントダイオード - Google Patents
スーパールミネッセントダイオードInfo
- Publication number
- JP2769408B2 JP2769408B2 JP24466092A JP24466092A JP2769408B2 JP 2769408 B2 JP2769408 B2 JP 2769408B2 JP 24466092 A JP24466092 A JP 24466092A JP 24466092 A JP24466092 A JP 24466092A JP 2769408 B2 JP2769408 B2 JP 2769408B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- active layer
- current blocking
- blocking layer
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Led Devices (AREA)
Description
【０００１】
【産業上の利用分野】本発明はスーパールミネッセント
ダイオード（以下、ＳＬＤという）に関する。さらに詳
しくは、光ファイバジャイロ、光センサ、光ディスクな
どの光源として有用なインコヒーレント光を、大きな強
度と小さな放射角で放射できるＳＬＤに関する。
ダイオード（以下、ＳＬＤという）に関する。さらに詳
しくは、光ファイバジャイロ、光センサ、光ディスクな
どの光源として有用なインコヒーレント光を、大きな強
度と小さな放射角で放射できるＳＬＤに関する。
【０００２】
【従来の技術】活性層端面から大出力のインコヒーレン
ト光を取り出すＳＬＤでは、ファブリペロ（ＦＰ）モー
ドによるレーザ発振を抑圧することが重要であり、従来
より、以下のようなＳＬＤ素子構造が提案されている。
ト光を取り出すＳＬＤでは、ファブリペロ（ＦＰ）モー
ドによるレーザ発振を抑圧することが重要であり、従来
より、以下のようなＳＬＤ素子構造が提案されている。
【０００３】すなわち、（１）両端面に無反射コート
（ＡＲ(Anti Refrective) コート）30を形成し、反射率
を低減することによりＦＰモードを抑圧する方法（図４
参照）、（２）素子の活性層の片側を非励起領域31と
し、電流注入領域で発光した光をこの領域で吸収し、等
価的に端面の反射率を低下させ、ＦＰモードを抑圧する
方法（図５参照）、および（３）曲り導波路32を用い、
電流注入領域で発光した光を端面で全反射させ、ＦＰモ
ードを抑圧する方法（図６参照）などが提案されてい
る。なお、図４〜６で、33は電流注入領域のストライ
プ、30は無反射コート、31は非励起領域である。
（ＡＲ(Anti Refrective) コート）30を形成し、反射率
を低減することによりＦＰモードを抑圧する方法（図４
参照）、（２）素子の活性層の片側を非励起領域31と
し、電流注入領域で発光した光をこの領域で吸収し、等
価的に端面の反射率を低下させ、ＦＰモードを抑圧する
方法（図５参照）、および（３）曲り導波路32を用い、
電流注入領域で発光した光を端面で全反射させ、ＦＰモ
ードを抑圧する方法（図６参照）などが提案されてい
る。なお、図４〜６で、33は電流注入領域のストライ
プ、30は無反射コート、31は非励起領域である。
【０００４】
【発明が解決しようとする課題】しかしながら、端面に
ＡＲコートを形成する（１）の方法では、レーザ発振を
抑えるに充分な超低反射率のＡＲコートを再現性よく形
成する必要があるが、製作が困難であるという問題があ
る。
ＡＲコートを形成する（１）の方法では、レーザ発振を
抑えるに充分な超低反射率のＡＲコートを再現性よく形
成する必要があるが、製作が困難であるという問題があ
る。
【０００５】また、素子の活性層の片側を非励起領域と
する（２）の方法では、このような非励起領域には特別
な吸収機構がないため、ＦＰモードを充分に抑圧するた
めには非励起領域を長くしなければならず、素子のサイ
ズ（長さ）が大きくなってしまうという問題がある。
する（２）の方法では、このような非励起領域には特別
な吸収機構がないため、ＦＰモードを充分に抑圧するた
めには非励起領域を長くしなければならず、素子のサイ
ズ（長さ）が大きくなってしまうという問題がある。
【０００６】さらに、曲り導波路を用いる（３）の方法
でも、曲り導波路を形成するため、（２）の方法同様に
素子のサイズ（長さ）が大きくなってしまうという問題
がある。
でも、曲り導波路を形成するため、（２）の方法同様に
素子のサイズ（長さ）が大きくなってしまうという問題
がある。
【０００７】本発明は、叙上の事情に鑑み、前記従来技
術の有する欠点が解消されたＳＬＤを提供することを目
的とする。すなわち、本発明の目的は、従来のＳＬＤと
同等以上の性能を有するにもかかわらず素子長さが短か
く、かつ面積が小さく、また製作の再現性に優れたＳＬ
Ｄを提供することである。
術の有する欠点が解消されたＳＬＤを提供することを目
的とする。すなわち、本発明の目的は、従来のＳＬＤと
同等以上の性能を有するにもかかわらず素子長さが短か
く、かつ面積が小さく、また製作の再現性に優れたＳＬ
Ｄを提供することである。
【０００８】
【課題を解決するための手段】本発明のＳＬＤは、一導
電型の半導体基板上に、該基板と同じ導電型の下部クラ
ッド層、活性層および前記基板と反対の導電型の上部ク
ラッド層がこの順で順次積層されるスーパールミネッセ
ントダイオードであって、前記上部クラッド層中に、前
記基板と同じ導電型であり、バンドギャップエネルギが
前記活性層と等しいかまたは前記活性層よりも小さく、
かつ屈折率が前記活性層と等しいかまたは前記活性層よ
りも大きい電流ブロッキング層が、ストライプ状の電流
注入領域を除いて設けられてなることを特徴としてい
る。
電型の半導体基板上に、該基板と同じ導電型の下部クラ
ッド層、活性層および前記基板と反対の導電型の上部ク
ラッド層がこの順で順次積層されるスーパールミネッセ
ントダイオードであって、前記上部クラッド層中に、前
記基板と同じ導電型であり、バンドギャップエネルギが
前記活性層と等しいかまたは前記活性層よりも小さく、
かつ屈折率が前記活性層と等しいかまたは前記活性層よ
りも大きい電流ブロッキング層が、ストライプ状の電流
注入領域を除いて設けられてなることを特徴としてい
る。
【０００９】また、本発明のＳＬＤにおいては、前記電
流ブロッキング層と活性層との距離が0.2 〜0.5 μｍと
なり、電流ブロッキング層と活性層とのあいだの上部ク
ラッド層の比抵抗が0.01〜0.5 Ω・cmとなるように形成
されていることが好ましい。
流ブロッキング層と活性層との距離が0.2 〜0.5 μｍと
なり、電流ブロッキング層と活性層とのあいだの上部ク
ラッド層の比抵抗が0.01〜0.5 Ω・cmとなるように形成
されていることが好ましい。
【００１０】
【作用】本発明のＳＬＤにおける電流ブロッキング層
は、活性層よりもバンドギャップエネルギが等しいかま
たは小さく、かつ、屈折率が等しいかまたは大きい。こ
のため、電流注入領域の活性層で発光された光は、非電
流注入領域では、電流ブロッキング層にひき込まれ、有
効に吸収することができる。その結果、非励起領域を短
かくしても光を確実に吸収することができる。
は、活性層よりもバンドギャップエネルギが等しいかま
たは小さく、かつ、屈折率が等しいかまたは大きい。こ
のため、電流注入領域の活性層で発光された光は、非電
流注入領域では、電流ブロッキング層にひき込まれ、有
効に吸収することができる。その結果、非励起領域を短
かくしても光を確実に吸収することができる。
【００１１】また、電流ブロッキング層と活性層との距
離を0.2 〜0.5 μｍに設定し、電流ブロッキング層と活
性層とのあいだの上部クラッド層の比抵抗を0.01〜0.5
Ω・cmに設定すれば、無効電流を少なくすることができ
るので、電流注入部の真下に有効に電流を供給でき、か
つ、側面での光吸収を小さくすることができる。また、
平面基板上に活性層を作るので、ＭＢＥ、ＭＯＣＶＤな
どの気相成長法でも結晶性のよい素子を作ることが可能
となる。
離を0.2 〜0.5 μｍに設定し、電流ブロッキング層と活
性層とのあいだの上部クラッド層の比抵抗を0.01〜0.5
Ω・cmに設定すれば、無効電流を少なくすることができ
るので、電流注入部の真下に有効に電流を供給でき、か
つ、側面での光吸収を小さくすることができる。また、
平面基板上に活性層を作るので、ＭＢＥ、ＭＯＣＶＤな
どの気相成長法でも結晶性のよい素子を作ることが可能
となる。
【００１２】
【実施例】つぎに添付図面を参照しつつ本発明のＳＬＤ
を詳細に説明する。図１は本発明のＳＬＤの一実施例の
説明図である。
を詳細に説明する。図１は本発明のＳＬＤの一実施例の
説明図である。
【００１３】図１において、１はｎ−ＧａＡｓからなる
半導体基板であり、その表面は段差や溝がなく平担であ
る。半導体基板１上にはｎ−Ａｌ0.6 Ｇａ0.4 Ａｓから
なる厚さ 1.0〜3.0 μｍ程度の下部クラッド層２、アン
ドープＡｌ0.05Ｇａ0.95Ａｓからなる厚さ0.04〜0.2 μ
ｍ程度の活性層３、およびｐ−Ａｌ0.6 Ｇａ0.4 Ａｓか
らなる厚さ 0.2〜 0.5μｍ程度の上部第１クラッド層４
が形成されている。そして、該上部第１クラッド層４上
には、さらに、ｎ−ＧａＡｓからなる厚さ 0.2〜 1.0μ
ｍ程度の電流ブロッキング層５、ｎ−Ａｌ0.15Ｇａ0.85
Ａｓからなる厚さ0.04〜 0.2μｍ程度の蒸発防止層６、
ｐ−Ａｌ0.6 Ｇａ0.4 Ａｓからなる厚さ1.0〜 3.0μｍ
程度の上部第２クラッド層７、およびｐ+ −ＧａＡｓか
らなる厚さ 0.3〜 5.0μｍ程度のキャップ層８が形成さ
れている。この電流ブロッキング層５と活性層３との距
離は、電流注入部の真下に有効に電流を供給し、無効電
流を少なくするために、0.2 〜0.5 μｍ程度にされ、電
流ブロッキング層５と活性層３とのあいだの上部クラッ
ド層である上部第１クラッド層４の比抵抗は0.01〜0.5
Ω・cmにされる。
半導体基板であり、その表面は段差や溝がなく平担であ
る。半導体基板１上にはｎ−Ａｌ0.6 Ｇａ0.4 Ａｓから
なる厚さ 1.0〜3.0 μｍ程度の下部クラッド層２、アン
ドープＡｌ0.05Ｇａ0.95Ａｓからなる厚さ0.04〜0.2 μ
ｍ程度の活性層３、およびｐ−Ａｌ0.6 Ｇａ0.4 Ａｓか
らなる厚さ 0.2〜 0.5μｍ程度の上部第１クラッド層４
が形成されている。そして、該上部第１クラッド層４上
には、さらに、ｎ−ＧａＡｓからなる厚さ 0.2〜 1.0μ
ｍ程度の電流ブロッキング層５、ｎ−Ａｌ0.15Ｇａ0.85
Ａｓからなる厚さ0.04〜 0.2μｍ程度の蒸発防止層６、
ｐ−Ａｌ0.6 Ｇａ0.4 Ａｓからなる厚さ1.0〜 3.0μｍ
程度の上部第２クラッド層７、およびｐ+ −ＧａＡｓか
らなる厚さ 0.3〜 5.0μｍ程度のキャップ層８が形成さ
れている。この電流ブロッキング層５と活性層３との距
離は、電流注入部の真下に有効に電流を供給し、無効電
流を少なくするために、0.2 〜0.5 μｍ程度にされ、電
流ブロッキング層５と活性層３とのあいだの上部クラッ
ド層である上部第１クラッド層４の比抵抗は0.01〜0.5
Ω・cmにされる。
【００１４】電流ブロッキング層５には、電流注入領域
13を形成するストライプが形成され、このストライプは
基板表面の段差に現われているように、チップ全体に形
成されるのではなく、発光端面Ａから一定の長さＬだけ
形成され、その後方には電流ブロッキング層５が残さ
れ、後方に進んだ光を吸収できるようにしている。この
長さＬはたとえば250 μｍ×250 μｍの大きさのチップ
で、100 〜200 μｍ程度に形成され、ストライプの幅は
3.0〜20.0μｍ程度である。
13を形成するストライプが形成され、このストライプは
基板表面の段差に現われているように、チップ全体に形
成されるのではなく、発光端面Ａから一定の長さＬだけ
形成され、その後方には電流ブロッキング層５が残さ
れ、後方に進んだ光を吸収できるようにしている。この
長さＬはたとえば250 μｍ×250 μｍの大きさのチップ
で、100 〜200 μｍ程度に形成され、ストライプの幅は
3.0〜20.0μｍ程度である。
【００１５】半導体基板１の裏面およびキャップ層８の
表面にはそれぞれＡｕＧｅＮｉ／ＡｕおよびＴｉ／Ａｕ
などからなるオーミック電極９および10がそれぞれ設け
られている。また、図１における前端面Ａおよび後端面
にはＡｌ2 Ｏ3 膜をλ／４の厚さに形成したり、さらに
ａ−Ｓｉ膜などを多層化して低反射率コーティング膜1
1、12をそれぞれ設けている。この低反射率コーティン
グ膜11、12を形成することにより、反射率を30％から４
％位に低下でき、さらに多層化することにより１％以下
に低下できる。
表面にはそれぞれＡｕＧｅＮｉ／ＡｕおよびＴｉ／Ａｕ
などからなるオーミック電極９および10がそれぞれ設け
られている。また、図１における前端面Ａおよび後端面
にはＡｌ2 Ｏ3 膜をλ／４の厚さに形成したり、さらに
ａ−Ｓｉ膜などを多層化して低反射率コーティング膜1
1、12をそれぞれ設けている。この低反射率コーティン
グ膜11、12を形成することにより、反射率を30％から４
％位に低下でき、さらに多層化することにより１％以下
に低下できる。
【００１６】前記電流ブロッキング層５は、前記電流注
入領域13を除いて、上部クラッド層中に設けられ、電流
注入領域13下の活性層のみで発光させている。この電流
ブロッキング層５は、前記半導体基板１と同じ導電型で
あり、バンドギャップエネルギが前記活性層３と等しい
かまたは活性層３よりも小さく、かつ、屈折率が同じく
活性層３と等しいかまたは活性層３よりも大きい。この
ため、電流注入領域13の下の活性層３で発光して端面Ａ
と反対側に進んだ光は反射することなく、容易に電流ブ
ロッキング層５に入り込み、前記活性層３から発光した
光を有効に吸収することができる。
入領域13を除いて、上部クラッド層中に設けられ、電流
注入領域13下の活性層のみで発光させている。この電流
ブロッキング層５は、前記半導体基板１と同じ導電型で
あり、バンドギャップエネルギが前記活性層３と等しい
かまたは活性層３よりも小さく、かつ、屈折率が同じく
活性層３と等しいかまたは活性層３よりも大きい。この
ため、電流注入領域13の下の活性層３で発光して端面Ａ
と反対側に進んだ光は反射することなく、容易に電流ブ
ロッキング層５に入り込み、前記活性層３から発光した
光を有効に吸収することができる。
【００１７】つぎに本発明のＳＬＤの製法について、Ｍ
ＢＥ法で作製するばあいを例にとって図２に基づき説明
する。
ＢＥ法で作製するばあいを例にとって図２に基づき説明
する。
【００１８】まず、半導体基板１の表面に厚さ1.5 μｍ
のｎ−Ａｌ0.6 Ｇａ0.4 Ａｓからなる下部クラッド層
２、厚さ0.08μｍのアンドープＡｌ0.05Ｇａ0.95Ａｓか
らなる活性層３、厚さ0.4 μｍのｐ−Ａｌ0.6 Ｇａ0.4
Ａｓからなる上部第１クラッド層４、厚さ0.3 μｍのｎ
−ＧａＡｓからなる電流ブロッキング層５、厚さ0.07μ
ｍのｎ−Ａｌ0.15Ｇａ0.85Ａｓからなる蒸発防止層６お
よび厚さ0.04μｍのアンドープＧａＡｓからなる表面保
護層21を順次積層する（図２の（ａ）参照）。この際、
電流ブロッキング層５と活性層３との距離は0.2 〜0.5
μｍ程度になるようにする。また、上部第１クラッド層
４の比抵抗を0.01〜0.5 Ω・cmとなるようにする。
のｎ−Ａｌ0.6 Ｇａ0.4 Ａｓからなる下部クラッド層
２、厚さ0.08μｍのアンドープＡｌ0.05Ｇａ0.95Ａｓか
らなる活性層３、厚さ0.4 μｍのｐ−Ａｌ0.6 Ｇａ0.4
Ａｓからなる上部第１クラッド層４、厚さ0.3 μｍのｎ
−ＧａＡｓからなる電流ブロッキング層５、厚さ0.07μ
ｍのｎ−Ａｌ0.15Ｇａ0.85Ａｓからなる蒸発防止層６お
よび厚さ0.04μｍのアンドープＧａＡｓからなる表面保
護層21を順次積層する（図２の（ａ）参照）。この際、
電流ブロッキング層５と活性層３との距離は0.2 〜0.5
μｍ程度になるようにする。また、上部第１クラッド層
４の比抵抗を0.01〜0.5 Ω・cmとなるようにする。
【００１９】本発明では電流ブロッキング層５のバンド
ギャップエネルギが活性層３のバンドギャップエネルギ
と等しいかまたはそれより小さく、かつ、電流ブロッキ
ング層５の屈折率が活性層３の屈折率と等しいかそれよ
りも大きくなるように形成されている。電流ブロッキン
グ層５や活性層３にＡｌx Ｇａ1-x Ａｓを使用すると、
ｘが小さいときバンドギャップエネルギは小さく、屈折
率は大きく、ｘが大きくなるとバンドギャップエネルギ
は大きくなり、屈折率は小さくなる。したがって電流ブ
ロッキング層に活性層よりｘの小さい組成を使用するこ
とにより、前述の関係がえられる。
ギャップエネルギが活性層３のバンドギャップエネルギ
と等しいかまたはそれより小さく、かつ、電流ブロッキ
ング層５の屈折率が活性層３の屈折率と等しいかそれよ
りも大きくなるように形成されている。電流ブロッキン
グ層５や活性層３にＡｌx Ｇａ1-x Ａｓを使用すると、
ｘが小さいときバンドギャップエネルギは小さく、屈折
率は大きく、ｘが大きくなるとバンドギャップエネルギ
は大きくなり、屈折率は小さくなる。したがって電流ブ
ロッキング層に活性層よりｘの小さい組成を使用するこ
とにより、前述の関係がえられる。
【００２０】つぎに、図３に示されるようなマスクを用
い、前述した第１回結晶成長工程で積層したウエハに電
流ブロッキング層５に達するストライプ溝（幅約６μ
ｍ）をケミカルエッチングにより形成する（図２の
（ｂ）参照）。その際、Ａｌを含むクラッド層が空気中
で酸化されるのを防止し、後述の蒸発速度の差を利用し
て蒸発により除去するため、電流ブロッキング層５のう
ち下部の0.1 μｍ程度を残すようにする。
い、前述した第１回結晶成長工程で積層したウエハに電
流ブロッキング層５に達するストライプ溝（幅約６μ
ｍ）をケミカルエッチングにより形成する（図２の
（ｂ）参照）。その際、Ａｌを含むクラッド層が空気中
で酸化されるのを防止し、後述の蒸発速度の差を利用し
て蒸発により除去するため、電流ブロッキング層５のう
ち下部の0.1 μｍ程度を残すようにする。
【００２１】つぎに前記ウエハを再びＭＢＥ装置内に入
れ、ＧａＡｓとＡｌＧａＡｓとの蒸発速度の差を利用
し、ＧａＡｓだけを選択的に蒸発させる（図２の（ｃ）
参照）。この熱エッチング工程の温度は約760 ℃で、処
理時間は約10分である。そして、ＧａＡｓの蒸発速度は
760 ℃で1.2 μｍ／ｈであるのに対し、Ａｌ0.15Ｇａ
0.85Ａｓの蒸発速度は760 ℃で0.01μｍ／ｈ以下である
ので、ＧａＡｓのみを選択的に蒸発する。この工程によ
り、表面が酸化されていないきれいなクラッド層が表わ
れる。
れ、ＧａＡｓとＡｌＧａＡｓとの蒸発速度の差を利用
し、ＧａＡｓだけを選択的に蒸発させる（図２の（ｃ）
参照）。この熱エッチング工程の温度は約760 ℃で、処
理時間は約10分である。そして、ＧａＡｓの蒸発速度は
760 ℃で1.2 μｍ／ｈであるのに対し、Ａｌ0.15Ｇａ
0.85Ａｓの蒸発速度は760 ℃で0.01μｍ／ｈ以下である
ので、ＧａＡｓのみを選択的に蒸発する。この工程によ
り、表面が酸化されていないきれいなクラッド層が表わ
れる。
【００２２】ついでウエハ温度を580 ℃まで下げ、第２
回の結晶成長工程により、厚さ1.2μｍのｐ−Ａｌ0.6
Ｇａ0.4 Ａｓからなる上部第２クラッド層７および厚さ
1.2μｍのｐ+ −ＧａＡｓからなるキャップ層８を前記
ウエハ上に積層する（図２の（ｄ）参照）。
回の結晶成長工程により、厚さ1.2μｍのｐ−Ａｌ0.6
Ｇａ0.4 Ａｓからなる上部第２クラッド層７および厚さ
1.2μｍのｐ+ −ＧａＡｓからなるキャップ層８を前記
ウエハ上に積層する（図２の（ｄ）参照）。
【００２３】以上のように、１回のマスク工程と２回の
エピ工程だけでウエハ製造工程が終了する。このように
して製造されたウエハをラッピングによりｎ−ＧａＡｓ
基板１を削り、厚さ60μｍ程度にする。そののち、ウエ
ハの下面および上面にそれぞれＡｕＧｅＮｉ／Ａｕおよ
びＴｉ／Ａｕなどを蒸着させて、オーミック電極９、10
を形成する。さらに、劈開でチップ化を行い、えられた
チップの両端面にスパッタ法でＡｌ2 Ｏ3 、ａ−Ｓｉか
らなる低反射率コーティング膜11、12を形成する。
エピ工程だけでウエハ製造工程が終了する。このように
して製造されたウエハをラッピングによりｎ−ＧａＡｓ
基板１を削り、厚さ60μｍ程度にする。そののち、ウエ
ハの下面および上面にそれぞれＡｕＧｅＮｉ／Ａｕおよ
びＴｉ／Ａｕなどを蒸着させて、オーミック電極９、10
を形成する。さらに、劈開でチップ化を行い、えられた
チップの両端面にスパッタ法でＡｌ2 Ｏ3 、ａ−Ｓｉか
らなる低反射率コーティング膜11、12を形成する。
【００２４】なお、前述した実施例では、結晶を成長さ
せる方法としてＭＢＥ法を用いているが、ＭＢＥ法以外
にＭＯＶＰＥ法（有機金属気相成長法）、ＭＯＭＢＥ法
（有機金属分子線成長法）などを用いることもできる。
せる方法としてＭＢＥ法を用いているが、ＭＢＥ法以外
にＭＯＶＰＥ法（有機金属気相成長法）、ＭＯＭＢＥ法
（有機金属分子線成長法）などを用いることもできる。
【００２５】さらに、前述の実施例ではｎ型ＧａＡｓか
らなる半導体基板の例で説明したが、逆のｐ型基板でも
よく、またＧａＡｓ以外のＩｎＰ、ＺｎＳｅなどでもよ
い。さらに、Ａｌx Ｇａ1-x ＡｓでＡｌとＧａの割合を
特定値の例で説明したが、その値に限らず、クラッド層
では0.3 ≦ｘ≦0.8 の範囲で、活性層では0.0 ≦ｘ≦0.
3 の範囲で、電流ブロッキング層では0.0 ≦ｘ≦0.3 の
範囲で特性に応じて自由に選定できる。また基板上に積
層する半導体層もＡｌＧａＡｓ層に限らず、ＩｎＧａＡ
ｌＰ、ＩｎＧａＡｓＰ、ＺｎＣｄＳＳｅなどを使用する
こともできる。
らなる半導体基板の例で説明したが、逆のｐ型基板でも
よく、またＧａＡｓ以外のＩｎＰ、ＺｎＳｅなどでもよ
い。さらに、Ａｌx Ｇａ1-x ＡｓでＡｌとＧａの割合を
特定値の例で説明したが、その値に限らず、クラッド層
では0.3 ≦ｘ≦0.8 の範囲で、活性層では0.0 ≦ｘ≦0.
3 の範囲で、電流ブロッキング層では0.0 ≦ｘ≦0.3 の
範囲で特性に応じて自由に選定できる。また基板上に積
層する半導体層もＡｌＧａＡｓ層に限らず、ＩｎＧａＡ
ｌＰ、ＩｎＧａＡｓＰ、ＺｎＣｄＳＳｅなどを使用する
こともできる。
【００２６】また、活性層をアンドープの例で説明した
が、ｐ型やｎ型でもよい。また、ストライプもストライ
プ溝の例で説明したが、溝以外の構成でもよい。
が、ｐ型やｎ型でもよい。また、ストライプもストライ
プ溝の例で説明したが、溝以外の構成でもよい。
【００２７】さらに、前記実施例では、熱エッチング工
程を設け、その工程で電流ブロッキング層のエッチング
を完全に行ったが、熱エッチング工程を行わないばあい
は、蒸発防止層６や表面保護層21は不要である。
程を設け、その工程で電流ブロッキング層のエッチング
を完全に行ったが、熱エッチング工程を行わないばあい
は、蒸発防止層６や表面保護層21は不要である。
【００２８】また、前記実施例では低反射率コーティン
グ膜を形成している。そして、この反射率は小さいのが
好ましいが、30％程度であっても充分にＦＰモードを抑
圧しうる。
グ膜を形成している。そして、この反射率は小さいのが
好ましいが、30％程度であっても充分にＦＰモードを抑
圧しうる。
【００２９】
【発明の効果】以上説明したとおり、本発明のＳＬＤに
おいては、非励起領域が有効な光吸収機能をもっている
ので、該領域は短かくてもよく、その結果、素子のサイ
ズ（長さ）を小さくすることができる。また、電流注入
部に有効に電流を注入できるので、小さな電流で大きな
強度のインコヒーレント光を発光させることができる。
さらに、電流注入部と光吸収機能をもつ非励起領域をマ
スク１回の工程だけで作製することができ、その他の工
程は変わらないので製造が容易である。また、平面基板
上に活性層を形成するため、気相成長でも充分に結晶性
の良好なものをうることができる。
おいては、非励起領域が有効な光吸収機能をもっている
ので、該領域は短かくてもよく、その結果、素子のサイ
ズ（長さ）を小さくすることができる。また、電流注入
部に有効に電流を注入できるので、小さな電流で大きな
強度のインコヒーレント光を発光させることができる。
さらに、電流注入部と光吸収機能をもつ非励起領域をマ
スク１回の工程だけで作製することができ、その他の工
程は変わらないので製造が容易である。また、平面基板
上に活性層を形成するため、気相成長でも充分に結晶性
の良好なものをうることができる。
【００３０】その結果、特別の工程を必要とすることは
なく、性能の良い小型のＳＬＤをうることができる。
なく、性能の良い小型のＳＬＤをうることができる。
【図面の簡単な説明】
【図１】本発明のＳＬＤの一実施例の説明図である。
【図２】本発明のＳＬＤの一実施例の製造工程説明図で
ある。
ある。
【図３】本発明のＳＬＤの製造に用いられるマスクの部
分平面図である。
分平面図である。
【図４】従来のＳＬＤの断面説明図である。
【図５】従来のＳＬＤの断面説明図である。
【図６】従来のＳＬＤの断面説明図である。
１ 半導体基板 ２ 下部クラッド層 ３ 活性層 ４ 上部第１クラッド層 ５ 電流ブロッキング層 ７ 上部第２クラッド層 11，12 低反射率コーティング膜 13 電流注入領域
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平５−315640（ＪＰ，Ａ) 特開 昭63−143882（ＪＰ，Ａ) (58)調査した分野(Int.Cl.6，ＤＢ名) H01L 33/00
Claims (2)
- 【請求項１】 一導電型の半導体基板上に、該基板と同
じ導電型の下部クラッド層、活性層、および前記基板と
反対の導電型の上部クラッド層がこの順に順次積層され
るスーパールミネッセントダイオードであって、 前記上部クラッド層中に、前記基板と同じ導電型であ
り、バンドギャップエネルギが前記活性層と等しいかま
たは前記活性層よりも小さく、かつ、屈折率が前記活性
層と等しいかまたは前記活性層よりも大きい電流ブロッ
キング層が、矩形状の電流注入領域を除いて設けられて
なることを特徴とするスーパールミネッセントダイオー
ド。 - 【請求項２】 前記電流ブロッキング層と活性層との距
離が0.2 〜0.5 μｍであり、電流ブロッキング層と活性
層とのあいだの上部クラッド層の比抵抗が0.01〜0.5 Ω
・cmである請求項１記載のスーパールミネッセントダイ
オード。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24466092A JP2769408B2 (ja) | 1992-09-14 | 1992-09-14 | スーパールミネッセントダイオード |
| US08/394,034 US5574304A (en) | 1992-09-14 | 1995-02-24 | Superluminescent diode with offset current injection regions |
| US08/671,366 US5981978A (en) | 1992-09-14 | 1996-06-27 | Superluminescent diode and method for manufacturing the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24466092A JP2769408B2 (ja) | 1992-09-14 | 1992-09-14 | スーパールミネッセントダイオード |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0697493A JPH0697493A (ja) | 1994-04-08 |
| JP2769408B2 true JP2769408B2 (ja) | 1998-06-25 |
Family
ID=17122060
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP24466092A Expired - Fee Related JP2769408B2 (ja) | 1992-09-14 | 1992-09-14 | スーパールミネッセントダイオード |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2769408B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6996150B1 (en) | 1994-09-14 | 2006-02-07 | Rohm Co., Ltd. | Semiconductor light emitting device and manufacturing method therefor |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63143882A (ja) * | 1986-12-08 | 1988-06-16 | Oki Electric Ind Co Ltd | 半導体端面発光素子の製造方法 |
| JPH05315640A (ja) * | 1992-05-07 | 1993-11-26 | Oki Electric Ind Co Ltd | 端面放射型発光ダイオード及びその製造方法 |
-
1992
- 1992-09-14 JP JP24466092A patent/JP2769408B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0697493A (ja) | 1994-04-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5143863A (en) | Method of manufacturing semiconductor laser | |
| US5386429A (en) | Low operating current and low noise semiconductor laser device for optical disk memories | |
| JPH04229689A (ja) | 発光半導体ダイオード及びその製造方法 | |
| US4948753A (en) | Method of producing stripe-structure semiconductor laser | |
| US5335241A (en) | Buried stripe type semiconductor laser device | |
| Cao et al. | GaInAsP/InP single-quantum-well (SQW) laser with wire-like active region towards quantum wire laser | |
| JP2769408B2 (ja) | スーパールミネッセントダイオード | |
| JP2784298B2 (ja) | スーパールミネッセントダイオードおよびその製法 | |
| US5805628A (en) | Semiconductor laser | |
| US7215694B2 (en) | Semiconductor laser device | |
| JP2769409B2 (ja) | スーパールミネッセントダイオードおよびその製法 | |
| JPH06188509A (ja) | 半導体発光素子およびその製造方法 | |
| JPH0728102B2 (ja) | 半導体レーザおよびその製造方法 | |
| JP2726601B2 (ja) | スーパールミネッセントダイオードおよびその製法 | |
| JPS6355877B2 (ja) | ||
| JP2927661B2 (ja) | スーパールミネッセントダイオード素子およびその製造方法 | |
| JP3107660B2 (ja) | 半導体発光素子 | |
| US5357124A (en) | Superluminescent diode with stripe shaped doped region | |
| JP2781211B2 (ja) | 光論理素子 | |
| JP2991716B2 (ja) | エッチトミラー型化合物半導体レーザー装置及び集積素子 | |
| JP3145234B2 (ja) | スーパールミネッセントダイオード素子の製造方法 | |
| JPH05343791A (ja) | レーザダイオード素子 | |
| JP2973215B2 (ja) | 半導体レーザ装置 | |
| JP2500588B2 (ja) | 半導体レ―ザおよびその製造方法 | |
| JP2780307B2 (ja) | 半導体レーザ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090410 Year of fee payment: 11 |
|
| LAPS | Cancellation because of no payment of annual fees |