JP3711560B2 - 重イオンの衝突の影響を受けないメモリ・セル - Google Patents
重イオンの衝突の影響を受けないメモリ・セル Download PDFInfo
- Publication number
- JP3711560B2 JP3711560B2 JP52071494A JP52071494A JP3711560B2 JP 3711560 B2 JP3711560 B2 JP 3711560B2 JP 52071494 A JP52071494 A JP 52071494A JP 52071494 A JP52071494 A JP 52071494A JP 3711560 B2 JP3711560 B2 JP 3711560B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- transistors
- node
- memory cell
- control electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/41—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger
- G11C11/412—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger using field-effect transistors only
- G11C11/4125—Cells incorporating circuit means for protecting against loss of information
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Static Random-Access Memory (AREA)
- Semiconductor Memories (AREA)
Description
［技術分野］
本発明は、静的メモリ・セルに関し、詳細には、影響を受けやすい領域に重イオンが衝突しても状態が修正されないメモリ・セルに関する。
［背景技術］
電子装置は、ある種の条件の下で、具体的には空中で、粒子の衝撃、特に重イオンの衝撃を受けやすい。所定の方向にバイアスされたＭＯＳトランジスタのドレーン領域を重イオンが横切ると、ＭＯＳトランジスタは、そのドレーンで寄生パルスを発生させる。そのような寄生現象は、通常「アップセット」と呼ばれ、損傷効果をもたらし、具体的にはセルの様々なトランジスタに対する寄生パルスの作用によってメモリ・セルの状態が変化することがある。
図１Ａは、差動タイプの従来型のメモリ・セル（すなわち、データを２つの相補状態として記憶するセル）の構造を表す。このセルは、任意のタイプのフリップフロップ、レジスタ、および静的ランダム・アクセス・メモリ（ＳＲＡＭ）を製作するために使用される。ＳＲＡＭは、動的メモリ（ＤＲＡＭ）と異なり、状態を維持するためのリフレッシング信号を必要としないメモリである。
セルは、ヘッド・ツー・テイル接続された２つのインバータを含む。第１のインバータは、ドレーンどうしが接続され、インバータの出力Ｑを構成する、Ｐ−チャネルＭＯＳトランジスタＭＰ１とＮ−チャネルＭＯＳトランジスタＭＮ１とを備える。トランジスタＭＰ１およびＭＮ１のソースはそれぞれ、高電圧Ｖｄｄおよび低電圧Ｖｓｓに接続される。第２のインバータは、それぞれ、トランジスタＭＮ１およびＭＰ１と同様に接続された、Ｐ−チャネルＭＯＳトランジスタＭＰ２とＮ−チャネルＭＯＳトランジスタＭＮ２とを備える。トランジスタＭＰ２およびＭＮ２のドレーンどうしは、接続され、第２のインバータの出力Ｑ*を構成する。トランジスタＭＰ２およびＭＮ２のゲート（第２のインバータの入力）は、第１のインバータの入力Ｑに接続される。トランジスタＭＰ１およびＭＮ１のゲート（第１のインバータの入力）は、第２のインバータの出力Ｑ*に接続される。
Ｎ−チャネルＭＯＳトランジスタＭＮ３は、出力Ｑをデータ線Ｄに接続する。Ｎ−チャネルＭＯＳトランジスタＭＮ４は、出力Ｑ*をデータ線Ｄ*に接続する。線ＤおよびＤ*は読み取って、メモリ・セルに記憶すべき差動データ（線Ｄの状態とＤ*の状態は相補的である）を搬送する。トランジスタＭＮ３およびＭＮ４のゲートは、読取り／書込み線ＲＷによって制御される。
図１Ｂは、最初の状態の図１Ａのセルを表す。低電圧Ｖｓｓに近い電圧を有するノードをＯｓで示す。高電圧Ｖｄｄに近い電圧を有するノードをＩｓで示す。セルが常態であり、すなわち読取り／書込み線が非活動状態０であると仮定する。このメモリ・セルの動作をよりよく示すために、オフ状態のトランジスタを空白領域で表す。
図１Ｂに表した最初の状態は、出力ＱおよびＱ*がそれぞれ、１および０にセットされる状態である。トランジスタＭＮ１、ＭＰ２、ＭＮ３、ＭＮ４はオフであり、トランジスタＭＰ１およびＭＮ２は導電状態である。
このセルの状態を読み取るには、線ＲＷを始動し、それによってトランジスタＭＮ３およびＭＮ４をオンにする。トランジスタＭＮ３およびＭＮ４はそれぞれ、出力Ｑの状態１を線Ｄへ送り、出力Ｑ*の状態０を線Ｄ*へ送る。
セルの状態を変更するには、線ＲＷを始動する。線Ｄに状態０が提供され、線Ｄ*に状態１が提供される。線Ｄ上に存在する０は、出力Ｑを強制的に０にする。出力Ｑの状態０は、トランジスタＭＰ２およびＭＮ２のゲートに提供され、トランジスタＭＮ２をオフにしてトランジスタＭＰ２をオンにする。したがって、出力Ｑ*が１にセットされ、それによってトランジスタＭＰ１がオフになり、トランジスタＭＮ１がオンになり、出力Ｑで状態０が維持される。出力Ｑ*を強制的に１にする線Ｄ*によって対称効果が得られる。その場合、メモリ・セルは新しい常態になる。
セルの状態が変化するときは、比較的高い電流によって線ＤおよびＤ*を制御しなければならない。というのは、たとえば出力Ｑの状態をＶｓｓにプルダウンするが、トランジスタＭＰ１によってこの状態がＶｄｄにプルアップされることが望ましく、また、出力Ｑ*の状態をＶｄｄにプルアップするが、トランジスタＭＮ２によってこの状態がＶｓｓにプルダウンされることが望ましいからである。メモリ・セルへの書込みでは、異なる状態を課す傾向があるトランジスタが存在するにもかかわらず、出力ＱおよびＱ*の状態を課すためにバッファを提供すべきである。線ＤとトランジスタＭＮ３の間に一方のバッファを配設することができ、線Ｄ*とトランジスタＭＮ４の間に他方のバッファを配設することができる。
セルはその場合、大きなシリコン表面積を占有し、状態が変化するたびに比較的高い電流を消費する。この欠点は、メモリが複数のセルで構成される場合、それほど損傷効果を与えない。なぜなら、２つのバッファのみが提供されて線ＤおよびＤ*に結合され、線ＤおよびＤ*上で、図１Ａに示したメモリ・セルなど複数のメモリ・セルが並列接続されるからである。この欠点は、セルを別々に使用して、たとえばフリップフロップまたはフリップフロップを使用するその他の回路（レジスタやカウンタなど）を製作する場合、より大きな損傷効果を与える。
しかし、以下で分かるように、図１Ａのセルは、重イオンの衝撃を受けやすい環境を修正せずに使用することはできない。以下で、ドレーン領域を重イオンが横切るときにアップセット現象を発生させるトランジスタを《影響を受けやすいトランジスタ》と呼び、影響を受けやすい少なくとも１つのトランジスタのドレーンに接続されたノードを「影響を受けやすいノード」と呼ぶ。
一般に、影響を受けやすいトランジスタとは、ドレーンが高供給電圧Ｖｄｄ（《１》）に近い電圧であるオフ状態のＮ−チャネルＭＯＳトランジスタと、ドレーンが低供給電圧Ｖｓｓ（《０》）に近い電圧であるオフ状態のＰ−チャネルＭＯＳトランジスタである。重イオンが基板の影響を受けやすいＰ−チャネルＭＯＳトランジスタのドレーン領域の近くを横切ると、ドレーンで正の寄生パルスが発生し、すなわちドレーンが一時的にＶｄｄにプルアップされる。影響を受けやすいＮ−チャネルＭＯＳトランジスタの例では、ドレーンで負の寄生パルスが発生し、すなわちドレーンが一時的にＶｓｓにプルダウンされる。
図１Ｂの場合、トランジスタＭＮ１およびＭＰ２は、線ＤおよびＤ*の状態に応じて影響を受けやすく、トランジスタＭＮ３およびＭＮ４も影響を受けやすい。その結果、２つのノードＱおよびＱ*は影響を受けやすい。ノードＱ上でアップセット現象が発生している間、すなわちこのノード上で寄生パルスが発生した場合、このノードに接続された影響を受けやすいドレーン領域を重イオンが横切ると、ノードＱ上に《０》が現れる。この《０》への移行によって、トランジスタＭＮ２およびＭＰ２が切り替えられ、ノードＱ*が《１》にセットされ、ノードＱが《０》のままになり、すなわちセルの状態変化がもたらされる。同様に、ノードＱ*上のアップセット現象でも、セルの状態が変化する。
従来技術では、この欠点をなくして、放射の影響を受けにくい硬化メモリ・セルを製作することがすでに試みられている。第１の技法は、固有に放射効果の影響を受けにくいトランジスタを製作することを目的とするものである。このために、トランジスタは、絶縁基板上に形成された薄い（数マイクロメートル）シリコン層中に実施されている。このような技法は通常、ＳＯＳ（シリコン・オン・サファイア）またはＳＯＩ（シリコン・オン絶縁体）と呼ばれている。しかし、そのような技法は実施が困難であり、高価である。
第２の手法は、米国特許第５１１１４２９号で開示され、冗長メモリを使用して、たとえば一方がＰ−チャネルＭＯＳトランジスタと共に製作され、他方がＮ−チャネルＭＯＳトランジスタと共に製作された、２つの異なるメモリ・サブセルにデータ記憶することから成る。この手法は、必要なシリコン表面積を著しく増加させ、高待機電流消費量を有する大きな欠点を有する。
第３の手法は、影響を受けやすいノード上のアップセット現象によってこのセルの変化がもたらされることがないようなアーキテクチャを提供することから成る。この第３の手法では、機能が、アップセット現象によって修正されたデータを復元することである。Ｐ−チャネルＭＯＳトランジスタ・アレイで囲まれた、図１Ａに示したメモリ・セルなどのメモリ・セルを使用することが提案されている（IEEE Transactions On Nuclear Science第３５巻、第６巻、１９８８年１２月、１６８２ないし１６８７ページ、「An SEU Hardened CMOS Data Latch」を参照されたい）。このセルは、それを構成するいくつかのトランジスタが大きくなければならないので、大きなシリコン表面積を占有する。図１Ａのセルと同様に、そのようなセルも、高スイッチング電流を有し、バッファを設ける必要があるという欠点を有する。
［発明の開示］
本発明の一目的は、重イオンの衝撃による損傷を受ける確率が非常に低い硬化メモリ・セルを提供することである。
本発明の他の目的は、比較的小さなシリコン表面積を必要とするそのようなセルを提供することである。
本発明の他の目的は、低スイッチング電流を有するセルを提供することである。
本発明の他の目的は、従来型のＳＲＡＭアーキテクチャに組込むことのできるセルを提供することである。
この目的を満たすために、本発明の一実施例では、読取り／書込み線が活動状態であるとき、２本のデータ線上に存在する差動データを記憶する差動メモリ・セルが提供される。この場合、セルに記憶される差動データは、２つの出力ノード上に存在する。本発明によれば、このセルは、それぞれ、第１の供給電圧と第２の供給電圧の間に連続的に直列接続された第１、第２、第３のトランジスタを含む、２つのセットを備え、第１のトランジスタのタイプは、第２および第３のトランジスタのタイプとは異なる。各出力ノードは、各セットの第１のトランジスタと第２のトランジスタの間の接合部である。各セットの第２および第３のトランジスタのうちの一方の制御電極は、他方のセットの出力ノードに接続される。各セットの第２および第３のトランジスタのうちの他方の制御電極は、同じセットの第１のトランジスタの制御電極に接続される。各セットに結合された、第１のトランジスタと同じタイプの第４のトランジスタは、第１の電圧と前記セットの第１のトランジスタの制御電極の間に接続される。第４のトランジスタの制御電極は、他方のセットの第１のトランジスタの制御電極に接続される。各セットに結合された、第４のトランジスタと同じタイプであるがより導電性の低い第５のトランジスタは、前記セットの第１のトランジスタの制御電極と読取り／書込み線または第２の電圧の間に接続される。第５のトランジスタの制御電極は、他方のセットの出力ノードに接続される。
本発明の一実施例によれば、セルは、各セットに結合され、データ線と前記セットの出力ノードの間に接続された、第６のトランジスタを備え、第６のトランジスタの制御電極は読取り／書込み線に接続される。
本発明の一実施例によれば、第５のトランジスタは、結合されたセットの第１のトランジスタの制御電極と読取り／書込み線の間に接続される。
本発明の一実施例によれば、一方のセットの第１および第２のトランジスタの制御電極どうしが接続され、一方のセットの第３のトランジスタの制御電極が、他方のセットの出力ノードに接続される。
本発明の一実施例によれば、第５のトランジスタは、結合されたセットの第１のトランジスタの制御電極と第２の電極の間に接続される。
本発明の一実施例によれば、一方のセットの第１および第３のトランジスタの制御電極どうしが接続され、一方のセットの第２のトランジスタの制御電極が他方のセットの出力ノードに接続される。
本発明の一実施例によれば、セルは、各セットに結合され、データ線と前記セットの第２のトランジスタと第３のトランジスタの接合部との間に接続された、第６のトランジスタを備え、第６のトランジスタの制御電極は、読取り／書込み線に接続される。
本発明の一実施例によれば、セルは、各セットに結合され、データ線とそのセットの第１のトランジスタの制御電極との間に接続された、第６のトランジスタを備え、この第６のトランジスタの制御電極は、読取り／書込み線に接続される。
本発明の一実施例によれば、セルは、各セットに結合され、第２の電圧と前記セットの第３のトランジスタの間にダイオードとして接続された、第７のトランジスタを備える。
したがって、本発明は、上述の第３の手法の趣旨内のものであるが、アップセット現象の影響をより受けにくく、より簡単であり、より低いスイッチング電流を有するという、以前に提案された解決策に勝る利点を有する。
本発明の上記その他の目的、特徴、態様、および利点は、本発明の以下の詳細な説明を添付の図面と共に検討したときに明らかになろう。
【図面の簡単な説明】
図１Ａは、従来型の差動ＳＲＡＭセルの構造を示す図である。
図１Ｂは、従来型の差動ＳＲＡＭセルの構造を示す図である。
図２Ａは、本発明によるある状態の硬化差動メモリ・セルの実施例を表す図である。
図２Ｂは、本発明によるある状態の硬化差動メモリ・セルの実施例を表す図である。
図２Ｃは、本発明によるある状態の硬化差動メモリ・セルの実施例を表す図である。
図３は、本発明による硬化メモリ・セルの他の実施例を表す図である。
図４は、本発明による硬化メモリ・セルの他の実施例を表す図である。
［発明の好ましい実施例］
図２Ａは、同じ参照符号で指定された図１Ａのある要素を表したものである。トランジスタＭＮ１およびＭＮ２のソースは、図１Ａとは異なり、低電圧Ｖｓｓに直接接続されるのではなく、それぞれＮ−チャネルＭＯＳトランジスタＭＮ５およびＭＮ６を介してＶｓｓに接続される。トランジスタＭＮ５およびＭＮ６のゲートはそれぞれ、ノードＱおよびノードＱ*に接続される。トランジスタＭＰ１およびＭＮ１のゲートは、ノードＭに接続され、ノードＭは、Ｐ−チャネルＭＯＳトランジスタＭＰ３を介して高電圧Ｖｄｄに接続することができ、あるいはＰ−チャネルＭＯＳトランジスタＭＰ４を介して読取り／書込み線ＲＷに接続することができる。以下で分かるように、トランジスタＭＰ３のトランスコンダクタンスがトランジスタＭＰ４のトランスコンダクタンスよりも高いことが重要である。トランジスタＭＰ３とトランジスタＭＰ４の間のチャネル幅比は１．５ないし３以内であり、たとえば２である。トランジスタＭＰ２およびＭＮ２のゲートは、ノードＬに接続され、ノードＬは、それぞれ、トランジスタＭＰ３およびＭＰ４と同じチャネル幅比を有する、Ｐ−チャネルＭＯＳトランジスタＭＰ５およびＭＰ６を介して高電圧Ｖｄｄまたは線ＲＷに接続することができる。トランジスタＭＰ４およびＮＰ６のゲートはそれぞれ、ノードＱおよびノードＱ*に接続される。トランジスタＭＰ３およびＭＰ５のゲートはそれぞれ、ノードＬおよびノードＭに接続される。
読取り／書込みトランジスタＭＮ３およびＭＮ４は、それぞれ、トランジスタＭＮ１とトランジスタＭＮ５の間、およびトランジスタＭＮ２とトランジスタＭＮ６の間に接続することが好ましい。しかし、読取り／書込みトランジスタは、点線で表したように、それぞれノードＱおよびＱ*に接続することもできる。
図２Ｂは、ノードＱおよびＱ*がそれぞれ、１および０にセットされていると仮定される、最初の状態の図２Ａのメモリ・セルを表す。他のノードの対応する状態を１および０で示す。読取り／書込み線ＲＷの状態が非活動状態０であると仮定する。この状態では、トランジスタＭＮ１、ＭＮ２、ＭＮ６、ＭＰ４、ＭＰ５は導電状態である。空白領域で表した他のトランジスタはオフである。
本発明のセルは、図２Ｂに示した常態では、電流を消費しない。
セルの状態を修正するには、ノードＱの状態を０に切り替えて、ノードＱ*の状態を１に切り替えなければならない。このために、線Ｄ上に０を提供し、線Ｄ*上に補状態の１を提供することによって線ＲＷを始動する。線ＲＷの状態１は、トランジスタＭＰ４を介してノードＭへ送られる。トランジスタＭＰ１がオフになり、トランジスタＭＮ１が導電状態になる。トランジスタＭＮ５およびＭＰ１がオフなので、ノードＱは線Ｄにしか接続されておらず、線Ｄは、ドレーン・キャパシティ放電電流のみを消費することによってノードＱに状態０を課す。ノードＱの状態０によって、ＭＮ６がオフになり、ＭＰ６がオンになる。線ＲＷが依然として１であるので、ノードＬの状態１は、オンになったトランジスタＭＰ６では修正されない。トランジスタＭＰ２およびＭＰ６がオフなので、ノードＱ*は線Ｄ*にしか接続されておらず、線Ｄ*は，ドレーン・キャパシティ充電電流のみを消費することによってノードＱ*に状態１を課す。ノードＱ*の状態１によって、ＭＮ５がオフになり、ＭＰ４がオフになる。トランジスタＭＮ５は、ノードＱの状態０を維持する。ノードＭはフロートを開始し、容量性効果を介して、線ＲＷによって課された状態１を維持する。
図２Ｃは、上述のステップの後、線ＲＷがその待機状態０にリセットされる前に、セルが到達する中間常態を示す。トランジスタＭＮ１ないしＭＮ５およびトランジスタＭＰ６は導電状態であり、空白領域で表した他のトランジスタはオフである。線ＲＷが０に戻ると、ノードＬが０になり、トランジスタＭＰ３が導電状態になり、ノードＭの状態１を確認する。この状態はこの場合も、図２Ｂの常態と対称的な常態である。
セルの論理状態の他の修正は、対称的に行われる。
線ＤおよびＤ*が書込み動作時に、点線で描かれた接続に従ってノードＱおよびＱ*に接続された場合、セルは、トランジスタＭＰ１のオン状態からオフ状態への切替え遅延の間、線Ｄ上の電流を消費することができる。これに対して、実線で描かれた接続では、線Ｄが、同時には導電状態にならないトランジスタＭＰ１およびＭＮ１のうちの一方を介して電圧Ｖｄｄから切断されるので、電流消費量は無視できるものである。
実線で表した接続または点線で表した接続では、ノードＱが０になることによってトランジスタＭＮ６がオフになる前に線Ｄ*上で電流が消費される。しかし、トランジスタＭＮ６は非常に急速に切り替わり、したがって電流は非常に短い時間しか消費されず、セルの切り替えを妨害しない。点線で表した接続では、電流が、抵抗特性を有する２つのトランジスタＭＮ２、ＭＮ６を通過するので、消費される電流はより少ない。
いずれの場合でもこの低スイッチング消費は、前述の第１および第２の手法に応じた従来技術のセルに勝る本発明の主要な利点である。
図２Ｂを参照して、寄生が発生したときの本発明によるメモリ・セルの動作を検討する。図２Ｂで、ジグザグ矢印は、セルの常態でアップセット現象の影響を受けやすいノードを示す。影響を受けやすいノードは、Ｑ、Ｑ*、Ｍである。ノードＱは、トランジスタＭＮ１のドレーンによって影響を受けやすくなり、ノードＱ*はトランジスタＭＰ２のドレーンによって影響を受けやすくなり、ノードＭはトランジスタＭＰ３のドレーンによって影響を受けやすくなる。
ノードＱ上で寄生現象が発生した場合、トランジスタＭＮ６およびＭＰ６のゲート上に《０》が現れる。トランジスタＭＮ６はオフになり、トランジスタＭＰ６はオンになる。ノードＱ*は、容量性効果のために状態０のままでフロートを開始する。トランジスタＭＰ６およびＭＰ５は導電状態であり、各トランジスタは異なる状態をノードＬに課す。トランジスタＭＰ５のチャネル幅がトランジスタＭＰ６がチャネル幅よりも大きいので、トランジスタＭＰ５は引き続きノードＬに状態１（Ｖｄｄ）を課す。ノードＱ*はフロート状態のままであり、同時に状態０を維持する。トランジスタＭＰ１が導電状態のままなので、ノードＱは迅速に最初の状態１に復元される。トランジスタＭＰ１の寸法は、ノードＱの最初の状態をできるだけ速く復元するために比較的大きなものが選択される。同様に、トランジスタＭＰ２は、同じ寸法を有するように選択される。
次に、ノードＱ*上の寄生現象では、このノードが１になる。トランジスタＭＮ５には、導電状態になり、トランジスタＭＰ４はオフになる。ノードＭは、その状態０のままでフロートを開始する。トランジスタＭＮ１がオフのままなので、トランジスタＭＮ５がオンになってもノードＱの状態１は影響を受けない。トランジスタＭＮ２およびＭＮ６は、導電状態のままであり、ノードＱ*をその最初の状態０にする。
次に、ノードＭ上の寄生現象では、このノードが１になる。トランジスタＭＰ１はオフになり、トランジスタＭＮ１は導電状態になる。しかし、トランジスタＭＮ５がオフなので、ノードＱは、その状態１のままでフロートを開始する。同時に、トランジスタＭＰ５がオフになり、状態１のままであるノードＬがフロートを開始する。したがって、ノードＭ上の寄生現象では、ノードＱおよびＬの状態に影響を与えずに、したがって出力ＱおよびＱ*の状態に影響を与えずに、ノードＱおよびＱ*がフロートする。トランジスタＭＰ４は迅速に、ノードＭをその最初の状態０にする。
次に、ノードＱおよびＱ*で同時に発生する寄生現象では、トランジスタＭＮ５が導電状態になり、トランジスタＭＰ６がオフになる。しかし、上述のように、ノードＭの状態およびノードＬの状態は変化しない。ノードＱ*はフロートを開始するが、ノードＱは、トランジスタＭＰ１を介して最初の状態１に迅速に復元される。次いで、トランジスタＭＮ６は再び導電状態になり、ノードＱ*をその最初の状態０にする。
ノードＱとノードＭまたはノードＱ*とノードＭ上で同時に寄生現象が発生すると、セルの状態が破壊される恐れがある。しかし、２つの重イオンが、対応する影響を受けやすい２つのドレーンに同時に衝突する確率は非常に低い。
２本の線ＤおよびＤ*がノードＱおよびＱ*に接続される構造（点線で表した接続）は、第２の構造（実線で表した接続）よりもアップセット現象の影響を受けやすい。図２Ｂに示した構造の常態を考えると、トランジスタＭＮ３のドレーンは、影響を受けやすく、ノードＱが、点線で表した接続によって寄生現象に耐える確率を増加させる。
図２Ａのメモリ・セルの常態が、ノードＱおよびＱ*がそれぞれ０および１である状態であるとき、セルは、寄生現象に対称的に動作する。ノードＱの役割とＱ*の役割は相互に逆のものであり、ノードＭの役割とノードＬの役割も相互に逆のものである。
本発明によるメモリ・セルへの書込み時に線ＤおよびＤ*上での電流消費量が低いので、線ＤおよびＤ*に結合された二方向バッファを提供する必要はない。このため、シリコン表面積が著しく減少する。本発明によってセルと共に製造されるフリップフロップは、バッファを必要とする、図１Ａに示したセルなどのセルと共に製造されるフリップフロップよりも、必要とする表面積が小さい。
図３は、本発明によるメモリ・セルの他の実施例を表す。このセルは、線ＤおよびＤ*が、ノードＱおよびＱ*に接続されるのではなく、それぞれノードＬおよびＭに接続され、トランジスタＭＰ４およびＭＰ６が、読取り／書込み線ＲＷに接続されるのではなく低供給電圧Ｖｓｓに接続される点で、図２Ａのセルとは異なる。本発明の代替実施例によれば、図２Ａの読取り／書込みトランジスタＭＮ３およびＭＮ４はそれぞれ、Ｐ−チャネルＭＯＳトランジスタＭＰ３’およびＭＰ４’と交換される。トランジスタＭＰ３’およびＭＰ４’のゲートは、活動状態が１ではなく０である読取り／書込み線ＲＷ*によって制御される。このセルは、図２Ａのセルと同様に動作し、このセルが寄生現象によって破壊される確率はほぼ同じである。しかし、このメモリ・セルは書込み動作時により多くの電流を消費する。
図４は、本発明によるセルの他の実施例を表す。トランジスタＭＮ１およびＭＮ５の位置とトランジスタＭＮ２およびＭＮ６の位置は、図３のセルに対して反転される。抵抗器として接続されるＰ−チャネルＭＯＳトランジスタＭＰ７およびＭＰ８も、低電圧Ｖｓｓと、それぞれトランジスタＭＮ１およびＭＮ２の間に接続される。トランジスタＭＰ７およびＭＰ８は、ノードＱおよびＱ*を低電圧Ｖｓｓから切断し、すなわちノードＭが０であり、ノードＬが０であるとき、それぞれトランジスタＭＮ１およびＭＮ２が実際にオフにされる。
このセルは、上述のように動作し、図３のセルとほぼ同じ利点を有する。
当業者なら、図２Ａのセルと図３のセルと図４のセルを組み合わせて、本発明による他のセルを形成することができる。
当業者には明らかなように、先に開示した好ましい実施例、さらに具体的にはトランジスタの極性および寸法の選択には様々な修正を加えることができる。
本発明は、静的メモリ・セルに関し、詳細には、影響を受けやすい領域に重イオンが衝突しても状態が修正されないメモリ・セルに関する。
［背景技術］
電子装置は、ある種の条件の下で、具体的には空中で、粒子の衝撃、特に重イオンの衝撃を受けやすい。所定の方向にバイアスされたＭＯＳトランジスタのドレーン領域を重イオンが横切ると、ＭＯＳトランジスタは、そのドレーンで寄生パルスを発生させる。そのような寄生現象は、通常「アップセット」と呼ばれ、損傷効果をもたらし、具体的にはセルの様々なトランジスタに対する寄生パルスの作用によってメモリ・セルの状態が変化することがある。
図１Ａは、差動タイプの従来型のメモリ・セル（すなわち、データを２つの相補状態として記憶するセル）の構造を表す。このセルは、任意のタイプのフリップフロップ、レジスタ、および静的ランダム・アクセス・メモリ（ＳＲＡＭ）を製作するために使用される。ＳＲＡＭは、動的メモリ（ＤＲＡＭ）と異なり、状態を維持するためのリフレッシング信号を必要としないメモリである。
セルは、ヘッド・ツー・テイル接続された２つのインバータを含む。第１のインバータは、ドレーンどうしが接続され、インバータの出力Ｑを構成する、Ｐ−チャネルＭＯＳトランジスタＭＰ１とＮ−チャネルＭＯＳトランジスタＭＮ１とを備える。トランジスタＭＰ１およびＭＮ１のソースはそれぞれ、高電圧Ｖｄｄおよび低電圧Ｖｓｓに接続される。第２のインバータは、それぞれ、トランジスタＭＮ１およびＭＰ１と同様に接続された、Ｐ−チャネルＭＯＳトランジスタＭＰ２とＮ−チャネルＭＯＳトランジスタＭＮ２とを備える。トランジスタＭＰ２およびＭＮ２のドレーンどうしは、接続され、第２のインバータの出力Ｑ*を構成する。トランジスタＭＰ２およびＭＮ２のゲート（第２のインバータの入力）は、第１のインバータの入力Ｑに接続される。トランジスタＭＰ１およびＭＮ１のゲート（第１のインバータの入力）は、第２のインバータの出力Ｑ*に接続される。
Ｎ−チャネルＭＯＳトランジスタＭＮ３は、出力Ｑをデータ線Ｄに接続する。Ｎ−チャネルＭＯＳトランジスタＭＮ４は、出力Ｑ*をデータ線Ｄ*に接続する。線ＤおよびＤ*は読み取って、メモリ・セルに記憶すべき差動データ（線Ｄの状態とＤ*の状態は相補的である）を搬送する。トランジスタＭＮ３およびＭＮ４のゲートは、読取り／書込み線ＲＷによって制御される。
図１Ｂは、最初の状態の図１Ａのセルを表す。低電圧Ｖｓｓに近い電圧を有するノードをＯｓで示す。高電圧Ｖｄｄに近い電圧を有するノードをＩｓで示す。セルが常態であり、すなわち読取り／書込み線が非活動状態０であると仮定する。このメモリ・セルの動作をよりよく示すために、オフ状態のトランジスタを空白領域で表す。
図１Ｂに表した最初の状態は、出力ＱおよびＱ*がそれぞれ、１および０にセットされる状態である。トランジスタＭＮ１、ＭＰ２、ＭＮ３、ＭＮ４はオフであり、トランジスタＭＰ１およびＭＮ２は導電状態である。
このセルの状態を読み取るには、線ＲＷを始動し、それによってトランジスタＭＮ３およびＭＮ４をオンにする。トランジスタＭＮ３およびＭＮ４はそれぞれ、出力Ｑの状態１を線Ｄへ送り、出力Ｑ*の状態０を線Ｄ*へ送る。
セルの状態を変更するには、線ＲＷを始動する。線Ｄに状態０が提供され、線Ｄ*に状態１が提供される。線Ｄ上に存在する０は、出力Ｑを強制的に０にする。出力Ｑの状態０は、トランジスタＭＰ２およびＭＮ２のゲートに提供され、トランジスタＭＮ２をオフにしてトランジスタＭＰ２をオンにする。したがって、出力Ｑ*が１にセットされ、それによってトランジスタＭＰ１がオフになり、トランジスタＭＮ１がオンになり、出力Ｑで状態０が維持される。出力Ｑ*を強制的に１にする線Ｄ*によって対称効果が得られる。その場合、メモリ・セルは新しい常態になる。
セルの状態が変化するときは、比較的高い電流によって線ＤおよびＤ*を制御しなければならない。というのは、たとえば出力Ｑの状態をＶｓｓにプルダウンするが、トランジスタＭＰ１によってこの状態がＶｄｄにプルアップされることが望ましく、また、出力Ｑ*の状態をＶｄｄにプルアップするが、トランジスタＭＮ２によってこの状態がＶｓｓにプルダウンされることが望ましいからである。メモリ・セルへの書込みでは、異なる状態を課す傾向があるトランジスタが存在するにもかかわらず、出力ＱおよびＱ*の状態を課すためにバッファを提供すべきである。線ＤとトランジスタＭＮ３の間に一方のバッファを配設することができ、線Ｄ*とトランジスタＭＮ４の間に他方のバッファを配設することができる。
セルはその場合、大きなシリコン表面積を占有し、状態が変化するたびに比較的高い電流を消費する。この欠点は、メモリが複数のセルで構成される場合、それほど損傷効果を与えない。なぜなら、２つのバッファのみが提供されて線ＤおよびＤ*に結合され、線ＤおよびＤ*上で、図１Ａに示したメモリ・セルなど複数のメモリ・セルが並列接続されるからである。この欠点は、セルを別々に使用して、たとえばフリップフロップまたはフリップフロップを使用するその他の回路（レジスタやカウンタなど）を製作する場合、より大きな損傷効果を与える。
しかし、以下で分かるように、図１Ａのセルは、重イオンの衝撃を受けやすい環境を修正せずに使用することはできない。以下で、ドレーン領域を重イオンが横切るときにアップセット現象を発生させるトランジスタを《影響を受けやすいトランジスタ》と呼び、影響を受けやすい少なくとも１つのトランジスタのドレーンに接続されたノードを「影響を受けやすいノード」と呼ぶ。
一般に、影響を受けやすいトランジスタとは、ドレーンが高供給電圧Ｖｄｄ（《１》）に近い電圧であるオフ状態のＮ−チャネルＭＯＳトランジスタと、ドレーンが低供給電圧Ｖｓｓ（《０》）に近い電圧であるオフ状態のＰ−チャネルＭＯＳトランジスタである。重イオンが基板の影響を受けやすいＰ−チャネルＭＯＳトランジスタのドレーン領域の近くを横切ると、ドレーンで正の寄生パルスが発生し、すなわちドレーンが一時的にＶｄｄにプルアップされる。影響を受けやすいＮ−チャネルＭＯＳトランジスタの例では、ドレーンで負の寄生パルスが発生し、すなわちドレーンが一時的にＶｓｓにプルダウンされる。
図１Ｂの場合、トランジスタＭＮ１およびＭＰ２は、線ＤおよびＤ*の状態に応じて影響を受けやすく、トランジスタＭＮ３およびＭＮ４も影響を受けやすい。その結果、２つのノードＱおよびＱ*は影響を受けやすい。ノードＱ上でアップセット現象が発生している間、すなわちこのノード上で寄生パルスが発生した場合、このノードに接続された影響を受けやすいドレーン領域を重イオンが横切ると、ノードＱ上に《０》が現れる。この《０》への移行によって、トランジスタＭＮ２およびＭＰ２が切り替えられ、ノードＱ*が《１》にセットされ、ノードＱが《０》のままになり、すなわちセルの状態変化がもたらされる。同様に、ノードＱ*上のアップセット現象でも、セルの状態が変化する。
従来技術では、この欠点をなくして、放射の影響を受けにくい硬化メモリ・セルを製作することがすでに試みられている。第１の技法は、固有に放射効果の影響を受けにくいトランジスタを製作することを目的とするものである。このために、トランジスタは、絶縁基板上に形成された薄い（数マイクロメートル）シリコン層中に実施されている。このような技法は通常、ＳＯＳ（シリコン・オン・サファイア）またはＳＯＩ（シリコン・オン絶縁体）と呼ばれている。しかし、そのような技法は実施が困難であり、高価である。
第２の手法は、米国特許第５１１１４２９号で開示され、冗長メモリを使用して、たとえば一方がＰ−チャネルＭＯＳトランジスタと共に製作され、他方がＮ−チャネルＭＯＳトランジスタと共に製作された、２つの異なるメモリ・サブセルにデータ記憶することから成る。この手法は、必要なシリコン表面積を著しく増加させ、高待機電流消費量を有する大きな欠点を有する。
第３の手法は、影響を受けやすいノード上のアップセット現象によってこのセルの変化がもたらされることがないようなアーキテクチャを提供することから成る。この第３の手法では、機能が、アップセット現象によって修正されたデータを復元することである。Ｐ−チャネルＭＯＳトランジスタ・アレイで囲まれた、図１Ａに示したメモリ・セルなどのメモリ・セルを使用することが提案されている（IEEE Transactions On Nuclear Science第３５巻、第６巻、１９８８年１２月、１６８２ないし１６８７ページ、「An SEU Hardened CMOS Data Latch」を参照されたい）。このセルは、それを構成するいくつかのトランジスタが大きくなければならないので、大きなシリコン表面積を占有する。図１Ａのセルと同様に、そのようなセルも、高スイッチング電流を有し、バッファを設ける必要があるという欠点を有する。
［発明の開示］
本発明の一目的は、重イオンの衝撃による損傷を受ける確率が非常に低い硬化メモリ・セルを提供することである。
本発明の他の目的は、比較的小さなシリコン表面積を必要とするそのようなセルを提供することである。
本発明の他の目的は、低スイッチング電流を有するセルを提供することである。
本発明の他の目的は、従来型のＳＲＡＭアーキテクチャに組込むことのできるセルを提供することである。
この目的を満たすために、本発明の一実施例では、読取り／書込み線が活動状態であるとき、２本のデータ線上に存在する差動データを記憶する差動メモリ・セルが提供される。この場合、セルに記憶される差動データは、２つの出力ノード上に存在する。本発明によれば、このセルは、それぞれ、第１の供給電圧と第２の供給電圧の間に連続的に直列接続された第１、第２、第３のトランジスタを含む、２つのセットを備え、第１のトランジスタのタイプは、第２および第３のトランジスタのタイプとは異なる。各出力ノードは、各セットの第１のトランジスタと第２のトランジスタの間の接合部である。各セットの第２および第３のトランジスタのうちの一方の制御電極は、他方のセットの出力ノードに接続される。各セットの第２および第３のトランジスタのうちの他方の制御電極は、同じセットの第１のトランジスタの制御電極に接続される。各セットに結合された、第１のトランジスタと同じタイプの第４のトランジスタは、第１の電圧と前記セットの第１のトランジスタの制御電極の間に接続される。第４のトランジスタの制御電極は、他方のセットの第１のトランジスタの制御電極に接続される。各セットに結合された、第４のトランジスタと同じタイプであるがより導電性の低い第５のトランジスタは、前記セットの第１のトランジスタの制御電極と読取り／書込み線または第２の電圧の間に接続される。第５のトランジスタの制御電極は、他方のセットの出力ノードに接続される。
本発明の一実施例によれば、セルは、各セットに結合され、データ線と前記セットの出力ノードの間に接続された、第６のトランジスタを備え、第６のトランジスタの制御電極は読取り／書込み線に接続される。
本発明の一実施例によれば、第５のトランジスタは、結合されたセットの第１のトランジスタの制御電極と読取り／書込み線の間に接続される。
本発明の一実施例によれば、一方のセットの第１および第２のトランジスタの制御電極どうしが接続され、一方のセットの第３のトランジスタの制御電極が、他方のセットの出力ノードに接続される。
本発明の一実施例によれば、第５のトランジスタは、結合されたセットの第１のトランジスタの制御電極と第２の電極の間に接続される。
本発明の一実施例によれば、一方のセットの第１および第３のトランジスタの制御電極どうしが接続され、一方のセットの第２のトランジスタの制御電極が他方のセットの出力ノードに接続される。
本発明の一実施例によれば、セルは、各セットに結合され、データ線と前記セットの第２のトランジスタと第３のトランジスタの接合部との間に接続された、第６のトランジスタを備え、第６のトランジスタの制御電極は、読取り／書込み線に接続される。
本発明の一実施例によれば、セルは、各セットに結合され、データ線とそのセットの第１のトランジスタの制御電極との間に接続された、第６のトランジスタを備え、この第６のトランジスタの制御電極は、読取り／書込み線に接続される。
本発明の一実施例によれば、セルは、各セットに結合され、第２の電圧と前記セットの第３のトランジスタの間にダイオードとして接続された、第７のトランジスタを備える。
したがって、本発明は、上述の第３の手法の趣旨内のものであるが、アップセット現象の影響をより受けにくく、より簡単であり、より低いスイッチング電流を有するという、以前に提案された解決策に勝る利点を有する。
本発明の上記その他の目的、特徴、態様、および利点は、本発明の以下の詳細な説明を添付の図面と共に検討したときに明らかになろう。
【図面の簡単な説明】
図１Ａは、従来型の差動ＳＲＡＭセルの構造を示す図である。
図１Ｂは、従来型の差動ＳＲＡＭセルの構造を示す図である。
図２Ａは、本発明によるある状態の硬化差動メモリ・セルの実施例を表す図である。
図２Ｂは、本発明によるある状態の硬化差動メモリ・セルの実施例を表す図である。
図２Ｃは、本発明によるある状態の硬化差動メモリ・セルの実施例を表す図である。
図３は、本発明による硬化メモリ・セルの他の実施例を表す図である。
図４は、本発明による硬化メモリ・セルの他の実施例を表す図である。
［発明の好ましい実施例］
図２Ａは、同じ参照符号で指定された図１Ａのある要素を表したものである。トランジスタＭＮ１およびＭＮ２のソースは、図１Ａとは異なり、低電圧Ｖｓｓに直接接続されるのではなく、それぞれＮ−チャネルＭＯＳトランジスタＭＮ５およびＭＮ６を介してＶｓｓに接続される。トランジスタＭＮ５およびＭＮ６のゲートはそれぞれ、ノードＱおよびノードＱ*に接続される。トランジスタＭＰ１およびＭＮ１のゲートは、ノードＭに接続され、ノードＭは、Ｐ−チャネルＭＯＳトランジスタＭＰ３を介して高電圧Ｖｄｄに接続することができ、あるいはＰ−チャネルＭＯＳトランジスタＭＰ４を介して読取り／書込み線ＲＷに接続することができる。以下で分かるように、トランジスタＭＰ３のトランスコンダクタンスがトランジスタＭＰ４のトランスコンダクタンスよりも高いことが重要である。トランジスタＭＰ３とトランジスタＭＰ４の間のチャネル幅比は１．５ないし３以内であり、たとえば２である。トランジスタＭＰ２およびＭＮ２のゲートは、ノードＬに接続され、ノードＬは、それぞれ、トランジスタＭＰ３およびＭＰ４と同じチャネル幅比を有する、Ｐ−チャネルＭＯＳトランジスタＭＰ５およびＭＰ６を介して高電圧Ｖｄｄまたは線ＲＷに接続することができる。トランジスタＭＰ４およびＮＰ６のゲートはそれぞれ、ノードＱおよびノードＱ*に接続される。トランジスタＭＰ３およびＭＰ５のゲートはそれぞれ、ノードＬおよびノードＭに接続される。
読取り／書込みトランジスタＭＮ３およびＭＮ４は、それぞれ、トランジスタＭＮ１とトランジスタＭＮ５の間、およびトランジスタＭＮ２とトランジスタＭＮ６の間に接続することが好ましい。しかし、読取り／書込みトランジスタは、点線で表したように、それぞれノードＱおよびＱ*に接続することもできる。
図２Ｂは、ノードＱおよびＱ*がそれぞれ、１および０にセットされていると仮定される、最初の状態の図２Ａのメモリ・セルを表す。他のノードの対応する状態を１および０で示す。読取り／書込み線ＲＷの状態が非活動状態０であると仮定する。この状態では、トランジスタＭＮ１、ＭＮ２、ＭＮ６、ＭＰ４、ＭＰ５は導電状態である。空白領域で表した他のトランジスタはオフである。
本発明のセルは、図２Ｂに示した常態では、電流を消費しない。
セルの状態を修正するには、ノードＱの状態を０に切り替えて、ノードＱ*の状態を１に切り替えなければならない。このために、線Ｄ上に０を提供し、線Ｄ*上に補状態の１を提供することによって線ＲＷを始動する。線ＲＷの状態１は、トランジスタＭＰ４を介してノードＭへ送られる。トランジスタＭＰ１がオフになり、トランジスタＭＮ１が導電状態になる。トランジスタＭＮ５およびＭＰ１がオフなので、ノードＱは線Ｄにしか接続されておらず、線Ｄは、ドレーン・キャパシティ放電電流のみを消費することによってノードＱに状態０を課す。ノードＱの状態０によって、ＭＮ６がオフになり、ＭＰ６がオンになる。線ＲＷが依然として１であるので、ノードＬの状態１は、オンになったトランジスタＭＰ６では修正されない。トランジスタＭＰ２およびＭＰ６がオフなので、ノードＱ*は線Ｄ*にしか接続されておらず、線Ｄ*は，ドレーン・キャパシティ充電電流のみを消費することによってノードＱ*に状態１を課す。ノードＱ*の状態１によって、ＭＮ５がオフになり、ＭＰ４がオフになる。トランジスタＭＮ５は、ノードＱの状態０を維持する。ノードＭはフロートを開始し、容量性効果を介して、線ＲＷによって課された状態１を維持する。
図２Ｃは、上述のステップの後、線ＲＷがその待機状態０にリセットされる前に、セルが到達する中間常態を示す。トランジスタＭＮ１ないしＭＮ５およびトランジスタＭＰ６は導電状態であり、空白領域で表した他のトランジスタはオフである。線ＲＷが０に戻ると、ノードＬが０になり、トランジスタＭＰ３が導電状態になり、ノードＭの状態１を確認する。この状態はこの場合も、図２Ｂの常態と対称的な常態である。
セルの論理状態の他の修正は、対称的に行われる。
線ＤおよびＤ*が書込み動作時に、点線で描かれた接続に従ってノードＱおよびＱ*に接続された場合、セルは、トランジスタＭＰ１のオン状態からオフ状態への切替え遅延の間、線Ｄ上の電流を消費することができる。これに対して、実線で描かれた接続では、線Ｄが、同時には導電状態にならないトランジスタＭＰ１およびＭＮ１のうちの一方を介して電圧Ｖｄｄから切断されるので、電流消費量は無視できるものである。
実線で表した接続または点線で表した接続では、ノードＱが０になることによってトランジスタＭＮ６がオフになる前に線Ｄ*上で電流が消費される。しかし、トランジスタＭＮ６は非常に急速に切り替わり、したがって電流は非常に短い時間しか消費されず、セルの切り替えを妨害しない。点線で表した接続では、電流が、抵抗特性を有する２つのトランジスタＭＮ２、ＭＮ６を通過するので、消費される電流はより少ない。
いずれの場合でもこの低スイッチング消費は、前述の第１および第２の手法に応じた従来技術のセルに勝る本発明の主要な利点である。
図２Ｂを参照して、寄生が発生したときの本発明によるメモリ・セルの動作を検討する。図２Ｂで、ジグザグ矢印は、セルの常態でアップセット現象の影響を受けやすいノードを示す。影響を受けやすいノードは、Ｑ、Ｑ*、Ｍである。ノードＱは、トランジスタＭＮ１のドレーンによって影響を受けやすくなり、ノードＱ*はトランジスタＭＰ２のドレーンによって影響を受けやすくなり、ノードＭはトランジスタＭＰ３のドレーンによって影響を受けやすくなる。
ノードＱ上で寄生現象が発生した場合、トランジスタＭＮ６およびＭＰ６のゲート上に《０》が現れる。トランジスタＭＮ６はオフになり、トランジスタＭＰ６はオンになる。ノードＱ*は、容量性効果のために状態０のままでフロートを開始する。トランジスタＭＰ６およびＭＰ５は導電状態であり、各トランジスタは異なる状態をノードＬに課す。トランジスタＭＰ５のチャネル幅がトランジスタＭＰ６がチャネル幅よりも大きいので、トランジスタＭＰ５は引き続きノードＬに状態１（Ｖｄｄ）を課す。ノードＱ*はフロート状態のままであり、同時に状態０を維持する。トランジスタＭＰ１が導電状態のままなので、ノードＱは迅速に最初の状態１に復元される。トランジスタＭＰ１の寸法は、ノードＱの最初の状態をできるだけ速く復元するために比較的大きなものが選択される。同様に、トランジスタＭＰ２は、同じ寸法を有するように選択される。
次に、ノードＱ*上の寄生現象では、このノードが１になる。トランジスタＭＮ５には、導電状態になり、トランジスタＭＰ４はオフになる。ノードＭは、その状態０のままでフロートを開始する。トランジスタＭＮ１がオフのままなので、トランジスタＭＮ５がオンになってもノードＱの状態１は影響を受けない。トランジスタＭＮ２およびＭＮ６は、導電状態のままであり、ノードＱ*をその最初の状態０にする。
次に、ノードＭ上の寄生現象では、このノードが１になる。トランジスタＭＰ１はオフになり、トランジスタＭＮ１は導電状態になる。しかし、トランジスタＭＮ５がオフなので、ノードＱは、その状態１のままでフロートを開始する。同時に、トランジスタＭＰ５がオフになり、状態１のままであるノードＬがフロートを開始する。したがって、ノードＭ上の寄生現象では、ノードＱおよびＬの状態に影響を与えずに、したがって出力ＱおよびＱ*の状態に影響を与えずに、ノードＱおよびＱ*がフロートする。トランジスタＭＰ４は迅速に、ノードＭをその最初の状態０にする。
次に、ノードＱおよびＱ*で同時に発生する寄生現象では、トランジスタＭＮ５が導電状態になり、トランジスタＭＰ６がオフになる。しかし、上述のように、ノードＭの状態およびノードＬの状態は変化しない。ノードＱ*はフロートを開始するが、ノードＱは、トランジスタＭＰ１を介して最初の状態１に迅速に復元される。次いで、トランジスタＭＮ６は再び導電状態になり、ノードＱ*をその最初の状態０にする。
ノードＱとノードＭまたはノードＱ*とノードＭ上で同時に寄生現象が発生すると、セルの状態が破壊される恐れがある。しかし、２つの重イオンが、対応する影響を受けやすい２つのドレーンに同時に衝突する確率は非常に低い。
２本の線ＤおよびＤ*がノードＱおよびＱ*に接続される構造（点線で表した接続）は、第２の構造（実線で表した接続）よりもアップセット現象の影響を受けやすい。図２Ｂに示した構造の常態を考えると、トランジスタＭＮ３のドレーンは、影響を受けやすく、ノードＱが、点線で表した接続によって寄生現象に耐える確率を増加させる。
図２Ａのメモリ・セルの常態が、ノードＱおよびＱ*がそれぞれ０および１である状態であるとき、セルは、寄生現象に対称的に動作する。ノードＱの役割とＱ*の役割は相互に逆のものであり、ノードＭの役割とノードＬの役割も相互に逆のものである。
本発明によるメモリ・セルへの書込み時に線ＤおよびＤ*上での電流消費量が低いので、線ＤおよびＤ*に結合された二方向バッファを提供する必要はない。このため、シリコン表面積が著しく減少する。本発明によってセルと共に製造されるフリップフロップは、バッファを必要とする、図１Ａに示したセルなどのセルと共に製造されるフリップフロップよりも、必要とする表面積が小さい。
図３は、本発明によるメモリ・セルの他の実施例を表す。このセルは、線ＤおよびＤ*が、ノードＱおよびＱ*に接続されるのではなく、それぞれノードＬおよびＭに接続され、トランジスタＭＰ４およびＭＰ６が、読取り／書込み線ＲＷに接続されるのではなく低供給電圧Ｖｓｓに接続される点で、図２Ａのセルとは異なる。本発明の代替実施例によれば、図２Ａの読取り／書込みトランジスタＭＮ３およびＭＮ４はそれぞれ、Ｐ−チャネルＭＯＳトランジスタＭＰ３’およびＭＰ４’と交換される。トランジスタＭＰ３’およびＭＰ４’のゲートは、活動状態が１ではなく０である読取り／書込み線ＲＷ*によって制御される。このセルは、図２Ａのセルと同様に動作し、このセルが寄生現象によって破壊される確率はほぼ同じである。しかし、このメモリ・セルは書込み動作時により多くの電流を消費する。
図４は、本発明によるセルの他の実施例を表す。トランジスタＭＮ１およびＭＮ５の位置とトランジスタＭＮ２およびＭＮ６の位置は、図３のセルに対して反転される。抵抗器として接続されるＰ−チャネルＭＯＳトランジスタＭＰ７およびＭＰ８も、低電圧Ｖｓｓと、それぞれトランジスタＭＮ１およびＭＮ２の間に接続される。トランジスタＭＰ７およびＭＰ８は、ノードＱおよびＱ*を低電圧Ｖｓｓから切断し、すなわちノードＭが０であり、ノードＬが０であるとき、それぞれトランジスタＭＮ１およびＭＮ２が実際にオフにされる。
このセルは、上述のように動作し、図３のセルとほぼ同じ利点を有する。
当業者なら、図２Ａのセルと図３のセルと図４のセルを組み合わせて、本発明による他のセルを形成することができる。
当業者には明らかなように、先に開示した好ましい実施例、さらに具体的にはトランジスタの極性および寸法の選択には様々な修正を加えることができる。
Claims (9)
- 読取り／書込み線（ＲＷ）が活動状態であるときに２本のデータ線（Ｄ、Ｄ*）上に存在する差動データを記憶する差動メモリ・セルにおいて、セルに記憶される差動データが、２つの出力（Ｑ、Ｑ*）上に存在し、
− それぞれ、第１の供給電圧と第２の供給電圧（Ｖｄｄ、Ｖｓｓ）の間に連続的に直列接続された第１、第２、第３のトランジスタ（ＭＰ１、ＭＮ１、ＭＮ５、ＭＰ２、ＭＮ２、ＭＮ６）を含み、第１のトランジスタ（ＭＰ１、ＭＰ２）のタイプが、第２および第３のトランジスタのタイプと異なり、各出力ノードが、第１のトランジスタと第２のトランジスタの間の接合部に対応する、２つのセットと、
− 各セットの第２および第３のトランジスタのうちの一方の制御電極と他方のセットの出力ノードの間の接続と、各セットの第２および第３のトランジスタのうちの他方の制御電極と同じセットの第１のトランジスタの制御電極の間の接続と、
− 第１のトランジスタと同じタイプのものであり、各セットに結合され、第１の電圧（Ｖｄｄ）と各セットの第１のトランジスタ（ＭＰ１、ＭＰ２）の制御電極との間に接続され、制御電極が、他方のセットの前記第１のトランジスタの制御電極に接続された、第４のトランジスタ（ＭＰ３、ＭＰ５）と、
− 第４のトランジスタと同じタイプのものであるが、導電性がより低く、各セットに結合され、前記セットの第１のトランジスタの制御電極と読取り／書込み線（ＲＷ）または第２の電圧（Ｖｓｓ）の間に接続され、制御電極が、他方のセットの出力ノードに接続された、第５のトランジスタ（ＭＰ４、ＭＰ６）とを備える差動セル。 - 各セットに結合され、データ線（Ｄ、Ｄ*）と前記セットの出力ノード（Ｑ、Ｑ*）の間に接続され、制御電極が、読取り／書込み線（ＲＷ）に接続された、第６のトランジスタ（ＭＮ３、ＭＮ４）を備えることを特徴とする請求の範囲第１項に記載の差動メモリ・セル。
- 第５のトランジスタ（ＭＰ４、ＭＰ６）が、結合されたセットの第１のトランジスタの制御電極と読取り／書込み線（ＲＷ）の間に接続されることを特徴とする請求の範囲第１項に記載の差動メモリ・セル。
- 一方のセットの第１および第２のトランジスタ（ＭＰ１、ＭＮ１、ＭＰ２、ＭＮ２）の制御電極どうしが接続され、前記セットの第３のトランジスタ（ＭＮ５、ＭＮ６）の制御電極が、他方のセットの出力ノードに接続されることを特徴とする請求の範囲第１項に記載の差動メモリ・セル。
- 第５のトランジスタ（ＭＰ４、ＭＰ６）が、結合されたセットの第１のトランジスタの制御電極と第２の電圧（Ｖｓｓ）の間に接続されることを特徴とする請求の範囲第１項に記載の差動メモリ・セル。
- 一方のセットの第１および第３のトランジスタ（ＭＰ１、ＭＮ１；ＭＰ２、ＭＮ２）の制御電極どうしが接続され、前記セットの第２のトランジスタ（ＭＮ５、ＭＮ６）の制御電極が、他方のセットの出力ノードに接続されることを特徴とする請求の範囲第１項に記載の差動メモリ・セル。
- 各セットに結合され、データ線（Ｄ、Ｄ*）と前記セットの第２のトランジスタと第３のトランジスタの接合部の間に接続され、制御電極が、読取り／書込み線（ＲＷ）に接続された、第６のトランジスタ（ＭＮ３、ＭＮ４）を備えることを特徴とする請求の範囲第１項に記載の差動メモリ・セル。
- 各セットに結合され、データ線（Ｄ、Ｄ*）と前記セットの第１のトランジスタの制御電極の間に接続され、第６のトランジスタ自体の制御電極が、読取り／書込み線（ＲＷ）に接続された、第６のトランジスタ（ＭＰ３’、ＭＰ４’）を備えることを特徴とする請求の範囲第１項に記載の差動メモリ・セル。
- 各セルに結合され、第２の電圧（Ｖｓｓ）と前記セットの第３のトランジスタの間にダイオードとして接続された、第７のトランジスタ（ＭＰ７、ＭＰ８）を備える請求の範囲第１項に記載の差動メモリ・セル。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| FR9303333A FR2702873B1 (fr) | 1993-03-18 | 1993-03-18 | Cellule memoire insensible aux collisions d'ions lourds. |
| FR93/03333 | 1993-03-18 | ||
| PCT/FR1994/000287 WO1994022143A1 (fr) | 1993-03-18 | 1994-03-16 | Cellule memoire insensible aux collisions d'ions lourds |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH08512422A JPH08512422A (ja) | 1996-12-24 |
| JP3711560B2 true JP3711560B2 (ja) | 2005-11-02 |
Family
ID=9445259
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP52071494A Expired - Fee Related JP3711560B2 (ja) | 1993-03-18 | 1994-03-16 | 重イオンの衝突の影響を受けないメモリ・セル |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US5640341A (ja) |
| EP (1) | EP0689713B1 (ja) |
| JP (1) | JP3711560B2 (ja) |
| DE (1) | DE69414100T2 (ja) |
| FR (1) | FR2702873B1 (ja) |
| WO (1) | WO1994022143A1 (ja) |
Families Citing this family (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2767413B1 (fr) * | 1997-08-12 | 1999-10-29 | Sgs Thomson Microelectronics | Cellule memoire statique insensible aux rayonnements |
| WO2001010026A1 (en) * | 1999-07-28 | 2001-02-08 | Lockheed Martin Corporation | Enhanced single event upset immune latch circuit |
| US6696873B2 (en) | 1999-12-23 | 2004-02-24 | Intel Corporation | Single event upset hardened latch |
| US6573773B2 (en) | 2000-02-04 | 2003-06-03 | University Of New Mexico | Conflict free radiation tolerant storage cell |
| US6262911B1 (en) * | 2000-06-22 | 2001-07-17 | International Business Machines Corporation | Method to statically balance SOI parasitic effects, and eight device SRAM cells using same |
| US6909637B2 (en) * | 2002-11-27 | 2005-06-21 | Honeywell International, Inc. | Full rail drive enhancement to differential SEU hardening circuit while loading data |
| US7139190B1 (en) * | 2005-06-14 | 2006-11-21 | Xilinx, Inc. | Single event upset tolerant memory cell layout |
| US8081010B1 (en) | 2009-11-24 | 2011-12-20 | Ics, Llc | Self restoring logic |
| US8912517B2 (en) * | 2012-09-24 | 2014-12-16 | Adesto Technologies Corporation | Resistive switching memory |
| US9786370B2 (en) * | 2016-02-23 | 2017-10-10 | Arm Ltd. | CES-based latching circuits |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3928773A (en) * | 1971-11-22 | 1975-12-23 | Centre Electron Horloger | Logical circuit with field effect transistors |
| US4387444A (en) * | 1980-07-07 | 1983-06-07 | Hughes Aircraft Company | Non-volatile semiconductor memory cells |
| US4403306A (en) * | 1980-10-22 | 1983-09-06 | Tokyo Shibaura Denki Kabushiki Kaisha | Semiconductor memory operable as static RAM or EAROM |
| US4852060A (en) * | 1988-03-31 | 1989-07-25 | International Business Machines Corporation | Soft error resistant data storage cells |
| JPH0355914A (ja) * | 1989-07-25 | 1991-03-11 | Fujitsu Ltd | 半導体装置 |
-
1993
- 1993-03-18 FR FR9303333A patent/FR2702873B1/fr not_active Expired - Lifetime
-
1994
- 1994-03-16 WO PCT/FR1994/000287 patent/WO1994022143A1/fr active IP Right Grant
- 1994-03-16 JP JP52071494A patent/JP3711560B2/ja not_active Expired - Fee Related
- 1994-03-16 EP EP94909974A patent/EP0689713B1/fr not_active Expired - Lifetime
- 1994-03-16 US US08/532,726 patent/US5640341A/en not_active Expired - Lifetime
- 1994-03-16 DE DE69414100T patent/DE69414100T2/de not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| DE69414100D1 (de) | 1998-11-26 |
| FR2702873A1 (fr) | 1994-09-23 |
| WO1994022143A1 (fr) | 1994-09-29 |
| FR2702873B1 (fr) | 1995-06-09 |
| EP0689713A1 (fr) | 1996-01-03 |
| JPH08512422A (ja) | 1996-12-24 |
| US5640341A (en) | 1997-06-17 |
| DE69414100T2 (de) | 1999-03-11 |
| EP0689713B1 (fr) | 1998-10-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| Ahmad et al. | Low leakage fully half-select-free robust SRAM cells with BTI reliability analysis | |
| JP2589949B2 (ja) | 記憶セル | |
| Gupta et al. | A 32-nm subthreshold 7T SRAM bit cell with read assist | |
| JP3609868B2 (ja) | スタティック型半導体記憶装置 | |
| JP3848248B2 (ja) | Ｓｒａｍセルおよびそれを用いたメモリ集積回路 | |
| JP3983032B2 (ja) | 半導体記憶装置 | |
| US6798688B2 (en) | Storage array such as a SRAM with reduced power requirements | |
| EP2461327B1 (en) | Sub-threshold memory cell circuit with high density and high robustness | |
| TW201413716A (zh) | 包括複數個靜態隨機存取記憶體單元之設備及其操作方法 | |
| JP3711560B2 (ja) | 重イオンの衝突の影響を受けないメモリ・セル | |
| US8099688B2 (en) | Circuit design | |
| Singh et al. | A novel read decoupled 8T1M nvSRAM cell for near threshold operation | |
| CN110867201B (zh) | 存储单元及多端口静态随机存储器 | |
| JP3841469B2 (ja) | 内部セル電圧を減少させたｓｒａｍメモリセル | |
| US6700412B2 (en) | Semiconductor device | |
| KR20010012678A (ko) | 메모리 셀을 가진 반도체 장치 | |
| JPH0524593B2 (ja) | ||
| US10020049B1 (en) | Six-transistor static random access memory cell and operation method thereof | |
| US6888741B2 (en) | Secure and static 4T SRAM cells in EDRAM technology | |
| WO2022083137A1 (zh) | 字线驱动电路与动态随机存取存储器 | |
| CN113284526B (zh) | 电子器件及其操作方法 | |
| JP3249151B2 (ja) | スタティックｒａｍ用セルフロック型負荷構造 | |
| US5940318A (en) | Antiradiation static memory cell | |
| US5399918A (en) | Large fan-in, dynamic, bicmos logic gate | |
| US5852573A (en) | Polyload sram memory cell with low stanby current |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040706 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20041006 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050726 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050808 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| LAPS | Cancellation because of no payment of annual fees |