CN113284526B - 电子器件及其操作方法 - Google Patents

电子器件及其操作方法 Download PDF

Info

Publication number
CN113284526B
CN113284526B CN202110129581.9A CN202110129581A CN113284526B CN 113284526 B CN113284526 B CN 113284526B CN 202110129581 A CN202110129581 A CN 202110129581A CN 113284526 B CN113284526 B CN 113284526B
Authority
CN
China
Prior art keywords
power
circuit block
terminal
virtual vss
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202110129581.9A
Other languages
English (en)
Other versions
CN113284526A (zh
Inventor
藤原英弘
林高正
詹伟闵
陈炎辉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of CN113284526A publication Critical patent/CN113284526A/zh
Application granted granted Critical
Publication of CN113284526B publication Critical patent/CN113284526B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/41—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger
    • G11C11/413—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing, timing or power reduction
    • G11C11/417—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing, timing or power reduction for memory cells of the field-effect type
    • G11C11/418—Address circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/41—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger
    • G11C11/413—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing, timing or power reduction
    • G11C11/417—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing, timing or power reduction for memory cells of the field-effect type
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/147—Voltage reference generators, voltage or current regulators; Internally lowered supply levels; Compensation for voltage drops
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/41—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger
    • G11C11/412—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger using field-effect transistors only
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/41—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger
    • G11C11/413—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing, timing or power reduction
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/148—Details of power up or power down circuits, standby circuits or recovery circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
    • H03K17/6871—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors the output circuit comprising more than one controlled field-effect transistor
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/41—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger
    • G11C11/413—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing, timing or power reduction
    • G11C11/417—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing, timing or power reduction for memory cells of the field-effect type
    • G11C11/419—Read-write [R-W] circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

本发明的实施例公开了一种电子器件及其操作方法，该电子器件包括用于第一电源域的第一电源轨和用于第二电源域的第二电源轨。第一电路块连接到第一电源轨，第二电路块连接到第二电源轨。第一电路块和第二电路块均连接至虚拟VSS端子。脚部电路连接在虚拟VSS端子与地端子之间，并且该脚部电路配置为选择性地控制虚拟VSS端子与地端子之间的连接。

Description

电子器件及其操作方法
技术领域
本发明的实施例涉及电子器件及其操作方法。
背景技术
一些电子器件例如采用多个电源域以减少功耗。例如，可以根据器件的不同部分的特定功率要求为其提供不同的电源电压。一些存储器体系结构(诸如静态随机存取存储器(SRAM)器件)使用多个电源域。一些SRAM装置在高电压域中操作存储器阵列，而在不同的电压域中操作外围电路，诸如存储器I/O、控制器等。此外，可以采用各种技术来减少功耗。例如，在睡眠或关机模式期间可以关机存储器器件的部分。电源门控和电压保持技术通常用于存储器阵列以减少功耗。例如，电源门控可以用于在深度睡眠模式下关机存储器外围项目，并且在关机模式下关机外围项目和存储器阵列。当存储器退出关机模式时，电源门控将用于增加存储器的内部电源电压。
发明内容
根据本发明实施例的一个方面，提供了一种电子器件，包括：第一电源轨，用于第一电源域；第二电源轨，用于第二电源域；第一电路块，连接到第一电源轨；第二电路块，连接到第二电源轨；虚拟VSS端子，其中，第一电路块和第二电路块均连接到虚拟VSS端子；地端子；以及脚部电路，连接在虚拟VSS端子和地端子之间，脚部电路配置为选择性地控制虚拟VSS端子和地端子之间的连接。
根据本发明实施例的另一个方面，提供了一种电子器件，包括：第一电源轨，用于第一电源域；第二电源轨，用于第二电源域；第三电源轨，用于第三电源域；地端子；第一虚拟VSS端子；第一脚部电路，连接在第一虚拟VSS端子和地端子之间，第一脚部电路配置为响应于第一脚部控制信号来选择性地控制第一虚拟VSS端子和地端子之间的连接；第一电路块，连接在第一电源轨和第一虚拟VSS端子之间；第二电路块，连接在第一电源轨和第一虚拟VSS端子之间；第二虚拟VSS端子；第二脚部电路，连接在第二虚拟VSS端子和地端子之间，第二脚部电路配置为响应于第二脚部控制信号来选择性地控制第二虚拟VSS端子和地端子之间的连接；第三电路块，连接在第二电源轨和第二虚拟VSS端子之间。
根据本发明实施例的又一个方面，提供了一种操作电子器件的方法，包括：提供连接在第一虚拟VSS端子和第一电源轨之间以在第一电源域中操作的第一电路块；提供连接在第一虚拟VSS端子和第二电源轨之间以在第二电源域中操作的第二电路块；通过响应于第一脚部控制信号控制第一虚拟VSS端子与地端子之间的连接，而将第一电路块和第二电路块置于预定的电源模式；提供连接在第二虚拟VSS端子和第三电源轨之间以在第三电源域中操作的第三电路块；以及通过响应于第二脚部控制信号控制第二虚拟VSS端子与地端子之间的连接，而将第三电路块置于预定的电源模式。
附图说明
当结合附图进行阅读时，从以下详细描述可最佳理解本发明的各个方面。应该强调，根据工业中的标准实践，各个部件未按比例绘制并且仅用于说明的目的。实际上，为了清楚的讨论，各个部件的尺寸可以任意地增大或减小。另外，附图是说明性的，作为本发明的实施例的示例，并且不意图是限制性的。
图1是示出根据一些实施例的电子器件的框图。
图2是示出根据一些实施例的另一电子器件的框图。
图3是示出根据一些实施例的另一电子器件的框图。
图4是示出根据一些实施例的又一电子器件的框图。
图5是示出根据一些实施例的方法的流程图。
图6是示出根据一些实施例的存储器器件的框图。
图7是示出根据一些实施例的图6的存储器器件的存储器单元的示例的电路图。
图8是示出根据一些实施例的另一存储器器件的框图。
具体实施方式
以下公开内容提供了许多用于实现本发明的不同特征不同的实施例或实例。下面描述了组件和装置的具体实施例或实例以简化本发明。当然，这些仅是实例而不旨在限制。例如，在以下描述中，在第二部件上方或者上形成第一部件可以包括第一部件和第二部件直接接触形成的实施例，并且也可以包括在第一部件和第二部件之间可以形成额外的部件，从而使得第一部件和第二部件可以不直接接触的实施例。此外，本发明可以在各个示例中重复参考数字和/或字母。该重复是为了简单和清楚的目的，并且其本身不指示讨论的各个实施例和/或配置之间的关系。
此外，为了便于描述，本文中可以使用诸如“在…下方”、“在…下面”、“下部”、“在…上面”、“上部”等的间隔关系术语，以描述如图中所示的一个元件或部件与另一元件或部件的关系。除了图中所示的方位外，间隔关系术语旨在包括器件在使用或操作工艺中的不同方位。装置可以以其它方式定位(旋转90度或在其它方位)，并且在本文中使用的间隔关系描述符可以同样地作相应地解释。
电子器件可以具有由不同的电源水平或电源域选择性地供电的不同部分。取决于功率需求，这样的器件可以使用不同的电源域来为器件的不同部分供电。例如，执行计算的集成电路(IC)的部分可以以比专用于输入/输出(I/O)接口的IC的部分更低的电源电压来供电。也可以使用动态电压缩放(DVS)来基于操作模式改变IC的部分的电源电压。例如，在写操作期间可以比在读操作期间以更高的电源电压操作存储器组件。
存储器器件，诸如但不限于静态随机存取存储器(SRAM)，是这种电子器件的示例。SRAM存储器具有存储器单元阵列，该存储器单元阵列包括连接在较高参考电位和较低参考电位之间的晶体管，使得两个存储节点中的一个可以被要存储的信息占据，而互补信息存储在另一存储节点处。例如，一种典型的SRAM存储器单元装置包括六个晶体管。SRAM单元中的每个位都存储在形成两个交叉耦合的反相器的四个晶体管上。其他两个晶体管连接到存储器单元字线，以通过选择性地将存储器单元连接到其位线来控制在读和写操作期间对存储器单元的访问。
例如，在读操作中，存储器单元位线被预充电到预定的阈值电压。当字线被使能时，连接到位线的感测放大器感测并输出所存储的信息。在一些SRAM装置中，诸如存储器逻辑和I/O之类的外围器件可以在低电压域中操作，而存储器阵列可以在较高电压域中操作。
此外，诸如SRAM存储器之类的器件具有多种电源管理模式。例如，在关机模式下，存储器器件的存储器阵列(存储信息的位置)以及该存储器阵列外围的电路被关机以节省功率。但是，虽然SRAM保持存储器阵列中的数据而无需在加电时刷新，但它是易失性的，因此当不加电时，数据最终会丢失。在需要维护由存储器器件存储的数据的情况下，可以使用睡眠电源管理模式，其中在保持所存储的信息的同时节省功率。在睡眠模式中，维持存储器阵列的电源，同时关闭存储器外围的器件或电路(诸如I/O电路和其他控制电路)。
电源门用于在深度睡眠模式期间关闭外围器件，并且还用于在睡眠或关机模式期间关闭外围器件和存储器阵列。当存储器退出睡眠或关机模式时，电源门将用于增加存储器的内部电源电压。
电源门控是一种集成电路设计技术，其通过切断流向未使用的电路模块的电流来降低功耗。通常，可以使用头部开关在待机或睡眠模式下关闭设计的部分的电源来实现电源门控。电源门控有助于减少待机或泄漏功率。但是，电源门控可能会影响体系结构设计，并可能由于用于布线的金属走线而导致面积增加。
如上所述，电子器件的各种电路块还可以包括用于减少功耗的多个电源域。一些装置包括多个电源管理组，每个电源管理组包括一个或多个电路块。这些电源管理组中的电路块可以由不同的电源电压电平或电源域供电。在一些已知的装置中，电源管理组内的电路块通过头部电路或“虚拟电源轨”连接到对应于适当电源域的电源轨。换句话说，每个电路块均具有相应的头部电路，以控制电路块与其相应电源轨的连接。这样，如果采用N个电源域(其中N是正整数)，则至少需要2N+1个电源轨：用于N个相应电源域的N个电源轨、相应的N个虚拟电源轨(即，头部电路)、和接地或VSS轨。这样的装置会使IC器件的金属层中的电源路布线复杂化，并且还导致较弱的电源网络。
根据公开的方面，脚部电路例如控制虚拟VSS端子到地端子的连接，以实现睡眠或关机模式。此外，在不同电源域中操作的电路块之间共享脚部电路，从而提供了更鲁棒、也更简单的电源网络。
图1示出了根据一些公开的实施例的电子器件。通常，器件100包括多个电路块110。在图1中，电路块110包括第一电路块A和第二电路块B。器件100还包括用于第一电源域的第一电源轨VDD1以及用于第二电源域的第二电源轨VDD2。换句话说，第一和第二电源轨VDD1和VDD2分别接收具有与第一和第二电源域相对应的不同电压电平的信号。第一电路块A在第一电源域中操作并且因此连接到第一电源轨，第二电路块B在第二电源域中操作并且因此连接到第二电源轨VDD2。虚拟VSS端子130连接到第一和第二电路块A和B。换句话说，电路块A连接在VDD1端子和虚拟VSS端子之间，而电路块B连接在VDD2端子和虚拟VSS端子之间。脚部电路140连接在虚拟VSS端子130和地端子150之间，并且配置为选择性地控制虚拟VSS端子130和地端子150之间的连接。以这种方式，虚拟VSS端子130和脚部电路140由第一电路块A和第二电路块B共享。在一些实施方式中，脚部电路140配置为响应于脚部控制信号SLP而将虚拟VSS端子130与地端子150断开。例如，脚部控制信号SLP可以是配置为使器件100进入睡眠或关机模式的睡眠信号。在这种状态下，脚部电路140将虚拟VSS端子130与地端子150断开以使得虚拟VSS端子130浮置，从而中断了第一电源轨VDD1与接地150之间的电流路径以及第二电源轨VDD2与地150之间的电流路径。
图2示出了根据其他示例的另一器件101。在图2的示例中，电路块110是第一或第二电源管理组120和122的部分。第一和第二电源管理组120和122可以配置为具有彼此独立地控制的电源。如上所述，一些器件可以具有关机模式，其中所有电路块110都被关机以节省功率。这样的器件可以进一步具有睡眠模式，其中一些电路被关闭而其他电路保持通电。为了提供对第一和第二电源管理组120和122的独立电源控制，虚拟VSS端子130包括用于第一电源管理组120的第一虚拟VSS端子VSSA和用于第二电源管理组122的第二虚拟VSS端子VSSB。
在图2中，脚部电路140包括第一和第二脚部电路。更具体地说，脚部电路140具有第一和第二开关，在图2的示例中，第一和第二开关分别是第一和第二n型金属氧化物半导体(NMOS)晶体管141和142。其他类型的开关在本公开的范围内。NMOS晶体管141和142各自具有被连接以为接收相应的控制信号SLPA和SLPB的栅极端子。因此，SLPA信号用于控制晶体管141以选择性地连接和断开第一电源管理组120的电路块110与地端子150。类似地，SLPB信号用于控制晶体管142以选择性地连接和断开第二电源管理组122的电路块110与地端子150。
器件101的第一电源管理组120包括电路块A和B，电路块A和B分别连接到VDD1和VDD2电源轨。电路块A和B都连接到第一虚拟VSS端子VSSA，第一虚拟VSS端子VSSA通过晶体管141的操作选择性地连接到地端子150。第二电源管理组122包括第三电路块C，第三电路块C在第三电源域中操作。这样，电路块C连接到第三电源轨VDD3，第三电源轨VDD3接收用于第三电源域的电压信号。电路块C连接到第二虚拟VSS端子VSSB。如上所述，因此响应于第二脚部控制信号SLPB，控制第二电源管理组连接到地，这使晶体管142偏置以选择性地将VSSB端子连接到地端子150。
在图2的示例中，第一电源管理组120还包括第四电路块D，第四电路块D也操作在第三电源域中。这样，电路块D连接到VDD3电源轨。由于电路块D是第一电源管理组120的部分，因此其电源与第一电源管理组120的其他电路块110一起被控制。因此，电路块D连接到VSSA端子。因此，响应于SLPA信号，通过晶体管141的操作，电路块A、电路块B和电路块D全部选择性地连接到地端子150。响应于SLPB信号，通过晶体管142的操作，连接到第二虚拟VSS端子VSSB的第二电源管理组122的电路块C选择性地连接到地端子150。
图3示出了另一个器件102。类似于图2中所示的器件101，器件102具有第一和第二电源管理组120和122，它们配置为彼此独立地控制电源。第一电源管理组120具有电路块A、电路块B和电路块D，而第二电源管理组122具有电路块C。电路块A、电路块B和电路块D各自连接到第一虚拟VSS端子VSSA，而电路块C连接到VSSB端子。响应于SLPB控制信号，VSSB端子通过晶体管142选择性地连接到地端子150。
VSSA端子到地端子150的连接由对应的NMOS晶体管141a、141b和141c控制。此外，NMOS晶体管141a、141b和141c各自具有连接为接收控制信号SLPA1，SLPA2和SLPA3的栅极端子。控制信号SLPA1、SLPA2和SLPA3的电压电平对应于它们各自的电源域。换句话说，用于晶体管141a的逻辑高栅极信号处于VDD1电平，用于晶体管141b的逻辑高栅极信号处于VDD2电平，并且用于晶体管141c的逻辑高栅极信号处于VDD3电平。这样，脚部电路140的晶体管141a、141b和141c中的每个在其各自的完全VDD电压电平下接收栅极信号。例如，这样的装置可能是期望的，以确保当VSSA端子要连接到地端子150时，晶体管141a、141b和141c中的每个完全导通。
图4示出了还具有第一和第二电源管理组120和122的又一个器件103，第一和第二电源管理组120和122配置为具有彼此独立地控制的电源。第一电源管理组120具有电路块A、电路块B和电路块D，而第二电源管理组122具有电路块C。电路块A、电路块B和电路块D各自连接到VSSA端子，而电路块C连接到VSSB端子。响应于SLPB控制信号，VSSB端子通过晶体管142选择性地连接到地端子150。
在图4的示例中，VSSA端子到地端子150的连接由具有最高电压电平的电源域控制。以这种方式，晶体管141a、141b和141c中的每个接收至少与其各自的VDD电平一样高的栅极信号。再次的，这确保了NMOS晶体管141a、141b和141c完全导通以将VSSA端子连接到地端子150。这又确保了电路块A、电路块B和电路块D中的每个到地端子150的良好连接。在示例器件103中，第三电源域具有最高电压电平。因此，NMOS晶体管141c连接在VSSA端子和地端子之间，并且在其栅极处接收处于VDD3电平的SLPA3信号。
图5示出了用于操作与图1-图4中示出的器件相对应的电子器件的方法。方法160的步骤162包括提供第一电路块，诸如连接在第一虚拟VSS端子VSSA和第一电源轨VDD1之间以在第一电源域中操作的电路块A。步骤164包括提供第二电路块，诸如连接在第一虚拟VSS端子VSSA和第二电源轨VDD2之间以在第二电源域中操作的电路块B。在步骤166中，响应于第一脚部控制信号SLPA，通过控制第一虚拟VSS端子VSSA与地端子150之间的连接将第一电路块和第二电路块置于预定的电源模式，诸如关机或睡眠模式。在一些实施例中，控制第一虚拟VSS端子VSSA和地端子150之间的连接包括将第一脚部控制信号SLPA施加到连接在第一虚拟VSS端子VSSA和地端子150之间的第一脚部电路141。
步骤168包括提供第三电路块，例如连接在第二虚拟VSS端子VSSB与第三电源轨VDD3之间以在第三电源域中操作的电路块C。在步骤170中，响应于第二脚部控制信号SLPB，通过控制第二虚拟VSS端子VSSB与地端子150之间的连接将第三电路块C置于预定的电源模式。在一些示例中，控制第二虚拟VSS端子VSSB和地端子150之间的连接包括将第二脚部控制信号SLPB施加到连接在第二虚拟VSS端子VSSB和地端子150之间的第二脚部电路142。
图1-图4中所示的器件100-103本质上可以是采用多个电源域并使用关机、睡眠等电源模式的电源控制的任何类型的电子器件。如上所述，一个示例器件是SRAM存储器。图6中示出了示例SRAM存储器器件200。在所示示例中，存储器器件200包括存储器阵列210，存储器阵列210包括多个存储器单元220。存储器器件200还包括外围电路，外围电路包括I/O电路230和存储器控制器240。存储器单元220和I/O电路230可以通过互补位线BL和BLB耦合，并且数据可以通过互补位线BL和BLB从存储器单元220读取和写入存储器单元220。在所示示例中，外围电路230和240在第一电源域中操作，因此连接至VDD1电源轨，而存储器阵列210在第二较高电源域中操作，并因此连接至VDD2电源轨。存储器阵列210、I/O 230和控制器240全部连接到虚拟VSS端子130，虚拟VSS端子130响应于控制信号SLP而通过脚部电路140选择性地连接到地端子150。更具体地，对于SRAM存储器器件的正常操作，通过SLP信号以连接虚拟VSS端子130来操作脚部电路140，并且因此将控制器240、存储器阵列210和I/O电路230连接至地端子150。在关机或睡眠电源模式下，例如，通过向脚部电路140提供适当的控制信号SLP以断开虚拟VSS端子130与地端子150的连接，虚拟VSS端子130以及控制器240、存储器阵列210和I/O电路230中的一个或多个可以与地端子150断开连接。
图7是示出根据一些实施例的存储器单元220的示例的电路图。存储器单元220包括但不限于六晶体管(6T)SRAM结构。在一些实施例中，可以使用多于或少于六个的晶体管来实现存储器单元220。例如，在一些实施例中，存储器单元220可以使用4T、8T或10T SRAM结构，并且在其他实施例中可以包括类似于存储器的位单元或构建单元。存储器单元220包括由NMOS/PMOS晶体管对M1和M2形成的第一反相器、由NMOS/PMOS晶体管对M3和M4形成的第二反相器、以及存取晶体管/传输门M5和M6。晶体管M1、M3、M5和M6包括NMOS晶体管，并且晶体管M2和M4包括p型金属氧化物半导体(PMOS)晶体管。
第一和第二反相器彼此交叉耦合以形成用于数据存储的锁存电路。晶体管M2和M4中的每个的第一端子耦合到用于适当的电源域的电源轨，该电源域在所示示例中是VDD2电源轨。晶体管M1和M3中的每个的第一端子耦合到虚拟VSS端子130，虚拟VSS端子130经由如上所述的脚部电路选择性地连接到地。
传输栅晶体管M6的栅极耦合至字线WL。传输栅晶体管M6的漏极耦合到位线BL。此外，传输门晶体管M6的第一端子耦合到晶体管M4和M3的第二端子，并且还耦合到节点Q处的M2和M1的栅极。类似地，传输门晶体管M5的栅极耦合到字线WL。传输栅晶体管M5的漏极耦合到互补位线BLB。此外，传输门晶体管M5的第一端子耦合到晶体管M2和M1的第二端子并且还在节点Qbar处耦合到晶体管M4和M3的栅极。
在图6所示的示例中，存储器阵列210和外围电路230和240在不同的电源域中操作。更特别地，存储器阵列210在第二电源域中操作，因此连接到VDD2电源轨，而外围电路230和240在第一电源域中操作，因此连接到VDD1端子。此外，例如，如果要将存储器器件200置于关机模式，则脚部电路140断开虚拟VSS端子130与地端子150的连接，从而将虚拟地端子130浮置。
一些SRAM器件具有布置在多个存储体中的存储器阵列210。在图8中示出了示出这种器件201的各方面的示例的框图。在图8的实施例中，存储器器件201包括存储器单元阵列210，存储器单元阵列210被分成子阵列210a和210b。为了简单起见，仅示出了两个子阵列，尽管其他实施方式可以包括附加的子阵列。存储器器件201还包括外围电路，诸如局部I/O电路230a、局部控制器240a、全局I/O电路230b和全局控制器240b。
如上所述，存储器阵列210a和210b包括多个存储器单元220，诸如图6所示的连接至字线和互补位线BL和BLB的那些存储器单元(为了便于说明，在图7中示意性示出)。存储器阵列210a和210b的位线BL和BLB连接到局部I/O电路230a。局部I/O 230a通过互补全局位线GBL和GBLB连接到全局I/O 230b。全局I/O 230b用于在存储器单元和存储器器件201外部的其他电路之间传输数据。
在所说明的实例中，存储器阵列210a和210b在最高电源域中操作且因此连接到VDD3轨。字线驱动器250a和250b、局部控制器240a和全局控制器240b在第二电源域中操作，并因此连接至VDD2电源轨。局部I/O块230a和全局I/O块230b在最低电源域中操作，因此连接到VDD1电源轨。
如上所述，SRAM存储器单元220是易失性的，因为当存储器不通电时数据最终会丢失。在需要维护由存储器器件存储的数据的情况下，可以使用睡眠电源管理模式，其中在保持所存储的信息的同时节省功率。在这样的睡眠模式下，维持存储器阵列210a和210b的电源，同时关闭包括局部I/O电路230a、局部控制器240a、全局I/O电路230b和全局控制器240b的外围电路。
因此，局部I/O电路230a、局部控制器240a、全局I/O电路230b和全局控制器240b是第一电源管理组的部分，并且因此连接到VSSA端子。第一脚部电路141响应于第一控制信号SLPA而将VSSA端子连接到地150。存储器阵列210a和210b包括第二电源管理组并且因此连接到VSSB端子。第二脚部电路142响应于第二控制信号SLPB而将VSSB端子连接到地150。
因此，为了将存储器器件201置于诸如关机模式的第一电源模式，SLPA和SLPB控制信号均被拉低以截止NMOS晶体管141、142，从而将VSSA端子和VSSB端子与地端子150断开。
为了将存储器器件201置于诸如睡眠模式的第二电源模式，将SLPA控制信号拉低以截止NMOS晶体管141，以将VSSA端子与地端子150断开。但是，SLPB控制信号保持高电平，以便NMOS晶体管142保持导通状态，从而保持VSSB端子与地端子150的连接。
因此，本公开提供了一种鲁棒而又简单的电源网络，其中脚部电路和虚拟VSS端子由器件的不同电路块共享。电路块在不同的电源域中操作。共享的脚部电路和虚拟VSS端子控制电路块与地端子的连接，例如，以实现睡眠或关机模式。
某些公开的实施例包括一种器件，该器件具有用于第一电源域的第一电源轨和用于第二电源域的第二电源轨。第一电路块连接到第一电源轨，第二电路块连接到第二电源轨。第一和第二电路块都连接到虚拟VSS端子。脚部电路连接在虚拟VSS端子和地端子之间，脚部电路配置为选择性地控制虚拟VSS端子和地端子之间的连接。
在上述器件中，脚部电路配置为响应于脚部控制信号而将虚拟VSS端子与地端子断开连接。
在上述器件中，将虚拟VSS端子与地端子断开连接将第一电路块和第二电路块均与地端子断开连接。
在上述器件中，脚部电路包括响应于脚部控制信号而操作的开关。
在上述器件中，开关包括晶体管，晶体管具有配置为接收脚部控制信号的栅极端子。
在上述器件中，晶体管包括NMOS晶体管。
在上述器件中，脚部控制信号在第一电源域和第二电源域中的较高一个中。
在上述器件中，晶体管包括连接在虚拟VSS端子与地端子之间的第一NMOS晶体管和连接在虚拟VSS端子与地端子之间的第二NMOS晶体管。
在上述器件中，脚部控制信号包括：第一电源域中的第一脚部控制信号；以及第二电源域中的第二脚部控制信号；其中，第一NMOS晶体管的栅极配置为接收第一脚部控制信号，并且第二NMOS晶体管的栅极配置为接收第二脚部控制信号。
在上述器件中，还包括：第三电源轨，用于第三电源域；第三电路块，连接到第三电源轨和虚拟VSS端子。
在上述器件中，还包括：第一电源管理组，包括第一电路块和第二电路块；第二电源管理组，包括第三电路块；其中，虚拟VSS端子包括连接到第一电路块和第二电路块的第一虚拟VSS端子以及连接到第三电路块的第二虚拟VSS端子；其中，脚部控制信号包括第一脚部控制信号和第二脚部控制信号；其中，脚部电路包括配置为接收第一脚部控制信号的第一脚部电路和配置为接收第二脚部控制信号的第二脚部电路。
在上述器件中，还包括：第四电路块，连接到第三电源轨和第一虚拟VSS端子，其中，第一电源管理组包括第四电路块。
根据另外的实施例，一种器件包括用于第一电源域的第一电源轨、用于第二电源域的第二电源轨和用于第三电源域的第三电源轨。第一脚部电路连接在第一虚拟VSS端子和地端子之间。第一脚部电路配置为响应于第一脚部控制信号来选择性地控制第一虚拟VSS端子和地端子之间的连接。第一电路块连接在第一电源轨和第一虚拟VSS端子之间。第二电路块连接在第一电源轨和第一虚拟VSS端子之间。第二脚部电路连接在第二虚拟VSS端子和地端子之间。第二脚部电路配置为响应于第二脚部控制信号来选择性地控制第二虚拟VSS端子和地端子之间的连接。第三电路块连接在第二电源轨和第二虚拟VSS端子之间。
在上述器件中，第一电路块和第二电路块各自包括存储器外围电路，并且其中，第三电路块包括存储器阵列。
在上述器件中，存储器外围电路包括存储器控制器电路、字线驱动器或存储器I/O电路中的至少一个，并且其中，存储器阵列包括多个SRAM单元。
在上述器件中，第四电路块连接到第三电源轨和第一虚拟VSS端子。
根据进一步公开的方面，一种方法包括：提供连接在第一虚拟VSS端子和第一电源轨之间以在第一电源域中操作的第一电路块。提供连接在第一虚拟VSS端子和第二电源轨之间以在第二电源域中操作的第二电路块。通过响应于第一脚部控制信号控制第一虚拟VSS端子与地端子之间的连接，而将第一电路块和第二电路块置于预定的电源模式。提供连接在第二虚拟VSS端子和第三电源轨之间以在第三电源域中操作的第三电路块。通过响应于第二脚部控制信号控制第二虚拟VSS端子与地端子之间的连接，而将第三电路块置于预定的电源模式。
在上述方法中，还包括：提供连接在第一虚拟VSS端子和第三电源轨之间以在第三电源域中操作的第四电路块；通过响应于第一脚部控制信号控制第一虚拟VSS端子与地端子之间的连接，而将第四电路块置于预定的电源模式。
在上述方法中，控制第一虚拟VSS端子与地端子之间的连接包括：将第一脚部控制信号施加至连接在第一虚拟VSS端子与地端子之间的第一脚部电路，并且其中，控制第二虚拟VSS端子和地端子之间的连接包括：将第二脚部控制信号施加至连接在第二虚拟VSS端子和地端子之间的第二脚部电路。
在上述方法中，施加第一脚部控制信号和第二脚部控制信号包括：将第一脚部控制信号和第二脚部控制信号施加到第一晶体管和第二晶体管的对应的栅极。
本公开概述了各个实施例，以便本领域技术人员可以更好地理解本公开的各个方面。本领域技术人员应当理解，他们可以容易地使用本公开作为设计或修改用于实现本文所介绍的实施例的相同目的和/或实现其相同优点的其它过程和结构的基础。本领域技术人员还应当认识到，此类等效结构不背离本发明的精神和范围，并且它们可以在不背离本发明的精神和范围的情况下在本发明中进行各种改变、替换以及改变。

Claims (20)

1.一种电子器件，包括：
第一电源轨，用于第一电源域；
第二电源轨，用于第二电源域，其中所述第二电源轨与所述第一电源轨不同，并且所述第二电源域与所述第一电源域不同；
第一电路块，连接到所述第一电源轨；
第二电路块，连接到所述第二电源轨；
虚拟VSS端子，其中，所述虚拟VSS端子包括连接到所述第一电路块的第一虚拟VSS端子和连接到所述第二电路块的第二虚拟VSS端子；
地端子；
脚部控制信号，所述脚部控制信号包括所述第一电源域中的第一脚部控制信号和所述第二电源域中的第二脚部控制信号；以及
脚部电路，所述脚部电路包括配置为接收所述第一脚部控制信号且连接在所述第一虚拟VSS端子和所述地端子之间的第一脚部电路和配置为接收所述第二脚部控制信号且连接在所述第二虚拟VSS端子和所述地端子之间的第二脚部电路，所述第一脚部电路和所述第二脚部电路分别配置为基于第一脚部控制信号和所述第二脚部控制信号选择性地控制所述第一电路块和所述第二电路块与所述地端子之间的连接。
2.根据权利要求1所述的电子器件，其中，所述脚部电路配置为响应于脚部控制信号而将所述虚拟VSS端子与所述地端子断开连接。
3.根据权利要求2所述的电子器件，其中，将所述虚拟VSS端子与所述地端子断开连接将所述第一电路块和所述第二电路块均与所述地端子断开连接。
4.根据权利要求2所述的电子器件，其中，所述脚部电路包括响应于所述脚部控制信号而操作的开关。
5.根据权利要求4所述的电子器件，其中，所述开关包括晶体管，所述晶体管具有配置为接收所述脚部控制信号的栅极端子。
6.根据权利要求5所述的电子器件，其中，所述晶体管包括NMOS晶体管。
7.根据权利要求6所述的电子器件，其中，所述第一脚部控制信号在所述第一电源域和所述第二电源域中的较高一个中。
8.根据权利要求5所述的电子器件，其中，所述晶体管包括连接在所述第一虚拟VSS端子与所述地端子之间的第一NMOS晶体管和连接在所述第二虚拟VSS端子与所述地端子之间的第二NMOS晶体管。
9.根据权利要求8所述的电子器件，其中，
其中，所述第一NMOS晶体管的所述栅极配置为接收所述第一脚部控制信号，并且所述第二NMOS晶体管的所述栅极配置为接收所述第二脚部控制信号。
10.根据权利要求2所述的电子器件，还包括：
第三电源轨，用于第三电源域；
第三电路块，连接到所述第三电源轨和所述第一虚拟VSS端子。
11.根据权利要求10所述的电子器件，还包括：
第一电源管理组，包括所述第一电路块和所述第三电路块；
第二电源管理组，包括所述第二电路块。
12.根据权利要求11所述的电子器件，还包括：
第四电路块，连接到所述第二电源轨和所述第一虚拟VSS端子，其中，所述第一电源管理组包括所述第四电路块。
13.一种电子器件，包括：
第一电源轨，用于第一电源域；
第二电源轨，用于第二电源域，其中所述第二电源轨与所述第一电源轨不同，并且所述第二电源域与所述第一电源域不同；
第三电源轨，用于第三电源域；
地端子；
所述第一电源域中的第一脚部控制信号；
所述第二电源域中的第二脚部控制信号；
第一虚拟VSS端子；
第一电路块，连接在所述第一电源轨和所述第一虚拟VSS端子之间；
第一脚部电路，连接在所述第一虚拟VSS端子和所述地端子之间，所述第一脚部电路配置为响应于所述第一脚部控制信号来选择性地控制所述第一电路块和所述地端子之间的连接；
第二虚拟VSS端子；
第二电路块，连接在所述第二电源轨和所述第二虚拟VSS端子之间；
第二脚部电路，连接在所述第二虚拟VSS端子和所述地端子之间，所述第二脚部电路配置为响应于所述第二脚部控制信号来选择性地控制所述第二电路块和所述地端子之间的连接；
第三电路块，连接在所述第三电源轨和所述第一虚拟VSS端子之间。
14.根据权利要求13所述的电子器件，其中，所述第一电路块包括存储器外围电路，并且其中，所述第二电路块包括存储器阵列。
15.根据权利要求14所述的电子器件，其中，所述存储器外围电路包括存储器控制器电路、字线驱动器或存储器I/O电路中的至少一个，并且其中，所述存储器阵列包括多个SRAM单元。
16.根据权利要求13所述的电子器件，还包括：第四电路块，连接到所述第二电源轨和所述第一虚拟VSS端子。
17.一种操作电子器件的方法，包括：
提供连接在第一虚拟VSS端子和第一电源轨之间以在第一电源域中操作的第一电路块；
提供连接在所述第一虚拟VSS端子和第二电源轨之间以在第二电源域中操作的第二电路块，其中所述第二电源轨与所述第一电源轨不同，并且所述第二电源域与所述第一电源域不同；
通过响应于第一脚部控制信号控制所述第一电路块与所述地端子之间的连接，而将所述第一电路块和所述第二电路块置于预定的电源模式；
提供连接在第二虚拟VSS端子和第三电源轨之间以在第三电源域中操作的第三电路块；以及
通过响应于第二脚部控制信号控制所述第二电路块与所述地端子之间的连接，而将所述第三电路块置于所述预定的电源模式；
其中，所述第一脚部控制信号由所述第一电源域驱动，并且所述第二脚部控制信号由所述第二电源域驱动。
18.根据权利要求17所述的操作电子器件的方法，还包括：
提供连接在所述第一虚拟VSS端子和所述第三电源轨之间以在所述第三电源域中操作的第四电路块；
通过响应于所述第一脚部控制信号控制所述第一虚拟VSS端子与所述地端子之间的连接，而将所述第四电路块置于所述预定的电源模式。
19.根据权利要求17所述的操作电子器件的方法，其中，控制所述第一虚拟VSS端子与所述地端子之间的连接包括：将所述第一脚部控制信号施加至连接在所述第一虚拟VSS端子与所述地端子之间的第一脚部电路，并且其中，控制所述第二虚拟VSS端子和所述地端子之间的连接包括：将所述第二脚部控制信号施加至连接在所述第二虚拟VSS端子和所述地端子之间的第二脚部电路。
20.根据权利要求19所述的操作电子器件的方法，其中，施加所述第一脚部控制信号和所述第二脚部控制信号包括：将所述第一脚部控制信号和所述第二脚部控制信号施加到第一晶体管和第二晶体管的对应的栅极。
CN202110129581.9A 2020-01-31 2021-01-29 电子器件及其操作方法 Active CN113284526B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US202062968444P 2020-01-31 2020-01-31
US62/968,444 2020-01-31
US17/119,357 2020-12-11
US17/119,357 US11961554B2 (en) 2020-01-31 2020-12-11 Shared power footer circuit

Publications (2)

Publication Number Publication Date
CN113284526A CN113284526A (zh) 2021-08-20
CN113284526B true CN113284526B (zh) 2024-04-05

Family

ID=77062309

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110129581.9A Active CN113284526B (zh) 2020-01-31 2021-01-29 电子器件及其操作方法

Country Status (3)

Country Link
US (1) US11961554B2 (zh)
CN (1) CN113284526B (zh)
TW (1) TWI763273B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11538507B1 (en) 2021-08-30 2022-12-27 Taiwan Semiconductor Manufacturing Company, Ltd. Header circuit placement in memory device

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100190366B1 (ko) * 1996-04-10 1999-06-01 김영환 반도체 메모리 장치 및 그 전원인가방법
JP2003168735A (ja) * 2001-11-30 2003-06-13 Hitachi Ltd 半導体集積回路装置
US7092307B2 (en) 2003-04-02 2006-08-15 Qualcomm Inc. Leakage current reduction for CMOS memory circuits
US7372764B2 (en) 2004-08-11 2008-05-13 Stmicroelectronics Pvt. Ltd. Logic device with reduced leakage current
US7417451B2 (en) * 2005-10-07 2008-08-26 Synopsys, Inc. Leakage power management with NDR isolation devices
KR100727414B1 (ko) * 2006-01-10 2007-06-13 삼성전자주식회사 저전력 게이팅 회로 및 방법
US7793130B2 (en) * 2007-04-24 2010-09-07 Taiwan Semiconductor Manufacturing Company, Ltd. Mother/daughter switch design with self power-up control
US7737720B2 (en) 2007-05-03 2010-06-15 Arm Limited Virtual power rail modulation within an integrated circuit
US7868479B2 (en) 2007-06-27 2011-01-11 Qualcomm Incorporated Power gating for multimedia processing power management
US8139426B2 (en) 2008-08-15 2012-03-20 Qualcomm Incorporated Dual power scheme in memory circuit
JP5246123B2 (ja) * 2009-01-29 2013-07-24 富士通セミコンダクター株式会社 半導体記憶装置、半導体装置及び電子機器
US8004922B2 (en) 2009-06-05 2011-08-23 Nxp B.V. Power island with independent power characteristics for memory and logic
US8339890B2 (en) 2010-05-27 2012-12-25 Taiwan Semiconductor Manufacturing Company, Ltd. Memory leakage and data retention control
US9378805B2 (en) * 2012-01-03 2016-06-28 Medtronic, Inc. Stable memory source bias over temperature and method
US8669800B2 (en) 2012-02-24 2014-03-11 International Business Machines Corporation Implementing power saving self powering down latch structure
US20150249449A1 (en) 2012-09-27 2015-09-03 QUALCOMM INCORPORATED 5775 Morehouse DriveSan Diego92121-1714 Power switch cell with adaptive body bias
GB2530238B (en) 2014-06-05 2021-07-21 Advanced Risc Mach Ltd Power gating in an electronic device
US9900005B2 (en) 2016-05-27 2018-02-20 Taiwan Semiconductor Manufacturing Co., Ltd. Switch cell structure and method
US9859876B1 (en) 2016-08-25 2018-01-02 Intel Corporation Shared keeper and footer flip-flop
US11145359B2 (en) * 2019-04-10 2021-10-12 Stmicroelectronics International N.V. Reduced retention leakage SRAM
US11152046B1 (en) * 2020-07-17 2021-10-19 Apple Inc. Sram bit cell retention

Also Published As

Publication number Publication date
CN113284526A (zh) 2021-08-20
TWI763273B (zh) 2022-05-01
US20210241824A1 (en) 2021-08-05
TW202139194A (zh) 2021-10-16
US11961554B2 (en) 2024-04-16

Similar Documents

Publication Publication Date Title
US10573376B2 (en) Lower-power semiconductor memory device
US7286390B2 (en) Memory cell and semiconductor integrated circuit device
US8605535B2 (en) Integrated circuits, systems, and methods for reducing leakage currents in a retention mode
KR20050032523A (ko) 저전력 고성능의 메모리셀 및 관련방법
JP2002368135A (ja) 半導体記憶装置
JP2010123237A (ja) ８トランジスタ型低リークｓｒａｍセル
US7248522B2 (en) Sense amplifier power-gating technique for integrated circuit memory devices and those devices incorporating embedded dynamic random access memory (DRAM)
TWI546806B (zh) 記憶體電路
CN113284526B (zh) 电子器件及其操作方法
US11361810B2 (en) Power mode wake-up for memory on different power domains
US20050068836A1 (en) Random access memory having driver for reduced leakage current
US10878853B2 (en) Power supply control
JP2003123479A (ja) 半導体記憶装置
US7505354B2 (en) Word line voltage control circuit for memory devices
US11763873B2 (en) Power mode wake-up for memory on different power domains
US20230298657A1 (en) Memory power control
US11900994B2 (en) Memory device including memory cells and edge cells
US8964454B1 (en) Three-dimensional static random access memory cell
TWI782693B (zh) 記憶體裝置及其操作方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant