JP3710715B2 - 高周波フィルタ装置 - Google Patents
高周波フィルタ装置 Download PDFInfo
- Publication number
- JP3710715B2 JP3710715B2 JP2001045642A JP2001045642A JP3710715B2 JP 3710715 B2 JP3710715 B2 JP 3710715B2 JP 2001045642 A JP2001045642 A JP 2001045642A JP 2001045642 A JP2001045642 A JP 2001045642A JP 3710715 B2 JP3710715 B2 JP 3710715B2
- Authority
- JP
- Japan
- Prior art keywords
- filter
- signal
- terminal
- correction
- frequency
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H7/00—Multiple-port networks comprising only passive electrical elements as network components
- H03H7/01—Frequency selective two-port networks
- H03H7/12—Bandpass or bandstop filters with adjustable bandwidth and fixed centre frequency
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H7/00—Multiple-port networks comprising only passive electrical elements as network components
- H03H7/01—Frequency selective two-port networks
- H03H7/17—Structural details of sub-circuits of frequency selective networks
- H03H7/1708—Comprising bridging elements, i.e. elements in a series path without own reference to ground and spanning branching nodes of another series path
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H7/00—Multiple-port networks comprising only passive electrical elements as network components
- H03H7/01—Frequency selective two-port networks
- H03H7/17—Structural details of sub-circuits of frequency selective networks
- H03H7/1716—Comprising foot-point elements
- H03H7/1725—Element to ground being common to different shunt paths, i.e. Y-structure
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H7/00—Multiple-port networks comprising only passive electrical elements as network components
- H03H7/01—Frequency selective two-port networks
- H03H7/17—Structural details of sub-circuits of frequency selective networks
- H03H7/1741—Comprising typical LC combinations, irrespective of presence and location of additional resistors
- H03H7/175—Series LC in series path
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03J—TUNING RESONANT CIRCUITS; SELECTING RESONANT CIRCUITS
- H03J3/00—Continuous tuning
- H03J3/02—Details
- H03J3/06—Arrangements for obtaining constant bandwidth or gain throughout tuning range or ranges
- H03J3/08—Arrangements for obtaining constant bandwidth or gain throughout tuning range or ranges by varying a second parameter simultaneously with the tuning, e.g. coupling bandpass filter
Landscapes
- Filters And Equalizers (AREA)
- Input Circuits Of Receivers And Coupling Of Receivers And Audio Equipment (AREA)
- Superheterodyne Receivers (AREA)
Description
【発明の属する技術分野】
本発明は、周波数が制御可能な発振器と、通過域が調整可能なフィルタとを有する、高周波信号フィルタ装置に関する。
【0002】
【従来の技術】
この形式のフィルタ回路は、例えばテレビジョン装置用のチューナーに使用される。公知のようにアンテナ信号は、局部発振器周波数と混合され、中間周波数に変換される。混合の前には、有効信号を広帯域の受信信号から濾波して取り出すためにフィルタリングが必要である。場合によっては多段に構成されるこのフィルタ部の特性は、局部発振器信号ひいては受信信号に追従する。通過域を制御信号によってシフト可能なフィルタはトラッキングフィルタ(Tracking filter)として公知である。
【0003】
しかしながらフィルタ特性は、製造に起因する偏差の影響を受ける。したがってフィルタ回路は最終テストにおいて調整される。このために測定から補正値が求められ、これによってこのフィルタの中央周波数が再調整される。例えば、これらの補正値は、システム制御を行うマイクロコントローラに持続的に記憶され、適切なデジタル−アナログ変換器の後、このフィルタに対する制御信号に加算的に重畳される。チューナーにおけるこの回路技術は「デジタルアラインメント」(Digital Alignment)と称される。
【0004】
テレビジョン装置用の従来のチューナーは、35Vまでの調整電圧を処理する。確かに現在の半導体技術ではこのような耐圧の実現は基本的に可能である。しかしながらこの半導体技術の対するこれら要求は重大である。また回路技術に対するこれらの要求はコストでもある。それはデジタル−アナログ変換器および加算器を、フルの耐圧、すなわち35ボルトまでの耐圧に対して設計しなければならないからである。
【0005】
【発明が解決しようとする課題】
本発明の課題は、冒頭に述べた形式の高周波信号フィルタ装置を提供して、同じフィルタリング品質で従来よりも少ない回路技術および半導体製造技術コストしか必要としないようにすることである。
【0006】
【課題を解決するための手段】
上記課題は、本発明により、フィルタ装置において、高周波信号を供給する端子と、制御信号を供給する端子と、周波数が制御可能な発振器と、シフト可能な通過域を有する少なくとも1つのフィルタと、補正信号を供給する装置とを有しており、前記発振器は、その共振周波数が前記制御信号に依存して制御可能であり、前記の少なくとも1つのフィルタにより、前記高周波信号がフィルタリングされ、該フィルタの通過域が、前記制御信号によって制御され、前記フィルタは容量ダイオードを含んでおり、この容量ダイオードはアノード端子およびカソード端子を有しており、カソード端子は、前記制御信号に対する端子に結合されており、前記アノード端子は、補正信号を出力する端子に結合されており、前記の補正信号を供給する装置は、補正値に対する記憶装置と、補正信号を出力する端子とを有しており、ここで当該補正信号は、前記の記憶された補正値から導出され、前記の補正値を出力する端子は、前記容量ダイオードのアノード端子およびカソード端子のうちの他方の端子に結合されており、これによってフィルタの通過域が前記補正信号にも依存して制御されることを特徴とするフィルタ装置を構成することによって解決される。
【0007】
【発明の実施の形態】
本発明の回路装置では、補正信号は、フィルタの周波数調整を行う調整素子に供給され、調整信号と補正信号と間の減算が行なわれる。この補正信号は、逆相でフィルタの調整素子の、調整信号とは別の極に供給される。補正信号に対するダイナミックレンジが同じであれば、この補正信号に対する絶対レンジは格段に狭い。処理すべき補正信号は、補正のためだけに必要な値レンジに制限される。これにより、該当する回路部分、例えばデジタル−アナログ変換器を、補正信号の値レンジにおける耐圧に対してだけ設計することでき、もはや従来のように全調整電圧の値レンジに対して設計する必要がない。これによって有利にも回路を現在の半導体技術において低い耐圧で実現することができる。このためこのような回路の作製に対して、またこれに関連してフィルタ回路全体に対してコストが格段に有利になる。
【0008】
フィルタ回路の周波数変更素子は有利には容量ダイオードである。この容量ダイオードの可変の容量は、これに印加される電圧によって変更される。周波数変更可能な発振器にも供給される調整信号は、そのカソード端子に供給される。補正信号は容量ダイオードのアノード端子に印加される。この容量ダイオードで降下する電圧に関連して、調整信号と補正信号とが差分として重畳される。これによって、この補正信号の絶対値は、補正に対して設けられる値レンジにだけとどまることが可能である。
【0009】
補正信号は調整信号と同様にアナログ信号として供給される。補正信号はフィルタ回路の作製の終わりに測定によって求められる。補正信号の持続的な記憶は有利にはデジタルにマイクロコントローラの不揮発性メモリにおいて行われる。この補正信号は、フィルタ回路の動作時にデジタル−アナログ変換器によってアナログの補正信号に変換される。このようなマイクロコントローラおよび有利なデジタル−アナログ変換器は十分によく知られている。
【0010】
全体としてこのフィルタ部は、有効信号に関して前後に接続された調整可能な複数のフィルタ、いわゆるトラッキングフィルタから実現される。アンテナから適切に適合した後、供給される入力信号は、中心周波数が調整可能な第1バンドパスフィルタに供給される。この出力側には第2バンドパスフィルタが後置接続されている。これにさらに第3結合バンドパスフィルタが続き、このバンドパスフィルタによってイメージ周波数も抑圧される。通過ないしは減衰域はシフト可能である。これらの3つのフィルタは有利には同一の制御信号によって制御される。この制御信号はまた、局部発振器の周波数を中間周波数への下方混合に対して調整するために使用される。各フィルタにはさらに、調整測定に基づいて求めた、個別の補正信号が供給される。
【0011】
フィルタそれ自体は、直列接続されたインダクタンスとキャパシタンスとを有する信号路を1つずつ含む。周波数変更素子は、アノード端子によってこの信号路に結合されている。制御信号ならびに補正信号は、直流結合のための各抵抗を介して容量ダイオードのカソードないしはアノード端子に印加される。
【0012】
このフィルタ回路は、有効信号をアンテナ側の受信信号から分離するために使用され、これによって引き続き、同調した受信チャンネルに相応する局部発振器信号によって中間周波数への下方混合が行なわれる。この回路の実質的な適用分野は、テレビジョン装置用チューナーの分野である。この市場分野はコストに極めて敏感であるため、本発明によって可能となるコスト的に有利なチューナー回路によって殊に経済的な利点が得られる。
【0013】
【実施例】
以下では本発明を図に基づいて詳しく説明する。相互に対応する素子および信号には同じ参照符号が付されている。
【0014】
図1のフィルタ回路には入力端子1が示されており、ここにアンテナから導き出された入力信号Iが供給される。入力信号Iは、第1バンドパスフィルタ2,後置接続されたバンドパスフィルタ3,ならびにこれに後置接続された結合フィルタ4において濾波される。バンドパスフィルタ2および3の間には増幅器が接続されている。結合バンドパスフィルタ4は、イメージ周波数を抑圧するためにも使用される。帯域阻止フィルタ4の出力端子41における出力信号Oは下方混合器5に供給される。下方混合器5では信号Oが、局部発振器信号LOに混合されて、中間周波数位置の出力信号O′が得られる。局部発振器信号LOは、電圧制御発振器(VCO)6によって供給される。端子7の制御信号C0は、VCO6の周波数調整に使用される。図示した回路は、テレビジョン装置用チューナーの一部である。所望の受信チャンネルに相応して、制御信号C0によってVCO6が適切な局部発振器周波数に調整され、これにより受信チャンネルの有効信号の周波数が出力信号O′において中間周波数であるようにされる。このためにフィルタ2,3,および4の通過ないしは減衰域も同様に制御信号C0によって共通に制御されて、混合器5に、所望するチャンネルの高周波側の受信信号が選択的に供給される。
【0015】
フィルタ2,3および4を個別回路として作製すると、製造公差の影響を受ける。フィルタ2,3,4を調整するためにこのチューナーの製造過程の終わりに、測定によって補正値を形成し、この補正値によってフィルタを微調整する。この補正値はマイクロプロセッサ8の不揮発性メモリにプログラムされる。マイクロプロセッサ8はこの回路の動作を制御する。テレビジョン信号に対する比較的広い受信領域に相応して調整信号C0は、35ボルトまでの高さの信号レベルを有することがある。マイクロプロセッサ8にデジタルに記憶された、フィルタ2,3および4に対する補正値は、これらのフィルタにそれぞれ割り当てられたデジタル−アナログ変換器9,10ないしは11によって、アナログの補正信号C1,C2ないしはC3に変換される。デジタル−アナログ変換器9,10および11は、基準電位12に接続されており、これによって信号C1,C2およびC3はアースに関連づけられている。補正信号C1,C2およびC3の絶対レベルは、補正に必要な値レンジにだけ制限される。この値レンジは、アース電位12を含んでおり、35ボルトまで達し得る、制御信号C0に対する調整レンジよりも格段に狭い。補正信号C1,C2およびC3に対するこの狭い値レンジは、これらの補正信号を、制御信号C0とは逆相でフィルタ1,2,および3の周波数を決定する素子に印加することによって得られる。このことが意味するのは、周波数を決定する素子の1つの端子に従来のように制御信号C0が供給され、これに対して各補正信号C1,C2またはC3が周波数を決定するこの素子の別の端子に印加されることである。これによって調整信号と補正信号との間の差分形成が、周波数を決定する素子で降下する電圧に対して得られ、この電圧によって周波数調整が行われる。
【0016】
周波数を決定する素子の配線は、図2にバンドパスフィルタ2に対して示されている。周波数を決定する素子は容量ダイオードである。端子1における有効信号Iに対する信号路には結合キャパシタンス21が含まれており、これにインダクタンス22,23および24からなる星形回路が後置接続されている。2つのインダクタンス22および23は直列に配置されており、これに対してインダクタンス24はアース12に接続されている。この信号路には結合コンデンサ25が続いており、これに容量ダイオード26が、バンドパスフィルタ2に対する周波数を決定する素子として接続されている。容量ダイオード26のアノード端子は、コンデンサ25が結合されている。容量ダイオード26のカソード端子には制御信号C0が交流結合のための抵抗27を介して供給されている。容量ダイオード26のカソード端子はさらにキャパシタンス30を介してアースに接続されている。容量ダイオード26のアノード端子において有効信号が、コイルと別の結合コンデンサとからなる直列回路28を介してフィルタ2から出力結合されている。容量ダイオード26のアノード端子にはさらに補正信号C1が、デカップリング抵抗29を介して印加されている。容量ダイオード26をこのように配線することによって補正信号C1は制御信号C0に対して逆相になる。このことは、容量ダイオード26で降下する電圧が信号C0とC1の差分から得られることを意味している。調整信号C0が実践的に35ボルトまでの値をとることがあるのに対して、信号C1の値レンジを補正に必要なレンジに制限すれば十分である。この値レンジは0ボルトを含みかつ0ボルトに近い。全体として図示のこの回路により、バンドパスフィルタの中心周波数は、信号C0によってVCO6の局部発振器信号LOの周波数に相応して追従することができる。プログラムされた、固定の補正信号C1によって微調整が行われ、製造公差が調整される。
【0017】
図3にはバンドパスフィルタ3ならびに結合バンドパスフィルタ4が対になって示されている。バンドパスフィルタ2から出力された信号は、場合によってはMOS電界効果トランジスタを有する増幅器を介して増幅され、その後、フィルタ3の入力側に供給される。バンドパスフィルタ3の容量ダイオード33のアノード端子は、第1および第2結合コンデンサ34,38を介してフィルタ3の入力側に接続されている。バンドパスフィルタ2に相応してバンドパスフィルタ3でも容量ダイオード33のカソード端子にデカップリング抵抗32を介して調整信号C0が供給される。容量ダイオード33のカソード端子はさらにキャパシタンス40を介してアースに接続されている。容量ダイオード33のアノード端子にはデカップリング抵抗31を介して補正信号C2が印加される。3つのインダクタンス35,36および37からなる星形回路を介して有効信号がバンドパスフィルタ3から出力結合される。バンドパスフィルタ4の周波数変更素子を形成する容量ダイオード44は、結合コンデンサ45を介してインダクタンス37に接続されている。イメージ周波数に対する阻止は、バンドパスフィルタ4,3をキャパシタンス39を介して結合することによって得られる。このキャパシタンス39は、インダクタンス37とキャパシタンス45との間のノードと、フィルタ3との間に接続されている。ここでは制御信号C0も、デカップリング抵抗42を介して容量ダイオード44のカソード端子に印加される。補正信号C3はデカップリング抵抗41を介して容量ダイオード44のアノード端子に導かれる。出力信号Oは、容量ダイオード44のアノードにおける端子41を介して取り出すことができる。容量ダイオード44のカソード端子はコンデンサ43を介してアースに接続されている。容量ダイオード33および44のカソード側の制御信号C0に関連して、それぞれ配属された補正信号C2ないしはC3が逆相に発生する。それはこの信号が、容量ダイオード33およい44の各アノード端子に供給されるからである。したがって補正信号C2およびC3は信号レベルは低く、このレベルは、この制御信号C0に対して設定される、35ボルトまでの最大レベルをはるかに下回る。
【0018】
本発明のフィルタ回路によって、補正信号C1,C2およびC3を供給する回路部分、例えばデジタル−アナログ変換器9,10および11を、低い電圧レンジに対する現在の半導体製造技術で作製することが可能である。
【図面の簡単な説明】
【図1】本発明のフィルタ回路を適用したテレビジョン装置用チューナーの部分図である。
【図2】重要な素子だけが示された、本発明のフィルタ回路に適用される第1バンドパスフィルタの詳細回路図である。
【図3】重要な素子だけが示された、本発明のフィルタ回路に適用される第2バンドパスフィルタならびに第3結合バンドパスフィルタの詳細回路図である。
【符号の説明】
1 入力端子
2 第1バンドパスフィルタ
3 第2バンドパスフィルタ
4 結合バンドパスフィルタ
5 下方混合器
6 電圧制御発振器
7 端子
8 マイクロプロセッサ
9−11 デジタル−アナログ変換器
12 基準電位
21 結合キャパシタンス
22−24 インダクタンス
25 結合コンデンサ
26 容量ダイオード
27 抵抗
28 直列回路
29 抵抗
31,32 デカップリング抵抗
33 容量ダイオード
34,38 結合コンデンサ
40 キャパシタンス
41 出力端子
44 容量ダイオード
45 結合コンデンサ
I 入力信号
LO 局部発振器信号
C0 制御信号
C1,C2,C3 補正信号
O 出力信号
Claims (7)
- フィルタ装置において、
高周波信号(I)を供給する端子(1)と、
制御信号(C0)を供給する端子(7)と、
周波数が制御可能な発振器(6)と、
シフト可能な通過域を有する少なくとも1つのフィルタ(2,3,4)と、
補正信号(C1,C2,C3)を供給する装置(9,10,11)とを有しており、
前記発振器(6)は、その共振周波数が前記制御信号(C0)に依存して制御可能であり、
前記の少なくとも1つのフィルタ(2,3,4)により、前記高周波信号(I)がフィルタリングされ、該フィルタ(2,3,4)の通過域が、前記制御信号(C0)によって制御され、
前記フィルタ(2,3,4)は容量ダイオード(26,33,44)を含んでおり、該容量ダイオードはアノード端子およびカソード端子を有しており、該カソード端子は、前記制御信号(C0)に対する端子に結合されており、該アノード端子は、補正信号(C1,C2,C3)を出力する端子に結合されており、
前記の補正信号を供給する装置(9,10,11)は、補正値に対する記憶装置と、補正信号(C1,C2,C3)を出力する端子とを有しており、ここで当該補正信号は、前記の記憶された補正値から導出され、
前記の補正値を出力する端子は、前記容量ダイオードのアノード端子およびカソード端子のうちの他方の端子に結合されており、これによってフィルタの通過域が前記補正信号(C1,C2,C3)にも依存して制御されることを特徴とするフィルタ装置。 - 補正信号を供給する前記装置は、デジタル−アナログ変換器(9,10,11)であり、
該デジタル−アナログ変換器の出力端子は、補正信号を供給する端子を形成している、
請求項1に記載のフィルタ装置。 - 調整可能な通過域を有する少なくとも2つの別のフィルタ(3,4)を有しており、
前記フィルタ(2,3,4)は有効信号に関して直列接続されており、
前記フィルタのうち第1フィルタ(2)および後置接続された第2フィルタ(3)は、相異なる通過域を有するバンドパスフィルタであり、
前記フィルタのうち第3フィルタ(4)は、有効信号のイメージ周波数に対する阻止を有する結合バンドパスフィルタである
請求項1または2のいずれか1項に記載のフィルタ装置。 - 調整可能な通過域を有する前記フィルタ(2,3,4)は、有効信号に対する信号路を含んでおり、
該信号路は、少なくとも1つの容量性素子および誘導性素子(21,22,23,28;38,35,37,45)を含んでおり、
前記容量ダイオード(26,33,44)のアノード端子は前記信号路に結合されている
請求項1から3までのいずれか1項に記載のフィルタ装置。 - 制御信号(C0)に対する前記端子と、補正信号(C1,C2,C3)に対する前記端子は、前記容量ダイオード(26,33,44)の各抵抗(27,29,31,32,41,42)を介してデカップリングされている
請求項4に記載のフィルタ装置。 - 前記の調整可能なフィルタ(2)の有効信号入力側は、アンテナに対する端子(1)に結合されており、
該端子にて濾波すべき高周波信号が受信される
請求項1から5までのいずれか1項に記載のフィルタ装置。 - 前記の周波数が制御可能な発振器(6)の出力側と、前記フィルタ(4)とに結合されている混合器(5)を有する、
請求項6に記載のフィルタ装置。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
EP00103653.2 | 2000-02-21 | ||
EP00103653A EP1128552B1 (de) | 2000-02-21 | 2000-02-21 | Schaltungsanordnung zur Filterung eines Hochfrequenzsignals |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2001274715A JP2001274715A (ja) | 2001-10-05 |
JP3710715B2 true JP3710715B2 (ja) | 2005-10-26 |
Family
ID=8167919
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2001045642A Expired - Fee Related JP3710715B2 (ja) | 2000-02-21 | 2001-02-21 | 高周波フィルタ装置 |
Country Status (4)
Country | Link |
---|---|
US (1) | US6795696B2 (ja) |
EP (1) | EP1128552B1 (ja) |
JP (1) | JP3710715B2 (ja) |
DE (1) | DE50014511D1 (ja) |
Families Citing this family (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6937190B1 (en) * | 2002-04-16 | 2005-08-30 | John R. Jackson | Electromagnetic impulse survey apparatus and method |
US7336939B2 (en) * | 2003-05-21 | 2008-02-26 | Broadcom Corporation | Integrated tracking filters for direct conversion and low-IF single conversion broadband filters |
DE102004034274A1 (de) | 2004-07-15 | 2006-02-09 | Infineon Technologies Ag | Empfängeranordnung, insbesondere für den digitalen Fernsehverteildienst und Verwendung derselben |
KR100692306B1 (ko) * | 2005-04-01 | 2007-03-09 | 인티그런트 테크놀로지즈(주) | 광대역 주파수의 채널 선택을 위한 트랙킹 필터. |
US7512391B2 (en) * | 2005-05-24 | 2009-03-31 | Freescale Semiconductor, Inc. | Self-aligning resonator filter circuit and wideband tuner circuit incorporating same |
US7400212B1 (en) | 2005-06-07 | 2008-07-15 | Vishinsky Adam S | Self-tuned active bandpass filters |
KR100754549B1 (ko) | 2005-08-22 | 2007-09-05 | 인피니언 테크놀로지스 아게 | 무선 주파수 신호를 필터링하는 회로 및 방법 |
US8374566B2 (en) * | 2008-04-04 | 2013-02-12 | Nxp B.V. | Integrated wideband RF tracking filter for RF front end with parallel band switched tuned amplifiers |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
IT1057837B (it) * | 1976-04-05 | 1982-03-30 | Indesit | Dispositivo per la sintonizzazione di un televisore |
JPS5534507A (en) * | 1978-09-01 | 1980-03-11 | Hitachi Ltd | Electronic tuning television picture receiver |
US4418428A (en) * | 1982-03-30 | 1983-11-29 | Rca Corporation | Tuning system for a multi-band television receiver |
US5392011A (en) * | 1992-11-20 | 1995-02-21 | Motorola, Inc. | Tunable filter having capacitively coupled tuning elements |
US6118499A (en) * | 1997-05-19 | 2000-09-12 | Mitsubishi Denki Kabushiki Kaisha | Digital television signal receiver |
FR2778288B1 (fr) * | 1998-04-29 | 2000-07-13 | Matra Nortel Communications | Filtre passe-bande accordable |
-
2000
- 2000-02-21 EP EP00103653A patent/EP1128552B1/de not_active Expired - Lifetime
- 2000-02-21 DE DE50014511T patent/DE50014511D1/de not_active Expired - Lifetime
-
2001
- 2001-02-20 US US09/789,821 patent/US6795696B2/en not_active Expired - Fee Related
- 2001-02-21 JP JP2001045642A patent/JP3710715B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
EP1128552A1 (de) | 2001-08-29 |
DE50014511D1 (de) | 2007-09-06 |
US20010027093A1 (en) | 2001-10-04 |
JP2001274715A (ja) | 2001-10-05 |
EP1128552B1 (de) | 2007-07-25 |
US6795696B2 (en) | 2004-09-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6307442B1 (en) | Enhanced LC filter with tunable Q | |
US20060281431A1 (en) | Radio frequency tuner | |
US8836447B2 (en) | Tuner and front-end circuit thereof | |
WO2005020433A2 (en) | Broadband integrated digitally tunable filters | |
JPH0467371B2 (ja) | ||
EP0299578B1 (en) | Tv-rf input circuit | |
US6064866A (en) | Switchable bandpass filter for a multiband tuner | |
JP3710715B2 (ja) | 高周波フィルタ装置 | |
JP2755631B2 (ja) | 帯域フィルタ回路配置 | |
EP1443641B1 (en) | Switchable tuneable bandpass filter with optimized frequency response | |
JP3600075B2 (ja) | テレビジョンチューナ | |
JPH0258917A (ja) | テレビジョンのチューナ | |
JPH09284157A (ja) | テレビジョンチューナの入力回路 | |
MXPA97002782A (en) | Entry circuit for a televis tuner | |
US9461608B2 (en) | Radio frequency filter | |
JPH0730456A (ja) | テレビジョンチューナ | |
KR200322195Y1 (ko) | 디지털 방송 수신용 튜너의 자동이득제어회로 | |
KR101154292B1 (ko) | 튜너의 자동이득 제어회로 | |
JP4043214B2 (ja) | テレビジョンチューナ | |
JPS6019329A (ja) | 少くとも2つの周波数領域用のチユ−ナ | |
JPH01213031A (ja) | チューナ回路装置 | |
JPS6219007Y2 (ja) | ||
JP3065761B2 (ja) | フィルタ装置 | |
JP2004357174A (ja) | 電子チューナの入力回路 | |
JPS5912205B2 (ja) | 高周波増幅回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040512 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040811 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050713 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050810 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080819 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090819 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090819 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100819 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110819 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110819 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120819 Year of fee payment: 7 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120819 Year of fee payment: 7 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120819 Year of fee payment: 7 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120819 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120819 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130819 Year of fee payment: 8 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |