JP3706256B2 - 共通線同期式多重伝送方式 - Google Patents
共通線同期式多重伝送方式 Download PDFInfo
- Publication number
- JP3706256B2 JP3706256B2 JP23869498A JP23869498A JP3706256B2 JP 3706256 B2 JP3706256 B2 JP 3706256B2 JP 23869498 A JP23869498 A JP 23869498A JP 23869498 A JP23869498 A JP 23869498A JP 3706256 B2 JP3706256 B2 JP 3706256B2
- Authority
- JP
- Japan
- Prior art keywords
- data
- control device
- terminals
- master clock
- synchronization signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Time-Division Multiplex Systems (AREA)
- Small-Scale Networks (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は共通線同期式多重伝送方式に係わり、特に端末の接続位置による遅延時間の相違を無くすことにより、データの衝突を防止するためのガードタイム（ガードビット）を最小にして伝送距離の自由性の向上を図る共通線同期式多重伝送方式に関する。
【０００２】
【従来の技術】
従来から、この種の共通線同期式多重伝送方式として、図４のブロック図に示す構成の共通線同期式多重伝送装置が提案されている。
【０００３】
同図に示す共通線同期式多重伝送装置は、制御装置１０１と、制御装置１０１に延線接続される伝送路Ｌ101の終端に接続され伝送路Ｌ101の特性インピーダンスで終端させる終端器１０２と、伝送路Ｌ101上の分岐点Ｐ101a、Ｐ101b、…Ｐ101nをそれぞれ介して伝送路Ｌ101にハイインピーダンスでバス接続される複数の端末１０３ａ、１０３ｂ、…１０３ｎとで構成されている。
【０００４】
図５のブロック図に示すように、制御装置１０１には制御回路（以下、ＣＰＵと称す）１１０と、データ整形回路１１１と、トランシーバ回路１１２と、音声交換回路１１３とが備えられている。また、終端器１０２には終端抵抗Ｒ101、Ｒ102が備えられている。更に、複数の端末１０３ａ、１０３b、…１０３ｎはそれぞれ同様な構成であり、制御回路（以下、ＣＰＵと称す）１２０と、データ整形回路１２１と、トランシーバ回路１２２と、音声コーデック回路１２３と、スピーカ１２４と、マイク１２５と、選局用スイッチ１２６と、応答用スイッチ１２７と、終話用スイッチ１２８とがそれぞれ備えられている。
【０００５】
このように構成された共通線同期式多重伝送装置が用いられた共通線同期式多重伝送方式において、制御装置１０１のポーリング制御により複数の端末１０３a、１０３ｂ、…１０３ｎを順次動作させるためには、制御装置１０１のＣＰＵ１１０に予め記憶されていたアドレステーブルおよびデータテーブルから順に読み出されたポーリングアドレスおよび制御データが含有された下り制御データＳ100a、Ｓ100b、…Ｓ100nを順次サイクリックに出力させる。ここでは、複数の端末１０３a、１０３ｂ、…１０３ｎのうち、端末１０３ａを動作させるためのポーリングアドレスおよび制御データが含有された下り制御データＳ100aが制御装置１０１のＣＰＵ１１０から出力された場合の動作について説明する。
【０００６】
この下り制御データＳ100aはデータ整形回路１１１に入力され、図６のタイミングチャートに示すマスタークロックＳ110の搬送波でＰＳＫ（Phase Shift Keying）変調され下りデータの伝送フォーマットにデータ整形された同期フラグＳ200aを先頭にポーリングアドレスＳ201a、制御データＳ202a、ＰＣＭ（パルス符号変調）データＳ203a、Ｓ204aからなる下りデータＳ120aとしてマスタークロックＳ110とともに送出される。このマスタークロックＳ110および下りデータＳ120aはトランシーバ回路１１２から伝送路Ｌ101および伝送路Ｌ101上の分岐点Ｐ101a、Ｐ101b、…Ｐ101nをそれぞれ介して複数の端末１０３ａ、１０３ｂ、…１０３ｎにそれぞれ伝送される。
【０００７】
このマスタークロックＳ110および下りデータＳ120aが複数の端末１０３ａ、１０３ｂ、…１０３ｎのうち端末１０３ａに入力されたとすると、マスタークロックＳ110および下りデータＳ120aはトランシーバ回路１２２にて同期フラグＳ200aを基準に受信されデータ整形回路１２１に入力される。データ整形回路１２１は入力された下りデータＳ120aのポーリングアドレスＳ201aと自局アドレスとを比較参照する。ここでは、比較参照されたポーリングアドレスＳ201aと自局アドレスとが一致することから、データ整形回路１２１は下りデータＳ120aから制御データＳ202aを取り出して下り制御データＳ212aとしてＣＰＵ１２０に出力する。一方、上述の端末１０３ａ以外の他の端末１０３ｂ、…１０３ｎのデータ整形回路１２１に入力されたマスタークロックＳ110および下りデータＳ120aのうち、下りデータＳ120aのポーリングアドレスＳ201aと自局アドレスとは一致しないことから、他の端末１０３ｂ、…１０３ｎのデータ整形回路１２１からＣＰＵ１２０に下り制御データＳ212aは出力されない。
【０００８】
端末１０３ａのＣＰＵ１２０は、入力された下り制御データＳ212aを入力検出するとともに選局用スイッチ１２６、応答用スイッチ１２７、終話用スイッチ１２８のオン／オフの状態を検出したデータを上り制御データＳ300aとしてデータ整形回路１２１に出力する。データ整形回路１２１は入力された上り制御データＳ300aを図６のタイミングチャートに示すマスタークロックＳ110の搬送波でＰＳＫ変調され上りデータの伝送フォーマットにデータ整形されたポーリングアドレスＳ201aを先頭に制御データＳ400a、データの衝突を防止するためのガードビットが挿入されたＰＣＭデータＳ203a、Ｓ204aからなる上りデータＳ310aとして送出する。この上りデータＳ310aはトランシーバ回路１２２から分岐点Ｐ101aおよび伝送路Ｌ101を介して制御装置１０１に伝送される。
【０００９】
制御装置１０１に入力された上りデータＳ310aはトランシーバ回路１１２にて受信されデータ整形回路１１１に入力される。データ整形回路１１１は入力された上りデータＳ310aから制御データＳ400aを取り出して上り制御データＳ410aとしてＣＰＵ１１０に出力する。ＣＰＵ１１０は入力された上り制御データＳ410aを検出して、そのデータを次ポーリング時における下り制御データとして出力する。
【００１０】
また、伝送路Ｌ101を介する複数の端末１０３ａ、１０３ｂ、…１０３ｎ間における通話成立時には、図６のタイミングチャートに示す上述の制御データＳ202a、Ｓ400aの送受とそれにより割り付けられた下りデータＳ120aおよび上りデータＳ310a中の音声データのタイムスロット（ＰＣＭデータＳ203a、Ｓ204a）から音声データを読み書きさせていた（詳述せず）。
【００１１】
【発明が解決しようとする課題】
しかしながら、従来の共通線同期式多重伝送方式では、制御装置１０１から伝送路Ｌ101および伝送路Ｌ101上の分岐点Ｐ101a、Ｐ101b、…Ｐ101nをそれぞれ介して複数の端末１０３ａ、１０３ｂ、…１０３ｎ間におけるデータ（下りデータ、上りデータ）の伝送距離が伸びると、伝送路による遅延が往復となり制御装置から近い端末と遠い端末とでは遅延時間が大幅に異なることから、伝送距離の伸びに比例してデータの衝突を防止するための図６のタイミングチャートに示すようなガードビットの挿入を増やす必要があり、伝送距離の自由度が抑制されるといった難点があった。
【００１２】
本発明は上述の難点を解消するためになされたもので、伝送路の終端部に接続される終端器にシステムクロック発生回路を備え、システムクロック発生回路から出力されるマスタークロックおよびデータの同期をとるフレーム同期信号を制御装置および複数の端末にそれぞれ伝送させ、端末がフレーム同期信号を検出した時にのみ制御装置に上りデータを送出させることにより、フレーム同期信号に対して相対遅延が生じないようにした共通線同期式多重伝送方式を提供することを目的とする。
【００１３】
【課題を解決するための手段】
このような目的を達成するため、本発明の共通線同期式多重伝送方式は、伝送路の両端に、制御装置データ整形回路を有する制御装置と、終端機能を有する終端器とをそれぞれ接続し、伝送路に端末データ整形回路を有する複数の端末をバス接続し、終端器にマスタークロックと下り、上りデータの同期をとるフレーム同期信号をそれぞれ出力するシステムクロック発生回路を備え、終端器のシステムクロック発生回路から出力されたマスタークロックおよびフレーム同期信号を制御装置と複数の端末とにそれぞれ伝送して、制御装置において、下り制御データを制御装置データ整形回路に入力し、マスタークロックの搬送波で周波数変調し、下りデータとしてフレーム同期信号に同期させて時分割でフレーム毎に送出し、複数の端末において、端末データ整形回路で、入力された上り制御データをマスタークロックの搬送波で周波数変調し、上りデータとしてフレーム同期信号に同期させて送出することにより制御装置からのポーリングを終端器からのマスタークロックおよびフレーム同期信号で同期させて時分割でフレーム毎に複数の端末を操作するものである。
【００１４】
このような共通線同期式多重伝送方式によれば、伝送路の両端にそれぞれ接続される制御装置および終端器のうち、伝送路の終端部に接続される終端器からマスタークロックとデータ（下りデータ、上りデータ）の同期をとるためのフレーム同期信号を、制御装置と伝送路にバス接続される複数の端末にそれぞれ出力することにより、制御装置からポーリング制御のために複数の端末に伝送される下りデータはマスタークロックの搬送波で周波数変調されフレーム同期信号により同期がとられて伝送され、ポーリング端末から制御装置に伝送される上りデータについてもマスタークロックの搬送波で周波数変調されフレーム同期信号により同期がとられて伝送されることから時分割でフレーム毎に複数の端末をポーリング操作できる。よって、端末の接続位置による遅延時間の相違の影響を受けずに、上りデータに挿入されるデータの衝突を防止するためのガードタイム（ガードビット）を最小にできることから、伝送距離の自由度の向上が図れる。
【００１５】
【発明の実施の形態】
以下、本発明の共通線同期式多重伝送方式をその好ましい形態の一実施例について図面を参照して説明する。
【００１６】
図２は本発明の共通線同期式多重伝送方式の一実施例に用いられた共通線同期式多重伝送装置の全体構成を示すブロック図であり、制御装置１と、制御装置１に延線接続される伝送路Ｌ1の終端に接続され伝送路Ｌ1の特性インピーダンスで終端させる終端器２と、伝送路Ｌ1上の分岐点Ｐ1a、Ｐ1b、…Ｐ1nをそれぞれ介して伝送路Ｌ1にハイインピーダンスでバス接続される複数の端末３ａ、３ｂ、…３ｎとで構成されている。
【００１７】
図１のブロック図に示すように、制御装置１には制御回路（以下、ＣＰＵと称す）１０と、データ整形回路１１と、トランシーバ回路１２と、音声交換回路１３とが備えられている。また、終端器２にはシステムクロック発生回路２０と、ＰＳＫ（Phase Shift Keying）変調回路２１と、トランシーバ回路２２とが備えられている。更に、複数の端末３ａ、３ｂ、…３ｎはそれぞれ同様な構成であり、制御回路（以下、ＣＰＵと称す）３０と、データ整形回路３１と、トランシーバ回路３２と、音声コーデック回路３３と、スピーカ３４と、マイク３５と、選局用スイッチ３６と、応答用スイッチ３７と、終話用スイッチ３８とがそれぞれ備えられている。
【００１８】
このように構成された共通線同期式多重伝送装置が用いられた共通線同期式多重伝送方式について、以下、図１（図２）のブロック図および図３のタイミングチャートをそれぞれ参照して説明する。
【００１９】
図１のブロック図に示す終端器２のシステムクロック発生回路２０から出力された図３のタイミングチャートに示すマスタークロックＳ1および後述する下りデータ、上りデータの同期をとるフレーム同期信号Ｓ2は、ＰＳＫ変調回路２１にてマスタークロックＳ1の搬送波でＰＳＫ（Phase Shift Keying）変調され、トランシーバ回路２２を介して伝送路Ｌ1に送出される。このマスタークロックＳ1およびフレーム同期信号Ｓ2は伝送路Ｌ1を介して制御装置１と、伝送路Ｌ1上の分岐点Ｐ1a、Ｐ1b、…Ｐ1nをそれぞれ介して複数の端末３ａ、３ｂ、…３ｎとにそれぞれ伝送される。また、制御装置１に入力されたマスタークロックＳ1およびフレーム同期信号Ｓ2はトランシーバ回路１２にて受信されデータ整形回路１１に入力される。更に、複数の端末３ａ、３ｂ、…３ｎにそれぞれ入力されたマスタークロックＳ1およびフレーム同期信号Ｓ2はトランシーバ回路３２にて受信されデータ整形回路３１にそれぞれ入力される。
【００２０】
ここで、制御装置１のポーリング制御により複数の端末３a、３ｂ、…３nを順次動作させるためには、制御装置１のＣＰＵ１０に予め記憶されていたアドレステーブルおよびデータテーブルから順に読み出されたポーリングアドレスおよび制御データが含有された下り制御データＳ10ａ、Ｓ10b、…Ｓ10nを順次サイクリックに出力させる。ここでは、複数の端末３a、３ｂ、…３ｎのうち、端末３ａを動作させるためのポーリングアドレスおよび制御データが含有された下り制御データＳ10aが制御装置１のＣＰＵ１０から出力された場合の動作について説明する。
【００２１】
この下り制御データＳ10aはデータ整形回路１１に入力され、図３のタイミングチャートに示すマスタークロックＳ1の搬送波でＰＳＫ変調され下りデータの伝送フォーマットにデータ整形されたスタートビットＳ30aを先頭にポーリングアドレスＳ31a、制御データＳ32a、ＰＣＭ（パルス符号変調）データＳ33a、Ｓ34aからなる下りデータＳ20aとしてフレーム同期信号Ｓ2に同期させて時分割でフレーム毎に送出される。この下りデータＳ20aはトランシーバ回路１２から伝送路Ｌ1および伝送路Ｌ1上の分岐点Ｐ1a、Ｐ1b、…Ｐ1nをそれぞれ介して複数の端末３ａ、３ｂ、…３ｎにそれぞれ伝送される。
【００２２】
この下りデータＳ20aが複数の端末３ａ、３ｂ、…３ｎのうち端末３ａに入力されたとすると、下りデータＳ20aはトランシーバ回路３２にてスタートビットＳ30aを基準に受信されデータ整形回路３１に入力される。データ整形回路３１は入力された下りデータＳ20aのポーリングアドレスＳ31aと自局アドレスとを比較参照する。ここでは、比較参照されたポーリングアドレスＳ31aと自局アドレスとが一致することから、データ整形回路３１は下りデータＳ20aから制御データＳ32aを取り出して下り制御データＳ42aとしてＣＰＵ３０に出力する。一方、上述の端末３ａ以外の他の端末３ｂ、…３ｎのデータ整形回路３１に入力された下りデータＳ20aのポーリングアドレスＳ31aと自局アドレスとは一致しないことから、他の端末３ｂ、…３ｎのデータ整形回路３１からＣＰＵ３０に下り制御データＳ42aは出力されない。
【００２３】
端末３ａのＣＰＵ３０は、入力された下り制御データＳ42aを入力検出するとともに選局用スイッチ３６、応答用スイッチ３７、終話用スイッチ３８のオン／オフの状態を検出したデータを上り制御データＳ50aとしてデータ整形回路３１に出力する。データ整形回路３１は入力された上り制御データＳ50aを図３のタイミングチャートに示すマスタークロックＳ1の搬送波でＰＳＫ変調され上りデータの伝送フォーマットにデータ整形されたポーリングアドレスＳ31aを先頭に制御データＳ70a、データの衝突を防止するためのガードビットが挿入されたＰＣＭデータＳ33a、Ｓ34aからなる上りデータＳ60aとしてフレーム同期信号Ｓ2に同期させて送出する。この上りデータＳ60aはトランシーバ回路３２から分岐点Ｐ1aおよび伝送路Ｌ1を介して制御装置１に伝送される。
【００２４】
制御装置１に入力された上りデータＳ60aはトランシーバ回路１２にて受信されデータ整形回路１１に入力される。データ整形回路１１は入力された上りデータＳ60aから制御データＳ70aを取り出して上り制御データＳ80aとしてＣＰＵ１０に出力する。ＣＰＵ１０は入力された上り制御データＳ80aを検出して、そのデータを次ポーリング時における下り制御データとして出力する。よって、制御装置１は終端器２から出力されるマスタークロックＳ1およびフレーム同期信号Ｓ2により同期させて複数の端末３ａ、３ｂ、…３ｎを時分割でフレーム毎に操作（ポーリング操作）することができる。
【００２５】
また、伝送路Ｌ1を介する複数の端末３ａ、３ｂ、…３ｎ間における通話成立時には、図３のタイミングチャートに示す上述の制御データＳ32a、Ｓ70aの送受とそれにより割り付けられた下りデータＳ20aおよび上りデータＳ60a中の音声データのタイムスロット（ＰＣＭデータＳ33a、Ｓ34a）からマスタークロックＳ1およびフレーム同期信号Ｓ2のタイミングで読み書きすることができる（詳述せず）。
【００２６】
【発明の効果】
以上の説明から明らかなように、本発明の共通線同期式多重伝送方式によれば、伝送路の終端部に接続される終端器からマスタークロックとデータ（下りデータ、上りデータ）の同期をとるフレーム同期信号をそれぞれ出力するように構成したので、伝送路にバス接続される端末の接続位置による信号（データ）伝送の遅延時間の相違を無くし、上りデータに挿入されるデータの衝突を防止するためのガードタイム（ガードビット）を最小にできることから、伝送距離の自由度の向上が図れる。また、デジタルの信号（データ）を周波数分割多重して伝送させたことから配線の省線化も図れる。
【図面の簡単な説明】
【図１】 本発明による共通線同期式多重伝送方式の一実施例に用いられた共通線同期式多重伝送装置の具体的な構成を示すブロック図。
【図２】 図１の共通線同期式多重伝送装置の全体構成を示すブロック図。
【図３】 本発明の一実施例で送受信された信号（下りデータ、マスタークロック、フレーム同期信号、上りデータ）を示すタイミングチャート。
【図４】 従来の共通線同期式多重伝送方式に用いられた共通線同期式多重伝送装置の全体構成を示すブロック図。
【図５】 図４の共通線同期式多重伝送装置の具体的な構成を示すブロック図。
【図６】 従来例で送受信された信号（マスタークロック、下りデータ、上りデータ）を示すタイミングチャート。
【符号の説明】
１……制御装置
２……終端器
３ａ、３ｂ、…３ｎ……複数の端末
２０……システムクロック発生回路
Ｌ1……伝送路
Ｓ1……マスタークロック
Ｓ2……フレーム同期信号
Ｓ20a、Ｓ60a……データ（下りデータ、上りデータ）
１１……データ整形回路（制御装置データ整形回路）
３１……データ整形回路（端末データ整形回路）
Ｓ 10a ……下り制御データ
Ｓ 50a ……上り制御データ
【発明の属する技術分野】
本発明は共通線同期式多重伝送方式に係わり、特に端末の接続位置による遅延時間の相違を無くすことにより、データの衝突を防止するためのガードタイム（ガードビット）を最小にして伝送距離の自由性の向上を図る共通線同期式多重伝送方式に関する。
【０００２】
【従来の技術】
従来から、この種の共通線同期式多重伝送方式として、図４のブロック図に示す構成の共通線同期式多重伝送装置が提案されている。
【０００３】
同図に示す共通線同期式多重伝送装置は、制御装置１０１と、制御装置１０１に延線接続される伝送路Ｌ101の終端に接続され伝送路Ｌ101の特性インピーダンスで終端させる終端器１０２と、伝送路Ｌ101上の分岐点Ｐ101a、Ｐ101b、…Ｐ101nをそれぞれ介して伝送路Ｌ101にハイインピーダンスでバス接続される複数の端末１０３ａ、１０３ｂ、…１０３ｎとで構成されている。
【０００４】
図５のブロック図に示すように、制御装置１０１には制御回路（以下、ＣＰＵと称す）１１０と、データ整形回路１１１と、トランシーバ回路１１２と、音声交換回路１１３とが備えられている。また、終端器１０２には終端抵抗Ｒ101、Ｒ102が備えられている。更に、複数の端末１０３ａ、１０３b、…１０３ｎはそれぞれ同様な構成であり、制御回路（以下、ＣＰＵと称す）１２０と、データ整形回路１２１と、トランシーバ回路１２２と、音声コーデック回路１２３と、スピーカ１２４と、マイク１２５と、選局用スイッチ１２６と、応答用スイッチ１２７と、終話用スイッチ１２８とがそれぞれ備えられている。
【０００５】
このように構成された共通線同期式多重伝送装置が用いられた共通線同期式多重伝送方式において、制御装置１０１のポーリング制御により複数の端末１０３a、１０３ｂ、…１０３ｎを順次動作させるためには、制御装置１０１のＣＰＵ１１０に予め記憶されていたアドレステーブルおよびデータテーブルから順に読み出されたポーリングアドレスおよび制御データが含有された下り制御データＳ100a、Ｓ100b、…Ｓ100nを順次サイクリックに出力させる。ここでは、複数の端末１０３a、１０３ｂ、…１０３ｎのうち、端末１０３ａを動作させるためのポーリングアドレスおよび制御データが含有された下り制御データＳ100aが制御装置１０１のＣＰＵ１１０から出力された場合の動作について説明する。
【０００６】
この下り制御データＳ100aはデータ整形回路１１１に入力され、図６のタイミングチャートに示すマスタークロックＳ110の搬送波でＰＳＫ（Phase Shift Keying）変調され下りデータの伝送フォーマットにデータ整形された同期フラグＳ200aを先頭にポーリングアドレスＳ201a、制御データＳ202a、ＰＣＭ（パルス符号変調）データＳ203a、Ｓ204aからなる下りデータＳ120aとしてマスタークロックＳ110とともに送出される。このマスタークロックＳ110および下りデータＳ120aはトランシーバ回路１１２から伝送路Ｌ101および伝送路Ｌ101上の分岐点Ｐ101a、Ｐ101b、…Ｐ101nをそれぞれ介して複数の端末１０３ａ、１０３ｂ、…１０３ｎにそれぞれ伝送される。
【０００７】
このマスタークロックＳ110および下りデータＳ120aが複数の端末１０３ａ、１０３ｂ、…１０３ｎのうち端末１０３ａに入力されたとすると、マスタークロックＳ110および下りデータＳ120aはトランシーバ回路１２２にて同期フラグＳ200aを基準に受信されデータ整形回路１２１に入力される。データ整形回路１２１は入力された下りデータＳ120aのポーリングアドレスＳ201aと自局アドレスとを比較参照する。ここでは、比較参照されたポーリングアドレスＳ201aと自局アドレスとが一致することから、データ整形回路１２１は下りデータＳ120aから制御データＳ202aを取り出して下り制御データＳ212aとしてＣＰＵ１２０に出力する。一方、上述の端末１０３ａ以外の他の端末１０３ｂ、…１０３ｎのデータ整形回路１２１に入力されたマスタークロックＳ110および下りデータＳ120aのうち、下りデータＳ120aのポーリングアドレスＳ201aと自局アドレスとは一致しないことから、他の端末１０３ｂ、…１０３ｎのデータ整形回路１２１からＣＰＵ１２０に下り制御データＳ212aは出力されない。
【０００８】
端末１０３ａのＣＰＵ１２０は、入力された下り制御データＳ212aを入力検出するとともに選局用スイッチ１２６、応答用スイッチ１２７、終話用スイッチ１２８のオン／オフの状態を検出したデータを上り制御データＳ300aとしてデータ整形回路１２１に出力する。データ整形回路１２１は入力された上り制御データＳ300aを図６のタイミングチャートに示すマスタークロックＳ110の搬送波でＰＳＫ変調され上りデータの伝送フォーマットにデータ整形されたポーリングアドレスＳ201aを先頭に制御データＳ400a、データの衝突を防止するためのガードビットが挿入されたＰＣＭデータＳ203a、Ｓ204aからなる上りデータＳ310aとして送出する。この上りデータＳ310aはトランシーバ回路１２２から分岐点Ｐ101aおよび伝送路Ｌ101を介して制御装置１０１に伝送される。
【０００９】
制御装置１０１に入力された上りデータＳ310aはトランシーバ回路１１２にて受信されデータ整形回路１１１に入力される。データ整形回路１１１は入力された上りデータＳ310aから制御データＳ400aを取り出して上り制御データＳ410aとしてＣＰＵ１１０に出力する。ＣＰＵ１１０は入力された上り制御データＳ410aを検出して、そのデータを次ポーリング時における下り制御データとして出力する。
【００１０】
また、伝送路Ｌ101を介する複数の端末１０３ａ、１０３ｂ、…１０３ｎ間における通話成立時には、図６のタイミングチャートに示す上述の制御データＳ202a、Ｓ400aの送受とそれにより割り付けられた下りデータＳ120aおよび上りデータＳ310a中の音声データのタイムスロット（ＰＣＭデータＳ203a、Ｓ204a）から音声データを読み書きさせていた（詳述せず）。
【００１１】
【発明が解決しようとする課題】
しかしながら、従来の共通線同期式多重伝送方式では、制御装置１０１から伝送路Ｌ101および伝送路Ｌ101上の分岐点Ｐ101a、Ｐ101b、…Ｐ101nをそれぞれ介して複数の端末１０３ａ、１０３ｂ、…１０３ｎ間におけるデータ（下りデータ、上りデータ）の伝送距離が伸びると、伝送路による遅延が往復となり制御装置から近い端末と遠い端末とでは遅延時間が大幅に異なることから、伝送距離の伸びに比例してデータの衝突を防止するための図６のタイミングチャートに示すようなガードビットの挿入を増やす必要があり、伝送距離の自由度が抑制されるといった難点があった。
【００１２】
本発明は上述の難点を解消するためになされたもので、伝送路の終端部に接続される終端器にシステムクロック発生回路を備え、システムクロック発生回路から出力されるマスタークロックおよびデータの同期をとるフレーム同期信号を制御装置および複数の端末にそれぞれ伝送させ、端末がフレーム同期信号を検出した時にのみ制御装置に上りデータを送出させることにより、フレーム同期信号に対して相対遅延が生じないようにした共通線同期式多重伝送方式を提供することを目的とする。
【００１３】
【課題を解決するための手段】
このような目的を達成するため、本発明の共通線同期式多重伝送方式は、伝送路の両端に、制御装置データ整形回路を有する制御装置と、終端機能を有する終端器とをそれぞれ接続し、伝送路に端末データ整形回路を有する複数の端末をバス接続し、終端器にマスタークロックと下り、上りデータの同期をとるフレーム同期信号をそれぞれ出力するシステムクロック発生回路を備え、終端器のシステムクロック発生回路から出力されたマスタークロックおよびフレーム同期信号を制御装置と複数の端末とにそれぞれ伝送して、制御装置において、下り制御データを制御装置データ整形回路に入力し、マスタークロックの搬送波で周波数変調し、下りデータとしてフレーム同期信号に同期させて時分割でフレーム毎に送出し、複数の端末において、端末データ整形回路で、入力された上り制御データをマスタークロックの搬送波で周波数変調し、上りデータとしてフレーム同期信号に同期させて送出することにより制御装置からのポーリングを終端器からのマスタークロックおよびフレーム同期信号で同期させて時分割でフレーム毎に複数の端末を操作するものである。
【００１４】
このような共通線同期式多重伝送方式によれば、伝送路の両端にそれぞれ接続される制御装置および終端器のうち、伝送路の終端部に接続される終端器からマスタークロックとデータ（下りデータ、上りデータ）の同期をとるためのフレーム同期信号を、制御装置と伝送路にバス接続される複数の端末にそれぞれ出力することにより、制御装置からポーリング制御のために複数の端末に伝送される下りデータはマスタークロックの搬送波で周波数変調されフレーム同期信号により同期がとられて伝送され、ポーリング端末から制御装置に伝送される上りデータについてもマスタークロックの搬送波で周波数変調されフレーム同期信号により同期がとられて伝送されることから時分割でフレーム毎に複数の端末をポーリング操作できる。よって、端末の接続位置による遅延時間の相違の影響を受けずに、上りデータに挿入されるデータの衝突を防止するためのガードタイム（ガードビット）を最小にできることから、伝送距離の自由度の向上が図れる。
【００１５】
【発明の実施の形態】
以下、本発明の共通線同期式多重伝送方式をその好ましい形態の一実施例について図面を参照して説明する。
【００１６】
図２は本発明の共通線同期式多重伝送方式の一実施例に用いられた共通線同期式多重伝送装置の全体構成を示すブロック図であり、制御装置１と、制御装置１に延線接続される伝送路Ｌ1の終端に接続され伝送路Ｌ1の特性インピーダンスで終端させる終端器２と、伝送路Ｌ1上の分岐点Ｐ1a、Ｐ1b、…Ｐ1nをそれぞれ介して伝送路Ｌ1にハイインピーダンスでバス接続される複数の端末３ａ、３ｂ、…３ｎとで構成されている。
【００１７】
図１のブロック図に示すように、制御装置１には制御回路（以下、ＣＰＵと称す）１０と、データ整形回路１１と、トランシーバ回路１２と、音声交換回路１３とが備えられている。また、終端器２にはシステムクロック発生回路２０と、ＰＳＫ（Phase Shift Keying）変調回路２１と、トランシーバ回路２２とが備えられている。更に、複数の端末３ａ、３ｂ、…３ｎはそれぞれ同様な構成であり、制御回路（以下、ＣＰＵと称す）３０と、データ整形回路３１と、トランシーバ回路３２と、音声コーデック回路３３と、スピーカ３４と、マイク３５と、選局用スイッチ３６と、応答用スイッチ３７と、終話用スイッチ３８とがそれぞれ備えられている。
【００１８】
このように構成された共通線同期式多重伝送装置が用いられた共通線同期式多重伝送方式について、以下、図１（図２）のブロック図および図３のタイミングチャートをそれぞれ参照して説明する。
【００１９】
図１のブロック図に示す終端器２のシステムクロック発生回路２０から出力された図３のタイミングチャートに示すマスタークロックＳ1および後述する下りデータ、上りデータの同期をとるフレーム同期信号Ｓ2は、ＰＳＫ変調回路２１にてマスタークロックＳ1の搬送波でＰＳＫ（Phase Shift Keying）変調され、トランシーバ回路２２を介して伝送路Ｌ1に送出される。このマスタークロックＳ1およびフレーム同期信号Ｓ2は伝送路Ｌ1を介して制御装置１と、伝送路Ｌ1上の分岐点Ｐ1a、Ｐ1b、…Ｐ1nをそれぞれ介して複数の端末３ａ、３ｂ、…３ｎとにそれぞれ伝送される。また、制御装置１に入力されたマスタークロックＳ1およびフレーム同期信号Ｓ2はトランシーバ回路１２にて受信されデータ整形回路１１に入力される。更に、複数の端末３ａ、３ｂ、…３ｎにそれぞれ入力されたマスタークロックＳ1およびフレーム同期信号Ｓ2はトランシーバ回路３２にて受信されデータ整形回路３１にそれぞれ入力される。
【００２０】
ここで、制御装置１のポーリング制御により複数の端末３a、３ｂ、…３nを順次動作させるためには、制御装置１のＣＰＵ１０に予め記憶されていたアドレステーブルおよびデータテーブルから順に読み出されたポーリングアドレスおよび制御データが含有された下り制御データＳ10ａ、Ｓ10b、…Ｓ10nを順次サイクリックに出力させる。ここでは、複数の端末３a、３ｂ、…３ｎのうち、端末３ａを動作させるためのポーリングアドレスおよび制御データが含有された下り制御データＳ10aが制御装置１のＣＰＵ１０から出力された場合の動作について説明する。
【００２１】
この下り制御データＳ10aはデータ整形回路１１に入力され、図３のタイミングチャートに示すマスタークロックＳ1の搬送波でＰＳＫ変調され下りデータの伝送フォーマットにデータ整形されたスタートビットＳ30aを先頭にポーリングアドレスＳ31a、制御データＳ32a、ＰＣＭ（パルス符号変調）データＳ33a、Ｓ34aからなる下りデータＳ20aとしてフレーム同期信号Ｓ2に同期させて時分割でフレーム毎に送出される。この下りデータＳ20aはトランシーバ回路１２から伝送路Ｌ1および伝送路Ｌ1上の分岐点Ｐ1a、Ｐ1b、…Ｐ1nをそれぞれ介して複数の端末３ａ、３ｂ、…３ｎにそれぞれ伝送される。
【００２２】
この下りデータＳ20aが複数の端末３ａ、３ｂ、…３ｎのうち端末３ａに入力されたとすると、下りデータＳ20aはトランシーバ回路３２にてスタートビットＳ30aを基準に受信されデータ整形回路３１に入力される。データ整形回路３１は入力された下りデータＳ20aのポーリングアドレスＳ31aと自局アドレスとを比較参照する。ここでは、比較参照されたポーリングアドレスＳ31aと自局アドレスとが一致することから、データ整形回路３１は下りデータＳ20aから制御データＳ32aを取り出して下り制御データＳ42aとしてＣＰＵ３０に出力する。一方、上述の端末３ａ以外の他の端末３ｂ、…３ｎのデータ整形回路３１に入力された下りデータＳ20aのポーリングアドレスＳ31aと自局アドレスとは一致しないことから、他の端末３ｂ、…３ｎのデータ整形回路３１からＣＰＵ３０に下り制御データＳ42aは出力されない。
【００２３】
端末３ａのＣＰＵ３０は、入力された下り制御データＳ42aを入力検出するとともに選局用スイッチ３６、応答用スイッチ３７、終話用スイッチ３８のオン／オフの状態を検出したデータを上り制御データＳ50aとしてデータ整形回路３１に出力する。データ整形回路３１は入力された上り制御データＳ50aを図３のタイミングチャートに示すマスタークロックＳ1の搬送波でＰＳＫ変調され上りデータの伝送フォーマットにデータ整形されたポーリングアドレスＳ31aを先頭に制御データＳ70a、データの衝突を防止するためのガードビットが挿入されたＰＣＭデータＳ33a、Ｓ34aからなる上りデータＳ60aとしてフレーム同期信号Ｓ2に同期させて送出する。この上りデータＳ60aはトランシーバ回路３２から分岐点Ｐ1aおよび伝送路Ｌ1を介して制御装置１に伝送される。
【００２４】
制御装置１に入力された上りデータＳ60aはトランシーバ回路１２にて受信されデータ整形回路１１に入力される。データ整形回路１１は入力された上りデータＳ60aから制御データＳ70aを取り出して上り制御データＳ80aとしてＣＰＵ１０に出力する。ＣＰＵ１０は入力された上り制御データＳ80aを検出して、そのデータを次ポーリング時における下り制御データとして出力する。よって、制御装置１は終端器２から出力されるマスタークロックＳ1およびフレーム同期信号Ｓ2により同期させて複数の端末３ａ、３ｂ、…３ｎを時分割でフレーム毎に操作（ポーリング操作）することができる。
【００２５】
また、伝送路Ｌ1を介する複数の端末３ａ、３ｂ、…３ｎ間における通話成立時には、図３のタイミングチャートに示す上述の制御データＳ32a、Ｓ70aの送受とそれにより割り付けられた下りデータＳ20aおよび上りデータＳ60a中の音声データのタイムスロット（ＰＣＭデータＳ33a、Ｓ34a）からマスタークロックＳ1およびフレーム同期信号Ｓ2のタイミングで読み書きすることができる（詳述せず）。
【００２６】
【発明の効果】
以上の説明から明らかなように、本発明の共通線同期式多重伝送方式によれば、伝送路の終端部に接続される終端器からマスタークロックとデータ（下りデータ、上りデータ）の同期をとるフレーム同期信号をそれぞれ出力するように構成したので、伝送路にバス接続される端末の接続位置による信号（データ）伝送の遅延時間の相違を無くし、上りデータに挿入されるデータの衝突を防止するためのガードタイム（ガードビット）を最小にできることから、伝送距離の自由度の向上が図れる。また、デジタルの信号（データ）を周波数分割多重して伝送させたことから配線の省線化も図れる。
【図面の簡単な説明】
【図１】 本発明による共通線同期式多重伝送方式の一実施例に用いられた共通線同期式多重伝送装置の具体的な構成を示すブロック図。
【図２】 図１の共通線同期式多重伝送装置の全体構成を示すブロック図。
【図３】 本発明の一実施例で送受信された信号（下りデータ、マスタークロック、フレーム同期信号、上りデータ）を示すタイミングチャート。
【図４】 従来の共通線同期式多重伝送方式に用いられた共通線同期式多重伝送装置の全体構成を示すブロック図。
【図５】 図４の共通線同期式多重伝送装置の具体的な構成を示すブロック図。
【図６】 従来例で送受信された信号（マスタークロック、下りデータ、上りデータ）を示すタイミングチャート。
【符号の説明】
１……制御装置
２……終端器
３ａ、３ｂ、…３ｎ……複数の端末
２０……システムクロック発生回路
Ｌ1……伝送路
Ｓ1……マスタークロック
Ｓ2……フレーム同期信号
Ｓ20a、Ｓ60a……データ（下りデータ、上りデータ）
１１……データ整形回路（制御装置データ整形回路）
３１……データ整形回路（端末データ整形回路）
Ｓ 10a ……下り制御データ
Ｓ 50a ……上り制御データ
Claims (1)
- 伝送路（Ｌ1）の両端に、制御装置データ整形回路（１１）を有する制御装置（１）と、終端機能を有する終端器（２）とをそれぞれ接続し、
前記伝送路に端末データ整形回路（３１）を有する複数の端末（３a、３b、…３ｎ）をバス接続し、
前記終端器にマスタークロック（Ｓ1）と下り、上りデータ（Ｓ20a、Ｓ60a）の同期をとるフレーム同期信号（Ｓ2）をそれぞれ出力するシステムクロック発生回路（２０）を備え、
前記終端器の前記システムクロック発生回路から出力された前記マスタークロックおよび前記フレーム同期信号を前記制御装置と前記複数の端末とにそれぞれ伝送して、前記制御装置において、下り制御データ（Ｓ 10a ）を前記制御装置データ整形回路に入力し、前記マスタークロックの搬送波で周波数変調し、下りデータ（Ｓ 20a ）として前記フレーム同期信号に同期させて時分割でフレーム毎に送出し、前記複数の端末において、端末データ整形回路で、入力された上り制御データ（Ｓ 50a ）を前記マスタークロックの搬送波で周波数変調し、上りデータ（Ｓ 60a ）として前記フレーム同期信号に同期させて送出することにより前記制御装置からのポーリングを前記終端器からの前記マスタークロックおよび前記フレーム同期信号で同期させて時分割でフレーム毎に前記複数の端末を操作することを特徴とする共通線同期式多重伝送方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23869498A JP3706256B2 (ja) | 1998-08-25 | 1998-08-25 | 共通線同期式多重伝送方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23869498A JP3706256B2 (ja) | 1998-08-25 | 1998-08-25 | 共通線同期式多重伝送方式 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000069061A JP2000069061A (ja) | 2000-03-03 |
| JP3706256B2 true JP3706256B2 (ja) | 2005-10-12 |
Family
ID=17033918
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP23869498A Expired - Fee Related JP3706256B2 (ja) | 1998-08-25 | 1998-08-25 | 共通線同期式多重伝送方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3706256B2 (ja) |
-
1998
- 1998-08-25 JP JP23869498A patent/JP3706256B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2000069061A (ja) | 2000-03-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5621895A (en) | Frame-structured bus system for transmitting both synchronous and asynchronous data over a star-coupled local operation network | |
| JPS5944149A (ja) | 通信システム | |
| JP4709269B2 (ja) | フレームセグメント内でのデータ送信を表すシグナリングバイト又はコーディングバイオレーションを使用してフレームセグメント内の同期性のネットワークを通して異なる形式のデータを送るための通信システム | |
| JP3296980B2 (ja) | 電気通信システムにおいて使用されるサービス回路による無線基地局の同期 | |
| JP3706256B2 (ja) | 共通線同期式多重伝送方式 | |
| JP2000197111A (ja) | 移動体通信システムの同期制御方法および移動体通信用制御装置 | |
| JP3254874B2 (ja) | デジタルコードレス電話装置 | |
| JP3574337B2 (ja) | 同期式多重伝送装置 | |
| JP3049461B2 (ja) | 無線中継方法およびその装置 | |
| JP2001186099A (ja) | 同期式データ伝送方式及び装置 | |
| JP3574338B2 (ja) | 同期式多重伝送装置 | |
| JPS61196653A (ja) | 回線切換交換機にデータサービスを提供するシステム | |
| JP2745694B2 (ja) | 双方向バス伝送方式 | |
| EP1050981B1 (en) | Flexible time slot for communication | |
| KR0141290B1 (ko) | 소용량 교환기의 가입자용량 확장용 스위치 네트워크 | |
| JP3500529B2 (ja) | ディジタルコードレス電話装置の接続装置 | |
| JP2000041286A (ja) | 無線通信システム | |
| JPH11103283A (ja) | Ｔｄｍａ／ｔｄｄ伝送方法 | |
| JPS6319111B2 (ja) | ||
| JP5979518B1 (ja) | 子機、親機、モニタおよび通信方法 | |
| KR950014624B1 (ko) | 피씨엠 음성신호 교환장치 | |
| JP2001119362A (ja) | コントロールタイムスロット中継回路 | |
| JPH0621873A (ja) | 移動通信システムにおける位相調整装置 | |
| JP2809244B2 (ja) | 非常回線接続方式 | |
| JP3498282B2 (ja) | ディジタルコードレス電話装置の接続装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050228 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050405 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050606 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050705 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050728 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110805 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110805 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140805 Year of fee payment: 9 |
|
| LAPS | Cancellation because of no payment of annual fees |