JP3704754B2 - 放電灯点灯装置 - Google Patents
放電灯点灯装置 Download PDFInfo
- Publication number
- JP3704754B2 JP3704754B2 JP19084895A JP19084895A JP3704754B2 JP 3704754 B2 JP3704754 B2 JP 3704754B2 JP 19084895 A JP19084895 A JP 19084895A JP 19084895 A JP19084895 A JP 19084895A JP 3704754 B2 JP3704754 B2 JP 3704754B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- discharge lamp
- capacitor
- frequency
- switching element
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Landscapes
- Circuit Arrangements For Discharge Lamps (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は放電灯点灯装置に関する。
【０００２】
【従来の技術】
本発明に係る第１従来例として特開平４ー１９３０６７号公報に示したものがあり、その基本構成を示す回路図を図１２に示す。
【０００３】
本回路は、少なくともスイッチング素子ＳＷ１及び振動要素Ｚ２を含んでなると共に、平滑コンデンサＣ１を直流電源電圧として負荷に交流の高周波電圧を供給するインバータ回路ＩＮＶ１と、振動要素Ｚ２，スイッチング素子ＳＷ１の直列接続を介して整流器ＤＢの出力端に接続されたインピーダンス素子Ｚ１とから構成される。
【０００４】
そして、スイッチング素子ＳＷ１が高速でオン・オフして、交流電源Ｖｓ→整流器ＤＢ→インピーダンス素子Ｚ１→振動要素Ｚ２→スイッチング素子ＳＷ１→整流器ＤＢ→交流電源Ｖｓの電流経路で電流が流れることにより入力力率が改善される。ここで、図１３に示す様なコンデンサＣｏ及びインダクタンス素子Ｌｏよりなるフィルター回路Ｆｏを付加すれば、入力電流の高調波成分も低く抑えられる。
【０００５】
また、スイッチング素子ＳＷ１がオンのとき、振動要素Ｚ２にはインバ−タ回路ＩＮＶ１の電流が流れると共に、上述の電流経路でも電流が流れるので、つまり振動要素Ｚ２はインバ−タ回路ＩＮＶ１と入力力率改善回路とで共用されることになり、回路構成も簡単になる。
【０００６】
なお、ダイオードＤ３は必要に応じて接続するが、インピーダンス素子Ｚ１の電流が反転してダイオードＤ３を介してコンデンサＣ１を充電したり、スイッチング素子ＳＷ１のオン時とは逆向きにインバ−タ回路ＩＮＶ１に電流を流したりすることができる。
【０００７】
図１４に具体回路例を示す。
本回路は、図１２に示す回路構成に於て、インピーダンス素子Ｚ１をインダクタンス素子Ｌ３とコンデンサＣ４との直列回路とし、振動要素Ｚ２としてインダクタンス素子Ｌ２を、インバ−タ回路ＩＮＶ１として所謂ハ−フブリッジ式インバータ回路を、インバータ回路ＩＮＶ１の負荷として放電灯Ｌａを用いたものである。
【０００８】
ます、インバ−タ回路ＩＮＶ１の動作について説明する。インバ−タ回路ＩＮＶ１は、トランジスタ（以下、スイッチング素子と呼ぶ。）Ｑ１，Ｑ２とダイオードＤ１，Ｄ２、インダクタンス素子Ｌ２、コンデンサＣ２，Ｃ３及び放電灯Ｌａにより構成されている。スイッチング素子Ｑ１，Ｑ２が高速で交互にオン・オフし、コンデンサＣ１の直流電圧を高周波に変換して放電灯Ｌａを高周波点灯させる。コンデンサＣ２は放電灯Ｌａのフィラメントの予熱用コンデンサであり、且つインダクタンス素子Ｌ２との共振用コンデンサも兼ねている。コンデンサＣ３はカップリングコンデンサである。
【０００９】
本回路の特徴は、振動要素Ｚ２であるインダクタンス素子Ｌ２とスイッチング素子Ｑ２との直列回路を、インダクタンス素子Ｌ３とコンデンサＣ４との直列回路を介して整流器ＤＢの出力端に接続したことである。このため、スイッチング素子Ｑ２がオンすると、交流電源Ｖｓ→整流器ＤＢ→インダクタンス素子Ｌ３→コンデンサＣ４→インダクタンス素子Ｌ２→スイッチング素子Ｑ２→整流器ＤＢ→交流電源Ｖｓの経路で入力電流が流れる。インダクタンス素子Ｌ３、コンデンサＣ４、インダクタンス素子Ｌ２は振動系を形成しており、いずれ電流の向きは反転する。反転した電流は、コンデンサＣ４→インダクタンス素子Ｌ３→ダイオードＤ３→スイッチング素子Ｑ１→インダクタンス素子Ｌ２→コンデンサＣ４を通る第１の経路、又は、コンデンサＣ４→インダクタンス素子Ｌ３→ダイオードＤ３→コンデンサＣ１→コンデンサＣ３→放電灯Ｌａ→コンデンサＣ４を通る第２の経路を流れ、コンデンサＣ４の電荷を放出する。第１又は第２のいずれの経路を通るかは、インダクタンス素子Ｌ３、コンデンサＣ４、インダクタンス素子Ｌ２の共振周波数とスイッチング周波数とによって決まる。
【００１０】
以上の過程は交流電源Ｖｓの商用周期の全区間にわたって繰り返されるので、入力電流が常に流れることになる。したがって入力力率が高くなる。また、例えば図１３に示す様な適当なフィルター回路を入力側に付加し、高周波成分を除去した入力電流波形は、入力電流の高調波成分の少ない正弦波に近い波形とすることができる。
【００１１】
図１５は図１４に示す回路の動作波形図である。
図中、Ｖｉｎは入力電圧、Ｉｉｎは入力電流で、Ｉｚは入力電流Ｉｉｎのうちインダクタンス素子Ｌ３とコンデンサＣ４とを通る成分、ＩＤ３は入力電流ＩｉｎのうちダイオードＤ３を通る成分である。Ｉｉｎ２は図１４には図示していないが、例えば図１３に示す様なフィルター回路Ｆｏを付加したときの入力波形であり、高周波成分が除去され、正弦波に近い波形となっている。入力電圧Ｖｉｎのピーク付近での入力電流Ｉｉｎ２の突部は、ダイオードＤ３を介して交流電源Ｖｓから直接的に流れる電流であり、インダクタンス素子Ｌ３とコンデンサＣ４とを適切に設計すれば更に下げることができる。
【００１２】
本回路では、インバータの振動要素であるインダクタンス素子Ｌ２は、入力力率改善用とインバータ回路用との両方から共用されている。したがって、インダクタンス素子Ｌ２にはＤＣ一ＤＣ変換、ＤＣ−AＣ変換という２つの変換過程を通らず、整流器ＤＢからの電流の一部が直接的に流れるので、回路総合効率が高くなる。
【００１３】
本発明に係る第２従来例として、当出願人出願の特願平６ー２７６８６２号に示したものがあり、その回路図を図１６〜図１８に示す。
【００１４】
図１６に示す回路は、本従来例に於ける主回路構成を示し、直流電源Ｅをインバータ回路ＩＮＶ２で交流の高周波電力に変換して放電灯Ｌａに供給すると共に、スイッチング素子Ｑ１１の駆動信号のオン信号の立ち上がりに同期してインバータ回路ＩＮＶ２の周波数を、先行予熱時の周波数ｆ２から点灯時の周波数ｆ１へと切り替るものである。
【００１５】
ここでインバータ回路ＩＮＶ２は一石式インバータ回路であり、主共振回路Ａ，３倍共振回路Ｂ，スイッチング素子Ｑ１１，スイッチング素子Ｑ１１に逆並列接続されたダイオードＤ１１，スイッチング素子Ｑ１１の駆動回路１から構成される。主共振回路Ａは、インダクタンス素子Ｌ１１とコンデンサＣ１１とからなる並列共振回路に、カップリングコンデンサＣ１３を介してインダクタンス素子Ｌ１２とコンデンサＣ１２とからなる直列共振回路を接続したものであり、コンデンサＣ１２の両端に放電灯Ｌａを並列接続している。３倍共振回路Ｂは、２次巻線ｎ２，ｎ３を有するインダクタンス素子ＬｎとコンデンサＣｎとの並列回路からなり、主共振回路Ａの一端とスイッチング素子Ｑ１１のコレクタ間に直列接続されている。そして、インダクタンス素子Ｌ１１，Ｌｎ，スイッチング素子Ｑ１１からなる直列接続が直流電源Ｅの両端に並列接続されている。また、インダクタンス素子Ｌｎの２次巻線ｎ２，ｎ３は放電灯ＬａのフィラメントＸ１，Ｘ２の各々に接続され、インダクタンス素子Ｌｎの２次巻線ｎ２，ｎ３に発生する２次電圧により放電灯ＬａのフィラメントＸ１，Ｘ２の各々に予熱電力を供給する。
【００１６】
図１７に、駆動回路１にスイッチング素子Ｑ１１の駆動信号Ｖｄを供給する制御回路の回路図を示し、その動作波形図を図１８に示す。
【００１７】
本制御回路は、発振回路２とタイマー回路３とから構成される。駆動回路１にスイッチング素子Ｑ１１の駆動信号Ｖｄを発生する発振回路２は、汎用のタイマーＩＣ（例えばＮＥＣ社製のμＰＣ５５５５など）よりなるタイマー回路ＴＭ及び外付けの抵抗Ｒ１，Ｒ２，コンデンサＣ１４から構成される。タイマー回路ＴＭの出力端子（３番ピン）には、図１８（ａ）に示す様なクロック信号が出力され、これをＤフリップフロップＦＦ１で分周して、図１８（ｂ）に示す様な駆動信号Ｖｄを得ている。
【００１８】
タイマー回路３は、先行予熱時から点灯時への切り替わりを制御するもので、コンパレータＣＰ１とＤフリップフロップＦＦ２とから構成される。コンパレ−タＣＰ１の正入力端子には基準電圧Ｖｋが入力され、コンパレ−タＣＰ１の負入力端子にはコンデンサＣ１５の両端電圧（以下、電圧と呼ぶ。）Ｖｃ１５が入力されている。コンデンサＣ１５は電源投入後抵抗Ｒ１６を介して充電され、電圧Ｖｃ１５は徐々に上昇する。電圧Ｖｃ１５が基準電圧Ｖｋを越えると、コンパレ−タＣＰ１の出力はハイ（Ｈ）レベルからロー（Ｌ）レベルへと変化をし、これによりＤフリップフロップＦＦ２の出力Ｑ、つまりタイマー回路３の出力はクロック入力端子ＣＬＫの立ち上がりに同期してＨレベルからＬレベルへと変化し、スイッチング素子Ｑ１２はオンからオフへと変化する。
【００１９】
スイッチング素子Ｑ１２がオンの時は、タイマー回路ＴＭの周波数制御端子（５番ピン）の電圧は、抵抗Ｒ１３〜Ｒ１５の分圧比で決まる低いレベルであるが、スイッチング素子Ｑ１２がオフすると、タイマー回路ＴＭの周波数制御端子（５番ピン）の電圧は、抵抗Ｒ１３，Ｒ１４の分圧比で決まる高いレベルへと変化する。これを受けてタイマー回路ＴＭの出力端子（３番ピン）の動作周波数ｆは２×ｆ２より２×ｆ１に切り替わり、スイッチング素子Ｑ１の駆動信号Ｖｄは、先行予熱時の周波数ｆ２より点灯時の周波数ｆ１へと切り替わる。
【００２０】
図１８には本従来例に於ける動作波形図を示す。
図中、（ａ）はタイマー回路ＴＭの出力信号（３番ピン）の電圧、（ｂ）はスイッチング素子Ｑ１１の駆動信号Ｖｄ、（ｃ）はコンパレ−タＣＰ１の出力信号、（ｄ）はタイマー回路３に於けるＤフリップフロップＦＦ２の出力信号、（ｅ）はスイッチング素子Ｑ１１の両端電圧Ｖ１，（ｆ）はスイッチング素子Ｑ１１に流れる電流ＩＤ１の波形を示す。タイマー回路３の出力は、ＤフリップフロップＦＦ２により発振回路２の出力信号と同期しているので、図１８（ａ）〜（ｄ）に示す様に、タイマー回路３の出力、つまりＤフリップフロップＦＦ２の出力は、スイッチング素子Ｑ１１の駆動信号の立ち上がりに同期してＨレベルからＬレベルへと切り替わる。即ちスイッチング素子Ｑ１１の駆動信号の立ち上がりに同期してスイッチング素子Ｑ１１の駆動信号の周波数はｆ２よりｆ１へと切り替わる様になる。この構成により、図１８（ｅ），（ｆ）に示す様に、先行予熱時の動作から点灯時の動作への切り替わりに際して過渡的に共振回路Ａ，Ｂの共振周波数を通過することはない。
【００２１】
インバータ回路を放電灯点灯装置に用いるには、先行予熱後に点灯する動作が要求される。具体的には、［１］先行予熱量（フィラメント加熱量）が大きいこと、［２］先行予熱中には放電灯は点灯しないこと、［３］点灯時には始動電圧に足る充分な電圧を放電灯に印加できること、［４］点灯後の常時予熱量（フィラメント加熱量）は小さいことが要求される。［１］と［２］の条件はランプ寿命を損なわないため、［３］の条件はランプの不点を防止するため、［４］の条件はランプ寿命を損なわないため、及び回路の電力損失を低減するためである。
【００２２】
以上の条件を実現するためには、図１６に示す回路に於て、図１９に示す様に、先行予熱時の周波数ｆ２と点灯時の周波数ｆ１とを設定し、スイッチング素子Ｑ１１のスイッチング周波数をｆ２からｆ１に切り替わるように制御してやれば良い。
【００２３】
図１９に示す実線（ａ）は主共振回路Ａの共振特性であり、ｆｘはその共振周波数である。また、図１９に示す破線（ｂ）は３倍共振回路Ｂの共振特性であり、ｆｙはその共振周波数である。これにより、上記条件［１］〜［４］を満足する放電灯点灯装置が得られる。
【００２４】
なお、ｆｘ＜ｆ１，ｆｙ＜ｆ２としているのは、動作モードを遅相モードとして、スイッチング素子Ｑ１１のストレスを低減するためである。
【００２５】
【発明が解決しようとする課題】
しかし、上記第１従来例に於ては以下の様な第１の問題点が生じる。
【００２６】
放電灯Ｌａを負荷とすると、図１５に示す回路に於て、先行予熱時にはコンデンサＣ２を介して放電灯Ｌａに予熱電力を供給しなければならず、放電灯Ｌａの両端電圧は高くなる。この為にインダクタンス素子Ｌ２を流れる電流の振幅は大きくなり、インダクタンス素子Ｌ３，コンデンサＣ４に流れる電流が大きくなってしまう。
【００２７】
つまり、インダクタンス素子Ｌ３，コンデンサＣ４からダイオードＤ３を介してコンデンサＣ１を充電する充電量が大きくなってしまい、また、先行予熱時には放電灯Ｌａは不点状態であるのでコンデンサＣ１の放電量は少なく、コンデンサＣ１の両端電圧（以下、電圧と呼ぶ。）Ｖｃ１が放電灯Ｌａの点灯時に比べてより高くなってしまう。そして、電圧Ｖｃ１が高くなると、スイッチング素子Ｑ１，Ｑ２などに大きなストレスが印加される。
【００２８】
更に、上記第２従来例に於ては以下の様な第２の問題点が生じる。
図１６に示す回路で、例えば交流電源Ｖｓを完全整流平滑した様な直流電源Ｅを用いた場合、入力力率が低下し、入力電流歪が生じ、入力電流高調波歪みも高くなってしまう。
【００２９】
本発明は、上記問題点に鑑みてなされたもので、その目的とするところは、入力力率を向上可能し、入力電流高調波歪みを低減可能であると共に、大きなストレスが印加されることを防止可能で、回路効率の向上が可能な放電灯点灯装置を提供することである。
【００３０】
【課題を解決するための手段】
少なくとも１つのスイッチング素子と、所定の主共振周波数を有する主共振回路と、主共振回路の３倍の共振周波数を有する３倍共振回路とを有すると共に、交流電源を整流器及び平滑コンデンサを介し整流平滑して得られた直流電源を、交流の高周波電力に変換して放電灯に供給するインバータ回路と、前記整流器の出力から、インピーダンス素子、前記インバータ回路の振動要素及び前記スイッチング素子を介して交流電源から入力電流を通電する電流経路とを備えた放電灯点灯装置であって、前記インバータ回路は、第１の動作周波数と第２の動作周波数とを有し、前記第１の動作周波数は３倍の共振周波数近傍で且つ３倍の共振周波数より大きいものであり、前記第２の動作周波数は主共振周波数近傍で且つ主共振周波数より大きいものであって、前記放電灯の先行予熱時には前記第１の動作周波数で発振動作をし、前記放電灯の点灯時には前記第２の動作周波数で発振動作をするものであることを特徴とする。
【００３２】
請求項２記載の発明によれば、直流電源電圧を検出することにより放電灯の異常検出を行うことを特徴とする。
【００３３】
【実施の形態】
（実施の形態１）
本発明に係る第１の実施の形態の回路図を図１に、その動作波形図を図２に示す。
【００３４】
図１４に示した第１従来例と異なる点は、インダクタンス素子Ｌ３を省略してコンデンサＣ４でインピーダンス素子Ｚ１を構成し、スイッチング素子Ｑ１，Ｑ２の接続点及びインダクタンス素子Ｌ２間にカップリング用コンデンサＣ５を設け、スイッチング素子Ｑ２及カップリング用コンデンサＣ５の直列接続の両端に３倍共振回路Ｚ３を並列接続し、カップリング用コンデンサＣ５，インダクタンス素子Ｌ２を介してスイッチング素子Ｑ２の両端にコンデンサＣ９及び放電灯Ｌａを並列接続すると共に、放電灯Ｌａの予熱電力を３倍共振回路Ｚ３より供給する様にしたことであり、その他の第１従来例と同一構成には同一符号を付すことにより説明を省略する。なお、インダクタンス素子Ｌ２とコンデンサＣ９とで主共振回路Ｚ４を構成する。
【００３５】
ここで３倍共振回路Ｚ３は、２次巻線ｎ２，ｎ３を有するトランスＴ１の１次巻線ｎ１とコンデンサＣ６との直列接続で構成され、トランスＴ１の２次巻線ｎ２，ｎ３はそれぞれ、コンデンサＣ７，Ｃ８を介して放電灯ＬａのフィラメントＸ１，Ｘ２に接続され、トランスＴ１の２次巻線ｎ２，ｎ３に発生する２次電圧によりフィラメントＸ１，Ｘ２に予熱電力を供給する。またスイッチング素子Ｑ１、Ｑ２は、発振回路４からの駆動信号Ｖｄを受ける駆動回路１ｂにより駆動される。更に、先行予熱時は、先行予熱回路５から発振回路４へ予熱信号Ｓ１が供給される。更にまた、インバ−タ回路ＩＮＶ３は、スイッチング素子Ｑ１，Ｑ２，ダイオードＤ１，Ｄ２，主共振回路Ｚ４，３倍共振回路Ｚ３，コンデンサＣ５，放電灯Ｌａより構成される。そして、図１の回路に於て、主共振回路Ｚ４の共振周波数をｆｏとし、３倍共振回路Ｚ３の共振周波数を３ｆｏとする。
【００３６】
なお、駆動回路１ｂ，発振回路４，先行予熱回路５で制御回路１０を構成する。更に、発振回路４，先行予熱回路５の各々は図１７に示す発振回路，タイマー回路を用いてもよく、また他の回路も用いてもよい。また駆動回路１ｂは、スイッチング素子Ｑ１，Ｑ２を駆動するものなら何でもよく、例えば図３に示す様なトランスＴ１０１，Ｔ１０２，抵抗Ｒ１０１〜Ｒ１０４，コンデンサＣ１０１，Ｃ１０２，トランジスタ（以下、スイッチング素子と呼ぶ。）Ｔｒ１０１〜Ｔｒ１０４，ＮＯＴゲートＩＣ１０１からなる回路でもよい。
【００３７】
次に、図２を参照して動作を簡単に説明する。
図２（ａ）に示す様に、時刻０〜ｔ１の放電灯Ｌａの先行予熱時では、駆動回路１によりインバ−タ回路ＩＮＶ３を、３ｆｏ近傍で且つ３ｆｏよりも大きい周波数ｆで動作させ、時刻ｔ１以降の放電灯Ｌａの点灯時では、駆動回路１によりインバ−タ回路ＩＮＶ３を、ｆｏ近傍で且つｆｏよりも大きい周波数ｆで動作させる。
【００３８】
この様な構成にすることにより、図２（ｃ）に示す様に電圧Ｖｃ１は、時刻０〜ｔ１の放電灯Ｌａの先行予熱時では低く、時刻ｔ１以降の放電灯Ｌａの点灯時では高くできる。
【００３９】
つまり、ｆ≒３ｆｏで動作させると、共振電流の殆どが３倍共振回路Ｚ３へ流れ、主共振回路Ｚ４には殆ど流れない。この為に、図２（ｂ）に示す様に放電灯Ｌａの両端電圧（以下、電圧と呼ぶ。）ＶＬａの振幅は大きく減少し、コンデンサＣ４を流れる電流も大きく減少し、よって図２（ｃ）に示す様に電圧Ｖｃ１は低くなり、図２（ｄ）に示す様に予熱電流の振幅は大きくなる。また、ｆ≒ｆｏで動作させると、共振電流の殆どが主共振回路Ｚ４へ流れ、３倍共振回路Ｚ３には殆ど流れない。この為に、図２（ｂ）に示す様に電圧ＶＬａの振幅は大きくなり、コンデンサＣ４を流れる電流も大きくなり、よって図２（ｃ）に示す様に電圧Ｖｃ１は高くなり、図２（ｄ）に示す様に予熱電流の振幅は小さくなる。
【００４０】
また本実施例に示す様に構成することで、スイッチングロスの低減も可能となる。以下にその理由について簡単に述べる。
【００４１】
先ず第１に、先行予熱時の電圧Ｖｃ１を低く、点灯時の電圧Ｖｃ１を高くすることができるので、コンデンサＣ１よりインバ−タ回路ＩＮＶ３へ同一電力を供給すると考えると、スイッチング素子Ｑ２に流れる電流（以下、電流と呼ぶ。）Ｉｃ２を低下できるので、スイッチング素子Ｑ２でのスイッチングロスを低下することができる。
【００４２】
第２の理由を図４を参照して以下に示す。
図４（ａ）には上記従来例に於けるスイッチング素子Ｑ２のコレクタ・エミッタ間電圧ＶＣＥと、電流Ｉｃ２と、スイッチング素子Ｑ２に逆並列接続されたダイオードＤ２に流れる電流ＩＤ２との波形を示す。図４（ｂ）には本実施例の放電灯Ｌａ点灯時に於けるスイッチング素子Ｑ２のコレクタ・エミッタ間電圧ＶＣＥと、電流Ｉｃ２と、スイッチング素子Ｑ２に逆並列接続されたダイオードＤ２に流れる電流ＩＤ２との波形、及び主共振回路Ｚ４，３倍共振回路Ｚ３に流れる共振電流波形を示す。
【００４３】
本実施例の放電灯Ｌａ点灯時に於て、図４（ｂ）に示す様に電流Ｉｃ２は、その大部分が主共振回路Ｚ４を流れる電流であるが、３倍共振回路Ｚ３にも一部電流が流れる。つまり電流Ｉｃ２は、主共振回路Ｚ４を流れる電流に３倍共振回路Ｚ３を流れる電流を重畳したものとなり、図４（ａ）と比べると電流Ｉｃ２（ｍａｘ）は減少する。ここでスイッチング素子Ｑ２でのスイッチングロスは一般にＩｃ２×ＶＣＥ（ｓａｔ）・・・・・・・・・・・・・・・（１）
で表され、電流Ｉｃ２（ｍａｘ）の減少によりスイッチング素子Ｑ２でのスイッチングロスの低減を図ることができる。なおスイッチング素子Ｑ２がＭＯＳＦＥＴである場合、スイッチング素子Ｑ２のオン抵抗をＲｏｎとし、そのスイッチングロスは、
Ｉｃ２×Ｉｃ２×Ｒｏｎ・・・・・・・・・・・・・・・・・（２）
で表されるので、電流Ｉｃ２（ｍａｘ）の減少によりトランジスタの場合と比べてよりスイッチング素子Ｑ２でのスイッチングロスの低減を図ることができる。
【００４４】
（実施の形態２）
本発明に係る第２の実施の形態の回路図を図５に示す。
【００４５】
図１に示した第１の実施の形態と異なる点は、スイッチング素子Ｑ１，Ｑ２としてＭＯＳＦＥＴを用いたことであり、その他の第１の実施の形態と同一構成には同一符号を付すことにより説明を省略する。なお、ダイオードＤ１，Ｄ２の代わりにＭＯＳＦＥＴの寄生ダイオードを用いてもよい。
【００４６】
（実施の形態３）
本発明に係る第３の実施の形態の回路図を図６に示す。本実施例は、主回路構成としてスイッチング素子Ｑ３を含んでなる一石式インバータ回路としたことであり、その回路構成は以下に示す通りである。なお、その基本的な回路動作は第１の実施の形態と同様であるので説明は省略する。
【００４７】
本回路は以下に示す様に構成する。
インダクタンス素子Ｌｏ，コンデンサＣｏからなるフィルタ回路Ｆｏを介して交流電源Ｖｓの両端に整流器ＤＢを接続し、整流器ＤＢの出力端にダイオードＤ３を介してコンデンサＣ１を並列接続する。コンデンサＣ１の両端には、インダクタンス素子Ｌ２１，Ｌｎ２，Ｌ２２，コンデンサＣ２３，Ｃ２２からなる直列回路を並列接続する。インダクタンス素子Ｌ２１はセンタタップを有するものであり、インダクタンス素子Ｌ２１の１次側を介してコンデンサＣ１の両端には制御回路１０で駆動するスイッチング素子Ｑ３が並列接続されている。またインダクタンス素子Ｌｎ２の両端にはコンデンサＣｎ２が並列接続されていると共に、インダクタンス素子Ｌｎ２は２次巻線ｎ２，ｎ３を介して放電灯ＬａのフィラメントＸ１，Ｘ２に予熱電力を供給する。コンデンサＣ２２の両端には放電灯Ｌａが並列接続されている。そして、整流器ＤＢの正の出力端子と放電灯Ｌａとの間にコンデンサＣ４が接続されている。
【００４８】
なお、制御回路１０は、図示しない駆動回路１ｃ，発振回路４，先行予熱回路５を含み構成されるものであり、駆動回路１ｃはスイッチング素子Ｑ３を駆動するものなら何でもよい。
【００４９】
（実施の形態４）
本発明に係る第４の実施の形態の回路図を図７に示す。本実施例は、主回路構成としてスイッチング素子Ｑ３１〜Ｑ３４を含んでなるフルブリッジ式インバータ回路としたことであり、その回路構成は以下に示す通りである。なお、その基本的な回路動作は第１の実施の形態と同様であるので説明は省略する。
【００５０】
本回路の構成は以下に示す通りである。
インダクタンス素子Ｌｏ，コンデンサＣｏからなるフィルタ回路Ｆｏを介して交流電源Ｖｓの両端に整流器ＤＢを接続し、整流器ＤＢの出力端にダイオードＤ３を介してコンデンサＣ１を並列接続する。コンデンサＣ１の両端には、負荷を放電灯Ｌａ１１，Ｌａ１２の直列接続とし、スイッチング素子Ｑ３１〜Ｑ３４，インダクタンス素子Ｌ３１，コンデンサＣ３１，Ｃ３２，トランスＴ２を含んでなるフルブリッジ式インバータ回路を接続している。トランスＴ２は２次巻線ｎ２，ｎ３，ｎ４を有し、トランスＴ２の２次巻線ｎ２，ｎ３，ｎ４を介して放電灯Ｌａ１１，Ｌａ１２の各々のフィラメントＸ１１，Ｘ１２，Ｘ１３，Ｘ１４に予熱電力を供給する。整流器ＤＢの正の出力端子と放電灯Ｌａ１１との間にコンデンサＣ４が接続されている。スイッチング素子Ｑ３１〜Ｑ３４は制御回路１０により駆動される。
【００５１】
なお、制御回路１０は、図示しない駆動回路１ｄ，発振回路４，先行予熱回路５を含み構成されるものであり、駆動回路１ｄはスイッチング素子Ｑ３１〜Ｑ３４を駆動するものなら何でもよく、例えば図８に示す様な、トランスＴ１０３〜Ｔ１０６，抵抗Ｒ１０５〜Ｒ１０１２，コンデンサＣ１０３〜Ｃ１０６，スイッチング素子Ｔｒ１０５〜Ｔｒ１０１２，ＮＯＴゲートＩＣ１０３，ＩＣ１０４からなる回路でもよい。
【００５２】
（実施の形態５）
本発明に係る第５の実施の形態の回路図を図９に、その動作波形を図１０に示す。
【００５３】
図１に示した第１の実施の形態と異なる点は、コンデンサＣ１の両端に抵抗Ｒ３１，Ｒ３２の直列接続からなる検出回路６を設けたことであり、その他の第１の実施の形態と同一構成には同一符号を付すことにより説明を省略する。
【００５４】
次に図１０を用いて動作を簡単に説明する。なお図１０に於ける実線は、ランプ寿命末期、無負荷状態、不点状態などのランプ異常状態での波形を示し、破線はランプ正常点灯状態での波形を示す。
【００５５】
ランプ異常状態では、図１０（ｂ）に示す様に、時刻ｔ１以降の点灯時での電圧ＶＬａの振幅がランプ正常状態と比べて大きくなるので、コンデンサＣ４を流れる電流が大きくなり、コンデンサＣ１への充電電流も大きくなり、図１０（ｃ）に示す様に電圧Ｖｃ１がランプ正常状態と比べて上昇する。電圧Ｖｃ１を抵抗Ｒ３１，Ｒ３２で分圧した電圧Ｖ３１を検出値として、電圧Ｖｃ１の上昇を検出することにより異常状態が検出できる。検出後はインバータ回路の微弱発振、発振停止などを行って電圧ＶＬａを低下させればよい。
【００５６】
なお、検出回路６は例えばツェナーダイオードを用いて電圧Ｖｃ１の上昇を検出するものでも、他の方法でもよく、また検出後の電圧ＶＬａの制御方法も何でもよい。
【００５７】
（実施の形態６）
本発明に係る第６の実施の形態の回路図を図１１に示す。
【００５８】
図１に示した第１の実施の形態と異なる点は、コンデンサＣ９をコンデンサＣ４１とコンデンサＣ４２とに分割すると共に、インピーダンス素子Ｚ１を介して整流器ＤＢの両端にコンデンサＣ４１を接続し、コンデンサＣ４１と放電灯Ｌａとの間にコンデンサＣ４２を接続したことであり、その他の第１の実施の形態と同一構成には同一符号を付すことにより説明を省略する。
【００５９】
つまり上記実施の形態１から実施の形態５では、インピーダンス素子Ｚ１であるコンデンサＣ４を放電灯Ｌａの一端に直接接続していたが、本実施の形態では、インピーダンス素子Ｚ１であるコンデンサＣ４を主共振回路Ｚ４を構成するコンデンサＣ４１，Ｃ４２に接続した。この様にインピーダンス素子Ｚ１であるコンデンサＣ４は、主共振回路Ｚ４に接続すればよい。
【００６０】
なお、上記全ての実施例に於て放電灯Ｌａは１灯に限定されるものではなく、また多灯の場合もそれらの接続は、並列、直列、直並列など限定されるものではない。
【００６２】
請求項１記載の発明によれば、入力力率を向上可能し、入力電流高調波歪みを低減可能あると共に、大きなストレスが印加されることを防止可能で、電力変換過程が少なくなることと放電灯点灯時の予熱電力の低減とにより回路効率の向上が可能であり、また先行予熱時に於て、予熱電力を増加して且つ放電灯の未放電状態を維持することにより放電灯の寿命を改善可能な放電灯点灯装置を提供できる。
【００６４】
請求項２記載の発明によれば、入力力率を向上可能し、入力電流高調波歪みを低減可能あると共に、大きなストレスが印加されることを防止可能で、電力変換過程が少なくなることと放電灯点灯時の予熱電力の低減とにより回路効率の向上が可能であり、また先行予熱時に於て、予熱電力を増加して且つ放電灯の未放電状態を維持することにより放電灯の寿命を改善可能で、簡単な構成で異常状態を検出可能な放電灯点灯装置を提供できる。
【図面の簡単な説明】
【図１】本発明に係る第１の実施の形態の回路図を示す。
【図２】上記実施の形態の動作波形図を示す。
【図３】上記実施の形態に係る駆動回路例を示す。
【図４】（ａ）は従来例に係るスイッチング素子の電圧・電流波形を示し、（ｂ）は上記実施の形態に係るスイッチング素子の電圧・電流波形を示す。
【図５】本発明に係る第２の実施の形態を示す回路図である。
【図６】本発明に係る第３の実施の形態を示す回路図である。
【図７】本発明に係る第４の実施の形態を示す回路図である。
【図８】上記実施の形態に係る駆動回路例を示す。
【図９】本発明に係る第５の実施の形態を示す回路図である。
【図１０】上記実施の形態の動作波形図を示す。
【図１１】本発明に係る第６の実施の形態を示す回路図である。
【図１２】本発明に係る第１従来例を示す回路図である。
【図１３】フィルタ回路例を示す回路図である。
【図１４】本発明に係る第２従来例を示す回路図である。
【図１５】上記従来例に係る動作波形図を示す。
【図１６】本発明に係る第３従来例を示す回路図である。
【図１７】上記従来例に係る発振回路とタイマー回路とを示す回路図である。
【図１８】上記従来例に係る動作波形図である。
【図１９】上記従来例に係る共振周波数を示す特性図である。
【符号の説明】
ｆ 周波数
ＩＮＶ インバータ回路
Ｌａ 放電灯
Ｑ スイッチング素子
【発明の属する技術分野】
本発明は放電灯点灯装置に関する。
【０００２】
【従来の技術】
本発明に係る第１従来例として特開平４ー１９３０６７号公報に示したものがあり、その基本構成を示す回路図を図１２に示す。
【０００３】
本回路は、少なくともスイッチング素子ＳＷ１及び振動要素Ｚ２を含んでなると共に、平滑コンデンサＣ１を直流電源電圧として負荷に交流の高周波電圧を供給するインバータ回路ＩＮＶ１と、振動要素Ｚ２，スイッチング素子ＳＷ１の直列接続を介して整流器ＤＢの出力端に接続されたインピーダンス素子Ｚ１とから構成される。
【０００４】
そして、スイッチング素子ＳＷ１が高速でオン・オフして、交流電源Ｖｓ→整流器ＤＢ→インピーダンス素子Ｚ１→振動要素Ｚ２→スイッチング素子ＳＷ１→整流器ＤＢ→交流電源Ｖｓの電流経路で電流が流れることにより入力力率が改善される。ここで、図１３に示す様なコンデンサＣｏ及びインダクタンス素子Ｌｏよりなるフィルター回路Ｆｏを付加すれば、入力電流の高調波成分も低く抑えられる。
【０００５】
また、スイッチング素子ＳＷ１がオンのとき、振動要素Ｚ２にはインバ−タ回路ＩＮＶ１の電流が流れると共に、上述の電流経路でも電流が流れるので、つまり振動要素Ｚ２はインバ−タ回路ＩＮＶ１と入力力率改善回路とで共用されることになり、回路構成も簡単になる。
【０００６】
なお、ダイオードＤ３は必要に応じて接続するが、インピーダンス素子Ｚ１の電流が反転してダイオードＤ３を介してコンデンサＣ１を充電したり、スイッチング素子ＳＷ１のオン時とは逆向きにインバ−タ回路ＩＮＶ１に電流を流したりすることができる。
【０００７】
図１４に具体回路例を示す。
本回路は、図１２に示す回路構成に於て、インピーダンス素子Ｚ１をインダクタンス素子Ｌ３とコンデンサＣ４との直列回路とし、振動要素Ｚ２としてインダクタンス素子Ｌ２を、インバ−タ回路ＩＮＶ１として所謂ハ−フブリッジ式インバータ回路を、インバータ回路ＩＮＶ１の負荷として放電灯Ｌａを用いたものである。
【０００８】
ます、インバ−タ回路ＩＮＶ１の動作について説明する。インバ−タ回路ＩＮＶ１は、トランジスタ（以下、スイッチング素子と呼ぶ。）Ｑ１，Ｑ２とダイオードＤ１，Ｄ２、インダクタンス素子Ｌ２、コンデンサＣ２，Ｃ３及び放電灯Ｌａにより構成されている。スイッチング素子Ｑ１，Ｑ２が高速で交互にオン・オフし、コンデンサＣ１の直流電圧を高周波に変換して放電灯Ｌａを高周波点灯させる。コンデンサＣ２は放電灯Ｌａのフィラメントの予熱用コンデンサであり、且つインダクタンス素子Ｌ２との共振用コンデンサも兼ねている。コンデンサＣ３はカップリングコンデンサである。
【０００９】
本回路の特徴は、振動要素Ｚ２であるインダクタンス素子Ｌ２とスイッチング素子Ｑ２との直列回路を、インダクタンス素子Ｌ３とコンデンサＣ４との直列回路を介して整流器ＤＢの出力端に接続したことである。このため、スイッチング素子Ｑ２がオンすると、交流電源Ｖｓ→整流器ＤＢ→インダクタンス素子Ｌ３→コンデンサＣ４→インダクタンス素子Ｌ２→スイッチング素子Ｑ２→整流器ＤＢ→交流電源Ｖｓの経路で入力電流が流れる。インダクタンス素子Ｌ３、コンデンサＣ４、インダクタンス素子Ｌ２は振動系を形成しており、いずれ電流の向きは反転する。反転した電流は、コンデンサＣ４→インダクタンス素子Ｌ３→ダイオードＤ３→スイッチング素子Ｑ１→インダクタンス素子Ｌ２→コンデンサＣ４を通る第１の経路、又は、コンデンサＣ４→インダクタンス素子Ｌ３→ダイオードＤ３→コンデンサＣ１→コンデンサＣ３→放電灯Ｌａ→コンデンサＣ４を通る第２の経路を流れ、コンデンサＣ４の電荷を放出する。第１又は第２のいずれの経路を通るかは、インダクタンス素子Ｌ３、コンデンサＣ４、インダクタンス素子Ｌ２の共振周波数とスイッチング周波数とによって決まる。
【００１０】
以上の過程は交流電源Ｖｓの商用周期の全区間にわたって繰り返されるので、入力電流が常に流れることになる。したがって入力力率が高くなる。また、例えば図１３に示す様な適当なフィルター回路を入力側に付加し、高周波成分を除去した入力電流波形は、入力電流の高調波成分の少ない正弦波に近い波形とすることができる。
【００１１】
図１５は図１４に示す回路の動作波形図である。
図中、Ｖｉｎは入力電圧、Ｉｉｎは入力電流で、Ｉｚは入力電流Ｉｉｎのうちインダクタンス素子Ｌ３とコンデンサＣ４とを通る成分、ＩＤ３は入力電流ＩｉｎのうちダイオードＤ３を通る成分である。Ｉｉｎ２は図１４には図示していないが、例えば図１３に示す様なフィルター回路Ｆｏを付加したときの入力波形であり、高周波成分が除去され、正弦波に近い波形となっている。入力電圧Ｖｉｎのピーク付近での入力電流Ｉｉｎ２の突部は、ダイオードＤ３を介して交流電源Ｖｓから直接的に流れる電流であり、インダクタンス素子Ｌ３とコンデンサＣ４とを適切に設計すれば更に下げることができる。
【００１２】
本回路では、インバータの振動要素であるインダクタンス素子Ｌ２は、入力力率改善用とインバータ回路用との両方から共用されている。したがって、インダクタンス素子Ｌ２にはＤＣ一ＤＣ変換、ＤＣ−AＣ変換という２つの変換過程を通らず、整流器ＤＢからの電流の一部が直接的に流れるので、回路総合効率が高くなる。
【００１３】
本発明に係る第２従来例として、当出願人出願の特願平６ー２７６８６２号に示したものがあり、その回路図を図１６〜図１８に示す。
【００１４】
図１６に示す回路は、本従来例に於ける主回路構成を示し、直流電源Ｅをインバータ回路ＩＮＶ２で交流の高周波電力に変換して放電灯Ｌａに供給すると共に、スイッチング素子Ｑ１１の駆動信号のオン信号の立ち上がりに同期してインバータ回路ＩＮＶ２の周波数を、先行予熱時の周波数ｆ２から点灯時の周波数ｆ１へと切り替るものである。
【００１５】
ここでインバータ回路ＩＮＶ２は一石式インバータ回路であり、主共振回路Ａ，３倍共振回路Ｂ，スイッチング素子Ｑ１１，スイッチング素子Ｑ１１に逆並列接続されたダイオードＤ１１，スイッチング素子Ｑ１１の駆動回路１から構成される。主共振回路Ａは、インダクタンス素子Ｌ１１とコンデンサＣ１１とからなる並列共振回路に、カップリングコンデンサＣ１３を介してインダクタンス素子Ｌ１２とコンデンサＣ１２とからなる直列共振回路を接続したものであり、コンデンサＣ１２の両端に放電灯Ｌａを並列接続している。３倍共振回路Ｂは、２次巻線ｎ２，ｎ３を有するインダクタンス素子ＬｎとコンデンサＣｎとの並列回路からなり、主共振回路Ａの一端とスイッチング素子Ｑ１１のコレクタ間に直列接続されている。そして、インダクタンス素子Ｌ１１，Ｌｎ，スイッチング素子Ｑ１１からなる直列接続が直流電源Ｅの両端に並列接続されている。また、インダクタンス素子Ｌｎの２次巻線ｎ２，ｎ３は放電灯ＬａのフィラメントＸ１，Ｘ２の各々に接続され、インダクタンス素子Ｌｎの２次巻線ｎ２，ｎ３に発生する２次電圧により放電灯ＬａのフィラメントＸ１，Ｘ２の各々に予熱電力を供給する。
【００１６】
図１７に、駆動回路１にスイッチング素子Ｑ１１の駆動信号Ｖｄを供給する制御回路の回路図を示し、その動作波形図を図１８に示す。
【００１７】
本制御回路は、発振回路２とタイマー回路３とから構成される。駆動回路１にスイッチング素子Ｑ１１の駆動信号Ｖｄを発生する発振回路２は、汎用のタイマーＩＣ（例えばＮＥＣ社製のμＰＣ５５５５など）よりなるタイマー回路ＴＭ及び外付けの抵抗Ｒ１，Ｒ２，コンデンサＣ１４から構成される。タイマー回路ＴＭの出力端子（３番ピン）には、図１８（ａ）に示す様なクロック信号が出力され、これをＤフリップフロップＦＦ１で分周して、図１８（ｂ）に示す様な駆動信号Ｖｄを得ている。
【００１８】
タイマー回路３は、先行予熱時から点灯時への切り替わりを制御するもので、コンパレータＣＰ１とＤフリップフロップＦＦ２とから構成される。コンパレ−タＣＰ１の正入力端子には基準電圧Ｖｋが入力され、コンパレ−タＣＰ１の負入力端子にはコンデンサＣ１５の両端電圧（以下、電圧と呼ぶ。）Ｖｃ１５が入力されている。コンデンサＣ１５は電源投入後抵抗Ｒ１６を介して充電され、電圧Ｖｃ１５は徐々に上昇する。電圧Ｖｃ１５が基準電圧Ｖｋを越えると、コンパレ−タＣＰ１の出力はハイ（Ｈ）レベルからロー（Ｌ）レベルへと変化をし、これによりＤフリップフロップＦＦ２の出力Ｑ、つまりタイマー回路３の出力はクロック入力端子ＣＬＫの立ち上がりに同期してＨレベルからＬレベルへと変化し、スイッチング素子Ｑ１２はオンからオフへと変化する。
【００１９】
スイッチング素子Ｑ１２がオンの時は、タイマー回路ＴＭの周波数制御端子（５番ピン）の電圧は、抵抗Ｒ１３〜Ｒ１５の分圧比で決まる低いレベルであるが、スイッチング素子Ｑ１２がオフすると、タイマー回路ＴＭの周波数制御端子（５番ピン）の電圧は、抵抗Ｒ１３，Ｒ１４の分圧比で決まる高いレベルへと変化する。これを受けてタイマー回路ＴＭの出力端子（３番ピン）の動作周波数ｆは２×ｆ２より２×ｆ１に切り替わり、スイッチング素子Ｑ１の駆動信号Ｖｄは、先行予熱時の周波数ｆ２より点灯時の周波数ｆ１へと切り替わる。
【００２０】
図１８には本従来例に於ける動作波形図を示す。
図中、（ａ）はタイマー回路ＴＭの出力信号（３番ピン）の電圧、（ｂ）はスイッチング素子Ｑ１１の駆動信号Ｖｄ、（ｃ）はコンパレ−タＣＰ１の出力信号、（ｄ）はタイマー回路３に於けるＤフリップフロップＦＦ２の出力信号、（ｅ）はスイッチング素子Ｑ１１の両端電圧Ｖ１，（ｆ）はスイッチング素子Ｑ１１に流れる電流ＩＤ１の波形を示す。タイマー回路３の出力は、ＤフリップフロップＦＦ２により発振回路２の出力信号と同期しているので、図１８（ａ）〜（ｄ）に示す様に、タイマー回路３の出力、つまりＤフリップフロップＦＦ２の出力は、スイッチング素子Ｑ１１の駆動信号の立ち上がりに同期してＨレベルからＬレベルへと切り替わる。即ちスイッチング素子Ｑ１１の駆動信号の立ち上がりに同期してスイッチング素子Ｑ１１の駆動信号の周波数はｆ２よりｆ１へと切り替わる様になる。この構成により、図１８（ｅ），（ｆ）に示す様に、先行予熱時の動作から点灯時の動作への切り替わりに際して過渡的に共振回路Ａ，Ｂの共振周波数を通過することはない。
【００２１】
インバータ回路を放電灯点灯装置に用いるには、先行予熱後に点灯する動作が要求される。具体的には、［１］先行予熱量（フィラメント加熱量）が大きいこと、［２］先行予熱中には放電灯は点灯しないこと、［３］点灯時には始動電圧に足る充分な電圧を放電灯に印加できること、［４］点灯後の常時予熱量（フィラメント加熱量）は小さいことが要求される。［１］と［２］の条件はランプ寿命を損なわないため、［３］の条件はランプの不点を防止するため、［４］の条件はランプ寿命を損なわないため、及び回路の電力損失を低減するためである。
【００２２】
以上の条件を実現するためには、図１６に示す回路に於て、図１９に示す様に、先行予熱時の周波数ｆ２と点灯時の周波数ｆ１とを設定し、スイッチング素子Ｑ１１のスイッチング周波数をｆ２からｆ１に切り替わるように制御してやれば良い。
【００２３】
図１９に示す実線（ａ）は主共振回路Ａの共振特性であり、ｆｘはその共振周波数である。また、図１９に示す破線（ｂ）は３倍共振回路Ｂの共振特性であり、ｆｙはその共振周波数である。これにより、上記条件［１］〜［４］を満足する放電灯点灯装置が得られる。
【００２４】
なお、ｆｘ＜ｆ１，ｆｙ＜ｆ２としているのは、動作モードを遅相モードとして、スイッチング素子Ｑ１１のストレスを低減するためである。
【００２５】
【発明が解決しようとする課題】
しかし、上記第１従来例に於ては以下の様な第１の問題点が生じる。
【００２６】
放電灯Ｌａを負荷とすると、図１５に示す回路に於て、先行予熱時にはコンデンサＣ２を介して放電灯Ｌａに予熱電力を供給しなければならず、放電灯Ｌａの両端電圧は高くなる。この為にインダクタンス素子Ｌ２を流れる電流の振幅は大きくなり、インダクタンス素子Ｌ３，コンデンサＣ４に流れる電流が大きくなってしまう。
【００２７】
つまり、インダクタンス素子Ｌ３，コンデンサＣ４からダイオードＤ３を介してコンデンサＣ１を充電する充電量が大きくなってしまい、また、先行予熱時には放電灯Ｌａは不点状態であるのでコンデンサＣ１の放電量は少なく、コンデンサＣ１の両端電圧（以下、電圧と呼ぶ。）Ｖｃ１が放電灯Ｌａの点灯時に比べてより高くなってしまう。そして、電圧Ｖｃ１が高くなると、スイッチング素子Ｑ１，Ｑ２などに大きなストレスが印加される。
【００２８】
更に、上記第２従来例に於ては以下の様な第２の問題点が生じる。
図１６に示す回路で、例えば交流電源Ｖｓを完全整流平滑した様な直流電源Ｅを用いた場合、入力力率が低下し、入力電流歪が生じ、入力電流高調波歪みも高くなってしまう。
【００２９】
本発明は、上記問題点に鑑みてなされたもので、その目的とするところは、入力力率を向上可能し、入力電流高調波歪みを低減可能であると共に、大きなストレスが印加されることを防止可能で、回路効率の向上が可能な放電灯点灯装置を提供することである。
【００３０】
【課題を解決するための手段】
少なくとも１つのスイッチング素子と、所定の主共振周波数を有する主共振回路と、主共振回路の３倍の共振周波数を有する３倍共振回路とを有すると共に、交流電源を整流器及び平滑コンデンサを介し整流平滑して得られた直流電源を、交流の高周波電力に変換して放電灯に供給するインバータ回路と、前記整流器の出力から、インピーダンス素子、前記インバータ回路の振動要素及び前記スイッチング素子を介して交流電源から入力電流を通電する電流経路とを備えた放電灯点灯装置であって、前記インバータ回路は、第１の動作周波数と第２の動作周波数とを有し、前記第１の動作周波数は３倍の共振周波数近傍で且つ３倍の共振周波数より大きいものであり、前記第２の動作周波数は主共振周波数近傍で且つ主共振周波数より大きいものであって、前記放電灯の先行予熱時には前記第１の動作周波数で発振動作をし、前記放電灯の点灯時には前記第２の動作周波数で発振動作をするものであることを特徴とする。
【００３２】
請求項２記載の発明によれば、直流電源電圧を検出することにより放電灯の異常検出を行うことを特徴とする。
【００３３】
【実施の形態】
（実施の形態１）
本発明に係る第１の実施の形態の回路図を図１に、その動作波形図を図２に示す。
【００３４】
図１４に示した第１従来例と異なる点は、インダクタンス素子Ｌ３を省略してコンデンサＣ４でインピーダンス素子Ｚ１を構成し、スイッチング素子Ｑ１，Ｑ２の接続点及びインダクタンス素子Ｌ２間にカップリング用コンデンサＣ５を設け、スイッチング素子Ｑ２及カップリング用コンデンサＣ５の直列接続の両端に３倍共振回路Ｚ３を並列接続し、カップリング用コンデンサＣ５，インダクタンス素子Ｌ２を介してスイッチング素子Ｑ２の両端にコンデンサＣ９及び放電灯Ｌａを並列接続すると共に、放電灯Ｌａの予熱電力を３倍共振回路Ｚ３より供給する様にしたことであり、その他の第１従来例と同一構成には同一符号を付すことにより説明を省略する。なお、インダクタンス素子Ｌ２とコンデンサＣ９とで主共振回路Ｚ４を構成する。
【００３５】
ここで３倍共振回路Ｚ３は、２次巻線ｎ２，ｎ３を有するトランスＴ１の１次巻線ｎ１とコンデンサＣ６との直列接続で構成され、トランスＴ１の２次巻線ｎ２，ｎ３はそれぞれ、コンデンサＣ７，Ｃ８を介して放電灯ＬａのフィラメントＸ１，Ｘ２に接続され、トランスＴ１の２次巻線ｎ２，ｎ３に発生する２次電圧によりフィラメントＸ１，Ｘ２に予熱電力を供給する。またスイッチング素子Ｑ１、Ｑ２は、発振回路４からの駆動信号Ｖｄを受ける駆動回路１ｂにより駆動される。更に、先行予熱時は、先行予熱回路５から発振回路４へ予熱信号Ｓ１が供給される。更にまた、インバ−タ回路ＩＮＶ３は、スイッチング素子Ｑ１，Ｑ２，ダイオードＤ１，Ｄ２，主共振回路Ｚ４，３倍共振回路Ｚ３，コンデンサＣ５，放電灯Ｌａより構成される。そして、図１の回路に於て、主共振回路Ｚ４の共振周波数をｆｏとし、３倍共振回路Ｚ３の共振周波数を３ｆｏとする。
【００３６】
なお、駆動回路１ｂ，発振回路４，先行予熱回路５で制御回路１０を構成する。更に、発振回路４，先行予熱回路５の各々は図１７に示す発振回路，タイマー回路を用いてもよく、また他の回路も用いてもよい。また駆動回路１ｂは、スイッチング素子Ｑ１，Ｑ２を駆動するものなら何でもよく、例えば図３に示す様なトランスＴ１０１，Ｔ１０２，抵抗Ｒ１０１〜Ｒ１０４，コンデンサＣ１０１，Ｃ１０２，トランジスタ（以下、スイッチング素子と呼ぶ。）Ｔｒ１０１〜Ｔｒ１０４，ＮＯＴゲートＩＣ１０１からなる回路でもよい。
【００３７】
次に、図２を参照して動作を簡単に説明する。
図２（ａ）に示す様に、時刻０〜ｔ１の放電灯Ｌａの先行予熱時では、駆動回路１によりインバ−タ回路ＩＮＶ３を、３ｆｏ近傍で且つ３ｆｏよりも大きい周波数ｆで動作させ、時刻ｔ１以降の放電灯Ｌａの点灯時では、駆動回路１によりインバ−タ回路ＩＮＶ３を、ｆｏ近傍で且つｆｏよりも大きい周波数ｆで動作させる。
【００３８】
この様な構成にすることにより、図２（ｃ）に示す様に電圧Ｖｃ１は、時刻０〜ｔ１の放電灯Ｌａの先行予熱時では低く、時刻ｔ１以降の放電灯Ｌａの点灯時では高くできる。
【００３９】
つまり、ｆ≒３ｆｏで動作させると、共振電流の殆どが３倍共振回路Ｚ３へ流れ、主共振回路Ｚ４には殆ど流れない。この為に、図２（ｂ）に示す様に放電灯Ｌａの両端電圧（以下、電圧と呼ぶ。）ＶＬａの振幅は大きく減少し、コンデンサＣ４を流れる電流も大きく減少し、よって図２（ｃ）に示す様に電圧Ｖｃ１は低くなり、図２（ｄ）に示す様に予熱電流の振幅は大きくなる。また、ｆ≒ｆｏで動作させると、共振電流の殆どが主共振回路Ｚ４へ流れ、３倍共振回路Ｚ３には殆ど流れない。この為に、図２（ｂ）に示す様に電圧ＶＬａの振幅は大きくなり、コンデンサＣ４を流れる電流も大きくなり、よって図２（ｃ）に示す様に電圧Ｖｃ１は高くなり、図２（ｄ）に示す様に予熱電流の振幅は小さくなる。
【００４０】
また本実施例に示す様に構成することで、スイッチングロスの低減も可能となる。以下にその理由について簡単に述べる。
【００４１】
先ず第１に、先行予熱時の電圧Ｖｃ１を低く、点灯時の電圧Ｖｃ１を高くすることができるので、コンデンサＣ１よりインバ−タ回路ＩＮＶ３へ同一電力を供給すると考えると、スイッチング素子Ｑ２に流れる電流（以下、電流と呼ぶ。）Ｉｃ２を低下できるので、スイッチング素子Ｑ２でのスイッチングロスを低下することができる。
【００４２】
第２の理由を図４を参照して以下に示す。
図４（ａ）には上記従来例に於けるスイッチング素子Ｑ２のコレクタ・エミッタ間電圧ＶＣＥと、電流Ｉｃ２と、スイッチング素子Ｑ２に逆並列接続されたダイオードＤ２に流れる電流ＩＤ２との波形を示す。図４（ｂ）には本実施例の放電灯Ｌａ点灯時に於けるスイッチング素子Ｑ２のコレクタ・エミッタ間電圧ＶＣＥと、電流Ｉｃ２と、スイッチング素子Ｑ２に逆並列接続されたダイオードＤ２に流れる電流ＩＤ２との波形、及び主共振回路Ｚ４，３倍共振回路Ｚ３に流れる共振電流波形を示す。
【００４３】
本実施例の放電灯Ｌａ点灯時に於て、図４（ｂ）に示す様に電流Ｉｃ２は、その大部分が主共振回路Ｚ４を流れる電流であるが、３倍共振回路Ｚ３にも一部電流が流れる。つまり電流Ｉｃ２は、主共振回路Ｚ４を流れる電流に３倍共振回路Ｚ３を流れる電流を重畳したものとなり、図４（ａ）と比べると電流Ｉｃ２（ｍａｘ）は減少する。ここでスイッチング素子Ｑ２でのスイッチングロスは一般にＩｃ２×ＶＣＥ（ｓａｔ）・・・・・・・・・・・・・・・（１）
で表され、電流Ｉｃ２（ｍａｘ）の減少によりスイッチング素子Ｑ２でのスイッチングロスの低減を図ることができる。なおスイッチング素子Ｑ２がＭＯＳＦＥＴである場合、スイッチング素子Ｑ２のオン抵抗をＲｏｎとし、そのスイッチングロスは、
Ｉｃ２×Ｉｃ２×Ｒｏｎ・・・・・・・・・・・・・・・・・（２）
で表されるので、電流Ｉｃ２（ｍａｘ）の減少によりトランジスタの場合と比べてよりスイッチング素子Ｑ２でのスイッチングロスの低減を図ることができる。
【００４４】
（実施の形態２）
本発明に係る第２の実施の形態の回路図を図５に示す。
【００４５】
図１に示した第１の実施の形態と異なる点は、スイッチング素子Ｑ１，Ｑ２としてＭＯＳＦＥＴを用いたことであり、その他の第１の実施の形態と同一構成には同一符号を付すことにより説明を省略する。なお、ダイオードＤ１，Ｄ２の代わりにＭＯＳＦＥＴの寄生ダイオードを用いてもよい。
【００４６】
（実施の形態３）
本発明に係る第３の実施の形態の回路図を図６に示す。本実施例は、主回路構成としてスイッチング素子Ｑ３を含んでなる一石式インバータ回路としたことであり、その回路構成は以下に示す通りである。なお、その基本的な回路動作は第１の実施の形態と同様であるので説明は省略する。
【００４７】
本回路は以下に示す様に構成する。
インダクタンス素子Ｌｏ，コンデンサＣｏからなるフィルタ回路Ｆｏを介して交流電源Ｖｓの両端に整流器ＤＢを接続し、整流器ＤＢの出力端にダイオードＤ３を介してコンデンサＣ１を並列接続する。コンデンサＣ１の両端には、インダクタンス素子Ｌ２１，Ｌｎ２，Ｌ２２，コンデンサＣ２３，Ｃ２２からなる直列回路を並列接続する。インダクタンス素子Ｌ２１はセンタタップを有するものであり、インダクタンス素子Ｌ２１の１次側を介してコンデンサＣ１の両端には制御回路１０で駆動するスイッチング素子Ｑ３が並列接続されている。またインダクタンス素子Ｌｎ２の両端にはコンデンサＣｎ２が並列接続されていると共に、インダクタンス素子Ｌｎ２は２次巻線ｎ２，ｎ３を介して放電灯ＬａのフィラメントＸ１，Ｘ２に予熱電力を供給する。コンデンサＣ２２の両端には放電灯Ｌａが並列接続されている。そして、整流器ＤＢの正の出力端子と放電灯Ｌａとの間にコンデンサＣ４が接続されている。
【００４８】
なお、制御回路１０は、図示しない駆動回路１ｃ，発振回路４，先行予熱回路５を含み構成されるものであり、駆動回路１ｃはスイッチング素子Ｑ３を駆動するものなら何でもよい。
【００４９】
（実施の形態４）
本発明に係る第４の実施の形態の回路図を図７に示す。本実施例は、主回路構成としてスイッチング素子Ｑ３１〜Ｑ３４を含んでなるフルブリッジ式インバータ回路としたことであり、その回路構成は以下に示す通りである。なお、その基本的な回路動作は第１の実施の形態と同様であるので説明は省略する。
【００５０】
本回路の構成は以下に示す通りである。
インダクタンス素子Ｌｏ，コンデンサＣｏからなるフィルタ回路Ｆｏを介して交流電源Ｖｓの両端に整流器ＤＢを接続し、整流器ＤＢの出力端にダイオードＤ３を介してコンデンサＣ１を並列接続する。コンデンサＣ１の両端には、負荷を放電灯Ｌａ１１，Ｌａ１２の直列接続とし、スイッチング素子Ｑ３１〜Ｑ３４，インダクタンス素子Ｌ３１，コンデンサＣ３１，Ｃ３２，トランスＴ２を含んでなるフルブリッジ式インバータ回路を接続している。トランスＴ２は２次巻線ｎ２，ｎ３，ｎ４を有し、トランスＴ２の２次巻線ｎ２，ｎ３，ｎ４を介して放電灯Ｌａ１１，Ｌａ１２の各々のフィラメントＸ１１，Ｘ１２，Ｘ１３，Ｘ１４に予熱電力を供給する。整流器ＤＢの正の出力端子と放電灯Ｌａ１１との間にコンデンサＣ４が接続されている。スイッチング素子Ｑ３１〜Ｑ３４は制御回路１０により駆動される。
【００５１】
なお、制御回路１０は、図示しない駆動回路１ｄ，発振回路４，先行予熱回路５を含み構成されるものであり、駆動回路１ｄはスイッチング素子Ｑ３１〜Ｑ３４を駆動するものなら何でもよく、例えば図８に示す様な、トランスＴ１０３〜Ｔ１０６，抵抗Ｒ１０５〜Ｒ１０１２，コンデンサＣ１０３〜Ｃ１０６，スイッチング素子Ｔｒ１０５〜Ｔｒ１０１２，ＮＯＴゲートＩＣ１０３，ＩＣ１０４からなる回路でもよい。
【００５２】
（実施の形態５）
本発明に係る第５の実施の形態の回路図を図９に、その動作波形を図１０に示す。
【００５３】
図１に示した第１の実施の形態と異なる点は、コンデンサＣ１の両端に抵抗Ｒ３１，Ｒ３２の直列接続からなる検出回路６を設けたことであり、その他の第１の実施の形態と同一構成には同一符号を付すことにより説明を省略する。
【００５４】
次に図１０を用いて動作を簡単に説明する。なお図１０に於ける実線は、ランプ寿命末期、無負荷状態、不点状態などのランプ異常状態での波形を示し、破線はランプ正常点灯状態での波形を示す。
【００５５】
ランプ異常状態では、図１０（ｂ）に示す様に、時刻ｔ１以降の点灯時での電圧ＶＬａの振幅がランプ正常状態と比べて大きくなるので、コンデンサＣ４を流れる電流が大きくなり、コンデンサＣ１への充電電流も大きくなり、図１０（ｃ）に示す様に電圧Ｖｃ１がランプ正常状態と比べて上昇する。電圧Ｖｃ１を抵抗Ｒ３１，Ｒ３２で分圧した電圧Ｖ３１を検出値として、電圧Ｖｃ１の上昇を検出することにより異常状態が検出できる。検出後はインバータ回路の微弱発振、発振停止などを行って電圧ＶＬａを低下させればよい。
【００５６】
なお、検出回路６は例えばツェナーダイオードを用いて電圧Ｖｃ１の上昇を検出するものでも、他の方法でもよく、また検出後の電圧ＶＬａの制御方法も何でもよい。
【００５７】
（実施の形態６）
本発明に係る第６の実施の形態の回路図を図１１に示す。
【００５８】
図１に示した第１の実施の形態と異なる点は、コンデンサＣ９をコンデンサＣ４１とコンデンサＣ４２とに分割すると共に、インピーダンス素子Ｚ１を介して整流器ＤＢの両端にコンデンサＣ４１を接続し、コンデンサＣ４１と放電灯Ｌａとの間にコンデンサＣ４２を接続したことであり、その他の第１の実施の形態と同一構成には同一符号を付すことにより説明を省略する。
【００５９】
つまり上記実施の形態１から実施の形態５では、インピーダンス素子Ｚ１であるコンデンサＣ４を放電灯Ｌａの一端に直接接続していたが、本実施の形態では、インピーダンス素子Ｚ１であるコンデンサＣ４を主共振回路Ｚ４を構成するコンデンサＣ４１，Ｃ４２に接続した。この様にインピーダンス素子Ｚ１であるコンデンサＣ４は、主共振回路Ｚ４に接続すればよい。
【００６０】
なお、上記全ての実施例に於て放電灯Ｌａは１灯に限定されるものではなく、また多灯の場合もそれらの接続は、並列、直列、直並列など限定されるものではない。
【００６２】
請求項１記載の発明によれば、入力力率を向上可能し、入力電流高調波歪みを低減可能あると共に、大きなストレスが印加されることを防止可能で、電力変換過程が少なくなることと放電灯点灯時の予熱電力の低減とにより回路効率の向上が可能であり、また先行予熱時に於て、予熱電力を増加して且つ放電灯の未放電状態を維持することにより放電灯の寿命を改善可能な放電灯点灯装置を提供できる。
【００６４】
請求項２記載の発明によれば、入力力率を向上可能し、入力電流高調波歪みを低減可能あると共に、大きなストレスが印加されることを防止可能で、電力変換過程が少なくなることと放電灯点灯時の予熱電力の低減とにより回路効率の向上が可能であり、また先行予熱時に於て、予熱電力を増加して且つ放電灯の未放電状態を維持することにより放電灯の寿命を改善可能で、簡単な構成で異常状態を検出可能な放電灯点灯装置を提供できる。
【図面の簡単な説明】
【図１】本発明に係る第１の実施の形態の回路図を示す。
【図２】上記実施の形態の動作波形図を示す。
【図３】上記実施の形態に係る駆動回路例を示す。
【図４】（ａ）は従来例に係るスイッチング素子の電圧・電流波形を示し、（ｂ）は上記実施の形態に係るスイッチング素子の電圧・電流波形を示す。
【図５】本発明に係る第２の実施の形態を示す回路図である。
【図６】本発明に係る第３の実施の形態を示す回路図である。
【図７】本発明に係る第４の実施の形態を示す回路図である。
【図８】上記実施の形態に係る駆動回路例を示す。
【図９】本発明に係る第５の実施の形態を示す回路図である。
【図１０】上記実施の形態の動作波形図を示す。
【図１１】本発明に係る第６の実施の形態を示す回路図である。
【図１２】本発明に係る第１従来例を示す回路図である。
【図１３】フィルタ回路例を示す回路図である。
【図１４】本発明に係る第２従来例を示す回路図である。
【図１５】上記従来例に係る動作波形図を示す。
【図１６】本発明に係る第３従来例を示す回路図である。
【図１７】上記従来例に係る発振回路とタイマー回路とを示す回路図である。
【図１８】上記従来例に係る動作波形図である。
【図１９】上記従来例に係る共振周波数を示す特性図である。
【符号の説明】
ｆ 周波数
ＩＮＶ インバータ回路
Ｌａ 放電灯
Ｑ スイッチング素子
Claims (2)
- 少なくとも１つのスイッチング素子と、所定の主共振周波数を有する主共振回路と、主共振回路の３倍の共振周波数を有する３倍共振回路とを有すると共に、交流電源を整流器及び平滑コンデンサを介し整流平滑して得られた直流電源を、交流の高周波電力に変換して放電灯に供給するインバータ回路と、前記整流器の出力から、インピーダンス素子、前記インバータ回路の振動要素及び前記スイッチング素子を介して交流電源から入力電流を通電する電流経路とを備えた放電灯点灯装置であって、前記インバータ回路は、第１の動作周波数と第２の動作周波数とを有し、前記第１の動作周波数は３倍の共振周波数近傍で且つ３倍の共振周波数より大きいものであり、前記第２の動作周波数は主共振周波数近傍で且つ主共振周波数より大きいものであって、前記放電灯の先行予熱時には前記第１の動作周波数で発振動作をし、前記放電灯の点灯時には前記第２の動作周波数で発振動作をするものであることを特徴とする放電灯点灯装置。
- 前記直流電源電圧を検出することにより放電灯の異常検出を行うことを特徴とする請求項１に記載の放電灯点灯装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19084895A JP3704754B2 (ja) | 1995-07-26 | 1995-07-26 | 放電灯点灯装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19084895A JP3704754B2 (ja) | 1995-07-26 | 1995-07-26 | 放電灯点灯装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0945486A JPH0945486A (ja) | 1997-02-14 |
| JP3704754B2 true JP3704754B2 (ja) | 2005-10-12 |
Family
ID=16264787
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP19084895A Expired - Lifetime JP3704754B2 (ja) | 1995-07-26 | 1995-07-26 | 放電灯点灯装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3704754B2 (ja) |
-
1995
- 1995-07-26 JP JP19084895A patent/JP3704754B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0945486A (ja) | 1997-02-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6876157B2 (en) | Lamp inverter with pre-regulator | |
| US5920155A (en) | Electronic ballast for discharge lamps | |
| JPH0992483A (ja) | 高輝度放電灯点灯装置 | |
| KR0137181B1 (ko) | 방전램프 점등장치 | |
| US6208086B1 (en) | Halogen power converter with complementary switches | |
| US6225755B1 (en) | High power factor electronic ballast with simplified circuit topology | |
| JPH076889A (ja) | 放電灯点灯装置 | |
| JP3704754B2 (ja) | 放電灯点灯装置 | |
| JP3272218B2 (ja) | 照明装置 | |
| JP3285231B2 (ja) | 放電灯点灯装置 | |
| EP0119584B1 (en) | Lighting circuit for electric discharge lamp | |
| JP2520280B2 (ja) | 放電灯点灯装置 | |
| JP2697857B2 (ja) | 放電灯点灯装置 | |
| JP3769815B2 (ja) | 放電灯点灯装置 | |
| JP3400592B2 (ja) | 電源装置 | |
| JP2697856B2 (ja) | 放電灯点灯装置 | |
| JP3405096B2 (ja) | 電源装置 | |
| KR200177679Y1 (ko) | 형광등용 전자식 안정기 | |
| JP2532714Y2 (ja) | 交流放電ランプ点灯装置 | |
| JPH063757B2 (ja) | 放電灯点灯装置 | |
| JPH0919155A (ja) | 電源装置 | |
| JP2000188872A (ja) | インバータ装置 | |
| JPH0337278B2 (ja) | ||
| JPH0812797B2 (ja) | 照明制御装置およびランプ点灯装置 | |
| JP2000058276A (ja) | 放電灯点灯装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20040831 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20041004 |
|
| A911 | Transfer of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20050119 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050705 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050718 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090805 Year of fee payment: 4 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090805 Year of fee payment: 4 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090805 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100805 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110805 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120805 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130805 Year of fee payment: 8 |
|
| EXPY | Cancellation because of completion of term |