JP3701131B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法 Download PDFInfo
- Publication number
- JP3701131B2 JP3701131B2 JP01354299A JP1354299A JP3701131B2 JP 3701131 B2 JP3701131 B2 JP 3701131B2 JP 01354299 A JP01354299 A JP 01354299A JP 1354299 A JP1354299 A JP 1354299A JP 3701131 B2 JP3701131 B2 JP 3701131B2
- Authority
- JP
- Japan
- Prior art keywords
- pellet
- stiffener
- manufacturing
- inner lead
- bump
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Description
【発明の属する技術分野】
本発明は、半導体装置の製造技術、特に、放熱性を高める技術に関し、例えば、テープ・キャリア・パッケージ(以下、TCPという。)を備えている半導体装置の製造に利用して有効なものに関する。
【0002】
【従来の技術】
TCPは薄形で表面実装が可能なパッケージとして広く半導体装置に使用されているが、アウタリードが側方に突出するように配置されているため、ランドがエリア化されたプリント配線基板への実装が不可能である。そこで、各アウタリードに外部端子をそれぞれ電気的に接続させ、これら外部端子をエリア状に配置したパッケージが考えられる。
【0003】
すなわち、TCPは半導体集積回路が作り込まれた半導体ペレット(以下、ペレットという。)と、ポリイミド樹脂のテープ本体にインナリードおよびアウタリードが敷設されたキャリアテープとがテープ・オートメイテッド・ボンディング(Tape Automataed Bonding:TAB)により機械的かつ電気的に接続され、樹脂封止体がポッティング法によって成形されて製造されたパッケージである。このTCPにおいて、半田バンプやピン等の外部端子をアウタリードに電気的に接続することにより、外部端子をエリア状に配置することができる。
【0004】
なお、TAB技術を用いたPGAパッケージを述べてある例として、株式会社工業調査会1990年1月25日発行「TAB技術入門」P303〜P305、がある。
【0005】
【発明が解決しようとする課題】
外部端子をエリア状に配置したTCPにおいては、キャリアテープを補強するためのスティフナをキャリアテープに貼り付けることが考えられる。ここで、高発熱のペレットが搭載される半導体集積回路装置(以下、ICという。)のパッケージとしてTCPが採用された場合には、スティフナにペレットを貼り付けてペレットの発熱をスティフナに拡散させることが合理的である。
【0006】
しかし、スティフナにペレットが貼り付けられる場合には、スティフナにペレットの厚さ分のキャビティーを形成する必要があるため、TCPのペレットをスティフナに貼り付けることは困難であるという問題点があることが本発明者によって明らかにされた。すなわち、キャビティーがプレス加工またはエッチング加工によって形成されたスティフナの平坦度は70μmが限界であるため、スティフナにペレットとキャリアテープとを貼り付けることができない。
【0007】
本発明の目的は、キャビティーを形成せずにスティフナにペレットとキャリアテープとを貼り付けることができる半導体装置の製造方法を提供することにある。
【0008】
本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
【0009】
【課題を解決するための手段】
本願において開示される発明のうち代表的なものの概要を説明すれば、次の通りである。
【0010】
すなわち、キャリアテープのテープ本体に敷設された各インナリードに半導体ペレットの各パッドが各バンプによって機械的かつ電気的に接続されており、前記テープ本体および前記半導体ペレットが平坦なスティフナの一主面に固着されている半導体装置の製造方法であって、
前記キャリアテープ本体の上の前記インナリードと前記半導体ペレットの上の前記バンプとの位置を整合させ、前記インナリードが真っ直ぐの状態のままであり、前記ペレットと前記バンプとの厚さの合計が前記テープ本体の厚さになるように前記インナリードと前記バンプとを熱圧着する工程と、
前記インナリードと前記バンプとが熱圧着された状態で、前記半導体ペレットを前記平坦なスティフナに貼着する工程と、を備えていることを特徴とする。
【0011】
前記した手段によれば、スティフナの平坦度を高く維持することができるため、テープ本体とペレットとの間に架橋した状態になるインナリードをペレットのパッドに過度に撓ませることなくバンプを介して適正に機械的かつ電気的に接続させることができる。
【0012】
【発明の実施の形態】
図1は本発明の一実施形態に係るTBGA・ICを示しており、(a)は正面断面図、(b)は(a)のb部の拡大断面図である。図2以降は本発明の一実施形態であるTBGA・ICの製造方法を示す各説明図である。
【0013】
本実施形態において、本発明に係る半導体装置は、TCP技術を用いたボール・グリッド・アレイパッケージ(以下、TBGAという。)を備えているICとして構成されている。以下、その製造方法を説明することにより、TBGAを備えているIC(以下、TBGA・ICという。)の構成を詳細に説明する。
【0014】
本実施形態に係るTBGA・ICに使用されているペレット10は、図2に示されているように構成されている。すなわち、TBGA・ICの製造工程における所謂前工程において、シリコンウエハ(図示せず)に所望の半導体素子を含む半導体集積回路が各ペレット部毎に作り込まれた後に、そのシリコンウエハが各ペレット部毎にダイシングされることにより、ペレット10は平面視が略正方形の薄い平板形状の小片に形成されている。
【0015】
ペレット10のサブストレート11のアクティブ・エリア側主面(以下、第一主面という。)12には半導体集積回路を外部に取り出すためのパッド13が複数個、ペレットの外周辺部に互いに干渉しない適当な間隔をおいて環状に配されてそれぞれ開設されている。ペレット10の第一主面12の上にはパッシベーション膜14が各パッド13をそれぞれ露出させた状態で、全体的に均一に被着されている。各パッド13の上には金系材料(AuまたはAu合金)からなるバンプ15がそれぞれ被着されている。バンプ15は金メッキ処理が使用されて薄い平板形状に形成されており、パッシベーション膜14から若干突出した状態になっている。本実施形態において、ペレット10の厚さtとバンプ15の高さhとの和は可及的に薄く設定されている。
【0016】
本実施形態に係るTBGA・ICの製造には図3に示されているキャリアテープ20が使用される。キャリアテープ20はTBGA・ICのペレット10とインナリード群とをテープ・オートメイテッド・ボンディング(TAB)により機械的かつ電気的に接続させ得るように構成されており、絶縁性を有するキャリアとしてのテープ本体21を備えている。テープ本体21はポリイミド等の絶縁性樹脂が用いられて、同一パターンが長手方向に連続するように一体成形されている。但し、説明および図示は一単位だけについて行われている。
【0017】
テープ本体21の幅方向の両側端辺部にはピッチ送りに使用される送り孔22が等ピッチに配されて開設されている。また、テープ本体21の幅方向の中央部にはペレット10を収容するためのペレット収容孔23が等ピッチをもって一列縦隊に配されて開設されている。各ペレット収容孔23はペレット10の外形に対して若干大きめに相似する正方形に形成されている。
【0018】
テープ本体21の片側主面(以下、第一主面とする。)上におけるペレット収容孔23の四辺には、複数本のインナリード24が互いに電気的に非接続になるように敷設されている。インナリード24群は複数本宛がペレット収容孔23における四辺に分けられて配線されており、各インナリード24の先端部がペレット収容孔23にそれぞれ突出されている。インナリード24はペレット10のバンプ15と同数設けられており、各インナリード24の先端部は各バンプ15のそれぞれに整合するように配置されている。
【0019】
各インナリード24の外側には各アウタリード25がそれぞれ一体的に形成されている。各アウタリード25の外側端部はテープ本体21の第一主面において適宜に引き回されてピッチ間隔および横幅が拡大されている。ちなみに、インナリード24およびアウタリード25は銅箔等の導電性材料からなる薄板がテープ本体21の第一主面に溶着や接着等の手段によって固着され、この薄板がリソグラフィー処理およびエッチング処理によって所望のパターンにパターニングされることにより形成されている。なお、図1(b)や図4(b)に示されているように、インナリード24の表面には、バンプ15と協働して接続部を形成するための金メッキ被膜29が被着されている。
【0020】
テープ本体21の第一主面の上にはソルダレジスト膜26がペレット収容孔23を取り囲むように被着されている。ソルダレジスト膜26の各アウタリード25に対応する位置にはスルーホール27がそれぞれ開設されており、各スルーホール27の底面にはアウタリード25がそれぞれ露出した状態になっている。スルーホール27群はペレット収容孔23と同心になった一対の正方形枠上において千鳥形状にそれぞれ配置されている。各スルーホール27にはバリアメタル28がそれぞれ形成されており、バリアメタル28はスルーホール27の底面において露出したアウタリード25を被覆した状態になっている。
【0021】
本実施形態において、テープ本体21の厚さは、ペレット10の厚さとバンプ15の高さとの和と等しくなるように設定されており、ペレット10の厚さおよびバンプ15の高さは通常のTCPのペレットの厚さよりも薄く設定されている。
【0022】
図4はキャリアテープにペレットが電気的かつ機械的に接続されるインナリードボンディング工程を示している。
【0023】
ペレット10がキャリアテープ20にインナリードボンディングされる際、キャリアテープ20は図4(a)に示されているように第一主面(インナリードおよびアウタリードが敷設された主面)側を上向きにした状態で、フィーダに張設されて一方向に間欠送りされる。フィーダに張設されたキャリアテープ20の途中にはボンディングステーション30が設定されており、ボンディングステーション30にはインナリードボンディングのためのヒートブロック31が配置されている。このヒートブロック31にはペレット10がバンプ15群を上向きにした状態で載せられる。
【0024】
キャリアテープ20が間欠停止されると、図4(a)に示されているように、ペレット10がペレット収容孔23内に下方から収容された状態になるとともに、各バンプ15が各インナリード24にそれぞれ整合された状態になる。この状態で、ボンディング工具32が下降され、各バンプ15が各インナリード24の先端部にボンディング工具32とヒートブロック31とによってそれぞれ熱圧着される。すなわち、各バンプ15は各インナリード24にボンディング工具32によってギャングボンディングされる。
【0025】
このとき、インナリード24の表面に被着されている金メッキ被膜29と金系材料から成るバンプ15との間において、金−金の共晶が形成されるため、各パッド13と各インナリード24とは、図4(b)に示されているようにバンプ15によって機械的かつ電気的に接続された状態になる。
【0026】
図5はインナリードボンディングされたキャリアテープおよびペレットにスティフナが貼着されるスティフナ貼着工程を示している。
【0027】
フィーダに張設されたキャリアテープ20のボンディングステーションの後方位置には貼着ステーション40が設定されており、貼着ステーション40には貼着のためのヒートブロック41が図5に示されているように配置されている。ヒートブロック41にはスティフナ16が載せられる。
【0028】
スティフナ16は銅板等の熱伝導性の良好な材料が使用されて、キャリアテープ20のバリアメタル28群が構成した正方形よりも大きい正方形の平板形状に形成されている。スティフナ16は単純な平板形状に形成されているため、スティフナ16の平坦度はきわめて高い状態になっている。ヒートブロック41に供給された状態において、スティフナ16の上面には接着材膜17が接着されている。接着材膜17は熱伝導性の良好な接着材料が使用されて形成されている。
【0029】
キャリアテープ20が間欠停止されると、ラバー等の適度な弾力性を有する材料から形成された貼着工具42が下降され、キャリアテープ20の下面がヒートブロック41に受けられたスティフナ16の上面に押し付けられる。すなわち、キャリアテープ20のテープ本体21の下面およびペレット10の下面がスティフナ16の接着材膜17に押し付けられる。この状態で、接着材膜17がヒートブロック41によって加熱されると、テープ本体21の下面およびペレット10はスティフナ16に接着材膜17によって貼着された状態になる。
【0030】
その後、キャリアテープ20のスティフナ16の上には、ペレット10およびインナリード24群を樹脂封止する樹脂封止体18が図6に示されているように成形される。
【0031】
すなわち、図6(a)に示されているように、エポキシ・フェノール樹脂等の絶縁性樹脂が使用された封止樹脂51は流動性の良好な液状の状態で、ポッティング装置52によりキャリアテープ20の上方からペレット収容孔23を中心に満遍無く塗布するようにポッティングされる。ポッティングされた液状の封止樹脂51はスティフナ16の上においてペレット収容孔23の内部を満たしてペレット10およびインナリード24群を全体的に包囲する状態になる。
【0032】
そして、液状の封止樹脂51が硬化されると、キャリアテープ20のスティフナ16の上にはペレット10およびインナリード24群を樹脂封止する樹脂封止体18が図6(b)に示されているように成形された状態になる。なお、本実施形態において、液状の封止樹脂51は熱硬化反応によって硬化される。但し、可塑性樹脂によって硬化させてもよいし、他の反応によって硬化させてもよい。
【0033】
樹脂封止体18が成形されたキャリアテープ20の各バリアメタル28の上には半田ボールを半田付けされることによって半田バンプ19が突設され、かつ、テープ本体21がスティフナ16の外周縁において切断される。
【0034】
以上により、図1に示されているTBGA・IC1が製造されたことになる。すなわち、図1に示されているTBGA・IC1は、キャリアテープ20のテープ本体21に敷設された各インナリード24にペレット10の各パッド13が各バンプ15によって機械的かつ電気的に接続されており、テープ本体21およびペレット10が平坦なスティフナ16の一主面に接着材膜17によって接着されて固着されている。この状態において、ペレット10の厚さはペレット10の厚さtとバンプ15の高さhとの和がテープ本体21の厚さTと等しくなるように設定されているため、テープ本体21とペレット10との間に架橋した状態になったインナリード24は過度に撓むことなく、ペレット10のパッド13にバンプ15を介して機械的かつ電気的に接続した状態になっている。ペレット10およびインナリード24群はスティフナ16の上に成形された樹脂封止体18によって樹脂封止されている。
【0035】
そして、TBGA・IC1はプリント配線基板に半田バンプ19群のリフロー半田付けによって表面実装される。この際、半田バンプ19群はテープ本体21にエリア状に配置されているため、プリント配線基板のランド群もエリア状に配置することができ、多ピン化が可能である。
【0036】
前記実施形態によれば、次の効果が得られる。
【0037】
1) テープ本体およびペレットを平坦なスティフナの一主面に固着することにより、スティフナにキャビティーを加工しなくても済むため、スティフナの平坦度を高く維持することができ、その結果、テープ本体とペレットとの間に架橋した状態になるインナリードを過度に撓ませることなく、ペレットのパッドにバンプを介して適正に接続させることができる。
【0038】
2) ペレットをスティフナに固着することにより、ペレットの発熱をスティフナに直接的に拡散することができるため、TBGA・ICの放熱性能を高めることができる。
【0039】
3) 前記1)により、TBGA・ICの全体としての厚さを薄くすることができるため、TBGA・ICの実装の高さを薄くすることができる。
【0040】
4) スティフナを平坦な平板形状に設定することにより、スティフナの平坦度を高く維持することができるばかりでなく、スティフナの製造コストを低減することができるため、TBGA・ICの製造コストを低減することができる。
【0041】
5) インナリードに接続されたアウタリードに半田バンプを突設することにより、TBGAに構成することができるため、外部端子がエリア配置の表面実装形パッケージ構造に構成することができ、かつ、多ピン化に対応することができる。
【0042】
以上本発明者によってなされた発明を実施形態に基づき具体的に説明したが、本発明は前記実施形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。
【0043】
例えば、ペレット側を薄く設定するに限らず、テープ本体側を厚く設定してもよい。
【0044】
パッドとインナリードとを機械的かつ電気的に接続するためのバンプは、パッド側に突設するに限らず、インナリード側に突設してもよい。
【0045】
インナリードに接続されたアウタリードに半田バンプを突設してTBGAに構成するに限らず、通常のTCPのようにアウタリードを径方向に突出させてもよい。
【0046】
以上の説明では主として本発明者によってなされた発明をその背景となった利用分野であるTBGA・ICに適用した場合について説明したが、それに限定されるものではなく、テープ・キャリア形パッケージを備えている半導体装置全般に適用することができる。
【0047】
【発明の効果】
本願において開示される発明のうち代表的なものによって得られる効果を簡単に説明すれば、次の通りである。
【0048】
テープ本体およびペレットを平坦なスティフナの一主面に固着することにより、スティフナの平坦度を高く維持することができるため、テープ本体とペレットとの間に架橋した状態になるインナリードを過度に撓ませることなく、ペレットのパッドにバンプを介して適正に接続させることができる。そして、ペレットをスティフナに固着することにより、ペレットの発熱をスティフナに直接的に拡散することができるため、半導体装置の放熱性能を高めることができる。
【図面の簡単な説明】
【図1】 本発明の一実施形態に係るTBGA・ICを示しており、(a)は正面断面図、(b)は(a)のb部の拡大断面図である。
【図2】 本発明の一実施形態であるTBGA・ICの製造方法に使用されるペレットを示しており、(a)は平面図、(b)は(a)のb−b線に沿う拡大断面図である。
【図3】 同じくキャリアテープを示しており、(a)は一部省略平面図、(b)は一部省略正面断面図である。
【図4】 本発明の一実施形態であるTBGA・ICの製造方法のインナリードボンディング工程を示しており、(a)はボンディング途中の正面断面図、(b)はボンディング後の拡大断面図である。
【図5】 同じく貼着工程を示す正面断面図である。
【図6】 同じくポッティング工程を示しており、(a)はポッティング途中の正面断面図、(b)はポッティング後の正面断面図である。
【符号の説明】
1…TBGA・IC(半導体装置)、10…ペレット、11…サブストレート、12…第一主面、13…パッド、14…パッシベーション膜、15…バンプ、16…スティフナ、17…接着材膜、18…樹脂封止体、19…半田バンプ、20…キャリアテープ、21…テープ本体、22…送り孔、23…ペレット収容孔、24…インナリード、25…アウタリード、26…ソルダレジスト膜、27…スルーホール、28…バリアメタル、29…金メッキ被膜、30…ボンディングステーション、31…ヒートブロック、32…ボンディング工具、40…貼着ステーション、41…ヒートブロック、42…貼着工具、51…封止樹脂、52…ポッティング装置。
Claims (7)
- キャリアテープのテープ本体に敷設された各インナリードに半導体ペレットの各パッドが各バンプによって機械的かつ電気的に接続されており、前記テープ本体および前記半導体ペレットが平坦なスティフナの一主面に固着されている半導体装置の製造方法であって、
前記キャリアテープ本体の上の前記インナリードと前記半導体ペレットの上の前記バンプとの位置を整合させ、前記インナリードが真っ直ぐの状態のままであり、前記ペレットと前記バンプとの厚さの合計が前記テープ本体の厚さになるように前記インナリードと前記バンプとを熱圧着する工程と、
前記インナリードと前記バンプとが熱圧着された状態で、前記半導体ペレットを前記平坦なスティフナに貼着する工程と、
を備えていることを特徴とする半導体装置の製造方法。 - 前記半導体ペレットの厚さと前記バンプの高さとの和が、前記テープ本体の厚さと等しくなるように設定されていることを特徴とする請求項1に記載の半導体装置の製造方法。
- 前記半導体ペレットの厚さは、前記テープ本体の厚さよりも薄く設定されていることを特徴とする請求項1または2に記載の半導体装置の製造方法。
- 前記テープ本体の厚さは、前記半導体ペレットの厚さよりも厚く設定されていることを特徴とする請求項1または2に記載の半導体装置の製造方法。
- 前記テープ本体および前記半導体ペレットが前記平坦なスティフナの一主面に接着材膜によって接着されていることを特徴とする請求項1、2、3または4に記載の半導体装置の製造方法。
- 前記スティフナの上に前記半導体ペレットおよび前記インナリード群を樹脂封止した樹脂封止体が成形されていることを特徴とする請求項1、2、3、4または5に記載の半導体装置の製造方法。
- 前記インナリードに接続されたアウタリードに半田バンプが突設されていることを特徴とする請求項1、2、3、4、5または6に記載の半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP01354299A JP3701131B2 (ja) | 1999-01-21 | 1999-01-21 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP01354299A JP3701131B2 (ja) | 1999-01-21 | 1999-01-21 | 半導体装置の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2000216285A JP2000216285A (ja) | 2000-08-04 |
JP3701131B2 true JP3701131B2 (ja) | 2005-09-28 |
Family
ID=11836053
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP01354299A Expired - Fee Related JP3701131B2 (ja) | 1999-01-21 | 1999-01-21 | 半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3701131B2 (ja) |
-
1999
- 1999-01-21 JP JP01354299A patent/JP3701131B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2000216285A (ja) | 2000-08-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6638790B2 (en) | Leadframe and method for manufacturing resin-molded semiconductor device | |
US6835599B2 (en) | Method for fabricating semiconductor component with multi layered leadframe | |
US7189593B2 (en) | Elimination of RDL using tape base flip chip on flex for die stacking | |
US6940154B2 (en) | Integrated circuit package and method of manufacturing the integrated circuit package | |
US7838332B2 (en) | Method of manufacturing a semiconductor package with a bump using a carrier | |
US7662672B2 (en) | Manufacturing process of leadframe-based BGA packages | |
US20030001244A1 (en) | Lead frame, resin-sealed semiconductor device, and method for fabricating the same | |
KR101119708B1 (ko) | 집적 회로 다이를 패키징하는 방법 | |
JP2001015679A (ja) | 半導体装置及びその製造方法 | |
JP4408475B2 (ja) | ボンディングワイヤを採用しない半導体装置 | |
US20020039811A1 (en) | A method of manufacturing a semiconductor device | |
AU647864B2 (en) | Leadless pad array chip carrier | |
JP4334047B2 (ja) | 半導体装置とその製造方法 | |
JP3701131B2 (ja) | 半導体装置の製造方法 | |
KR19990024255U (ko) | 적층형 볼 그리드 어레이 패키지 | |
JP4038021B2 (ja) | 半導体装置の製造方法 | |
JP3397725B2 (ja) | 半導体装置、その製造方法及び半導体素子実装用テープの製造方法 | |
JP4030363B2 (ja) | 半導体装置 | |
JP2004327652A (ja) | 半導体装置およびその製造方法 | |
CN115332210A (zh) | 封装体及其封装方法 | |
KR200162892Y1 (ko) | 볼 그리드 어레이 패키지 | |
KR19980015389A (ko) | 서포트 링을 이용한 tab(tape automated bonding) lga(land grid array) 패키지 | |
JP2002134649A (ja) | 半導体装置 | |
KR970072341A (ko) | 본딩패드의 범프와 내장된 리드 프레임이 접착된 패키지 및 그의 제조방법 | |
KR19980066838A (ko) | 에리어 어레이형 패키지 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040701 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20041214 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050207 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050712 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050712 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080722 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090722 Year of fee payment: 4 |
|
LAPS | Cancellation because of no payment of annual fees |