KR19980066838A - 에리어 어레이형 패키지 - Google Patents

에리어 어레이형 패키지 Download PDF

Info

Publication number
KR19980066838A
KR19980066838A KR1019970002581A KR19970002581A KR19980066838A KR 19980066838 A KR19980066838 A KR 19980066838A KR 1019970002581 A KR1019970002581 A KR 1019970002581A KR 19970002581 A KR19970002581 A KR 19970002581A KR 19980066838 A KR19980066838 A KR 19980066838A
Authority
KR
South Korea
Prior art keywords
package
multilayer wiring
metal pad
area array
chip
Prior art date
Application number
KR1019970002581A
Other languages
English (en)
Inventor
신명수
Original Assignee
문정환
엘지반도체 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 문정환, 엘지반도체 주식회사 filed Critical 문정환
Priority to KR1019970002581A priority Critical patent/KR19980066838A/ko
Publication of KR19980066838A publication Critical patent/KR19980066838A/ko

Links

Abstract

본 발명은 에리어 어레이형 패키지에 관한 것으로, 종래에는 다층기판의 상단면에 에폭시 몰딩콤파운드를 이용하여 직접 몰딩하는 것으로, 이는 상기 다층기판의 에폭시 몰딩콤파운드와의 접착력이 약하여 패키지의 신뢰성이 저하되는 것은 물론 고집적화 패키지에서의 봉지수지시에 휨이 발생하게 되며, 특히 패키지의 크기가 비대하게 되는 문제점이 있었던 바, 본 발명에서는 반도체 칩의 하단면에 다수개의 범프를 형성하고, 그 범프를 다층배선기판의 인너리드에 이방성 전도필름으로 결합사키며, 상기 칩의 상단면이 노출되도록 몰딩부를 형성하고, 상기 다층배선기판에는 다수개의 비아홀을 형성하는 한편 그 하단면에 금속패드와 열방출용 금속패드를 차례로 결합시킴으로써, 상기 다층기판과 몰딩콤파운드와의 접착력을 배가시키는 것은 물론 패키지의 고집적화시 휨을 방지하고, 경박단소화를 실현할 수 있는 효과가 있다.

Description

에리어 어레이형 패키지
본 발명은 접착용 금속패드를 갖는 에리어 어레이(Area Package)형 패키지에 관한 것으로, 특히 디바이스의 경박단소화와 디바이스 설계시 본드패드의 용이한 배치, 그리고 디바이스의 열방출의 극대화를 통해 전기적 향상에 적당하도록 하는 볼 그리드 어레이 패키지에 관한 것이다.
종래에는 도 1에 도시된 바와 같이, 다층배선기판(Multi Layer)을 형성한 기판(1)에 칩(2)이 부착,고정되고, 그 칩(2)이 본드패드(3)와 상기 기판의 인너리드(미도시)에 금속와이어(4)를 이용하여 전기적으로 연결되며, 상기 기판(1)의 상단면은 에폭시 몰딩콤파운드를 이용하여 몰딩부(5)가 형성되고, 상기 기판(1)의 하단면에는 전기적 신호를 외부로 전달하도록 하는 솔더볼(6)이 다수개 부착,고정되어 에리어 어레이형 볼 그리드 에레이(Ball Grid Array) 패키지가 제시되어 왔다.
상기와 같이 구성된 종래의 볼 그리드 어레이 패키지를 제조하는 과정은 도 2에 도시된 바와 같다.
즉, 웨이퍼를 낱개로 소잉하여 다수개의 디바이스로 분리하고, 그 분리된 각 디바이스를 다층배선 기판에 본딩하며, 그 다층배선 기판의 인너리드와 디바이스의 본드패드를 와이어 본딩하고, 그 다층배선 기판의 상단면에 디바이스와 와이어를 보호하기 위하여 에폭시 몰딩콤파운드로 몰딩부를 형성하며, 상기 다층배선 기판의 하단면에 전기적 연결통로가 되는 다수개의 솔더 볼을 리플로우를 통해 부착,형성하고, 그 솔더 볼을 트리밍하여 단품의 버텀리드형 패키지를 완성하는 것이었다.
한편, 상기와 같이 제작된 패키지를 머더 버드(Mother Board)에 실장하기 위하여는, 머더 보드에 솔더 플레이팅을 실시한 다음에 상기 패키지의 솔더볼을 대응시켜 리플로우와 클리닝 공정을 통해 결합시키는 것이었다.
그러나, 상기와 같은 종래의 볼 그리드 어레이 패키지는, 다층기판(1)의 상단면에 에폭시 몰딩콤파운드를 이용하여 직접 몰딩하는 것으로, 이는 상기 다층기판(1)과 에폭시 몰딩콤파운드와의 접착력이 약하여 패키지의 신뢰성이 저하되는 것은 물론 고집적화 패키지에서의 봉지수지시에 휨(Warpage)이 발생하게 되며, 특히 패키지의 크기가 비대하게 되는 문제점이 있었다.
따라서, 본 발명의 목적은 상기 다층기판과 몰딩콤파운드와이 접착력을 배가시키는 것은 물론 패키지의 고집적화시 휨을 방지하고, 경박단소화를 실현할 수 있는 패키지를 제공하는데 있다.
도 1은 종래 에리어 어레이형 패키지를 보인 종단면도.
도 2는 종래 에리어 어레이형 패키지의 제작순서를 보인 순서도.
도 3a 내지 도 3e는 본 발명에 의한 에리어 어레이형 패키지의 제작과정을 보인 종단면도.
도 4는 본 발명에 의한 에리어 어레이형 패키지의 제작순서를 보인 순서도.
*도면의 주요 부분에 대한 부호의 설명*
10 : 반도체 칩11 : 범프
20 : 다층배선 기판21 : 인너리드
22 : 메탈 플레이트 또는 메탈 라인 23a : 패드
24,24' : 비아홀30 : 이방성 전도필름
40 : 몰딩부50 : 금속패드
60 : 열방출용 금속패드
이와 같은 본 발명의 목적을 달성하기 위하여, 다수개의 범프가 하단면에 형성되는 칩과, 그 칩의 각 범프가 이방성 전도필름에 의해 인너리드와 대응,결합되는 다층배선 기판과, 상기 다층배선 기판에 결합된 칩의 상단면이 노출되로고 에폭시로 형성된 몰딩부와, 상기 다층기판의 하단면에 부착,고정되는 금속패드와, 그 금속패드의 하단면에 부착되는 열방출용 금속패드로 구성됨을 특징으로 하는 에리어 어레이형 패키지가 제공된다.
이하, 본 발명에 의한 버텀리드형 패키지는 첨부도면에 도시된 일실시예에 의거하여 상세하게 설명한다.
도 3a 내지 도 3e에 도시된 바와 같이, 소정의 칩(10) 하단면에 다수개의 범프(11)를 형성하고, 그 범프(11)를 다층배선 기판(20)의 인너리드(21)에 대응시킨 상태에서 이방성 전도필름(30)을 이용하여 결합사키며, 상기 칩(10)이 결합된 다층배선 기판(20)의 상단면을 에폭시 몰딩콤파운드를 이용하여 칩(10)의 상단면에 노출되도록 몰딩부(40)를 형성하고, 상기 다층기판(20)의 그 하단면에 금속패드(50)를 부착,고정하여 구성된다. 이때, 상기 패키지의 열방출성을 극대화하기 위하여는 열방출용 금속패드(60)를 상기 금속 패드(50)의 하단면에 부착하는 것이 바람직하다.
여기서, 상기 다층배선 기판(20)은 도 3b에 도시된 바와 같이, 그 내측에 메탈 플레이트 또는 메탈 라인(22)이 부착,형성되고, 그 메탈 플레이트 또는 메탈 라인(22)의 중앙부위에 칩 안착부(23)가 형성되며, 그 칩 안착부(23)의 상당면에는 수개의 패드(23a)가 부착,형성되어 그 각 하단에 전기적 신호선인 인너리드(21)가 결합되고, 상기 칩 안착부(23)에 수개의 서멀 비아홀(Thermal Via Hole)(24)이 관통,형성되는 것과 함께 상기 메탈 플레이트 또는 메탈 라인(22)이 형성되지 않은 다층기판(20)의 외측에도 수개의 비아홀(24')이 형성된다.
상기와 같이 구성되는 본 발명에 의한 버텀리드형 패키지는 도 4에 도시된 바와같이, 웨이퍼에 먼저 다수개의 범프를 형성한 다음에 그 웨이퍼를 낱개로 소잉하여 다수개의 디바이스로 분리하고, 그 분리된 각 디바이스에 형성된 범프를 다층배선기판의 패드에 대응시킨 다음에 이방성 전도필름으로 본딩하며, 그 다층배선 기판의 상단면에 디바이스를 보호하기 위하여 에폭시 몰딩콤파운드로 상기 디바이스의 상단면이 노출되도록 몰딩부를 형성하고, 상기 다층배선 기판의 하단면에 금속패드를 테이프로 본딩하여 버텀리드형 패키지를 제작하는 것이다. 이때, 상기 패키지의 열방출성을 극대화하기 위하여 상기 금속패드의 하단면에 열방출용 금속패드를 부착하여 단품의 버텀리드형 패키지를 완성하는 것이었다.
한편, 상기와 같이 제작된 패키지를 머더 버드(Mother Board)에 실장하기 위하여는 종래와 동일하게 하는 것으로, 즉 머더 보드에 솔더 플레이팅을 실시한 다음에 상기 패키지의 솔더볼을 대응시켜 리플로우와 클리닝 공정을 통해 결합시키는 것이었다.
이상에서 설명한 바와 같이 본 발명에 의한 버텀리드형 패키지는, 반도체 칩의 하단면에 다수개의 범프를 형성하고, 그 범프를 다층배선기판의 인너리드에 이방성 전도필름으로 결합시키며, 상기 칩의 상단면이 노출되도록 몰딩부를 형성하고, 상기 다층배선기판에는 다수개의 비아홀을 형성하는 한편 그 하단면에 금속패드와 열방출용 금속패드를 차례로 결합시킴으로써, 상기 다층기판과 몰딩콤파운드와의 접착력을 배가시키는 것은 물론 패키지의 고집적화시 휨을 방지하고, 경박단소화를 실현할 수 있는 효과가 있다.

Claims (3)

  1. 다수개의 범프가 하단면에 형성되는 칩과, 그 반도체 칩의 각 범프가 이방성 전도필름에 의해 인너리드와 대응,결합되는 다층배선 기판과, 상기 다층배선 기판에 결합된 칩의 상단면이 노출되도록 에폭시로 형성된 몰딩부와, 상기 다층기판의 하단면에 부착,고정되는 금속패드와, 그 금속패드의 하단면에 부착되는 열방출용 금속패드로 구성됨을 특징으로 하는 에리어 어레이형 패키지.
  2. 제 1 항에 있어서, 상기 다층배선기판에 열방출용 비아홀이 다수개 형성됨을 특징으로 하는 에리어 어레이형 패키지.
  3. 제 1 항에 있어서, 상기 다층배선기판의 상단면 일부에 메탈 플레이트 또는 메탈 라인을 형성하여 몰딩부와의 접착력이 배가되도록 구성함을 특징으로 하는 에리어 어레이형 패키지.
KR1019970002581A 1997-01-29 1997-01-29 에리어 어레이형 패키지 KR19980066838A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019970002581A KR19980066838A (ko) 1997-01-29 1997-01-29 에리어 어레이형 패키지

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019970002581A KR19980066838A (ko) 1997-01-29 1997-01-29 에리어 어레이형 패키지

Publications (1)

Publication Number Publication Date
KR19980066838A true KR19980066838A (ko) 1998-10-15

Family

ID=65953256

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970002581A KR19980066838A (ko) 1997-01-29 1997-01-29 에리어 어레이형 패키지

Country Status (1)

Country Link
KR (1) KR19980066838A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100769204B1 (ko) * 2001-12-06 2007-10-23 앰코 테크놀로지 코리아 주식회사 반도체 패키지 및 그 제조방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100769204B1 (ko) * 2001-12-06 2007-10-23 앰코 테크놀로지 코리아 주식회사 반도체 패키지 및 그 제조방법

Similar Documents

Publication Publication Date Title
US5241133A (en) Leadless pad array chip carrier
US7138706B2 (en) Semiconductor device and method for manufacturing the same
KR100698526B1 (ko) 방열층을 갖는 배선기판 및 그를 이용한 반도체 패키지
US5739588A (en) Semiconductor device
US7521285B2 (en) Method for fabricating chip-stacked semiconductor package
US6201302B1 (en) Semiconductor package having multi-dies
US6919627B2 (en) Multichip module
US6528722B2 (en) Ball grid array semiconductor package with exposed base layer
JP3437107B2 (ja) 樹脂封止型半導体装置
US6835598B2 (en) Stacked semiconductor module and method of manufacturing the same
US7679178B2 (en) Semiconductor package on which a semiconductor device can be stacked and fabrication method thereof
US20040195700A1 (en) Multi-chip package combining wire-bonding and flip-chip configuration
JP2001308257A (ja) マルチチップボールグリッドアレイicパッケージ
US6245598B1 (en) Method for wire bonding a chip to a substrate with recessed bond pads and devices formed
TWI428995B (zh) 板上縮小封裝
EP0563264B1 (en) Leadless pad array chip carrier
US6953709B2 (en) Semiconductor device and its manufacturing method
US6650015B2 (en) Cavity-down ball grid array package with semiconductor chip solder ball
US6819565B2 (en) Cavity-down ball grid array semiconductor package with heat spreader
US20050110166A1 (en) Semiconductor device, electronic device, electronic apparatus, method of manufacturing semiconductor device, and method of manufacturing electronic device
WO2004070790A2 (en) Molded high density electronic packaging structure for high performance applications
JPH0951015A (ja) 半導体装置
KR100487135B1 (ko) 볼그리드어레이패키지
KR19980066838A (ko) 에리어 어레이형 패키지
JPH08153826A (ja) 半導体集積回路装置

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination