JP3697271B2 - 回路基板の製造方法 - Google Patents

回路基板の製造方法 Download PDF

Info

Publication number
JP3697271B2
JP3697271B2 JP07015494A JP7015494A JP3697271B2 JP 3697271 B2 JP3697271 B2 JP 3697271B2 JP 07015494 A JP07015494 A JP 07015494A JP 7015494 A JP7015494 A JP 7015494A JP 3697271 B2 JP3697271 B2 JP 3697271B2
Authority
JP
Japan
Prior art keywords
developer
substrate
circuit board
insulating substrate
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP07015494A
Other languages
English (en)
Other versions
JPH07254768A (ja
Inventor
千秋 田沼
晃司 山川
敦子 飯田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP07015494A priority Critical patent/JP3697271B2/ja
Publication of JPH07254768A publication Critical patent/JPH07254768A/ja
Application granted granted Critical
Publication of JP3697271B2 publication Critical patent/JP3697271B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Landscapes

  • Manufacturing Of Printed Wiring (AREA)

Description

【0001】
【産業上の利用分野】
本発明は回路基板、特に半導体素子やチップ部品などを搭載する微細な導体パターンを備えた基板において、静電転写方式を用いて導体パターンを形成した回路基板の製造方法に関する。
【0002】
【従来の技術】
従来、プリント基板の電路形成方法として、全面銅張り積層板の銅張り面にフォトレジストにて電路パターンを形成し、電路パターン以外の銅張り層をエッチングにて除去して電路を形成する方法が一般に用いられていた。しかしながら、このような方法では、フォトレジストの塗布あるいは、剥離などの工程が必要であり、工程が複雑になる欠点があった。また、エッチングにより除去された銅が無駄になる上、エッチング工程における廃液処理の公害対策も必要となる問題点があった。また、他の方法として、基板の表面に無電解銅浴薄膜層を全面にわたって形成し、シルクスクリーン印刷等によって電路パターン以外の部分に絶縁材より成るマスク塗料を被着し、電気銅メッキにて電路パターン部に所定厚さの銅メッキを施して電路を形成する方法があった。しかしながら、このような方法においても、マスク塗料の塗布、剥離工程が必要であり、工程が複雑化する上、しかも高価で製作が煩わしいシルクスクリーン印刷用原版が必要であるという問題があった。
【0003】
このような状況を鑑みて提案されたマスクを必要としないプリント基板の電路形成方法として、特開昭58−57783に記載の方法がある。すなわち、セレン薄膜の様な光導電性の表面に電路パターンの静電潜像を光ビームなどを用いて形成し、静電潜像にパラジウムのような無電解銅浴に対して活性な物質よりなるトナーを被着させてトナーパターンを形成し、上記トナーパターンをプリプレグ層を有する基板に転写し、基板に転写されたトナーパターン上に無電解銅浴にて所定厚さの銅メッキを施した後に、プリプレグ層を硬化するプリント基板の電路パターン形成方法である。この方法は、従来のように、フォトレジストを用いるプロセス特有の塗布・剥離などの工程を必要とせず、エッチングなどの工程がなくなるため、廃液処理施設などの公害対策も不要となり、省資源、脱公害化が図れる。
【0004】
しかし、この方法においては、光導電性の表面の静電潜像に被着されたトナーパターンをプリプレグ層へ転写する方法を取っているため、基板上にはプリプレグ層を設けることが望ましく、層の均一な塗布などが必要である。また、近年の高密度実装基板では、積層基板が要求されており、電路パターンの積層化等の場合は、プリプレグ層をその都度塗布する必要があるため、多層基板の作成には不向きであった。また、プリプレグ層を塗布できないセラミック焼結基板のグリーンシートなどの電路パターン形成には適応できない等の問題があった。さらには、基板との密着性、プリプレグ層に使用する樹脂の塗料化に用いられる溶媒の種類などから、基板として利用できる材料が限定されるなどの問題があった。
【0005】
【発明が解決しようとする課題】
以上のように、基板上に、形成した無電解銅浴に対して活性な物質からなるトナーを吸着させ、これに銅メッキを行うことにより電路パターンを形成する方法においては、使用する装置に、パターンの静電潜像を形成する光導電性表面層が設けられるため、この装置にさらに遮光手段を設ける必要があり、さらに、基板表面にトナーを受容するためのプリプレグ層を設ける必要があるために使用可能な回路基板材料が限定され、また、原版を用いてスクリーン印刷することにより電路パターンを形成する方法の場合には、マスク塗料の塗布、剥離工程が必要であり、工程が複雑化し、さらにこのマスク自体が高価で製作が煩わしいなどの問題があった。
【0006】
本発明は、上記問題点に鑑みてなされたものであり、従来の回路基板の電路形成方法の問題点であった電路パターンの原版となる高価で製作の煩わしいマスクが不要で、回路パターンかつ、製造装置に特別な付帯設備を必要とせず、さらには、回路基板に使用する基板材料、および厚さ等に依存することなく電路パターンを形成することが可能な回路基板の製造方法を提供することを目的とする。
【0007】
【課題を解決するための手段】
本発明の回路基板の製造方法は、絶縁性基板上の所望の部分に導電性粒子を供給し、電路パターンを形成する回路基板の製造方法において、画像信号に応じて帯電された現像剤を制御電極により誘導し、前記絶縁性基板表面上に前記パターンに相当する現像剤像を形成する工程を具備することを特徴とする。
【0012】
また、荷電粒子が現像剤である場合には、荷電粒子像は、現像剤像を形成する。たとえば現像剤担持体上の帯電された現像剤にパルス電圧を印加して現像剤を飛翔させ、飛翔した現像剤を貫通孔を有する制御電極を用いて制御し、基板上に直接現像剤像を形成することができる。
【0013】
【作用】
本発明によれば、光導電性基材からなる静電潜像保持体を必要としないので、荷電粒子の現像工程においても従来のように遮光する必要がない。このため、製造装置に特別な付帯設備を設ける必要がない。また、光導電性基板は、光劣化、コロナイオンによる劣化などがあり、定期的な交換が必要であるが、本発明の場合には、光導電性基板が不要なため、このようなメンテナンスが不要となり、装置のランニングコストが低減できる。
【0014】
また、本発明によれば現像剤像を直接基板上に形成することが可能となる。この場合、従来の静電潜像保持体上に形成された荷電粒子像を基板に転写する工程が省略されるため、転写によるピンホール、エッジの乱れ等の荷電粒子像の劣化がない。また、静電潜像保持体を省略できるので装置を大幅に小形化できる。
【0015】
回転ミラーでレーザービームを走査し、画像データ信号に基づいて感光体上に静電潜像を形成する従来の電子写真プロセスでは、回転ミラーの回転速度は、画像密度、プロセススピードより決定され、回転ミラーの面数、回転速度にも限界があり、高速のパターン描画は、小形で安価な装置では実現できない問題があったが、本発明はこの問題も解決し得る。
【0016】
【実施例】
以下、本発明の詳細を図示の実施例によって説明する。
【0017】
図1は、本発明による回路基板の製造方法の概略を示す構成図である。この装置では、まず絶縁性基板1の移動方向に対して最も上流に位置する場所に表面を一様に負極性に帯電するイオン発生器2を配置し、絶縁性基板表面を−600Vに一様に帯電する。
【0018】
次に、低電圧駆動が可能なイオン流制御ヘッド3を用い、各記録ドット毎に制御された正極性のイオン流によって、絶縁性基板1表面に、反転した静電潜像を形成する。その後負極性を有する接触現像を用い、−300Vの現像バイアス電圧で反転現像を行い荷電粒子像を絶縁性基板1表面に形成する。この荷電粒子像はヒートローラ11a,11bにより絶縁性基板1上に定着され固定される。このようなイオン流制御ヘッドを用いる方法は、レーザープリンタのような回転光学系を使用していないため、任意の信号に対応できること、接触現像により現像される画像濃度は、主に、絶縁性基板表面電位に依存し、絶縁性基板の移動速度に依存しないこと、転写工程が不要であるなどの利点がある。
【0019】
次に、本発明の回路基板の製造方法の要部である基板上に静電潜像を形成するためのイオン発生及びイオン流制御ヘッドについて図2を用いて概要を説明する。以下の説明では絶縁性基板表面は負極性のイオンで予備帯電され、その後イオン流制御ヘッドでイオンを照射し、静電潜像を形成する場合を考える。図2(a)に示すように、イオン流制御ヘッドは、セラミック基板20上に形成された厚さ数μm(2〜3μm)の誘導電極21と厚さ数10μm(〜20μm)程度の誘電層22、更に厚さ10μm(〜18μm)程度のイオン発生電極、イオン発生電極と同電位の遮蔽電極(イオン発生電極と遮蔽電極の間のスリット幅は約40μm)とから構成されるイオン発生器と、絶縁性基板の両面に形成された第1の制御電極27と第2の制御電極28とから構成され、多数のイオン貫通孔が配設された制御基板30とを、スペーサ部材31を介してこのイオン発生器25と制御基板30を適当な距離(100〜500μm)だけ離して、接着・一体化することで、イオン流制御ヘッドが構成される。
【0020】
電路パターンなどが形成される回路基板1は、導電性ベルトなどで搬送される絶縁性の基板かあるいは、裏面に導電性材料を設けた基板材料が使用される。ここで、図2(a)に示す基板材料1は、導電性基板32と絶縁性基板33によって構成され、基板裏面に配設される導電性材料は基準電極となっている。また、第2制御電極28は、導電性基板32と同電位である。第1制御電極27は、非記録時には、第2制御電極28と同電位、記録時には第2制御電極28に対して正の制御電圧が印加されるように電気的なスイッチ素子35で制御される。また、スイッチ素子35は、図2(b)に示されるような構成の画像信号回路に接続されており、この画像信号回路から画像信号が送られる。
【0021】
イオン発生電極23と遮蔽電極24とは、非記録時には第1制御電極27に対して負のバイアス電圧が、記録時には第1制御電極27に対して正のバイアス電圧が与えられるように、電気的なスイッチ素子で制御される。
【0022】
更に、誘導電極21とイオン発生電極23及び遮蔽電極24との間には記録時には交流電圧39が与えられるように、電気的なスイッチング回路40で制御される。誘電層22は放電により周辺部41の物性が変わりやすいので、このように静電潜像形成時のみ交流電圧を印加すると放電回数が最小限で済み、イオン発生器のイオン発生効率の劣化を制御できる。
【0023】
このような記録装置で画点を記録する場合には、図2に示すように、第1制御電極27には制御電圧、イオン発生電極23と遮蔽電極24には第1制御電極27に対して正のバイアス電圧、そしてイオン発生電極23及び遮蔽電極24と誘導電極との間には交流電圧が印加されている。誘電層22を挟んでイオン発生電極23及び遮蔽電極24と誘導電極21との間に交流電圧を印加することによって、これらの電極の周辺部41でコロナ放電が起こり、これによってイオンが発生する。つまり、誘電層で絶縁された電極間の交流電圧を大きくすると、周辺部41の気体分子の電離が盛んに起こる。すなわち、空気中には常に微量のイオンが存在しているが電界が大きくなるとこれらのイオンは加速されて、気体分子と衝突しこれを電離する。この電離作用がある程度以上大きくなると気体の絶縁性が失われてしまい放電が起こる。この放電により周辺部の誘電体表面が荷電していくため、やがて放電は止まる。
【0024】
一方逆の電界が作用したときにも同様なことが起こる。今度は、誘電体表面が上記とは逆の極性のイオンで荷電される。この繰り返しによって、周辺部には正負のイオンが発生する。発生するイオンの密度は、交流電圧の大きさ、周波数に依存するが、従来のコロナチャージャとは比較できないほどの高密度のイオン電流が発生する。本発明では、交流電源の電圧としては1〜3KVpp、周波数は〜50KHzとする。
【0025】
ここで第1制御電極には制御電圧として約60V、イオン発生電極23には正のバイアス電圧として約240Vが印加されているので、これらの電極間に形成される電界E1によって正極性のイオンだけが第1制御電極27の側に移動する。次に、第1制御電極27と第2制御電極28の間に加えられている約60Vの制御電圧によって形成される電界E2によって、この正極性のイオンが多数のイオン貫通用の孔を通過することが可能となる。更に予め負極性のイオン発生器によって絶縁性基板表面が約−600Vに一様に帯電されているので、この負極性のイオンによって形成される電界E3によって、イオン貫通用の孔を通過した正極性のイオンは、絶縁性基板の方向に加速される。このようにして絶縁性基板の表面に到達した正極性のイオンにより、静電潜像が形成される。画点を記録しないときは、正極性のイオンがイオン貫通孔を通過しないように画像信号回路から送られる画像信号によってスイッチ素子の接点を2側に切り替えて、第1制御電極27と第2制御電極28を同電位にし電界をゼロに設定する。このようにすることで、正極性のイオンの通過が遮断される。このようにイオン流の制御は、第1制御電極27、第2制御電極28の間に印加される電圧をスイッチ素子35でゼロと制御電圧の間で切り替えることによって行われる。
【0026】
また、画点を記録しない場合には、第1制御電極27と第2制御電極28を同電位にしておくだけでは、微量ではあるがエネルギーの高いイオンがイオン貫通用の孔を通過することがある。これを防ぐために、画点を記録しないときには第2制御電極28のほうが第1制御電極27より電位が高くなるように、第2制御電極28に5〜20V程度の正極性の電位を与えておくと良い。
【0027】
以上の様に絶縁性基板33上に形成された静電潜像を現像する現像装置として、接触一成分現像装置10を用いた。現像器10において、10aはトナー供給ローラ、10bは、層規制ブレード、10cは、現像ローラ、10dは、現像剤である。
【0028】
本実施例では、トナー供給ローラ10aは、導電化ポリウレタン多孔体から成るローラであり、層規制ブレード10bは、シリコーンゴムの成形体、現像ローラ10cは、導電性弾性を有するウレタンゴムローラの表面に導電性ウレタン塗料をディプ法により塗布した2層構造のローラである。現像剤10dとしては、図6に示すように、ポリエステル樹脂100を結着剤として用い、これに帯電極性が負極性となるように、カーボン、帯電制御剤等を内添したものを平均粒径11μmに粉砕、分級し、さらに、シリカを外添し、この表面に、塩化パラジュームの溶液にてパラジューム微粒子101を析出させたものを用いた。前記現像剤10dを現像器10にて絶縁性基板33上に形成された静電潜像を現像し、電路パターンとなる現像剤像を熱ロール定着器11a,11bにより絶縁性基板33上に定着した。さらに、この絶縁性基板33上の電路パターンの抵抗を低減するため、基板をCuの無電解メッキ浴に浸漬し、Cuの金属層5が5μmの厚さとなる様にメッキを析出させた。形成された導体はパターン幅が50μmで、160℃2時間のアニール工程を経た後のシート抵抗は3mΩ/□、導体の密着強度は引っ張り強度試験で50MPa以上であり、良好な導体パターンが得られた。
【0029】
図3は、本発明に係る回路基板の製造方法の第2の実施例を説明する概略図である。図3において、50は絶縁性基板、51は現像装置、52は中間転写体、53はイオン流ヘッド、54は、イオン流制御ヘッド、55はクリーニング装置、56は転写ローラである。
【0030】
本実施例が第1の実施例と異なるところは、中間転写体52を設け、中間転写体上に形成された現像剤を転写ローラにより、電界を加えて絶縁性基板上に現像剤像を形成することである。中間転写体は、ポリエステルなどの絶縁性フィルムをアルミ製ドラム上に張り付けた構造であり、絶縁製樹脂塗料を塗布した構造などでも良い。転写ローラは、導電性、弾性を有するポリウレタン多孔体を用い、所定の電界が加わるよう、電圧を印加した。このように構成された装置にて、前記実施例と同様に、現像剤を絶縁性基板上に画像データに基づいて、電路パターンを現像剤として形成し、定着工程にて、絶縁性基板上に固定し、さらに、この絶縁性基板33上の電路パターンの抵抗を低減するため、基板をCuの無電解メッキ浴に浸漬し、Cuの金属層5が5μmの厚さとなる様にメッキを析出させた。形成された導体はパターン幅が50μmで、160℃2時間のアニール工程を経た後のシート抵抗は3mΩ/□、導体の密着強度は引っ張り強度試験で50MPa以上であり、良好な導体パターンが得られた。
【0031】
図4は、本発明に係る回路基板の製造方法の第3の実施例を説明する概略図である。図4において、60は絶縁性基板、61は現像装置、62は中間転写体、63はイオン流ヘッド、64は、イオン流制御ヘッド、66は転写ローラである。本実施例が第2の実施例と異なるところは、クリーニング装置を省略したことにある。中間転写体のクリーニング装置は、中間転写体上に残留する転写残りの現像剤の除去にあり、転写効率が極めて良好な場合には、クリーニング装置は不要になる。また、少量の現像剤が中間転写体上に残留する場合は、現像装置に現像バイアス電位を適当に選ぶことで、転写されなかった現像剤は、非画像部の場合、現像ローラによって現像器に回収される。
【0032】
本実施例では、現像ローラに−570Vの電圧を印加し、クリーニング装置を省略した。前記実施例と同様に、現像剤を絶縁性基板上に画像データに基づいて、電路パターンを現像剤として形成し、定着工程にて、絶縁性基板上に固定し、更に、この絶縁性基板33上の電路パターンの抵抗を低減するため、基板をCuの無電解メッキ浴に浸漬し、Cuの金属層5が5μmの厚さとなる様にメッキを析出させた。形成された導体はパターン幅が50μmで、160℃2時間のアニール工程を経た後のシート抵抗は3mΩ/□、導体の密着強度は引っ張り強度試験で50MPa以上であり、良好な導体パターンが得られた。この時、非画像部にわずかに飛散した現像剤により、絶縁性の低下が問題になるが、導体パターン間の絶縁抵抗は1015Ωであり、回路動作上問題ないレベルであった。
【0033】
図5は本発明の実施例4に係わる集積化回路基板の製造工程を模式的に示した図である。以下に詳細を述べる。
【0034】
図5に示す様に、集積化回路基板の製造装置は、絶縁性基板の搬送装置、現像装置、イオン発生ヘッド、イオン流制御ヘッド、定着器から構成され、それぞれの目的に合わせて、絶縁体(誘電体)、導体、抵抗体、磁性体等を含有する現像剤を現像、積層して集積化回路を形成する。同図で、70は絶縁性基板、71a,71b,71cは、現像器、72a,72b,72cはイオン発生ヘッド、73a,73b,73cはイオン流制御ヘッド、74a,74bは熱ロール定着である。本実施例では、導体、絶縁体、導体のサンドイッチ構造を有するキャパシタの製造プロセスを、図5を用いて説明する。
【0035】
現像装置71a,71cはそれぞれ導体を形成するための現像装置である。現像剤は、導電性微粒子を含有する現像剤、もしくは図7(a)に示すような、金属コア110を熱可塑性樹脂111などでコートしたものを用いる。また、現像装置71bはキャパシタの誘電体層を形成するための現像装置である。現像剤としては、図7(b)に示すようなコア110に誘電体材料を用い、その外側を熱可塑性樹脂112で被覆した絶縁性現像剤を用いる。
【0036】
本実施例では、導体用現像剤には、コア粒子としてAg粉末(直径10μm程度、アスペクト比a/b=5(最長方向の長さをa、最小方向の長さをb)のフレーク状)22を用い、表面にポリエステル樹脂21を被覆する。ポリエステル樹脂には現像剤構造として、静電転写パターンを形成するために現像剤の帯電量を制御するため、あるいはパターン形成の確認を容易とするため、電荷制御剤やカーボン粒子を混合してもよい。本樹脂の被覆にはそのように調整した平均粒径1μm以下の樹脂粉末と金属コア粒子を重量比で100:10に混合し、高速にて回転するローター中にて常温で混合、融合させる。高速回転時の温度上昇にもより金属コア粒子の表面に約1μmのポリエステル樹脂被膜が形成される。このポリエステル樹脂被覆現像剤は通常の現像剤とほぼ同様のプロセスで転写、定着が可能であった。また、誘電体用現像剤としては、軟化点が、前記導体用現像剤の被覆に用いられたポリエステル樹脂よりも20℃程度高い樹脂に帯電制御剤を加え現像剤とした。
【0037】
誘電体用現像剤としては、メラミン樹脂やベンゾグアナミン樹脂の有機物微粒子或いはガラス、シリカの無機物微粒子や金属酸化物、金属窒化物の微粒子にポリエステル樹脂やテフロン樹脂などの熱可塑性樹脂をコートしたもの、或いはポリイミド樹脂やエポキシ樹脂、ポリフェニレンエチレン樹脂などの熱硬化性樹脂をコートし半硬化状態にしたものが挙げられる。トナー形成はいずれも針状、板状、柱状などアスペクト比が2以上のものである。また、2液混合のエポキシ樹脂を硬化剤と主剤を別々にマイクロカプセル化し、定着時に硬化反応を起こしてエポキシ樹脂の絶縁層を得ても良い。以上のような現像剤をそれぞれの現像装置にて、絶縁性基板上に、イオン発生ヘッド、イオン流制御ヘッドにより、キャパシタの形状に対応して画像信号を制御し、形成された静電潜像を現像し、現像剤像を熱ロール定着器にて固定することでキャパシタが形成できる。本実施例では、キャパシタの製造プロセスについて説明したが、現像剤を適宜変更することで、抵抗体、インダクタ等を形成することも可能である。抵抗体トナーに関して例えば、NiCr合金の金属粉に接着用樹脂をコーティングしたものを用い、さらに高抵抗化を計る場合には、Ta,Nb,Crなどの金属粉をコーティングした接着用樹脂にシリカの微粒子を均一に分散させたものを用いても良い。
【0038】
図8ないし10は、本発明の実施例5に係る集積回路基板の製造方法を示す模式図である。以下に詳細を述べる。図8では、現像器80を用いて、回路基板上に形成する導体、誘導体、抵抗体などの構成要素に対応した現像剤を現像剤担持体81の表面に均一に薄層を形成し、制御電極83によって、基板材料85上に電路パターンに対応した電気信号に従って現像剤によるパターンを形成するものである。続いて、図9を用いてその詳細を説明する。図9において、現像剤82は、現像剤担持体表面に現像剤供給ローラ(図示せず)、層規制ブレート(図示せず)などにより帯電、薄層化され、搬送される。制御電極83は、現像剤担持体側に形成された加速電極83aとその反対側に形成された個別電極83bから構成され、図10(a)に示す貫通孔84を通して現像剤担持体上の現像剤の飛翔を制御する。現像剤の飛翔は、図10(b)に示すような画像信号回路に接続された個別電極用電源87と、加速電極制御用電源86とによりパルス電圧を印加し、加速電極によって現像剤担持体上の現像剤をスモーク状に舞い上げ、更に基板方向に大きな電界を誘起するように、個別電極に電圧を印加することにより行われる。
【0039】
回路基板としては、絶縁性基板の背面に導電性基板を形成したものと、絶縁性基板のみの構成で、プラテンなどの背面電極を設ける構成がある。本実施例では、絶縁性基板の背面に導電性基板を接合した構成の回路基板を用いた場合の集積化回路基板の製造方法を示す。従って、回路基板85は、導電性基板85b上に、絶縁性基板85aを接合した構成となっており、より具体的には、35μmの厚みの銅箔に厚さ100μmのポリイミドシートを接着した構造を採用した。
【0040】
以上のように構成された回路基板製造装置により導体を形成したところ、導体としての特性は、前記実施例と同様に、十分な性能が得られた。本実施例では導体の形成方法のみを示したが、前記実施例4に示すように、多重に現像剤を形成することが可能である。
【0041】
また、本発明においては、各実施例を拡大し、これら形成装置を適宜組み合わせることにより、連続的に絶縁体、導体、抵抗体、コンデンサ、インダクタの各回路要素膜を所望の領域に形成、積層し、最終的に集積化回路基板を得ることが可能になる。
【0042】
なお、上述の実施例においては、荷電粒子の制御を大気中で行なったが、荷電粒子を液体好ましくは絶縁性の液体中に分散させて制御を行なうことも可能である。
【0043】
【発明の効果】
本発明によれば、高価で製作の煩わしいマスクが不要で、かつ光導電性基材などの静電潜像保持体を必要とせず、静電潜像形成、現像工程あるいは現像剤像の形成工程においても、従来のような遮光手段を必要としない。このことから、装置に特別な付帯設備を省き、製造装置を小形化することができる。また、光導電性基板は、光劣化、コロナイオンによる劣化などがあり、定期的な交換が必要であるが、本発明の場合には、光導電性基材が不要なため、このようなメンテナンスが不要となり、装置のランニングコストが低減できる。また、基板の材質や厚さに関係なく優れた画像が得られる。さらに、本発明によれば、回転ミラーでレーザービームを走査し、画像データ信号に基づいて感光体上に静電潜像を形成する従来の電子写真プロセスでは、回転ミラーの回転速度は、画素密度、プロセススピードより決定され、回転ミラーの面数、回転速度にも限界があり、高速のパターン描画は、小形で安価な装置では実現できないと言う従来技術の問題を回避できる。
【0044】
また、荷電粒子像を直接基板上に形成し、転写工程を省くことも可能であるため、静電潜像保持体上に形成された荷電粒子像を基板に転写する工程が省略されるため、転写によるピンホール、エッジの乱れ等の荷電粒子像の劣化を防ぐことができる。
【図面の簡単な説明】
【図1】 本発明に係る回路基板の製造方法の第1の例を説明するための概略図。
【図2】 本発明に係る回路基板の製造方法の第1の例の要部を説明するための概略図。
【図3】 本発明に係る回路基板の製造方法の第2の例を説明するための概略図。
【図4】 本発明に係る第1の回路基板の製造方法の第3の例を説明する概略図。
【図5】 本発明に係る第1の回路基板の製造方法の第4の例を説明する断面図。
【図6】 本発明に係る回路基板の製造方法に用いられる現像剤の一例の構造を説明する断面図。
【図7】 本発明に係る回路基板の製造方法に用いられる現像剤の他の一例の構造を説明する断面図。
【図8】 本発明に係る回路基板の製造方法の第5の例を説明する概略図。
【図9】 本発明に係る回路基板の製造方法の第5の例を説明する概略図。
【図10】 本発明に係る回路基板の製造方法の第5の例を説明するための概略図。
【符号の説明】
1,50,60,70…絶縁性基板
2,53,63,72a,72b,72c…イオン発生ヘッド
3,54,64,73a,73b,73c…イオン流制御ヘッド
10,51,61,71a,71b,71c…現像器

Claims (1)

  1. 絶縁性基板上の所望の部分に導電性粒子を供給し、電路パターンを形成する回路基板の製造方法において、画像信号に応じて、帯電された現像剤を制御電極により誘導し、前記絶縁性基板表面上に前記パターンに相当する現像剤像を形成する工程を具備することを特徴とする回路基板の製造方法。
JP07015494A 1994-03-15 1994-03-15 回路基板の製造方法 Expired - Lifetime JP3697271B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP07015494A JP3697271B2 (ja) 1994-03-15 1994-03-15 回路基板の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP07015494A JP3697271B2 (ja) 1994-03-15 1994-03-15 回路基板の製造方法

Publications (2)

Publication Number Publication Date
JPH07254768A JPH07254768A (ja) 1995-10-03
JP3697271B2 true JP3697271B2 (ja) 2005-09-21

Family

ID=13423383

Family Applications (1)

Application Number Title Priority Date Filing Date
JP07015494A Expired - Lifetime JP3697271B2 (ja) 1994-03-15 1994-03-15 回路基板の製造方法

Country Status (1)

Country Link
JP (1) JP3697271B2 (ja)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4018110B2 (ja) 2005-07-25 2007-12-05 株式会社アフィット 導電性粒子の現像方法
JP4445448B2 (ja) * 2005-09-16 2010-04-07 株式会社東芝 回路基板の製造方法
DE102006033055A1 (de) * 2006-07-14 2008-01-17 Man Roland Druckmaschinen Ag Elektrisch leitfähige Strukturen
JP2008130853A (ja) * 2006-11-21 2008-06-05 Ricoh Co Ltd 電子部品製造装置、パターン配線シート、電子デバイスシートおよびシート
KR100824067B1 (ko) * 2007-01-19 2008-04-21 한국과학기술원 마찰 대전을 이용한 인쇄회로기판의 제조장치
CN104228324B (zh) * 2008-05-09 2017-12-01 斯塔诺阿埃索澳吉有限公司 在基底上形成导电图案的设备、方法、绝缘基底和芯片组
JP2011520279A (ja) * 2008-05-09 2011-07-14 ストラ エンソ オーワイジェイ 絶縁性平面基板上に導電性パターンを形成する装置、方法、絶縁性平面基板、及びそのチップセット
JP2015066713A (ja) * 2013-09-27 2015-04-13 セイコーエプソン株式会社 積層造形方法および積層造形装置
JP2014027323A (ja) * 2013-11-08 2014-02-06 Stora Enso Oyj 絶縁性平面基板上に導電性パターンを形成する装置、方法、絶縁性平面基板、及びそのチップセット
JP6074453B2 (ja) * 2015-05-07 2017-02-01 ストラ エンソ オーワイジェイ 絶縁性平面基板上に導電性パターンを形成する装置、方法、絶縁性平面基板、及びそのチップセット

Also Published As

Publication number Publication date
JPH07254768A (ja) 1995-10-03

Similar Documents

Publication Publication Date Title
US5256246A (en) Method for manufacturing aperture electrode for controlling toner supply operation
JP3697271B2 (ja) 回路基板の製造方法
US5268259A (en) Process for preparing an electroded donor roll
JP4536093B2 (ja) イオン発生素子、イオン発生素子の製造方法、帯電装置、および画像形成装置
JPH07263841A (ja) 配線基板
KR20050013944A (ko) 배선 기판, 배선 기판의 제조 장치 및 배선 기판의 제조방법
JP5545789B2 (ja) プリント・ヘッド・エレメント、プリント・ヘッドおよびイオノグラフィー印刷装置
JP2002237368A (ja) イオン発生装置とその製造方法
US5416569A (en) Electrographically making devices having electrically conductive paths corresponding to those graphically represented on a mask
JPH0786721A (ja) 配線基板
JP3909728B2 (ja) 印刷配線基板の製造装置
JPH04291375A (ja) イオン発生装置およびそれを用いたコロナ発生器
US5601684A (en) Method for manufacturing an ion flow electrostatic recording head
TW200525590A (en) Metal-containing resin particle, resin particle, electronic circuit substrate, and method of producing electronic circuit
JP3263541B2 (ja) 記録用電極の製造方法
JP2009252812A (ja) 導電性粒子によるパターン生成方法及び装置
JP2012018298A (ja) 回路基板の製造方法及び製造装置
JP2002223059A (ja) 微細パターン形成方法
JP3328856B2 (ja) 放電器及びそれを用いた記録ヘッド
JP2023027634A (ja) 静電印刷法
JPH05278258A (ja) イオン発生器
JPH0698565A (ja) 静電アクチュエータ
JP2012053248A (ja) 荷電粒子発生装置、帯電装置及び画像形成装置
JPH1184818A (ja) 帯電装置、現像装置、転写装置および画像形成装置
JP2001277578A (ja) プリントヘッド、プリントヘッドの製造方法及び画像形成装置

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20041029

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20041124

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050119

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20050628

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20050704

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090708

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090708

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100708

Year of fee payment: 5