JP3688619B2 - 半導体集積回路 - Google Patents
半導体集積回路 Download PDFInfo
- Publication number
- JP3688619B2 JP3688619B2 JP2001309829A JP2001309829A JP3688619B2 JP 3688619 B2 JP3688619 B2 JP 3688619B2 JP 2001309829 A JP2001309829 A JP 2001309829A JP 2001309829 A JP2001309829 A JP 2001309829A JP 3688619 B2 JP3688619 B2 JP 3688619B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- reference voltage
- voltage
- electrode
- current
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/08—Modifications for protecting switching circuit against overcurrent or overvoltage
- H03K17/082—Modifications for protecting switching circuit against overcurrent or overvoltage by feedback from the output to the control circuit
- H03K17/0826—Modifications for protecting switching circuit against overcurrent or overvoltage by feedback from the output to the control circuit in bipolar transistor switches
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/08—Modifications for protecting switching circuit against overcurrent or overvoltage
- H03K2017/0806—Modifications for protecting switching circuit against overcurrent or overvoltage against excessive temperature
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S323/00—Electricity: power supply or regulation systems
- Y10S323/907—Temperature compensation of semiconductor
Landscapes
- Semiconductor Integrated Circuits (AREA)
- Continuous-Control Power Sources That Use Transistors (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は半導体集積回路に関する。
【０００２】
【従来の技術】
一般に、パワートランジスタを備える半導体集積回路は、パワートランジスタを通過する電流によって熱を発生する。この熱によりパワートランジスタのジャンクションの温度が上昇すると、パワートランジスタやその周辺に配置された素子が破壊されてしまう。
【０００３】
そこで、従来においては、パワートランジタのジャンクションの温度を検出するための過熱検出回路が設けられていた。
【０００４】
図８は、過熱検出回路を有する従来の半導体集積回路８００のブロック図である。半導体集積回路８００は、バイポーラ・トランジスタ１０と、トランジスタ１０を駆動させる駆動部２０と、基準電圧を生ずる基準電圧回路３０と、電力源からエミッタの間に接続された抵抗器R1と、電力源から抵抗器R1を介した後の比較電圧と基準電圧回路３０によって決定される基準電圧とを比較してエミッタ電流を検出し駆動部２０を制御する過電流検出回路５０と、トランジスタ１０のジャンクションの温度に基づいて駆動部２０を制御する過熱検出回路６５とを備えている。
【０００５】
次に、図８および図９を参照して、半導体集積回路８００の動作を説明する。図９は、トランジスタ１０のジャンクションの温度Tjに対して、エミッタ電流IEの電流量を表したグラフを示す。
【０００６】
比較電圧は、電力源VCCから抵抗器R1を介するので、エミッタ電流IEによって変化する電圧である。また、基準電圧は、基準電圧回路３０の起電力によって決定される一定の電圧である。
【０００７】
過電流検出回路５０は、比較電圧と基準電圧とを比較してエミッタ電流IEが所定値Ioc（図９参照）を超えないように駆動部２０を制御する。
【０００８】
エミッタ電流Iocがトランジスタ１０を流れ続けると、トランジスタ１０のジャンクション温度Tjが上昇する。コレクタ−エミッタ間の電圧ＶCEとすると、ＶCE＊Iocのエネルギーがトランジスタ１０のジャンクションに発生し続けるからである。ジャンクション温度Tjが上昇し続けるとトランジスタ１０が破壊される（図９の斜線領域ｂ参照）。よって、過熱検出回路６５は、ジャンクション温度Tjが所定値Totを超えないように駆動部２０を制御する。
【０００９】
即ち、図９において、ジャンクション温度TjがTotに達したときに、トランジスタ１０が斜線領域ｂの状態へ移行しないように、駆動部２０はトランジスタ１０を遮断する。それによって、トランジスタ１０がOFFし、エミッタ電流IEが流れなくなる。
【００１０】
このように、過熱検出回路６５がトランジスタ１０やその周辺素子を過熱による破壊から保護していた。
【００１１】
【発明が解決しようとする課題】
しかし、ジャンクション温度Tjの単位時間あたりの温度上昇率（例えば、K/s（ケルビン／秒））が非常に速く過熱検出回路６５の検出の速さが追いつかない場合や、トランジスタ１０の駆動が開始したときのジャンクション温度Tjが高い場合などにおいては、トランジスタ１０が斜線領域ｂの状態へ移行してしまうおそれがある。
【００１２】
例えば、トランジスタ１０が駆動を開始するときのジャンクション温度Tjが高く、トランジスタ１０が図９の領域ａの状態にあったと仮定する。かかる場合であっても、過電流検出回路５０は、トランジスタ１０にエミッタ電流Iocが流れることを許容する。従って、領域ａの状態にあるトランジスタ１０は、過熱検出回路６０の検出によって、トランジスタ１０をＯＦＦするよりも早く、領域ｂの状態へ移行してしまう。
【００１３】
従って、過熱検出回路６５を備えた半導体集積回路８００であっても、内部の素子をパワートランジスタの熱から確実に保護することができないという問題があった。
【００１４】
よって、本発明の目的は、パワートランジスタの熱からパワートランジスタやその周辺素子を確実に保護することができる半導体集積回路を提供することである。
【００１５】
【課題を解決するための手段】
本発明に係る実施形態に従った半導体集積回路は、第１の電極へ供給される電力によって第１の電力源からの電流を第２の電極から第３の電極へ導通させるトランジスタと、
前記第１の電極に電力を供給して前記トランジスタを駆動させる駆動部と、
前記トランジスタと同一のチップに配設されかつ前記トランジスタの温度に依存した電位差を発生させる感熱素子と、互いに直列に接続され、前記感熱素子に対して並列に接続されている第 1 の負荷および第２の負荷とを含み、前記トランジスタに基づいて変化する基準電圧を発生させる基準電圧回路と、
前記第２の電極から前記第３の電極へ流れる電流の大きさに基づいて変化し、前記基準電圧に対して比較の対象となる比較電圧を発生させる比較電圧回路と、
前記基準電圧回路および前記比較電圧回路からそれぞれ前記基準電圧および前記比較電圧を入力し、前記比較電圧を前記基準電圧と比較した結果に基づき、前記第１の電極への電力を制御するための制御信号を前記駆動部へ出力する制御部と、
前記感熱素子に定電流を流す定電流回路とを備え、
前記感熱素子は、前記第 1 の電力源から該定電流回路までの間に直列に介在し、前記基準電圧は、前記第 1 の負荷および前記第２の負荷の間のノードにおいて、前記感熱素子の両端における電位差を分圧した電圧であり、前記制御部は、前記基準電圧と前記比較電圧とを比較して、その結果を前記駆動部へ出力する比較器を含むことを特徴とする。
【００１６】
本発明に係る実施形態に従った半導体集積回路は、第１の電極へ供給される電力によって第１の電力源からの電流を第２の電極から第３の電極へ導通させるトランジスタと、
前記第１の電極に電力を供給して前記トランジスタを駆動させる駆動部と、
前記トランジスタと同一のチップに配設されかつ前記トランジスタの温度に依存した電位差を発生させる感熱素子と、前記第１の電力源に一端が接続された第１の負荷と、第２の電力源に一端が接続された第２の負荷と、前記第２の電力源に一端が接続された第３の負荷とを含み、前記トランジスタの温度に基づいて変化する基準電圧を発生させる基準電圧回路と、
前記第２の電極から前記第３の電極へ流れる電流の大きさに基づいて変化し、前記基準電圧に対して比較の対象となる比較電圧を発生させる比較電圧回路と、
前記基準電圧回路および前記比較電圧回路からそれぞれ前記基準電圧および前記比較電圧を入力し、前記比較電圧を前記基準電圧と比較した結果に基づき、前記第１の電極への電力を制御するための制御信号を前記駆動部へ出力する制御部であって、前記第２の負荷の他端および前記第３の負荷の他端に接続され前記感熱素子に発生する電位差に応じた前記基準電流を該第２の負荷および前記第３の負荷に流す第１のカレントミラー回路と、前記基準電圧および前記比較電圧を入力し、前記比較電圧に基づいた比較電流を生成する第２のカレントミラー回路と、前記比較電流と前記基準電流との大小関係に基づいて前記駆動信号を切り替えるスイッチング・トランジスタとを含む制御部とを備えたことを特徴とする。
【００１７】
本発明に係る実施形態に従った半導体集積回路は、第１の電極へ供給される電圧によって第１の電力源からの電流を第２の電極から第３の電極へ導通させるトランジスタと、
前記第１の電極に電力を供給して前記トランジスタを駆動させる駆動部と、
比較の基準となる基準電圧を発生させる基準電圧回路と、
前記基準電圧に対して比較の対象となり、前記トランジスタの温度と前記第２の電極から前記第３の電極へ流れる電流の大きさとの両方に基づいて変化する比較電圧を発生させる比較電圧回路と、
前記基準電圧回路および前記比較電圧回路からそれぞれ前記基準電圧および前記比較電圧を入力し、前記比較電圧を前記基準電圧と比較した結果に基づき、前記第１の電極への電力を制御するための制御信号を前記駆動部へ出力する制御部とを備え、
前記基準電圧回路は、前記第 1 の電力源と第２の電力源に接続された定電流源との間に直列に接続された第１の負荷を有し、前記基準電圧は、前記第 1 の電力源から前記第１の負荷を経た後の電圧に基づく電圧であり、前記比較電圧回路は、前記トランジスタと同一のチップに配設されかつ前記トランジスタの温度に依存した電位差を発生させる感熱素子を有し、前記比較電圧は、該感熱素子の両端の電位差に基づいた電圧であり、前記第２の電極から前記第３の電極へ流れる電流の上限を示す電流抑制値は、前記トランジスタの温度変化に伴い変化することを特徴とする。
【００３１】
【発明の実施の形態】
以下、図面を参照し、本発明による実施の形態を説明する。尚、本実施の形態は本発明を限定するものではない。
【００３２】
図１は、本発明に従った実施の形態による半導体集積回路１００を示す回路図である。半導体集積回路１００は、ベースへ供給される電流によって電力源VCCからの電流をエミッタからコレクタへ向かってエミッタ電流IEを導通させるバイポーラ・トランジスタ１０と、トランジスタ１０を駆動させる駆動回路２０とを備える。
【００３３】
また、半導体集積回路１００は、トランジスタ１０の内部に形成されているジャンクション温度Tjに基づいて異なる基準電圧Vaを発生させる基準電圧源３２と、基準電圧Vaと比較されエミッタ電流IE（矢印の方向へ流れる）に基づいて変化する比較電圧Vbを発生させる抵抗器R1とをさらに備える。
【００３４】
また、半導体集積回路１００は、基準電圧源３２および抵抗器R1からそれぞれ入力した比較電圧Vbおよび基準電圧Vaが等しいか、比較電圧Vbが基準電圧Vaよりも小さいときに、ベースへの電流を遮断するための制御信号を駆動回路２０へ出力する過電流検出回路５０とを備えている。
【００３５】
図１および図２を参照して、半導体集積回路１００の動作を説明する。図２は、トランジスタ１０のジャンクションの温度Tjに対して、エミッタ電流IEの電流量を表したグラフを示す。
【００３６】
まず、トランジスタ１０のジャンクション温度Tjが比較的低く、かつエミッタ電流IEが比較的小さいと仮定する。即ち、トランジスタ１０が図２の領域ｄの状態にあるとする。
【００３７】
基準電圧Vaは、電力源VCCの電圧から基準電圧源３２によって電圧降下させた電圧である。また、基準電圧源３２は、ジャンクション温度Tjが比較的低いときには、基準電圧Vaも比較的低くなるように構成されている。
【００３８】
比較電圧Vbは、電力源VCCから抵抗器R1を介するので、エミッタ電圧IEによって変化する電圧である。エミッタ電流IEが比較的小さいときには、抵抗器R1による電圧降下が比較的小さい。よって、比較電圧Vbは比較的高い。
【００３９】
従って、エミッタ電流IEが比較的小さいときには、比較電圧Vbは基準電圧Vaよりも大きく、比較電圧Vbと基準電圧Vaとの電圧差が比較的大きい。よって、トランジスタ１０は、より大きなエミッタ電流IEを伝導することができる余裕がある。
【００４０】
次に、エミッタ電流IEが比較的大きくなり、基準電圧Vaと比較電圧Vbとがほぼ等しくなったとする。即ち、トランジスタ１０が図２の領域ｃの状態にあるとする。
【００４１】
ジャンクション温度Tjが依然として比較的低いので、基準電圧Vaも依然として比較的低いままである。
【００４２】
しかし、エミッタ電流IEが大きくなるに従い、抵抗器R1による電圧降下が大きくなるので、比較電圧Vbは低下していく。
【００４３】
比較電圧Vbが基準電圧Vaと等しいほどに低下した場合には、過電流保護回路５０は駆動回路２０にベースへの電圧を遮断させるための制御信号を出力する。それによって、トランジスタ１０がＯＦＦに切り替えられる。
【００４４】
即ち、図２において、エミッタ電流IEが所定の電流値（以下、電流抑制値Iocという）とほぼ等しくなった場合に、トランジスタ１０がＯＦＦに切り替えられる。よって、エミッタ電流IEがトランジスタ１０のエミッタ−コレクタ間を導通しなくなる。従って、エミッタ電流IEが電流抑制値Iocを超えることはない。
【００４５】
一方で、エミッタ電流IEが電流抑制値Iocより小さくなったときには、トランジスタ１０がＯNに切り替えられる。よって、エミッタ電流IEがトランジスタ１０のエミッタ−コレクタ間を導通する。
【００４６】
従って、エミッタ電流IEは電流抑制値Iocに等しくなるように制御される。
【００４７】
次に、トランジスタ１０のジャンクション温度Tjが比較的高いとする。即ち、トランジスタ１０が図２の領域ａの状態にあるとする。
【００４８】
基準電圧源３２は、ジャンクション温度Tjが高くなるに従い、基準電圧Vaも高くなるように構成されている。基準電圧Vaが高くなると、それだけ比較電圧Vbが低下できる電圧幅が狭くなる。即ち、大きなエミッタ電流IEを流せないことになる。従って、ジャンクション温度Tjの上昇に伴い、電流抑制値Iocは低下する。本実施の形態においては、ジャンクション温度Tjと電流抑制値Iocとはほぼ反比例している。
【００４９】
例えば、熱抵抗Rth（℃／W）とし、エミッタ−コレクタ間の電圧VCEとすると、
Ioc＝（Tot−Tj）／（Rth＊VCE） （式1）
と表される。式1により、ジャンクション温度Tjと電流抑制値Iocとが反比例していることが理解できる。
【００５０】
従来においては、図９に示すように、電流抑制値Iocは、ジャンクション温度Tjに依存することなく一定であった。
【００５１】
本発明においては、電流抑制値Iocはジャンクション温度Tjに依存して変化する。本実施の形態においては、ジャンクション温度Tjが所定値Totの近傍にある場合おいて、電流抑制値Iocはゼロに近い。よって、エミッタ電流IEは電流抑制値Iocに短時間で到達することができる。
【００５２】
それによって、ジャンクション温度Tjの単位時間あたりの温度上昇率が速い場合であっても、また、トランジスタ１０の駆動が開始したときのジャンクション温度Tjが高い場合であっても、トランジスタ１０は、斜線領域ｂの状態になることがなく、破壊されない。よって、半導体集積回路１００のような構成により、トランジスタ１０は過大なエミッタ電流IEから確実に保護される。
【００５３】
また、半導体集積回路１００は、従来における半導体集積回路８００のような過熱検出回路６０を付加しなくてもよい。その場合、半導体集積回路１００は、従来における半導体集積回路８００よりも小型化することができる。
【００５４】
半導体集積回路１００におけるトランジスタ１０は、PNPバイポーラ・トランジスタを使用している。しかし、トランジスタ１０は、NPNバイポーラ・トランジスタを使用してもよい。
【００５５】
図３は、トランジスタ１０にNPNバイポーラ・トランジスタを使用した半導体集積回路３００を示す回路図である。
【００５６】
図３による半導体集積回路３００においては、電力源をグランドとして半導体集積回路１００と同様に各要素が構成されればよい。このような導電型の変更は、以下の実施の形態においても同様である。
【００５７】
トランジスタ１０は、一般的なバイポーラ・トランジスタだけでなく、MOSトランジスタやIGBT(Insulated Gate Bipolar Transistor)等であってもよい。トランジスタ１０にMOSトランジスタが使用されている場合には、ベース、エミッタおよびコレクタに代えて、ゲート、ソースおよびドレイン、若しくはゲート、ドレインおよびソースとすればよい。以下の実施の形態においても同様である。
【００５８】
図４は、図１における半導体集積回路１００をさらに詳細に説明した半導体集積回路４００の回路図である。半導体集積回路４００は、電力源VCCから定電流回路６０までの間に直列に接続されたダイオードD1と、互いに直列に接続されかつダイオードD1に対して並列に接続されている抵抗器R2およびR3と、電力源VCCからダイオードD1までの間に直列に接続されたダイオードDD1と、を有する基準電圧発生部３４、および、グランドに接続された定電流回路６０を備える。
【００５９】
ダイオードD1は、トランジスタ１０と同一のチップに配設されている。ダイオードD1の温度はトランジスタ１０の温度に比例する。より好ましくは、ダイオードD1の温度はトランジスタ１０の温度に等しい。よって、ダイオードD1はトランジスタ１０の近傍に設けられている方が好ましい。
【００６０】
半導体集積回路４００の動作を構成とともに説明する。
【００６１】
一般に、ダイオードの動作電圧は、一定の温度特性（約‐2mV／℃）を有する。
【００６２】
それによって、ダイオードD1はトランジスタ１０の温度にほぼ反比例した電位差を発生させる。
【００６３】
ダイオードD1の両端に生ずる電位差は、ダイオードD1に並列に接続された抵抗器R2および抵抗器R3によって分圧される。例えば、抵抗器R2および抵抗器R3のそれぞれの抵抗比が１：１のときには、ダイオードD1の両端に生ずる電位差を2分の1に分圧する。この場合、基準電圧Vaは、電力源VCCの電圧からダイオードDD1の動作電圧を引算した電圧からダイオードD1の動作電圧の2分の1をさらに引算した電圧になる。即ち、ダイオードの動作電圧をVFとすると、
Va＝VCC−VF−（1／2）＊VF
となる。抵抗器R2および抵抗器R3のそれぞれの抵抗比を１：１にすることよって、抵抗器R2および抵抗器R3の温度特性による抵抗比の変化がなくなる。
【００６４】
抵抗器R2および抵抗器R3の抵抗値をそれぞれR2およびR3とすると、
Va＝VCC−VF−（R2／（R2＋R3））＊VF （式２）
と表せる。
【００６５】
上記の通り、動作電圧VFが温度特性を有するので、基準電圧Vaも温度特性を有することが理解できる。
【００６６】
半導体集積回路４００は、抵抗器R１と、エミッタおよび抵抗器R１の間の接続点に一端が接続されダイオードDD2を介して定電流回路６０に他端が接続された抵抗器R4とを有する比較電圧発生部４４を備える。
【００６７】
電力源VCCからの電流は抵抗器R1を介してトランジスタ１０へ流れる。抵抗器R４へ流れる電流は、さらに、ダイオードDD2および抵抗器R4を介する。よって、比較電圧Vbは、電流源VCCの電圧から抵抗器R1による降下電圧、ダイオードDD2の動作電圧および抵抗器R4による降下電圧の分だけ引算した電圧になる。抵抗器R４に流れる電流をIaとすると、
と表される。尚、IE≫Iaである。
【００６８】
比較器５２は、基準電圧Vaと比較電圧Vbとを比較して、その結果を駆動部２０へ出力する。
【００６９】
定電流回路６０は、それぞれエミッタが接地され、ベースが共通のトランジスタCM1、CM2およびCM3を含むカレントミラー回路を有する。トランジスタCM1のコレクタは、ベースと接続され、さらに定電流源７０に接続されている。トランジスタCM２のコレクタはダイオードD1に接続され、トランジスタCM3のコレクタは抵抗器R4に接続されている。
【００７０】
トランジスタCM1のコレクタの電位と、トランジスタCM1、CM2およびCM3のそれぞれのベースの電位が等しい。よって、トランジスタCM1、CM2およびCM3のサイズを等しくすることにより、定電流源７０から流れる電流Ｉaと等しい電流がトランジスタCM1、CM2およびCM3のコレクタ−エミッタ間に流れる。従って、ダイオードD1および抵抗器R4には等しい定電流Iaが流れる。
【００７１】
それによって、抵抗器R4の抵抗値の設定が容易になる。また、ダイオードDD1およびDD2のバランスをとることができる。
【００７２】
エミッタ電流IEが比較的小さいときには、比較電圧Vbの電位は、基準電圧Vaの電位よりも高い。エミッタ電流IEが大きくなるに従い、比較電圧Vbは、低下し、基準電圧Vaに接近する。比較電圧Vbが基準電圧Vaに等しくなると、比較器５２によって比較されている比較電圧Vbと基準電圧Vaとの差が規定値よりも小さくなる。それにより、駆動回路２０がトランジスタ１０のベースへの電流を遮断する。従って、トランジスタ１０はOFFになり、エミッタ電流IEが流れなくなる。
【００７３】
比較電圧Vbが基準電圧Vaに等しくなったときには、即ち、Vb＝Vaのときには、式２および式３より、
の方程式が成立する。尚、Vb＝Vaのときのエミッタ電流IEは電流抑制値Iocであるので、式４ではIEをIocと置き換えている。
【００７４】
式4を整理し、温度で微分すると、
dIoc／dT＝1／R1＊(R2／(R2＋R3))＊dVF／dT （式５）
が成立する。尚、dIa／dT＝０であり、dR1／dT＝０である。
【００７５】
一般に、dVF／dT≒−２ｍV／℃である。
【００７６】
従って、式５によれば、Iocは温度に対して反比例する。即ち、Iocは負の温度特性を有する。よって、本実施の形態による半導体集積回路４００は、トランジスタ１０のジャンクション温度Tjに依存してIocが変化するという、図２に示したグラフと同様の特性を示す。
【００７７】
図５は、半導体集積回路１００をさらに詳細に説明した半導体集積回路４００とは異なる半導体集積回路５００の回路図である。
【００７８】
半導体集積回路５００は、電力源VCCに一端が接続された抵抗器R5と、抵抗器R5の他端に接続されている定電流回路６２にそれぞれ一端が接続され他端が接地されている抵抗器R6およびR7と、定電流回路６２およびグランドの間に接続されたバイポーラ・トランジスタ８０とを有する基準電圧発生部３６を備える。トランジスタ８０は、ベースとコレクタとが接続され、ダイオードとして作用する。また、トランジスタ８０は、トランジスタ１０のジャンクション温度に比例するか、若しくは、等しい温度を有する。それによって、トランジスタ８０は感熱素子として作用する。トランジスタ８０は、トランジスタ１０の近傍に配設されていることが好ましい。それによって、トランジスタ８０がトランジスタ１０のジャンクション温度を正確に検出することができるからである。半導体集積回路５００において、基準電圧Vaは、電流が抵抗器R5を経た後の電圧である。
【００７９】
比較電圧回路は、抵抗器R1とトランジスタ１０のコレクタとの間から、定電流回路６２へ接続された配線を有する。半導体集積回路５００において、比較電圧Vbは、電流が抵抗器R1を経た後の電圧である。
【００８０】
定電流回路６２は、基準電圧発生部３６および比較電圧発生部４６に定電流を流す。それによって、定電流回路６２は、基準電圧発生部３６および比較電圧発生部４６に基準電圧および比較電圧を発生させる。定電流回路６２は、基準電圧および比較電圧を入力して比較電圧に基づいた電流をバイポーラ・トランジスタ５４へ出力する。
【００８１】
バイポーラ・トランジスタ５４は、定電流回路６２からの電流によって駆動信号を切り替える。
【００８２】
半導体集積回路５００の動作を構成とともに詳細に説明する。
【００８３】
定電流回路６２は、ベースが共通であるトランジスタCM4、CM5およびCM6を有する第１のカレントミラー回路を有する。トランジスタCM4のコレクタは、ベースと接続され、さらに定電流源７０に接続されており、エミッタはトランジスタ８０のコレクタに接続されている。トランジスタCM５およびCM6のそれぞれのエミッタは、それぞれ抵抗器R6および抵抗器R7の一端に接続されている。
【００８４】
トランジスタCM4、CM5およびCM6のベース電位が等しいので、トランジスタ８０のコレクタ−エミッタ間の電位差、抵抗器R6の両端の電位差および抵抗器R7の両端の電位差は等しい。また、抵抗器R6の抵抗値および抵抗器R7の抵抗値を等しくした場合、トランジスタCM6およびCM7には等しい大きさの基準電流Iaが流れる。さらに、トランジスタ８０はトランジスタ１０のジャンクション温度に依存した電位差を発生するので、基準電流Iaもトランジスタ１０のジャンクション温度Tjに依存する。
【００８５】
一方、定電流回路６２は、ベースが共通であるトランジスタCM7およびCM8を有する第２のカレントミラー回路を有する。トランジスタCM7のコレクタは、トランジスタCM5のコレクタと接続されている。トランジスタCM8のコレクタは、自己のベースに接続されかつバイポーラ・トランジスタ９０を介してトランジスタCM6と接続されている。トランジスタCM7のエミッタは、抵抗器R5に接続されている。トランジスタCM8のエミッタは、抵抗器R1とトランジスタ１０のコレクタとの間の接続点へ接続されている。
【００８６】
従って、第２のカレントミラー回路において、トランジスタCM7は基準電圧発生部３６から基準電圧Vaを、およびCM8は比較電圧発生部４６から比較電圧Vbをそれぞれ入力する。さらに、トランジスタCM7およびCM8のベースは同電位なので、トランジスタCM7およびCM8は、それぞれ基準電圧Vaおよび比較電圧Vbに応じた基準電流Iaおよび比較電流Ikを流す。
【００８７】
基準電流は、第1のカレントミラー回路によって制御された電流Iaと等しい電流が流れるように設計されている。一方で、比較電流は、電流Iaに必ずしも一致せず、比較電圧Vbに対応している。よって、比較電圧Vbが基準電圧Vaよりも高電位のときには、基準電流Iaよりも大きな比較電流Ikが流れる。即ち、この場合、抵抗器R7に流れる基準電流Iaよりも、トランジスタ９０からトランジスタ５４のベースの接続点までに流れる比較電流Ikは大きい。
【００８８】
基準電流Iaと比較電流Ikとが異なることによって、トランジスタ５４をON状態またはOFF状態にする。
【００８９】
基準電流Iaよりも比較電流Ikの方が大きい場合には、トランジスタ５４にベース電流が生じない。従って、駆動回路２０は、トランジスタ１０のベースをON状態に維持し、エミッタ電流IEが流れつづける。
【００９０】
一方で、基準電流Iaよりも比較電流Ikの方が小さい場合には、トランジスタ５４にベースベース電流が生じる。よって、トランジスタ５４は、ONの状態へ切り替えられる。従って、駆動回路２０は、トランジスタ１０をOFF状態に切り替え、エミッタ電流IEが流れなくなる。
【００９１】
このように、比較電流Ikが基準電流Iaに等しくなったとき、即ち、比較電圧Vbが基準電圧Vaに等しくなったときに、トランジスタ５４が切り替えられる。さらに、基準電流Iaは、トランジスタ８０によって、トランジスタ１０のジャンクション温度Tjに依存して変化する。よって、トランジスタ５００は、図2のグラフと同様の特性を示す。
【００９２】
ここで、トランジスタ５００は、図2のグラフと同様の特性を示すことを、数式を用いて説明する。
【００９３】
基準電圧Vaは、電力源VCCから抵抗器R5を経た後の電圧であるから、
Va＝VCC−Ia＊R5 （式６）
と表せる。基準電流Iaは、抵抗器R6の両端の電位差、即ち、トランジスタ８０のベース−エミッタ間の電位差と、抵抗器R6の抵抗値とによって決定される。即ち、
Ia＝VF／R6 （式７）
である。
【００９４】
式６および式7から、
Va＝VCC−(R5／R6)＊VF （式８）
である。
【００９５】
また、比較電圧Vbは、電力源VCCから抵抗器R1を経た後の電圧であるから、
Vb＝VCC−(IE＋Ik)＊R1 （式９）
と表せる。尚、エミッタ電流IEが過電流の場合には、IkはIEに対して無視できるほど小さい。よって、式９は、
Vb＝VCC−IE＊R1 （式１０）
と表せる。
【００９６】
比較電圧Vbが基準電圧Vaに等しくなるときにトランジスタ５４が過電流を検出する。よって、式８および式１０から
VCC−(R5／R6)＊VF＝VCC−Ioc＊R1 （式１１）
が成立する。尚、Vb＝Vaのときのエミッタ電流IEは電流抑制値Iocであるので、式１１ではIEをIocと置き換えている。
【００９７】
式１１の方程式を整理して、温度で微分すると、
dIoc／dT＝1／R1＊(R5／R6)＊dVF／dT （式１２）
が成立する。尚、dR1／dT＝０である。
【００９８】
一般に、dVF／dT＝−２ｍV／℃である。
【００９９】
従って、式１２によれば、式５と同様に、Iocは温度に対して反比例する。即ち、Iocは負の温度特性を有する。よって、本実施の形態による半導体集積回路５００は、トランジスタ１０のジャンクション温度Tjに依存してIocが変化するという、図２に示したグラフと同様の特性を示す。
【０１００】
尚、トランジスタ９０は、ベース電流を補正し、基準電流Iaおよび比較電流Ikをそれぞれ基準電圧Vaおよび比較電圧Vbに精度良く対応させるために設けられている。このトランジスタ９０を含めた第２のカレントミラー回路は、いわゆる、ウィルソン定電流回路を形成している。
【０１０１】
図６は、本発明に従った他の実施の形態による半導体集積回路６００を示す回路図である。半導体集積回路６００は、半導体集積回路１００と同様に、バイポーラ・トランジスタ１０、駆動回路２０および過電流検出回路５０を備える。
【０１０２】
さらに、半導体集積回路６００は、電力源VCCと過電流検出回路５０との間に接続された基準電圧回路３０と、電力源VCCとトランジスタ１０のコレクタとの間に直列に接続された抵抗器R8とを備える。
【０１０３】
半導体集積回路６００が、半導体集積回路１００に対して異なるのは、基準電圧回路３０が温度特性を有さず、抵抗器R8が温度特性を有することである。即ち、基準電圧回路３０は、トランジスタ１０のジャンクション温度に依存することなく、一定の基準電圧Vaを過電流検出回路５０へ供給する。一方で、抵抗器R8は、トランジスタ１０のジャンクション温度に基づいて変化する比較電圧Vbを過電流検出回路５０へ供給する。
【０１０４】
抵抗器R8は、さらに、エミッタ電流IEに基づいて比較電圧Vbを変化させる。従って、比較電圧Vbは、トランジスタのジャンクション温度Tjおよびエミッタ電流IEの両方に依存して変化する。
【０１０５】
本実施の形態によれば、抵抗器R8は、トランジスタ１０と同一のチップに配設され、かつトランジスタ１０のジャンクションのより近傍に設けられている方が好ましい。
【０１０６】
図７は、半導体集積回路６００をさらに詳細に説明した半導体集積回路７００の回路図である。半導体集積回路７００は、電力源VCCと定電流源６４との間に直列に接続された抵抗器R9を有する基準電圧発生部３８を備える。よって、基準電圧Vaは、電流が電力源VCCから抵抗器R9を経た後の電圧である。
【０１０７】
また、半導体集積回路７００は、トランジスタ１０のジャンクション温度に依存した電位差を発生させ感熱素子として作用する抵抗器R8を有する比較電圧発生部４８をさらに備える。比較電圧発生部４８は、互いに直列に接続されかつ抵抗器R8に対して並列に接続されている抵抗器R10および抵抗器R11をさらに有する。
【０１０８】
比較電圧Vbは、抵抗器R10および抵抗器R11の接続点における電圧であって、抵抗器R8の両端における電位差を分圧した電圧である。
【０１０９】
半導体集積回路７００は、それぞれエミッタが接地され、ベースが共通のトランジスタCM9およびCM10を含むカレントミラー回路６４を有する。トランジスタCM９のコレクタは、ベースと接続され、さらに定電流源７０に接続されている。トランジスタCM10のコレクタは抵抗器R9に接続されている。
【０１１０】
トランジスタCM9のコレクタの電位と、トランジスタCM9およびCM10のそれぞれのベースの電位が等しい。よって、トランジスタCM9およびCM10のサイズを等しくすることにより、定電流源７０から流れる電流Ｉaと等しい電流がトランジスタCM10のコレクタ−エミッタ間に流れる。従って、抵抗器R９には定電流Ｉaが流れる。それによって、基準電圧Vaが一定に保たれる。
【０１１１】
次に、半導体集積回路７００の動作を数式を用いて説明する。
【０１１２】
基準電圧Vaは、電力源VCCから抵抗器R9を経た電圧であるので、
Va＝VCC−Ia＊R9 （式１３）
と表される。
【０１１３】
比較電圧Vbは、抵抗器R8の両端の電位差を抵抗器R10および抵抗器R11によって分圧されている。よって、
Vb＝VCC−[R10／(R10＋R11)]＊(IE＊R8) （式１４）
と表される。
【０１１４】
比較器５２は、比較電圧Vbが基準電圧Vaに等しくなったときに、駆動回路２０にトランジスタ１０を遮断させる。よって、式１３および式１４から、
VCC−Ia＊R9＝VCC−[R10／(R10＋R11)]＊(Ioc＊R8) （式１５）
という方程式が成立する。尚、Vb＝Vaのときのエミッタ電流IEは電流抑制値Iocであるので、IEをIocと置き換えている。これを整理して、温度で微分すると、
dIoc／dT＝[R9＊(R10＋R11)／R10]＊Ia＊d(1／R8)／dT（式１６）
が成立する。dR9／dT＝０である。
【０１１５】
抵抗器R8の両端の電位差が温度の上昇によって上昇する。即ち、抵抗器R8は正の温度特性を有する。従って、式１６中のd(1／R8)／dTは負になる。従って、電流抑制値Iocは温度に反比例する。即ち、電流抑制値Iocは負の温度特性を有する。よって、本実施の形態による半導体集積回路７００も、トランジスタ１０のジャンクション温度Tjに依存してIocが変化するという、図２に示したグラフと同様の特性を示す。
【０１１６】
尚、各式における電圧値、電流値および抵抗値には、それぞれの各要素の参照記号が用いられている。
【０１１７】
上記した実施の形態におけるそれぞれ抵抗器は、抵抗成分を有する負荷素子でよい。例えば、トランジスタを負荷として使用してもよい。また、上記した実施の形態におけるそれぞれのダイオードは、PN接合を有する素子であれば利用できる。たとえば、ベースとコレクタとを接続したバイポーラ・トランジスタを使用できる。
【０１１８】
さらに、上記した実施の形態におけるそれぞれのトランジスタは、MOSトランジスタであってもよい。
【０１１９】
【発明の効果】
本発明による半導体集積回路によって、パワートランジスタの熱からパワートランジスタやその周辺素子を確実に保護することができる。
【０１２０】
また、本発明による半導体集積回路は、過熱保護回路を必要とせず、従来より小型化されることができる。
【図面の簡単な説明】
【図１】本発明に従った実施の形態による半導体集積回路１００を示す回路図。
【図２】トランジスタ１０のジャンクションの温度Tjに対して、エミッタ電流IEの電流量を表したグラフを示す図。
【図３】トランジスタ１０にNPNバイポーラ・トランジスタを使用した半導体集積回路３００を示す回路図。
【図４】半導体集積回路１００をさらに詳細に説明した半導体集積回路４００の回路図。
【図５】半導体集積回路１００をさらに詳細に説明した半導体集積回路４００とは異なる半導体集積回路５００の回路図。
【図６】本発明に従った他の実施の形態による半導体集積回路６００を示す回路図。
【図７】半導体集積回路６００をさらに詳細に説明した半導体集積回路７００の回路図。
【図８】過熱検出回路を有する従来の半導体集積回路８００のブロック図。
【図９】トランジスタ１０のジャンクションの温度Tjに対して、エミッタ電流IEの電流量を表したグラフを示す図。
【符号の説明】
１０、５４、８０、CM1からCM１０ トランジスタ
２０ 駆動回路
R1からR1１ 抵抗器
Vb 比較電圧
Va 基準電圧
Tj ジャンクション温度
Ioc 電流抑制値
D1、D2、DD1、DD2 ダイオード
VCC 電力源
３０、３２ 基準電圧源
３４、３６、３８ 基準電圧発生部
４４、４６、４８ 比較電圧発生部
５２ 比較器
５０ 過電流検出回路
６０、６５ 過熱検出回路
６２、６４ 定電流回路
７０ 定電流源
１００、３００、４００、５００、６００、７００、８００ 半導体集積回路
【発明の属する技術分野】
本発明は半導体集積回路に関する。
【０００２】
【従来の技術】
一般に、パワートランジスタを備える半導体集積回路は、パワートランジスタを通過する電流によって熱を発生する。この熱によりパワートランジスタのジャンクションの温度が上昇すると、パワートランジスタやその周辺に配置された素子が破壊されてしまう。
【０００３】
そこで、従来においては、パワートランジタのジャンクションの温度を検出するための過熱検出回路が設けられていた。
【０００４】
図８は、過熱検出回路を有する従来の半導体集積回路８００のブロック図である。半導体集積回路８００は、バイポーラ・トランジスタ１０と、トランジスタ１０を駆動させる駆動部２０と、基準電圧を生ずる基準電圧回路３０と、電力源からエミッタの間に接続された抵抗器R1と、電力源から抵抗器R1を介した後の比較電圧と基準電圧回路３０によって決定される基準電圧とを比較してエミッタ電流を検出し駆動部２０を制御する過電流検出回路５０と、トランジスタ１０のジャンクションの温度に基づいて駆動部２０を制御する過熱検出回路６５とを備えている。
【０００５】
次に、図８および図９を参照して、半導体集積回路８００の動作を説明する。図９は、トランジスタ１０のジャンクションの温度Tjに対して、エミッタ電流IEの電流量を表したグラフを示す。
【０００６】
比較電圧は、電力源VCCから抵抗器R1を介するので、エミッタ電流IEによって変化する電圧である。また、基準電圧は、基準電圧回路３０の起電力によって決定される一定の電圧である。
【０００７】
過電流検出回路５０は、比較電圧と基準電圧とを比較してエミッタ電流IEが所定値Ioc（図９参照）を超えないように駆動部２０を制御する。
【０００８】
エミッタ電流Iocがトランジスタ１０を流れ続けると、トランジスタ１０のジャンクション温度Tjが上昇する。コレクタ−エミッタ間の電圧ＶCEとすると、ＶCE＊Iocのエネルギーがトランジスタ１０のジャンクションに発生し続けるからである。ジャンクション温度Tjが上昇し続けるとトランジスタ１０が破壊される（図９の斜線領域ｂ参照）。よって、過熱検出回路６５は、ジャンクション温度Tjが所定値Totを超えないように駆動部２０を制御する。
【０００９】
即ち、図９において、ジャンクション温度TjがTotに達したときに、トランジスタ１０が斜線領域ｂの状態へ移行しないように、駆動部２０はトランジスタ１０を遮断する。それによって、トランジスタ１０がOFFし、エミッタ電流IEが流れなくなる。
【００１０】
このように、過熱検出回路６５がトランジスタ１０やその周辺素子を過熱による破壊から保護していた。
【００１１】
【発明が解決しようとする課題】
しかし、ジャンクション温度Tjの単位時間あたりの温度上昇率（例えば、K/s（ケルビン／秒））が非常に速く過熱検出回路６５の検出の速さが追いつかない場合や、トランジスタ１０の駆動が開始したときのジャンクション温度Tjが高い場合などにおいては、トランジスタ１０が斜線領域ｂの状態へ移行してしまうおそれがある。
【００１２】
例えば、トランジスタ１０が駆動を開始するときのジャンクション温度Tjが高く、トランジスタ１０が図９の領域ａの状態にあったと仮定する。かかる場合であっても、過電流検出回路５０は、トランジスタ１０にエミッタ電流Iocが流れることを許容する。従って、領域ａの状態にあるトランジスタ１０は、過熱検出回路６０の検出によって、トランジスタ１０をＯＦＦするよりも早く、領域ｂの状態へ移行してしまう。
【００１３】
従って、過熱検出回路６５を備えた半導体集積回路８００であっても、内部の素子をパワートランジスタの熱から確実に保護することができないという問題があった。
【００１４】
よって、本発明の目的は、パワートランジスタの熱からパワートランジスタやその周辺素子を確実に保護することができる半導体集積回路を提供することである。
【００１５】
【課題を解決するための手段】
本発明に係る実施形態に従った半導体集積回路は、第１の電極へ供給される電力によって第１の電力源からの電流を第２の電極から第３の電極へ導通させるトランジスタと、
前記第１の電極に電力を供給して前記トランジスタを駆動させる駆動部と、
前記トランジスタと同一のチップに配設されかつ前記トランジスタの温度に依存した電位差を発生させる感熱素子と、互いに直列に接続され、前記感熱素子に対して並列に接続されている第 1 の負荷および第２の負荷とを含み、前記トランジスタに基づいて変化する基準電圧を発生させる基準電圧回路と、
前記第２の電極から前記第３の電極へ流れる電流の大きさに基づいて変化し、前記基準電圧に対して比較の対象となる比較電圧を発生させる比較電圧回路と、
前記基準電圧回路および前記比較電圧回路からそれぞれ前記基準電圧および前記比較電圧を入力し、前記比較電圧を前記基準電圧と比較した結果に基づき、前記第１の電極への電力を制御するための制御信号を前記駆動部へ出力する制御部と、
前記感熱素子に定電流を流す定電流回路とを備え、
前記感熱素子は、前記第 1 の電力源から該定電流回路までの間に直列に介在し、前記基準電圧は、前記第 1 の負荷および前記第２の負荷の間のノードにおいて、前記感熱素子の両端における電位差を分圧した電圧であり、前記制御部は、前記基準電圧と前記比較電圧とを比較して、その結果を前記駆動部へ出力する比較器を含むことを特徴とする。
【００１６】
本発明に係る実施形態に従った半導体集積回路は、第１の電極へ供給される電力によって第１の電力源からの電流を第２の電極から第３の電極へ導通させるトランジスタと、
前記第１の電極に電力を供給して前記トランジスタを駆動させる駆動部と、
前記トランジスタと同一のチップに配設されかつ前記トランジスタの温度に依存した電位差を発生させる感熱素子と、前記第１の電力源に一端が接続された第１の負荷と、第２の電力源に一端が接続された第２の負荷と、前記第２の電力源に一端が接続された第３の負荷とを含み、前記トランジスタの温度に基づいて変化する基準電圧を発生させる基準電圧回路と、
前記第２の電極から前記第３の電極へ流れる電流の大きさに基づいて変化し、前記基準電圧に対して比較の対象となる比較電圧を発生させる比較電圧回路と、
前記基準電圧回路および前記比較電圧回路からそれぞれ前記基準電圧および前記比較電圧を入力し、前記比較電圧を前記基準電圧と比較した結果に基づき、前記第１の電極への電力を制御するための制御信号を前記駆動部へ出力する制御部であって、前記第２の負荷の他端および前記第３の負荷の他端に接続され前記感熱素子に発生する電位差に応じた前記基準電流を該第２の負荷および前記第３の負荷に流す第１のカレントミラー回路と、前記基準電圧および前記比較電圧を入力し、前記比較電圧に基づいた比較電流を生成する第２のカレントミラー回路と、前記比較電流と前記基準電流との大小関係に基づいて前記駆動信号を切り替えるスイッチング・トランジスタとを含む制御部とを備えたことを特徴とする。
【００１７】
本発明に係る実施形態に従った半導体集積回路は、第１の電極へ供給される電圧によって第１の電力源からの電流を第２の電極から第３の電極へ導通させるトランジスタと、
前記第１の電極に電力を供給して前記トランジスタを駆動させる駆動部と、
比較の基準となる基準電圧を発生させる基準電圧回路と、
前記基準電圧に対して比較の対象となり、前記トランジスタの温度と前記第２の電極から前記第３の電極へ流れる電流の大きさとの両方に基づいて変化する比較電圧を発生させる比較電圧回路と、
前記基準電圧回路および前記比較電圧回路からそれぞれ前記基準電圧および前記比較電圧を入力し、前記比較電圧を前記基準電圧と比較した結果に基づき、前記第１の電極への電力を制御するための制御信号を前記駆動部へ出力する制御部とを備え、
前記基準電圧回路は、前記第 1 の電力源と第２の電力源に接続された定電流源との間に直列に接続された第１の負荷を有し、前記基準電圧は、前記第 1 の電力源から前記第１の負荷を経た後の電圧に基づく電圧であり、前記比較電圧回路は、前記トランジスタと同一のチップに配設されかつ前記トランジスタの温度に依存した電位差を発生させる感熱素子を有し、前記比較電圧は、該感熱素子の両端の電位差に基づいた電圧であり、前記第２の電極から前記第３の電極へ流れる電流の上限を示す電流抑制値は、前記トランジスタの温度変化に伴い変化することを特徴とする。
【００３１】
【発明の実施の形態】
以下、図面を参照し、本発明による実施の形態を説明する。尚、本実施の形態は本発明を限定するものではない。
【００３２】
図１は、本発明に従った実施の形態による半導体集積回路１００を示す回路図である。半導体集積回路１００は、ベースへ供給される電流によって電力源VCCからの電流をエミッタからコレクタへ向かってエミッタ電流IEを導通させるバイポーラ・トランジスタ１０と、トランジスタ１０を駆動させる駆動回路２０とを備える。
【００３３】
また、半導体集積回路１００は、トランジスタ１０の内部に形成されているジャンクション温度Tjに基づいて異なる基準電圧Vaを発生させる基準電圧源３２と、基準電圧Vaと比較されエミッタ電流IE（矢印の方向へ流れる）に基づいて変化する比較電圧Vbを発生させる抵抗器R1とをさらに備える。
【００３４】
また、半導体集積回路１００は、基準電圧源３２および抵抗器R1からそれぞれ入力した比較電圧Vbおよび基準電圧Vaが等しいか、比較電圧Vbが基準電圧Vaよりも小さいときに、ベースへの電流を遮断するための制御信号を駆動回路２０へ出力する過電流検出回路５０とを備えている。
【００３５】
図１および図２を参照して、半導体集積回路１００の動作を説明する。図２は、トランジスタ１０のジャンクションの温度Tjに対して、エミッタ電流IEの電流量を表したグラフを示す。
【００３６】
まず、トランジスタ１０のジャンクション温度Tjが比較的低く、かつエミッタ電流IEが比較的小さいと仮定する。即ち、トランジスタ１０が図２の領域ｄの状態にあるとする。
【００３７】
基準電圧Vaは、電力源VCCの電圧から基準電圧源３２によって電圧降下させた電圧である。また、基準電圧源３２は、ジャンクション温度Tjが比較的低いときには、基準電圧Vaも比較的低くなるように構成されている。
【００３８】
比較電圧Vbは、電力源VCCから抵抗器R1を介するので、エミッタ電圧IEによって変化する電圧である。エミッタ電流IEが比較的小さいときには、抵抗器R1による電圧降下が比較的小さい。よって、比較電圧Vbは比較的高い。
【００３９】
従って、エミッタ電流IEが比較的小さいときには、比較電圧Vbは基準電圧Vaよりも大きく、比較電圧Vbと基準電圧Vaとの電圧差が比較的大きい。よって、トランジスタ１０は、より大きなエミッタ電流IEを伝導することができる余裕がある。
【００４０】
次に、エミッタ電流IEが比較的大きくなり、基準電圧Vaと比較電圧Vbとがほぼ等しくなったとする。即ち、トランジスタ１０が図２の領域ｃの状態にあるとする。
【００４１】
ジャンクション温度Tjが依然として比較的低いので、基準電圧Vaも依然として比較的低いままである。
【００４２】
しかし、エミッタ電流IEが大きくなるに従い、抵抗器R1による電圧降下が大きくなるので、比較電圧Vbは低下していく。
【００４３】
比較電圧Vbが基準電圧Vaと等しいほどに低下した場合には、過電流保護回路５０は駆動回路２０にベースへの電圧を遮断させるための制御信号を出力する。それによって、トランジスタ１０がＯＦＦに切り替えられる。
【００４４】
即ち、図２において、エミッタ電流IEが所定の電流値（以下、電流抑制値Iocという）とほぼ等しくなった場合に、トランジスタ１０がＯＦＦに切り替えられる。よって、エミッタ電流IEがトランジスタ１０のエミッタ−コレクタ間を導通しなくなる。従って、エミッタ電流IEが電流抑制値Iocを超えることはない。
【００４５】
一方で、エミッタ電流IEが電流抑制値Iocより小さくなったときには、トランジスタ１０がＯNに切り替えられる。よって、エミッタ電流IEがトランジスタ１０のエミッタ−コレクタ間を導通する。
【００４６】
従って、エミッタ電流IEは電流抑制値Iocに等しくなるように制御される。
【００４７】
次に、トランジスタ１０のジャンクション温度Tjが比較的高いとする。即ち、トランジスタ１０が図２の領域ａの状態にあるとする。
【００４８】
基準電圧源３２は、ジャンクション温度Tjが高くなるに従い、基準電圧Vaも高くなるように構成されている。基準電圧Vaが高くなると、それだけ比較電圧Vbが低下できる電圧幅が狭くなる。即ち、大きなエミッタ電流IEを流せないことになる。従って、ジャンクション温度Tjの上昇に伴い、電流抑制値Iocは低下する。本実施の形態においては、ジャンクション温度Tjと電流抑制値Iocとはほぼ反比例している。
【００４９】
例えば、熱抵抗Rth（℃／W）とし、エミッタ−コレクタ間の電圧VCEとすると、
Ioc＝（Tot−Tj）／（Rth＊VCE） （式1）
と表される。式1により、ジャンクション温度Tjと電流抑制値Iocとが反比例していることが理解できる。
【００５０】
従来においては、図９に示すように、電流抑制値Iocは、ジャンクション温度Tjに依存することなく一定であった。
【００５１】
本発明においては、電流抑制値Iocはジャンクション温度Tjに依存して変化する。本実施の形態においては、ジャンクション温度Tjが所定値Totの近傍にある場合おいて、電流抑制値Iocはゼロに近い。よって、エミッタ電流IEは電流抑制値Iocに短時間で到達することができる。
【００５２】
それによって、ジャンクション温度Tjの単位時間あたりの温度上昇率が速い場合であっても、また、トランジスタ１０の駆動が開始したときのジャンクション温度Tjが高い場合であっても、トランジスタ１０は、斜線領域ｂの状態になることがなく、破壊されない。よって、半導体集積回路１００のような構成により、トランジスタ１０は過大なエミッタ電流IEから確実に保護される。
【００５３】
また、半導体集積回路１００は、従来における半導体集積回路８００のような過熱検出回路６０を付加しなくてもよい。その場合、半導体集積回路１００は、従来における半導体集積回路８００よりも小型化することができる。
【００５４】
半導体集積回路１００におけるトランジスタ１０は、PNPバイポーラ・トランジスタを使用している。しかし、トランジスタ１０は、NPNバイポーラ・トランジスタを使用してもよい。
【００５５】
図３は、トランジスタ１０にNPNバイポーラ・トランジスタを使用した半導体集積回路３００を示す回路図である。
【００５６】
図３による半導体集積回路３００においては、電力源をグランドとして半導体集積回路１００と同様に各要素が構成されればよい。このような導電型の変更は、以下の実施の形態においても同様である。
【００５７】
トランジスタ１０は、一般的なバイポーラ・トランジスタだけでなく、MOSトランジスタやIGBT(Insulated Gate Bipolar Transistor)等であってもよい。トランジスタ１０にMOSトランジスタが使用されている場合には、ベース、エミッタおよびコレクタに代えて、ゲート、ソースおよびドレイン、若しくはゲート、ドレインおよびソースとすればよい。以下の実施の形態においても同様である。
【００５８】
図４は、図１における半導体集積回路１００をさらに詳細に説明した半導体集積回路４００の回路図である。半導体集積回路４００は、電力源VCCから定電流回路６０までの間に直列に接続されたダイオードD1と、互いに直列に接続されかつダイオードD1に対して並列に接続されている抵抗器R2およびR3と、電力源VCCからダイオードD1までの間に直列に接続されたダイオードDD1と、を有する基準電圧発生部３４、および、グランドに接続された定電流回路６０を備える。
【００５９】
ダイオードD1は、トランジスタ１０と同一のチップに配設されている。ダイオードD1の温度はトランジスタ１０の温度に比例する。より好ましくは、ダイオードD1の温度はトランジスタ１０の温度に等しい。よって、ダイオードD1はトランジスタ１０の近傍に設けられている方が好ましい。
【００６０】
半導体集積回路４００の動作を構成とともに説明する。
【００６１】
一般に、ダイオードの動作電圧は、一定の温度特性（約‐2mV／℃）を有する。
【００６２】
それによって、ダイオードD1はトランジスタ１０の温度にほぼ反比例した電位差を発生させる。
【００６３】
ダイオードD1の両端に生ずる電位差は、ダイオードD1に並列に接続された抵抗器R2および抵抗器R3によって分圧される。例えば、抵抗器R2および抵抗器R3のそれぞれの抵抗比が１：１のときには、ダイオードD1の両端に生ずる電位差を2分の1に分圧する。この場合、基準電圧Vaは、電力源VCCの電圧からダイオードDD1の動作電圧を引算した電圧からダイオードD1の動作電圧の2分の1をさらに引算した電圧になる。即ち、ダイオードの動作電圧をVFとすると、
Va＝VCC−VF−（1／2）＊VF
となる。抵抗器R2および抵抗器R3のそれぞれの抵抗比を１：１にすることよって、抵抗器R2および抵抗器R3の温度特性による抵抗比の変化がなくなる。
【００６４】
抵抗器R2および抵抗器R3の抵抗値をそれぞれR2およびR3とすると、
Va＝VCC−VF−（R2／（R2＋R3））＊VF （式２）
と表せる。
【００６５】
上記の通り、動作電圧VFが温度特性を有するので、基準電圧Vaも温度特性を有することが理解できる。
【００６６】
半導体集積回路４００は、抵抗器R１と、エミッタおよび抵抗器R１の間の接続点に一端が接続されダイオードDD2を介して定電流回路６０に他端が接続された抵抗器R4とを有する比較電圧発生部４４を備える。
【００６７】
電力源VCCからの電流は抵抗器R1を介してトランジスタ１０へ流れる。抵抗器R４へ流れる電流は、さらに、ダイオードDD2および抵抗器R4を介する。よって、比較電圧Vbは、電流源VCCの電圧から抵抗器R1による降下電圧、ダイオードDD2の動作電圧および抵抗器R4による降下電圧の分だけ引算した電圧になる。抵抗器R４に流れる電流をIaとすると、
【００６８】
比較器５２は、基準電圧Vaと比較電圧Vbとを比較して、その結果を駆動部２０へ出力する。
【００６９】
定電流回路６０は、それぞれエミッタが接地され、ベースが共通のトランジスタCM1、CM2およびCM3を含むカレントミラー回路を有する。トランジスタCM1のコレクタは、ベースと接続され、さらに定電流源７０に接続されている。トランジスタCM２のコレクタはダイオードD1に接続され、トランジスタCM3のコレクタは抵抗器R4に接続されている。
【００７０】
トランジスタCM1のコレクタの電位と、トランジスタCM1、CM2およびCM3のそれぞれのベースの電位が等しい。よって、トランジスタCM1、CM2およびCM3のサイズを等しくすることにより、定電流源７０から流れる電流Ｉaと等しい電流がトランジスタCM1、CM2およびCM3のコレクタ−エミッタ間に流れる。従って、ダイオードD1および抵抗器R4には等しい定電流Iaが流れる。
【００７１】
それによって、抵抗器R4の抵抗値の設定が容易になる。また、ダイオードDD1およびDD2のバランスをとることができる。
【００７２】
エミッタ電流IEが比較的小さいときには、比較電圧Vbの電位は、基準電圧Vaの電位よりも高い。エミッタ電流IEが大きくなるに従い、比較電圧Vbは、低下し、基準電圧Vaに接近する。比較電圧Vbが基準電圧Vaに等しくなると、比較器５２によって比較されている比較電圧Vbと基準電圧Vaとの差が規定値よりも小さくなる。それにより、駆動回路２０がトランジスタ１０のベースへの電流を遮断する。従って、トランジスタ１０はOFFになり、エミッタ電流IEが流れなくなる。
【００７３】
比較電圧Vbが基準電圧Vaに等しくなったときには、即ち、Vb＝Vaのときには、式２および式３より、
【００７４】
式4を整理し、温度で微分すると、
dIoc／dT＝1／R1＊(R2／(R2＋R3))＊dVF／dT （式５）
が成立する。尚、dIa／dT＝０であり、dR1／dT＝０である。
【００７５】
一般に、dVF／dT≒−２ｍV／℃である。
【００７６】
従って、式５によれば、Iocは温度に対して反比例する。即ち、Iocは負の温度特性を有する。よって、本実施の形態による半導体集積回路４００は、トランジスタ１０のジャンクション温度Tjに依存してIocが変化するという、図２に示したグラフと同様の特性を示す。
【００７７】
図５は、半導体集積回路１００をさらに詳細に説明した半導体集積回路４００とは異なる半導体集積回路５００の回路図である。
【００７８】
半導体集積回路５００は、電力源VCCに一端が接続された抵抗器R5と、抵抗器R5の他端に接続されている定電流回路６２にそれぞれ一端が接続され他端が接地されている抵抗器R6およびR7と、定電流回路６２およびグランドの間に接続されたバイポーラ・トランジスタ８０とを有する基準電圧発生部３６を備える。トランジスタ８０は、ベースとコレクタとが接続され、ダイオードとして作用する。また、トランジスタ８０は、トランジスタ１０のジャンクション温度に比例するか、若しくは、等しい温度を有する。それによって、トランジスタ８０は感熱素子として作用する。トランジスタ８０は、トランジスタ１０の近傍に配設されていることが好ましい。それによって、トランジスタ８０がトランジスタ１０のジャンクション温度を正確に検出することができるからである。半導体集積回路５００において、基準電圧Vaは、電流が抵抗器R5を経た後の電圧である。
【００７９】
比較電圧回路は、抵抗器R1とトランジスタ１０のコレクタとの間から、定電流回路６２へ接続された配線を有する。半導体集積回路５００において、比較電圧Vbは、電流が抵抗器R1を経た後の電圧である。
【００８０】
定電流回路６２は、基準電圧発生部３６および比較電圧発生部４６に定電流を流す。それによって、定電流回路６２は、基準電圧発生部３６および比較電圧発生部４６に基準電圧および比較電圧を発生させる。定電流回路６２は、基準電圧および比較電圧を入力して比較電圧に基づいた電流をバイポーラ・トランジスタ５４へ出力する。
【００８１】
バイポーラ・トランジスタ５４は、定電流回路６２からの電流によって駆動信号を切り替える。
【００８２】
半導体集積回路５００の動作を構成とともに詳細に説明する。
【００８３】
定電流回路６２は、ベースが共通であるトランジスタCM4、CM5およびCM6を有する第１のカレントミラー回路を有する。トランジスタCM4のコレクタは、ベースと接続され、さらに定電流源７０に接続されており、エミッタはトランジスタ８０のコレクタに接続されている。トランジスタCM５およびCM6のそれぞれのエミッタは、それぞれ抵抗器R6および抵抗器R7の一端に接続されている。
【００８４】
トランジスタCM4、CM5およびCM6のベース電位が等しいので、トランジスタ８０のコレクタ−エミッタ間の電位差、抵抗器R6の両端の電位差および抵抗器R7の両端の電位差は等しい。また、抵抗器R6の抵抗値および抵抗器R7の抵抗値を等しくした場合、トランジスタCM6およびCM7には等しい大きさの基準電流Iaが流れる。さらに、トランジスタ８０はトランジスタ１０のジャンクション温度に依存した電位差を発生するので、基準電流Iaもトランジスタ１０のジャンクション温度Tjに依存する。
【００８５】
一方、定電流回路６２は、ベースが共通であるトランジスタCM7およびCM8を有する第２のカレントミラー回路を有する。トランジスタCM7のコレクタは、トランジスタCM5のコレクタと接続されている。トランジスタCM8のコレクタは、自己のベースに接続されかつバイポーラ・トランジスタ９０を介してトランジスタCM6と接続されている。トランジスタCM7のエミッタは、抵抗器R5に接続されている。トランジスタCM8のエミッタは、抵抗器R1とトランジスタ１０のコレクタとの間の接続点へ接続されている。
【００８６】
従って、第２のカレントミラー回路において、トランジスタCM7は基準電圧発生部３６から基準電圧Vaを、およびCM8は比較電圧発生部４６から比較電圧Vbをそれぞれ入力する。さらに、トランジスタCM7およびCM8のベースは同電位なので、トランジスタCM7およびCM8は、それぞれ基準電圧Vaおよび比較電圧Vbに応じた基準電流Iaおよび比較電流Ikを流す。
【００８７】
基準電流は、第1のカレントミラー回路によって制御された電流Iaと等しい電流が流れるように設計されている。一方で、比較電流は、電流Iaに必ずしも一致せず、比較電圧Vbに対応している。よって、比較電圧Vbが基準電圧Vaよりも高電位のときには、基準電流Iaよりも大きな比較電流Ikが流れる。即ち、この場合、抵抗器R7に流れる基準電流Iaよりも、トランジスタ９０からトランジスタ５４のベースの接続点までに流れる比較電流Ikは大きい。
【００８８】
基準電流Iaと比較電流Ikとが異なることによって、トランジスタ５４をON状態またはOFF状態にする。
【００８９】
基準電流Iaよりも比較電流Ikの方が大きい場合には、トランジスタ５４にベース電流が生じない。従って、駆動回路２０は、トランジスタ１０のベースをON状態に維持し、エミッタ電流IEが流れつづける。
【００９０】
一方で、基準電流Iaよりも比較電流Ikの方が小さい場合には、トランジスタ５４にベースベース電流が生じる。よって、トランジスタ５４は、ONの状態へ切り替えられる。従って、駆動回路２０は、トランジスタ１０をOFF状態に切り替え、エミッタ電流IEが流れなくなる。
【００９１】
このように、比較電流Ikが基準電流Iaに等しくなったとき、即ち、比較電圧Vbが基準電圧Vaに等しくなったときに、トランジスタ５４が切り替えられる。さらに、基準電流Iaは、トランジスタ８０によって、トランジスタ１０のジャンクション温度Tjに依存して変化する。よって、トランジスタ５００は、図2のグラフと同様の特性を示す。
【００９２】
ここで、トランジスタ５００は、図2のグラフと同様の特性を示すことを、数式を用いて説明する。
【００９３】
基準電圧Vaは、電力源VCCから抵抗器R5を経た後の電圧であるから、
Va＝VCC−Ia＊R5 （式６）
と表せる。基準電流Iaは、抵抗器R6の両端の電位差、即ち、トランジスタ８０のベース−エミッタ間の電位差と、抵抗器R6の抵抗値とによって決定される。即ち、
Ia＝VF／R6 （式７）
である。
【００９４】
式６および式7から、
Va＝VCC−(R5／R6)＊VF （式８）
である。
【００９５】
また、比較電圧Vbは、電力源VCCから抵抗器R1を経た後の電圧であるから、
Vb＝VCC−(IE＋Ik)＊R1 （式９）
と表せる。尚、エミッタ電流IEが過電流の場合には、IkはIEに対して無視できるほど小さい。よって、式９は、
Vb＝VCC−IE＊R1 （式１０）
と表せる。
【００９６】
比較電圧Vbが基準電圧Vaに等しくなるときにトランジスタ５４が過電流を検出する。よって、式８および式１０から
VCC−(R5／R6)＊VF＝VCC−Ioc＊R1 （式１１）
が成立する。尚、Vb＝Vaのときのエミッタ電流IEは電流抑制値Iocであるので、式１１ではIEをIocと置き換えている。
【００９７】
式１１の方程式を整理して、温度で微分すると、
dIoc／dT＝1／R1＊(R5／R6)＊dVF／dT （式１２）
が成立する。尚、dR1／dT＝０である。
【００９８】
一般に、dVF／dT＝−２ｍV／℃である。
【００９９】
従って、式１２によれば、式５と同様に、Iocは温度に対して反比例する。即ち、Iocは負の温度特性を有する。よって、本実施の形態による半導体集積回路５００は、トランジスタ１０のジャンクション温度Tjに依存してIocが変化するという、図２に示したグラフと同様の特性を示す。
【０１００】
尚、トランジスタ９０は、ベース電流を補正し、基準電流Iaおよび比較電流Ikをそれぞれ基準電圧Vaおよび比較電圧Vbに精度良く対応させるために設けられている。このトランジスタ９０を含めた第２のカレントミラー回路は、いわゆる、ウィルソン定電流回路を形成している。
【０１０１】
図６は、本発明に従った他の実施の形態による半導体集積回路６００を示す回路図である。半導体集積回路６００は、半導体集積回路１００と同様に、バイポーラ・トランジスタ１０、駆動回路２０および過電流検出回路５０を備える。
【０１０２】
さらに、半導体集積回路６００は、電力源VCCと過電流検出回路５０との間に接続された基準電圧回路３０と、電力源VCCとトランジスタ１０のコレクタとの間に直列に接続された抵抗器R8とを備える。
【０１０３】
半導体集積回路６００が、半導体集積回路１００に対して異なるのは、基準電圧回路３０が温度特性を有さず、抵抗器R8が温度特性を有することである。即ち、基準電圧回路３０は、トランジスタ１０のジャンクション温度に依存することなく、一定の基準電圧Vaを過電流検出回路５０へ供給する。一方で、抵抗器R8は、トランジスタ１０のジャンクション温度に基づいて変化する比較電圧Vbを過電流検出回路５０へ供給する。
【０１０４】
抵抗器R8は、さらに、エミッタ電流IEに基づいて比較電圧Vbを変化させる。従って、比較電圧Vbは、トランジスタのジャンクション温度Tjおよびエミッタ電流IEの両方に依存して変化する。
【０１０５】
本実施の形態によれば、抵抗器R8は、トランジスタ１０と同一のチップに配設され、かつトランジスタ１０のジャンクションのより近傍に設けられている方が好ましい。
【０１０６】
図７は、半導体集積回路６００をさらに詳細に説明した半導体集積回路７００の回路図である。半導体集積回路７００は、電力源VCCと定電流源６４との間に直列に接続された抵抗器R9を有する基準電圧発生部３８を備える。よって、基準電圧Vaは、電流が電力源VCCから抵抗器R9を経た後の電圧である。
【０１０７】
また、半導体集積回路７００は、トランジスタ１０のジャンクション温度に依存した電位差を発生させ感熱素子として作用する抵抗器R8を有する比較電圧発生部４８をさらに備える。比較電圧発生部４８は、互いに直列に接続されかつ抵抗器R8に対して並列に接続されている抵抗器R10および抵抗器R11をさらに有する。
【０１０８】
比較電圧Vbは、抵抗器R10および抵抗器R11の接続点における電圧であって、抵抗器R8の両端における電位差を分圧した電圧である。
【０１０９】
半導体集積回路７００は、それぞれエミッタが接地され、ベースが共通のトランジスタCM9およびCM10を含むカレントミラー回路６４を有する。トランジスタCM９のコレクタは、ベースと接続され、さらに定電流源７０に接続されている。トランジスタCM10のコレクタは抵抗器R9に接続されている。
【０１１０】
トランジスタCM9のコレクタの電位と、トランジスタCM9およびCM10のそれぞれのベースの電位が等しい。よって、トランジスタCM9およびCM10のサイズを等しくすることにより、定電流源７０から流れる電流Ｉaと等しい電流がトランジスタCM10のコレクタ−エミッタ間に流れる。従って、抵抗器R９には定電流Ｉaが流れる。それによって、基準電圧Vaが一定に保たれる。
【０１１１】
次に、半導体集積回路７００の動作を数式を用いて説明する。
【０１１２】
基準電圧Vaは、電力源VCCから抵抗器R9を経た電圧であるので、
Va＝VCC−Ia＊R9 （式１３）
と表される。
【０１１３】
比較電圧Vbは、抵抗器R8の両端の電位差を抵抗器R10および抵抗器R11によって分圧されている。よって、
Vb＝VCC−[R10／(R10＋R11)]＊(IE＊R8) （式１４）
と表される。
【０１１４】
比較器５２は、比較電圧Vbが基準電圧Vaに等しくなったときに、駆動回路２０にトランジスタ１０を遮断させる。よって、式１３および式１４から、
VCC−Ia＊R9＝VCC−[R10／(R10＋R11)]＊(Ioc＊R8) （式１５）
という方程式が成立する。尚、Vb＝Vaのときのエミッタ電流IEは電流抑制値Iocであるので、IEをIocと置き換えている。これを整理して、温度で微分すると、
dIoc／dT＝[R9＊(R10＋R11)／R10]＊Ia＊d(1／R8)／dT（式１６）
が成立する。dR9／dT＝０である。
【０１１５】
抵抗器R8の両端の電位差が温度の上昇によって上昇する。即ち、抵抗器R8は正の温度特性を有する。従って、式１６中のd(1／R8)／dTは負になる。従って、電流抑制値Iocは温度に反比例する。即ち、電流抑制値Iocは負の温度特性を有する。よって、本実施の形態による半導体集積回路７００も、トランジスタ１０のジャンクション温度Tjに依存してIocが変化するという、図２に示したグラフと同様の特性を示す。
【０１１６】
尚、各式における電圧値、電流値および抵抗値には、それぞれの各要素の参照記号が用いられている。
【０１１７】
上記した実施の形態におけるそれぞれ抵抗器は、抵抗成分を有する負荷素子でよい。例えば、トランジスタを負荷として使用してもよい。また、上記した実施の形態におけるそれぞれのダイオードは、PN接合を有する素子であれば利用できる。たとえば、ベースとコレクタとを接続したバイポーラ・トランジスタを使用できる。
【０１１８】
さらに、上記した実施の形態におけるそれぞれのトランジスタは、MOSトランジスタであってもよい。
【０１１９】
【発明の効果】
本発明による半導体集積回路によって、パワートランジスタの熱からパワートランジスタやその周辺素子を確実に保護することができる。
【０１２０】
また、本発明による半導体集積回路は、過熱保護回路を必要とせず、従来より小型化されることができる。
【図面の簡単な説明】
【図１】本発明に従った実施の形態による半導体集積回路１００を示す回路図。
【図２】トランジスタ１０のジャンクションの温度Tjに対して、エミッタ電流IEの電流量を表したグラフを示す図。
【図３】トランジスタ１０にNPNバイポーラ・トランジスタを使用した半導体集積回路３００を示す回路図。
【図４】半導体集積回路１００をさらに詳細に説明した半導体集積回路４００の回路図。
【図５】半導体集積回路１００をさらに詳細に説明した半導体集積回路４００とは異なる半導体集積回路５００の回路図。
【図６】本発明に従った他の実施の形態による半導体集積回路６００を示す回路図。
【図７】半導体集積回路６００をさらに詳細に説明した半導体集積回路７００の回路図。
【図８】過熱検出回路を有する従来の半導体集積回路８００のブロック図。
【図９】トランジスタ１０のジャンクションの温度Tjに対して、エミッタ電流IEの電流量を表したグラフを示す図。
【符号の説明】
１０、５４、８０、CM1からCM１０ トランジスタ
２０ 駆動回路
R1からR1１ 抵抗器
Vb 比較電圧
Va 基準電圧
Tj ジャンクション温度
Ioc 電流抑制値
D1、D2、DD1、DD2 ダイオード
VCC 電力源
３０、３２ 基準電圧源
３４、３６、３８ 基準電圧発生部
４４、４６、４８ 比較電圧発生部
５２ 比較器
５０ 過電流検出回路
６０、６５ 過熱検出回路
６２、６４ 定電流回路
７０ 定電流源
１００、３００、４００、５００、６００、７００、８００ 半導体集積回路
Claims (9)
- 第１の電極へ供給される電力によって第１の電力源からの電流を第２の電極から第３の電極へ導通させるトランジスタと、
前記第１の電極に電力を供給して前記トランジスタを駆動させる駆動部と、
前記トランジスタと同一のチップに配設されかつ前記トランジスタの温度に依存した電位差を発生させる感熱素子と、互いに直列に接続され、前記感熱素子に対して並列に接続されている第 1 の負荷および第２の負荷とを含み、前記トランジスタに基づいて変化する基準電圧を発生させる基準電圧回路と、
前記第２の電極から前記第３の電極へ流れる電流の大きさに基づいて変化し、前記基準電圧に対して比較の対象となる比較電圧を発生させる比較電圧回路と、
前記基準電圧回路および前記比較電圧回路からそれぞれ前記基準電圧および前記比較電圧を入力し、前記比較電圧を前記基準電圧と比較した結果に基づき、前記第１の電極への電力を制御するための制御信号を前記駆動部へ出力する制御部と、
前記感熱素子に定電流を流す定電流回路とを備え、
前記感熱素子は、前記第 1 の電力源から該定電流回路までの間に直列に介在し、
前記基準電圧は、前記第 1 の負荷および前記第２の負荷の間のノードにおいて、前記感熱素子の両端における電位差を分圧した電圧であり、
前記制御部は、前記基準電圧と前記比較電圧とを比較して、その結果を前記駆動部へ出力する比較器を含むことを特徴とする半導体集積回路。 - 第１の電極へ供給される電力によって第１の電力源からの電流を第２の電極から第３の電極へ導通させるトランジスタと、
前記第１の電極に電力を供給して前記トランジスタを駆動させる駆動部と、
前記トランジスタと同一のチップに配設されかつ前記トランジスタの温度に依存した電位差を発生させる感熱素子と、前記第１の電力源に一端が接続された第１の負荷と、第２の電力源に一端が接続された第２の負荷と、前記第２の電力源に一端が接続された第３の負荷とを含み、前記トランジスタの温度に基づいて変化する基準電圧を発生させる基準電圧回路と、
前記第２の電極から前記第３の電極へ流れる電流の大きさに基づいて変化し、前記基準電圧に対して比較の対象となる比較電圧を発生させる比較電圧回路と、
前記基準電圧回路および前記比較電圧回路からそれぞれ前記基準電圧および前記比較電圧を入力し、前記比較電圧を前記基準電圧と比較した結果に基づき、前記第１の電極への電力を制御するための制御信号を前記駆動部へ出力する制御部であって、前記第２の負荷の他端および前記第３の負荷の他端に接続され前記感熱素子に発生する電位差に応じた前記基準電流を該第２の負荷および前記第３の負荷に流す第１のカレントミラー回路と、前記基準電圧および前記比較電圧を入力し、前記比較電圧に基づいた比較電流を生成する第２のカレントミラー回路と、前記比較電流と前記基準電流との大小関係に基づいて前記駆動信号を切り替えるスイッチング・トランジスタとを含む制御部とを備えたことを特徴とする半導体集積回路。 - 前記感熱素子は、前記トランジスタの温度が上昇するに従い、より低い電位差を発生することを特徴とする請求項１または請求項２に記載の半導体集積回路。
- 前記感熱素子は、ダイオードまたはベースとコレクタとが接続されたバイポーラ・トランジスタであることを特徴とする請求項３に記載の半導体集積回路。
- 第１の電極へ供給される電圧によって第１の電力源からの電流を第２の電極から第３の電極へ導通させるトランジスタと、
前記第１の電極に電力を供給して前記トランジスタを駆動させる駆動部と、
比較の基準となる基準電圧を発生させる基準電圧回路と、
前記基準電圧に対して比較の対象となり、前記トランジスタの温度と前記第２の電極から前記第３の電極へ流れる電流の大きさとの両方に基づいて変化する比較電圧を発生させる比較電圧回路と、
前記基準電圧回路および前記比較電圧回路からそれぞれ前記基準電圧および前記比較電圧を入力し、前記比較電圧を前記基準電圧と比較した結果に基づき、前記第１の電極への電力を制御するための制御信号を前記駆動部へ出力する制御部とを備え、
前記基準電圧回路は、前記第1の電力源と第２の電力源に接続された定電流源との間に直列に接続された第１の負荷を有し、
前記基準電圧は、前記第1の電力源から前記第１の負荷を経た後の電圧に基づく電圧であり、
前記比較電圧回路は、前記トランジスタと同一のチップに配設されかつ前記トランジスタの温度に依存した電位差を発生させる感熱素子を有し、
前記比較電圧は、該感熱素子の両端の電位差に基づいた電圧であり、
前記第２の電極から前記第３の電極へ流れる電流の上限を示す電流抑制値は、前記トランジスタの温度変化に伴い変化することを特徴とする半導体集積回路。 - 前記比較電圧回路は、前記感熱素子として作用し前記第1の電力源と前記第２の電極との間に直列に接続された第２の負荷と、互いに直列に接続されかつ前記第２の負荷に対して並列に接続されている第３の負荷および第４の負荷とを有し、
前記比較電圧は、前記第３の負荷および前記第４の負荷の接続点における電圧であることを特徴とする請求項５に記載の半導体集積回路。 - 前記感熱素子は、前記トランジスタの温度が上昇するに従い、より高い電位差を発生することを特徴とする請求項５に記載の半導体集積回路。
- 前記感熱素子は抵抗器であることを特徴とする請求項７に記載の半導体集積回路。
- 前記制御部は、前記基準電圧と前記比較電圧とが等しくなったときに、前記第１の電極への電力を遮断するための制御信号を前記駆動部に出力することを特徴とする請求項５に記載の半導体集積回路。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001309829A JP3688619B2 (ja) | 2001-10-05 | 2001-10-05 | 半導体集積回路 |
| US10/263,700 US6906902B2 (en) | 2001-10-05 | 2002-10-04 | Semiconductor integrated circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001309829A JP3688619B2 (ja) | 2001-10-05 | 2001-10-05 | 半導体集積回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003114726A JP2003114726A (ja) | 2003-04-18 |
| JP3688619B2 true JP3688619B2 (ja) | 2005-08-31 |
Family
ID=19128910
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001309829A Expired - Fee Related JP3688619B2 (ja) | 2001-10-05 | 2001-10-05 | 半導体集積回路 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6906902B2 (ja) |
| JP (1) | JP3688619B2 (ja) |
Families Citing this family (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7262948B2 (en) * | 2005-12-02 | 2007-08-28 | Tellabs Operations, Inc. | Power switch with simple overload protection |
| JP4887945B2 (ja) * | 2006-07-05 | 2012-02-29 | サンケン電気株式会社 | 負荷駆動回路 |
| JP2008158064A (ja) * | 2006-12-21 | 2008-07-10 | Funai Electric Co Ltd | 情報機器 |
| JP4919847B2 (ja) * | 2007-03-22 | 2012-04-18 | ルネサスエレクトロニクス株式会社 | 過電流検出回路および半導体装置 |
| US8596864B2 (en) * | 2008-11-18 | 2013-12-03 | Toshiba America Electronic Components, Inc. | Digital output temperature sensor and method of temperature sensing |
| KR20100079184A (ko) * | 2008-12-30 | 2010-07-08 | 주식회사 동부하이텍 | 온도 측정 장치 |
| US20120242376A1 (en) * | 2011-03-24 | 2012-09-27 | Denso Corporation | Load drive apparatus and semiconductor switching device drive apparatus |
| JP5885683B2 (ja) | 2013-02-19 | 2016-03-15 | 株式会社東芝 | 降圧レギュレータ |
| JP6241366B2 (ja) * | 2014-05-21 | 2017-12-06 | トヨタ自動車株式会社 | 制御装置 |
| US9871514B1 (en) * | 2016-06-29 | 2018-01-16 | Texas Instruments Incorporated | Methods and apparatus for continuous current limiting for FETS in high inductive load systems |
| US11171559B2 (en) | 2019-12-16 | 2021-11-09 | Analog Devices International Unlimited Company | Overcurrent protection detector with dynamic threshold for power conversion switch |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| IT1202895B (it) * | 1979-02-27 | 1989-02-15 | Ates Componenti Elettron | Dispositivo di protezione termica per un componente elettronico a semiconduttore |
| US4669026A (en) * | 1985-09-09 | 1987-05-26 | National Semiconductor Corporation | Power transistor thermal shutdown circuit |
| IT1227586B (it) * | 1988-12-13 | 1991-04-22 | Sgs Thomson Microelectronics | Circuito di diagnostica per unita' di controllo della corrente e di protezione da eccessiva dissipazione termica per dispositivo di potenza a semiconduttore |
| US4937697A (en) * | 1989-05-22 | 1990-06-26 | Motorola, Inc. | Semiconductor device protection circuit |
| JP3377803B2 (ja) * | 1991-07-08 | 2003-02-17 | テキサス インスツルメンツ インコーポレイテツド | 温度依存限流回路および限流方法 |
| US5428287A (en) * | 1992-06-16 | 1995-06-27 | Cherry Semiconductor Corporation | Thermally matched current limit circuit |
| US5838187A (en) * | 1997-02-10 | 1998-11-17 | Lucent Technologies Inc. | Integrated circuit thermal shutdown system utilizing a thermal sensor |
-
2001
- 2001-10-05 JP JP2001309829A patent/JP3688619B2/ja not_active Expired - Fee Related
-
2002
- 2002-10-04 US US10/263,700 patent/US6906902B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| US6906902B2 (en) | 2005-06-14 |
| JP2003114726A (ja) | 2003-04-18 |
| US20030067340A1 (en) | 2003-04-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5627512B2 (ja) | パワーモジュール | |
| JP5168413B2 (ja) | 電圧駆動型素子を駆動する駆動装置 | |
| JP3688619B2 (ja) | 半導体集積回路 | |
| JP2837054B2 (ja) | 絶縁ゲート型半導体装置 | |
| EP0458332B1 (en) | Temperature detection circuit used in thermal shielding circuit | |
| JP2007228769A (ja) | パワー半導体スイッチング素子の駆動回路 | |
| JP2003299363A (ja) | 電流検出機能付き半導体装置 | |
| JP5392287B2 (ja) | 負荷駆動装置 | |
| JP2013062730A (ja) | パワーモジュール | |
| CN108107344B (zh) | 一种适用于igbt驱动芯片的过热保护电路 | |
| KR0171713B1 (ko) | 전력용 반도체 트랜지스터의 과전류 보호회로 | |
| JP2522208B2 (ja) | 半導体装置 | |
| JP5252055B2 (ja) | 負荷駆動装置 | |
| JP7117904B2 (ja) | 電力用半導体装置 | |
| US8232829B2 (en) | Active rectifier | |
| JP2009156835A (ja) | 電流監視回路及びこれを用いたモータ駆動装置 | |
| JP2007059738A (ja) | 保護回路を備えた半導体装置 | |
| JP2006187101A (ja) | 電圧駆動素子の駆動方法 | |
| JP4286763B2 (ja) | 過電流保護回路および電圧生成回路 | |
| KR101953179B1 (ko) | 컨버터 및 이를 구비한 가전기기 | |
| JP5293083B2 (ja) | 半導体装置 | |
| JP3477566B2 (ja) | 過電流保護機能を有するゲート駆動回路 | |
| JP2000299630A (ja) | 半導体装置 | |
| JP2004080087A (ja) | 過電流検出回路 | |
| JP5392239B2 (ja) | 負荷駆動装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050216 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050222 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050418 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050524 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050608 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090617 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090617 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100617 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100617 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110617 Year of fee payment: 6 |
|
| LAPS | Cancellation because of no payment of annual fees |