JP3685133B2

JP3685133B2 - 電子鍵盤装置

Info

Publication number: JP3685133B2
Application number: JP2002004876A
Authority: JP
Inventors: 一郎大須賀
Original assignee: Yamaha Corp
Current assignee: Yamaha Corp
Priority date: 2002-01-11
Filing date: 2002-01-11
Publication date: 2005-08-17
Anticipated expiration: 2022-01-11
Also published as: JP2003208175A

Description

【０００１】
【発明の属する技術の分野】
本発明は、複数の各鍵盤操作子の操作信号出力部をスキャン部で走査して鍵操作を検出する電子鍵盤装置に関する。
【０００２】
【従来の技術】
従来、鍵盤操作子の操作状態を検出するために、各鍵盤操作子に対応する操作信号を出力する押鍵スイッチ等の操作信号出力部を走査するスキャン部を設けた電子鍵盤装置が知られている。この装置では、例えば、マトリックス回路を用い、数万回／秒というような高速ですべての操作信号出力部を走査して、全鍵の操作状態を把握するようにしている。
【０００３】
【発明が解決しようとする課題】
しかしながら、上記従来の電子鍵盤装置では、正確にリアルタイムで鍵操作を検出するためには、より高速で走査することが好ましいが、そのためにはクロック周波数を高くしなければならず、スキャン部の負担が重くなるという問題があった。
【０００４】
本発明は上記従来技術の問題を解決するためになされたものであり、その目的は、クロック周波数を高くすることなく鍵操作のスキャン速度を高くすることができる電子鍵盤装置を提供することにある。
【０００５】
【課題を解決するための手段】
上記目的を達成するために本発明の請求項１の電子鍵盤装置は、複数の鍵盤操作子と、前記複数の各鍵盤操作子に対応して設けられ、対応する鍵盤操作子の操作状態を示す信号を出力する複数の操作信号出力部と、前記複数の操作信号出力部を走査するスキャン部とを備え、前記スキャン部は、全鍵域を複数に分割した各鍵域毎に独立して設けられた回路基板の各々に設けられ、前記各回路基板は、形態を変更可能な識別用回路部を有する共通の原回路基板から製作され、前記各回路基板を、各原回路基板の前記識別用回路部の形態を互いに異ならせることで互いに異なる回路基板として構成し、それにより、前記各回路基板のスキャン部が、自己が設けられている回路基板の配設位置に対応する鍵域を認識可能に構成されたことを特徴とする。
【０００６】
この構成によれば、クロック周波数を従来通りとすると、全鍵域が略均等に３分割された場合は、各鍵盤操作子の単位時間当たりの走査回数は略３倍に増加する。よって、クロック周波数を高くすることなく鍵操作のスキャン速度を高くすることができる。
また、回路基板の基本的部分を共通化することができ、構成及び取り付け作業が簡単になる。なお、例えば、各回路基板用に共通の原回路基板を製作し、担当する鍵域に応じて原回路基板上のパターンや部品の状態（有無を含む状態）を異ならせて入力ポートの電圧値を決定することで、予め定められた定義に基づき、対応するスキャン部に自己が担当する鍵域を認識させ、用いるべき適切な処理プログラムが呼び出されるようにしてもよい。
【０００８】
なお、請求項１において、次のように構成してもよい。
【０００９】
例えば、前記スキャン部は、前記回路基板の鍵並び方向における略中央に配置される。これにより、回路パターンが限られたスペースに収まる。
【００１０】
また、例えば、各回路基板の鍵並び方向における端部近傍には、隣接する回路基板と接続するためのコネクタ部が配設される。これにより、中継束線を短くすることができる。
【００１１】
また、例えば、鍵操作子が８８個である場合は、低音域から順に、２８鍵目と２９鍵目の間、５８鍵目と５９鍵目の間を境に鍵域が３つに分割されるのが望ましい。このように分割数を適当に抑えることで、回路基板サイズが汎用設備で扱える最大サイズとなり、スキャン速度、回路パターン数、中継束線長、各鍵域毎のスキャン能力、製造コストのすべての要素においてバランスがとれ、実用性が高まるので、新たに特別な設備を要することなく基板製作から部品実装までを低コストで実現することが容易である。
【００１２】
また、例えば、特定の回路基板が、該特定の回路基板に接続された他の回路基板からの入力信号を受け、それらの入力信号を元に新たな演算処理を施すようにするのが望ましい。その場合、上記特定の回路基板には、上記演算処理を施す単一の中央処理部を設けてもよい。これにより、例えば、各鍵域での鍵操作状態に依存する信号処理が鍵盤ユニット単体で統一的に行える。この場合、中央処理部は、他の回路基板からの入力信号と、当該特定の回路基板での信号とを合わせて処理し、その処理結果を他の信号処理回路（例えば、音源回路等）に出力するように構成してもよい。また、中央処理部は、他の出力信号（例えば、押鍵圧力センサの出力信号）をも受けて、これも上記他の信号処理回路に出力するようにしてもよい。
【００１５】
また、請求項２の電子鍵盤装置は、上記請求項１記載の構成において、前記分割した複数の鍵域のうち少なくとも２つの鍵域間で、対応する鍵盤操作子の数が同一であることを特徴とする。
【００１６】
この構成によれば、回路基板等の構成の共通化が容易である。
【００１７】
また、請求項３の電子鍵盤装置は、上記請求項１または２記載の構成において、前記スキャン部は、マトリックス回路を各々有し、対応するマトリックス回路を介して前記複数の操作信号出力部を走査するものであり、前記マトリックス回路の行列数は、前記分割した各鍵域間で同一であることを特徴とする。
【００１８】
この構成によれば、各スキャン部の負担を同じにして鍵盤全域でスキャンのパフォーマンスのバランスをとることができる。
【００１９】
また、請求項４の電子鍵盤装置は、上記請求項３記載の構成において、少なくとも対応する鍵盤操作子数が最多でない鍵域に対応するマトリックス回路については操作信号出力部の数に対して交点が余剰となるように、前記各スキャン部のマトリックス回路の行列数が設定されていることを特徴とする。
【００２０】
この構成によれば、各鍵域毎にほぼ共通のマトリックス回路を設計することが容易である。
【００２１】
【発明の実施の形態】
以下、本発明の実施の形態を図面を参照して説明する。
【００２２】
図１は、本発明の一実施の形態に係る電子鍵盤装置の全体構成を示すブロック図である。
【００２３】
本装置は、中央処理部３０、スイッチ検出回路４、ＲＯＭ６、ＲＡＭ７、タイマ８、表示制御回路９、記憶装置１１、ＭＩＤＩインターフェイス（ＭＩＤＩＩ／Ｆ）１３、音源回路１５及び効果回路１６が、バス１８を介してＣＰＵ５にそれぞれ接続されて構成される。
【００２４】
さらに、スイッチ検出回路４にはパネルスイッチ２が接続されている。表示制御回路９には例えばＬＣＤ等で構成される表示装置１９が接続されている。ＣＰＵ５にはタイマ８が接続され、ＭＩＤＩＩ／Ｆ１３には他のＭＩＤＩ機器１００が接続されている。音源回路１５には効果回路１６を介してサウンドシステム１７が接続されている。
【００２５】
鍵盤操作子１は、白鍵及び黒鍵であり、本装置では８８鍵モデルが採用されている。詳細は後述するが、鍵盤操作子１の操作状態は、３つに分割された鍵域毎に、第１スキャン部２１Ａ、第２スキャン部２１Ｂ、第３スキャン部２１Ｃを介して走査（スキャン）され、その信号が中央処理部３０を介してＣＰＵ５に送られる。また、各鍵盤操作子１の押鍵による圧力状態は、圧力センサ１４で検出されて、その出力信号ＰＣＳが中央処理部３０を介してＣＰＵ５に送られる。その際、中央処理部３０では、入力された信号を単にＣＰＵ５に送るのではなく、それらの信号をまとめて処理する。例えば、走査によるスキャン信号から鍵盤操作子１の操作状態の変化を検出し、その状態を示す信号を送信すると共に、後述するように、各スキャン部２１から受けた信号を積算したものと圧力センサ１４の出力信号とから、アフタータッチ信号ＡＴを算出し、その算出した信号ＡＴを送信する。
【００２６】
パネルスイッチ２は、各種情報を入力するための複数のスイッチを備える。スイッチ検出回路４は、パネルスイッチ２の各スイッチの押下状態を検出する。ＣＰＵ５は、本装置全体の制御を司る。ＲＯＭ６は、ＣＰＵ５が実行する制御プログラムや各種テーブルデータ等を記憶する。ＲＡＭ７は、演奏データ、テキストデータ等の各種入力情報、、各種フラグやバッファデータ及び演算結果等を一時的に記憶する。タイマ８は、タイマ割り込み処理における割り込み時間や各種時間を計時する。表示制御回路９は、表示装置１９に楽譜等の各種情報を表示させる。
【００２７】
ＭＩＤＩＩ／Ｆ１３は、他のＭＩＤＩ機器１００等の外部装置からのＭＩＤＩ（Musical Instrument Digital Interface）信号を入力したり、ＭＩＤＩ信号を外部装置に出力したりする。音源回路１５は、押鍵操作による発音、消音等の指示信号や、自動演奏データ等の楽曲データを楽音信号に変換する。効果回路１６は、音源回路１５から入力される楽音信号に各種効果を付与し、ＤＡＣ（Digital-to-Analog Converter）やアンプ、スピーカ等のサウンドシステム１７は、効果回路１６から入力される楽音信号等を音響に変換する。
【００２８】
図２は、本電子鍵盤装置の平面図である。なお、同図では、鍵盤操作子１の並び方向（以下、「鍵並び方向」と称する）においては一部の図示が省略されている。また、以下、本装置の奏者側を「前方」と称する。
【００２９】
本実施の形態では、後述する回路基板２０の構成に着目すれば、８８鍵の全鍵域が第１〜第３鍵域１０Ａ〜１０Ｃというように３つに分割されている。第１、第２、第３鍵域１０Ａ、１０Ｂ、１０Ｃは、低音側から第１〜２８鍵、第２９〜５８鍵、第５９〜８８鍵にそれぞれ対応している。従って、第１、第２、第３鍵域１０Ａ、１０Ｂ、１０Ｃに対応する鍵盤操作子１の数はそれぞれ、「２８」、「３０」、「３０」である。
【００３０】
図３は、回路基板の構成を模式的に示す図である。第１〜第３回路基板２０Ａ〜２０Ｃは、第１〜第３鍵域１０Ａ〜１０Ｃに対応して３つの独立した回路基板として構成される。
【００３１】
第１回路基板２０Ａの鍵並び方向における略中央には、第１スキャン部２１Ａが設けられる。第１回路基板２０Ａにはまた、鍵盤操作子１の押鍵操作を検出し、その操作状態を示す信号を出力する操作信号出力部２９Ａが、各鍵盤操作子１に対応して１個ずつ、合計で２８個設けられる。なお、押鍵操作や離鍵操作及びこれらのベロシティを検出するために、異なる押鍵ストローク位置でそれぞれ反応するスイッチを、１鍵あたりに複数、例えば２個または３個設けることがある。この場合は、操作信号出力部２９Ａは、合計で５６個、８４個という非常に多数となる。
【００３２】
操作信号出力部２９Ａは、各鍵盤操作子１毎に設けられた不図示の押鍵スイッチに対応するものである。各操作信号出力部２９Ａは、配線パターン２８Ａで第１スキャン部２１Ａに接続され、第１スキャン部２１Ａは各操作信号出力部２９Ａを走査することで第１鍵域１０Ａにおける押鍵操作状態を検出する。
【００３３】
第２、第３回路基板２０Ｂ、２０Ｃにはそれぞれ、第２、第３スキャン部２１Ｂ、２１Ｃが設けられる。第２、第３スキャン部２１Ｂ、２１Ｃの配置位置及び構成は、第１スキャン部２１Ａと同様である。また、第２、第３回路基板２０Ｂ、２０Ｃにはそれぞれ、操作信号出力部２９Ｂ、２９Ｃが各鍵盤操作子１に対応して合計３０個ずつ設けられる。各操作信号出力部２９Ｂ、２９Ｃはそれぞれ、配線パターン２８Ｂ、２８Ｃで第２、第３スキャン部２１Ｂ、２１Ｃに接続される。
【００３４】
また、第１、第３回路基板２０Ａ、２０Ｃにはそれぞれ、コネクタ部２２、２５が設けられている。コネクタ部２２は、第１回路基板２０Ａの右端部後部に、コネクタ部２５は、第３回路基板２０Ｃの左端部後部に、それぞれ配置される。一方、第２回路基板２０Ｂの左右両端部後部には、コネクタ部２３、２４が配設されている。
【００３５】
中央処理部３０は、第２回路基板２０Ｂに設けられ、コネクタ部２３、２４間に配設される。中央処理部３０は専用回路として構成される。なお、中央処理部３０は、第２回路基板２０Ｂでなく、第１回路基板２０Ａまたは第３回路基板２０Ｃのいずれかに設けるようにしてもよい。なお、中央処理部３０を専用回路として構成する代わりに、その機能を、前述したＣＰＵ５、ＲＯＭ６、ＲＡＭ７、タイマ８及び記憶装置１１等によって実現されるように構成してもよい。
【００３６】
第１回路基板２０Ａと第２回路基板２０Ｂとは、コネクタ部２２、２３を接続する中継束線２６で電気的に接続される。また、第２回路基板２０Ｂと第３回路基板２０Ｃとは、コネクタ部２４、２５を接続する中継束線２７で電気的に接続される。
【００３７】
第１スキャン部２１Ａによるスキャンの結果出力される出力信号は、コネクタ部２２、中継束線２６、コネクタ部２３を介して中央処理部３０に入力される。第２スキャン部２１Ｂによるスキャンの結果出力される出力信号は、中央処理部３０に直接入力される。第３スキャン部２１Ｃによるスキャンの結果出力される出力信号は、コネクタ部２５、中継束線２７、コネクタ部２４を介して中央処理部３０に入力される。これにより、中央処理部３０は、３つの鍵域１０Ａ〜１０Ｃにおける鍵盤操作子１の操作状態を把握することができる。そして、中央処理部３０では圧力センサ１４の出力をも考慮して演算処理を行い、その結果に基づき指示信号を発音処理部に送る。なお、この発音処理部の機能は、前述した音源回路１５、効果回路１６及びサウンドシステム１７によって実現される（図１参照）。
【００３８】
本実施の形態では、第１〜第３回路基板２０Ａ〜２０Ｃは、共通の原基板を用いて構成されている。例えば、原基板において、ジャンパ線の状態（切断等）、抵抗等の部品の実装状態（実装の有無）、ディップスイッチの状態、割り基板の割り状態等を、第１〜第３鍵域１０Ａ〜１０Ｃのどれに実装するかによって個々に異なる状態に設定し、入力ポートの電圧値を制御（決定）することで、予め定められた定義に基づき、対応するスキャン部２１に、自己が担当する鍵域がどれなのかを認識させるようにしている。これによって、各スキャン部２１は、個々が実行すべき適切な処理プログラムを呼び出し、固有の役割を果たすことができる。その結果、回路基板の基本的部分を共通化することができ、構成及び取り付け作業が簡単になる。
【００３９】
図４は、各スキャン部に対応するマトリックス回路の構成を示す概念図である。各スキャン部２１Ａ、２１Ｂ、２１Ｃはそれぞれマトリックス回路ｍａｔＡ、ｍａｔＢ、ｍａｔＣを有し、各マトリックス回路ｍａｔを介して担当鍵域内の操作信号出力部２９を走査する。同図（ａ）、（ｂ）、（ｃ）は、それぞれ第１、第２、第３スキャン部２１Ａ、２１Ｂ、２１Ｃに対応するマトリックス回路ｍａｔを示している。
【００４０】
各マトリックス回路ｍａｔはいずれも、行列数がｍ＝５行、ｎ＝６列に設定されている。マトリックス回路ｍａｔＡ、ｍａｔＢ、ｍａｔＣにおける各交点を交点２９Ａ（ｍ、ｎ）、２９Ｂ（ｍ、ｎ）、２９Ｃ（ｍ、ｎ）で表す。各交点が操作信号出力部２９の個々に対応している。
【００４１】
前述のように、第２、第３鍵域１０Ｂ、１０Ｃでは、操作信号出力部２９Ｂ、２９Ｃが３０個ずつ存在するので、同図（ｂ）、（ｃ）に示すように、マトリックス回路ｍａｔＢ、ｍａｔＣにおける余剰交点は発生しない。しかし、第１鍵域１０Ａでは、操作信号出力部２９Ａが２８個しか存在しないので、同図（ａ）に示すように、マトリックス回路ｍａｔＡにおいては、交点２９Ａ（５、５）及び交点２９Ａ（５、６）が余剰となっている。これら２交点の入力はなきものとして扱われる。このように、鍵盤操作子１数が他より少ない鍵域１０Ａに対応するマトリックス回路ｍａｔＡについては、操作信号出力部２９Ａの数に対して交点が余剰となるように、行列数を設定することで、各鍵域毎にほぼ共通のマトリックス回路を設計することが可能となっている。
【００４２】
図５は、本実施の形態における鍵盤走査処理のフローチャートを示す図である。本処理は、演奏モードにおいて常に実行されている。
【００４３】
まず、ステップＳ５０１では、スキャン処理を実行する。この処理は、３つに分割された第１〜第３鍵域１０Ａ〜１０Ｃについて、操作信号出力部２９の走査を並行して行うものである。すなわち、第１、第２、第３スキャン部２１Ａ、２１Ｂ、２１Ｃは、それぞれ操作信号出力部２９Ａ、２９Ｂ、２９Ｃを同時に走査する（ステップＳ５０１Ａ、Ｓ５０１Ｂ、Ｓ５０１Ｃ）。上述したように、スキャンによる出力信号は中央処理部３０に入力され、圧力センサ１４の出力信号ＰＣＳも中央処理部３０に入力される。このような並行処理により、スキャン速度が実質的に向上する。
【００４４】
次に、ステップＳ５０２では、スキャンによる出力信号に基づいて、全鍵域における総同時押鍵数ＴＮをカウントする。すなわち、第１鍵域１０Ａにおけるキーオン情報（操作信号出力部２９Ａの走査結果）から第１鍵域１０Ａにおける押鍵数を把握し、同様に、第２、第３鍵域１０Ｂ、１０Ｃについても操作信号出力部２９Ａ、２９Ｃの走査結果からそれらの押鍵数を把握し、これら押鍵数を合算することで総同時押鍵数ＴＮを得る。
【００４５】
なお、総同時押鍵数ＴＮのカウントは、全鍵域を対象としたが、より細かな制御が必要な場合は、鍵域毎あるいはオクターブ毎等の特定の範囲を中心にカウントしたり、走査結果を押鍵の分散を表せる情報に変換したりしてもよい。
【００４６】
次に、ステップＳ５０３では、アフタータッチ信号ＡＴを算出する。本実施の形態では、押鍵されている鍵盤操作子１に対応する楽音に対して、アフタータッチの効果が付与される。しかし、圧力センサ１４は、押鍵された鍵盤操作子１による圧力の総計を検出するものであり、個々の鍵盤操作子１について押圧力を検出するものではない。そのため、付与する効果を規定するためのアフタータッチ信号ＡＴを、例えば下記数式１により演算する。
【００４７】
【数１】
ＡＴ＝ＰＣＳ／ＴＮ
次に、ステップＳ５０４では、スキャン情報（スキャンの結果出力された出力信号）と、上記演算したアフタータッチ信号ＡＴとを、上記発音処理部（音源回路１５等）に送信する。発音処理部では、これらの情報及び信号を受けて、音高、音量及び音色を、設定値に基づき決定し、楽音信号を生成して発音処理を行う。これにより、アフタータッチ付きでリアルタイム演奏が行える。その後、前記ステップＳ５０１に戻る。
【００４８】
本実施の形態によれば、全鍵域を３つに分割し、各鍵域１０毎にスキャン部２１を設け、スキャン部２１で並行して走査を行うようにしたので、クロック周波数を従来通りとすると、各鍵盤操作子１の単位時間当たりの走査回数は略３倍に増加する。その結果、１つの鍵盤操作子１に着目すれば、実質的なスキャン速度が上がる。よって、クロック周波数を高くすることなく鍵操作のスキャン速度を高くすることができる。
【００４９】
また、各スキャン部２１Ａ〜２１Ｃはいずれも、対応する回路基板２０Ａ〜２０Ｃの鍵並び方向における略中央に設けられたので、各スキャン部２１からの配線パターン２８が一極集通することなく均等配分され、回路パターンを限られたスペースに収めることができ、基板の小型化にも寄与する。これに加えて、隣接する回路基板２０と接続するための各コネクタ部２２〜２５は、各回路基板２０の鍵並び方向における端部近傍に設けられたので、各スキャン部２１からの配線を基板内パターンに置換できる部分を長くとることができることから、中継束線２６、２７を短くすることができる。なお、鍵域を分割したことと、スキャン部及びコネクタ部を上記のように配置したこととにより、電磁妨害雑音対策上も有利になっている。
【００５０】
本実施の形態によればまた、マトリックス回路ｍａｔＡ、ｍａｔＢ、ｍａｔＣの行列数はいずれも５行×６列であり、同一としたので、特定のスキャン部に負荷が集中することを回避して、鍵盤全域でスキャンのパフォーマンスのバランスをとることができる。さらには、スキャン部間でスキャニングのアルゴリズムを共通化できるだけでなく、部品の共通化により回路基板の共通化にも寄与する。
【００５１】
また、本実施の形態では特に、８８鍵モデルを例にとり、低音域から順に、２８鍵目と２９鍵目の間、５８鍵目と５９鍵目の間を境に鍵域を３つに分割して分割数を適当に抑えたので、回路基板サイズが汎用設備で扱える最大サイズとなり、スキャン速度、回路パターン数、中継束線長、各鍵域毎のスキャン能力、製造コストのすべての要素においてバランスがとれ、実用性が高まる。新たに特別な設備を要することなく基板製作から部品実装までを低コストで実現することが容易である。さらに、各鍵域１０Ａ〜１０Ｃに対応する鍵盤操作子１の数は「２８」、「３０」、「３０」としたので、少なくとも第２、第３回路基板２０Ｂ、２０Ｃ間では、鍵盤操作子１の数が同一であり、回路基板２０をはじめとする構成要素の共通化が容易である。
【００５２】
また、スキャン部２１とは別に中央処理部３０を設け、中央処理部３０で、各スキャン部２１からの処理信号を受け、それらを元にアフタータッチ信号ＡＴの演算等、新たな演算処理を施すようにしたので、演算処理に必要な情報を一括して把握でき、各鍵域での鍵操作状態に依存する信号処理が鍵盤ユニット単体で統一的に行える。
【００５３】
また、特に、鍵スイッチの３Ｍ（メイク）化がめずらしくなくなってきた今日、１鍵あたりの鍵スイッチ数の増加に伴い、配線パターンや基板同士を接続中継する束線も増大している。しかし、従来のように、電子鍵盤装置全体の制御を行うＣＰＵで鍵スキャンの処理を行うとすれば、配線パターン、中継束線が多くなり、基板面積も拡大するだけでなく、ＣＰＵの性能も高いものが必要とされ、コストが上昇する。このような背景に鑑みれば、本実施の形態では、スキャンの処理をＣＰＵ５で行うのではなく、各回路基板で行ってしまうようにしたことで、結果としてコスト的にも有利となっている。さらに、例えば、製造段階において、アフタータッチセンサの検査を鍵盤楽器の組み付け完了前に行うことが可能となる。
【００５４】
なお、第１〜第３回路基板２０Ａ〜２０Ｃを製作する上で、各回路基板２０に、形態を変更可能な識別用回路部を設け、各回路基板２０の識別用回路部の形態を互いに異ならせることで、自回路基板がどの鍵域に配設されたのかを認識可能に構成してもよい。
【００５５】
その場合、例えば、図６に示すように、各回路基板用に共通の原回路基板を製作し、担当する鍵域に応じて原回路基板上のパターンや部品の状態（有無を含む状態）を異ならせる。例えば、原回路基板を回路基板２０Ａに適用するために、ジャンパ線３１、３２のうちジャンパ線３２のみをニッパ等で切断する。この場合、ジャンパ線３２が識別用回路部となり、ジャンパ線３２の状態によって、回路基板２０Ａ自身は第１鍵域１０Ａに配設されたことを認識することができる。この他、同図に示すように、識別用回路部の形態設定として、「パターンの一部３３をカッタ等で切断する」、「抵抗部品３４を任意に実装する」、「ディップスイッチ３５の設定を変える」、「可変抵抗３６の状態を異ならせる」、「割り基板３７を任意に切断する」等によって、各鍵域に適した回路基板２０を簡単に得ることができる。
【００５６】
そして、例えば、図７に入力ポートと回路基板との定義例を示したように、各スキャン部２１Ａ〜２１Ｃの入力ポートの電圧値を決定（制御）することで、予め定められた定義に基づき、対応するスキャン部２１に自己が担当する鍵域を認識させることができ、そうすれば、例えば、用いるべき適切な処理プログラムを呼び出すこともできる。このようにすることで、回路基板の基本的部分を共通化することができ、構成及び取り付け作業が簡単になる。
【００５７】
なお、鍵盤数の多い製品を製造する際、鍵盤数の少ない製品を基準として回路基板を製作するようにした場合でも、鍵盤数の少ない製品の回路基板を複数流用した上で、必要に応じて別の基板を追加することで、多機種間で基板の一部共通可を図ることができる。この場合においても、基準の基板と追加の基板とで、並行走査を行うことで、本発明の効果が得られることはいうまでもない。
【００５８】
なお、本実施の形態では、８８鍵モデルについて鍵域を３つに分割する例を示したが、鍵盤操作子１の数や鍵域の分割数は、例示したものに限られない。ただし、回路基板やマトリックス回路の共通化を容易にする観点からは、鍵盤操作子１の数は、分割した各鍵域毎になるべく等しくなるようにし、且つ１鍵域だけが突出しないようにするのが望ましい。
【００５９】
なお、本実施の形態では、鍵盤操作子１に対応して操作信号出力部２９が１つ設けられる場合を例示したが、これに限るものではない。例えば、上述したように、各鍵盤操作子１毎に、ベロシティの検出や離鍵操作の検出用に複数（２個または３個等）の鍵スイッチを設け、より高度の楽音制御を行う場合がある。この場合、通常、鍵スイッチの数だけ操作信号出力部２９が設けられるため、各鍵盤操作子１に対応する操作信号出力部２９が複数となる。そして、これら複数の操作信号出力部２９の走査について本発明を適用してもよい。特に、操作信号出力部２９が５６個や８４個というように、非常に多数となって全鍵域での走査対象が多くなるほど、鍵域分割及び並行走査の効果は大きい。
【００６０】
【発明の効果】
以上説明したように、本発明によれば、クロック周波数を高くすることなく鍵操作のスキャン速度を高くすることができる。
【図面の簡単な説明】
【図１】本発明の一実施の形態に係る電子鍵盤装置の全体構成を示すブロック図である。
【図２】本電子鍵盤装置の平面図である。
【図３】回路基板の構成を模式的に示す図である。
【図４】各スキャン部に対応するマトリックス回路の構成を示す概念図である。
【図５】鍵盤走査処理のフローチャートを示す図である。
【図６】回路基板のパターン及び各種部品等の状態の一例を示す図である。
【図７】スキャン部における入力ポートと回路基板との定義例を示す図である。
【符号の説明】
１鍵盤操作子、１０Ａ〜１０Ｃ第１〜第３鍵域、２０Ａ〜２０Ｃ第１〜第３回路基板、２１Ａ〜２１Ｃ第１〜第３スキャン部、２２〜２５コネクタ部、２６、２７中継束線、２８Ａ〜２８Ｃ配線パターン、２９Ａ〜２９Ｃ操作信号出力部、ｍａｔＡ〜ｍａｔＣマトリックス回路

Claims

複数の鍵盤操作子と、
前記複数の各鍵盤操作子に対応して設けられ、対応する鍵盤操作子の操作状態を示す信号を出力する複数の操作信号出力部と、
前記複数の操作信号出力部を走査するスキャン部とを備え、
前記スキャン部は、全鍵域を複数に分割した各鍵域毎に独立して設けられた回路基板の各々に設けられ、
前記各回路基板は、形態を変更可能な識別用回路部を有する共通の原回路基板から製作され、
前記各回路基板を、各原回路基板の前記識別用回路部の形態を互いに異ならせることで互いに異なる回路基板として構成し、それにより、前記各回路基板のスキャン部が、自己が設けられている回路基板の配設位置に対応する鍵域を認識可能に構成されたことを特徴とする電子鍵盤装置。
前記分割した複数の鍵域のうち少なくとも２つの鍵域間で、対応する鍵盤操作子の数が同一であることを特徴とする請求項１記載の電子鍵盤装置。
前記スキャン部は、マトリックス回路を各々有し、対応するマトリックス回路を介して前記複数の操作信号出力部を走査するものであり、前記マトリックス回路の行列数は、前記分割した各鍵域間で同一であることを特徴とする請求項１または２記載の電子鍵盤装置。
少なくとも対応する鍵盤操作子数が最多でない鍵域に対応するマトリックス回路については操作信号出力部の数に対して交点が余剰となるように、前記各スキャン部のマトリックス回路の行列数が設定されていることを特徴とする請求項３記載の電子鍵盤装置。