JP3684523B2 - 化合物半導体装置の製造方法 - Google Patents
化合物半導体装置の製造方法 Download PDFInfo
- Publication number
- JP3684523B2 JP3684523B2 JP30386997A JP30386997A JP3684523B2 JP 3684523 B2 JP3684523 B2 JP 3684523B2 JP 30386997 A JP30386997 A JP 30386997A JP 30386997 A JP30386997 A JP 30386997A JP 3684523 B2 JP3684523 B2 JP 3684523B2
- Authority
- JP
- Japan
- Prior art keywords
- compound semiconductor
- substrate
- gaas
- crystal layer
- wafer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Junction Field-Effect Transistors (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、ＭＥＳＦＥＴ（ｍｅｔａｌ ｓｅｍｉｃｏｎｄｕｃｔｏｒ ｆｉｅｌｄ ｅｆｆｅｃｔ ｔｒａｎｓｉｓｔｏｒ）やＨＥＭＴ（ｈｉｇｈ ｅｌｅｃｔｒｏｎ ｍｏｂｉｌｉｔｙ ｔｒａｎｓｉｓｔｏｒ）などの特性を向上させることができる化合物半導体装置の製造方法に関する。
【０００２】
前記したような化合物半導体装置を製造する場合、例えば化合物半導体基板上に化合物半導体結晶層を成長させることが必須であるが、その際、基板と結晶層との界面が活性化してキャリヤが発生し易く、その為、半導体装置の特性が低下し、或いは、信頼性が低下する旨の問題が起こっているところであり、本発明では、その問題を解消する簡単な手段を開示する。
【０００３】
【従来の技術】
例えばＧａＡｓ基板上にＭＥＳＦＥＴやＨＥＭＴを構成するのに必要な化合物半導体結晶層を成長させると、基板と結晶層との界面が活性化してキャリヤが発生し易いので、結晶成長前にアルシン（ＡｓＨ3 ）雰囲気中で基板の熱処理を行ない、界面の活性化を抑えることが提案されている。
【０００４】
また、結晶の成長前に基板を例えば硫酸系溶液、或いはアンモニア（ＮＨ3 ）系溶液などでエッチングしてから、成長装置中に導入して結晶成長を行なって、界面の活性化を抑えることも提案されているが、Ｓｉを除去し切れないので、活性化を充分に抑えることはできない。
【０００５】
本発明者の実験に依れば、基板を硫酸系溶液やアンモニア系溶液で前処理することなく、ＭＥＳＦＥＴやＨＥＭＴに必要な結晶層を成長させる温度と同じ温度を適用し、ＡｓＨ3 雰囲気中で熱処理を加えても、界面の活性化を抑止することはできず、キャリヤが発生することを知った。
【０００６】
図７は基板と成長させた結晶層との界面に於けるキャリヤ濃度を表す線図であり、横軸には結晶層表面からの深さ、また、縦軸にはキャリヤ濃度をそれぞれ採ってある。
【０００７】
このデータは、基板の前処理を行なわずにＡｓＨ3 雰囲気中の熱処理のみを加えた試料について、Ｃ−Ｖ測定を行なった結果を表すものであり、基板と結晶層との界面に鋭いピークが現れているのが看取される。
【０００８】
同じく、実験に依れば、ＡｓＨ3 雰囲気中で行なう基板の熱処理に於いては、条件、即ち、ＡｓＨ3 の分圧、従って、ＡｓＨ3 の供給量と熱処理温度を適切な条件に設定した場合には、界面の活性化を抑止することができるのであるが、その条件の許容範囲は狭く、制御するには困難が伴い、また、基板の表面状態に依っては活性化が起こってしまう。
【０００９】
また、基板を硫酸系溶液やアンモニア系溶液でエッチングする前処理をしてから、ＡｓＨ3 雰囲気中で熱処理を加えると良い結果が得られとは云うものの、エッチングに依る前処理とＡｓＨ3 雰囲気中での熱処理とは別個の装置を用いて行なわなければならず、そのような前処理中に基板表面が汚染されたり、或いは、前処理後から結晶成長を開始するまでに汚染が起こったりする。
【００１０】
【発明が解決しようとする課題】
基板の熱処理を行なうのみで、そのまま直ちに結晶成長工程に入れるように、しかも、基板と結晶層との界面を充分に不活性化し、特性良好な半導体装置を製造できるようにする。
【００１１】
【課題を解決するための手段】
本発明では、ＭＯＣＶＤ（ｍｅｔａｌｏｒｇａｎｉｃ ｃｈｅｍｉｃａｌ ｖａｐｏｕｒ ｄｅｐｏｓｉｔｉｏｎ）法を実施する気相成長装置を利用して化合物半導体基板の熱処理を行なうに際し、温度を４００〔℃〕以下とし、
トリスジメチルアミノアルシン（〔（ＣＨ3 ）2 Ｎ〕3 Ａｓ：ＴＤＭＡＡｓ）を導入して実施することが基本になっている。
【００１２】
ここで、本発明者が本発明に到達するまでに知得したところ、及び、実験過程について触れておくことは、本発明を理解する上で有効と思われる。
【００１３】
本発明者は、ＴＤＭＡＡｓを用いて熱処理することで、ＧａＡｓ基板表面に於けるシリコン（Ｓｉ）、サルファ（Ｓ）、酸素（Ｏ2 ）などを除去するクリーニング効果があるのではないかと考え、ＴＤＭＡＡｓを気相成長装置内に導入し、ＧａＡｓ基板のクリーニングについて数多くの実験を行なった。
【００１４】
実験の一つとして、気相成長装置内にＴＤＭＡＡｓを導入する際の基板温度を低いところから高いところまで振って、データの蒐集を行なったところ、基板温度が低い時点でＴＤＭＡＡｓを導入した場合には、眞に瞠目すべき結果が得られた。
【００１５】
即ち、気相成長装置内に於いて、基板を加熱し、ＡｓＨ3 を流しつつ、基板温度がデータを蒐集する目標に達した際にＴＤＭＡＡｓを導入し、クリーニングを行なってから、直ちにＧａＡｓ結晶層をエピタキシャル成長させて試料を作製して、その試料を測定する作業を繰り返した。
【００１６】
図１は作製した試料及び試料の測定結果を表す図であって、（Ａ）は試料の要部切断側面図、（Ｂ）は測定結果を表す線図である。
【００１７】
図１（Ａ）に於いて、１はＧａＡｓ基板、２は厚さが５００〔ｎｍ〕であるノンドープＧａＡｓ結晶層、３は厚さが１６０〔ｎｍ〕且つ不純物濃度が１．５×１０17〔cm-3〕であるｎ−ＧａＡｓ結晶層、▲１▼は基板１と結晶層２との界面、▲２▼は結晶層２と結晶層３との界面をそれぞれ示している。
【００１８】
図１（Ｂ）は、基板温度及びＡｓＨ3 の供給量及びＴＤＭＡＡｓの供給量と時間との関係を表し、縦軸に基板温度及びＡｓＨ3 の供給量及びＴＤＭＡＡｓの供給量を、また、横軸に時間をそれぞれ採ってある。
【００１９】
図１（Ｂ）から明らかなように、適当な時点からＡｓＨ3 を流し、基板温度がデータをとる目標温度に達した際にＴＤＭＡＡｓを導入し、熱処理に依るクリーニングを終わってから、ＧａＡｓ結晶層を成長させて試料を作製した。
【００２０】
その試料は、室温から６５０〔℃〕を越える程度までの範囲に於いて、多くのデータ蒐集目標温度を設定して多数を作製し、その各試料についてＣ−Ｖ法（ｃａｐａｃｉｔａｎｃｅ−ｖｏｌｔａｇｅ ｍｅｔｈｏｄ）を適用して測定を行なった。
【００２１】
その結果、基板温度が低い状態、即ち、室温乃至４００〔℃〕程度の状態でＴＤＭＡＡｓを導入した場合、ＧａＡｓ基板とエピタキシャル成長したＧａＡｓ結晶層との界面にはキャリヤが発生しないことを確認した。
【００２２】
図２は作製した試料についてＣ−Ｖ法に依る測定を行なった結果を表す線図であり、横軸には結晶層表面からの深さ、また、縦軸にはキャリヤ濃度をそれぞれ採ってある。
【００２３】
図から明らかなように、基板と成長させた結晶層との界面には、図７に見られるような鋭いピークは存在せず、なだらかに立ち下がっていることが明瞭に看取される。
【００２４】
ところで、前記のようにして得られた試料について、ＳＩＭＳ（ｓｅｃｏｎｄａｒｙ ｉｏｎ ｍａｓｓ ｓｐｅｃｔｒｏｓｃｏｐｙ）に依る観測を行なったところ、前記のようなクリーニングを行なっても、基板表面から不純物が除去されたわけではないことが判った。
【００２５】
図３は試料をＳＩＭＳに依って観測することで得られた不純物プロファイルを表す線図であり、横軸には試料表面からの深さ、また、縦軸には不純物濃度をそれぞれ採ってある。
【００２６】
図に於いて、▲１▼は図１（Ａ）に示した試料に於けるＧａＡｓ基板１とノンドープＧａＡｓ結晶層２との界面、▲２▼はノンドープＧａＡｓ結晶層２とｎ−ＧａＡｓ結晶層３との界面をそれぞれ示している。
【００２７】
図から明らかなように、ＧａＡｓ基板１とノンドープＧａＡｓ結晶層２との界面▲１▼には、５．４×１０12〔cm-2〕ものＳｉドナーの存在が看取される。
【００２８】
このようにＳｉドナーが存在する状態にありながら、界面▲１▼にキャリヤが発生しない理由は、同じく界面▲１▼に大量のＯ2 、即ち、１．５×１０14〔cm-2〕ものＯ2 が存在することに由来し、このＯ2 がＳｉドナーを補償して界面を不活性化しているものと考えられる。
【００２９】
さて、前記したように、界面▲１▼には、Ｓｉドナーを補償するＯ2 、即ち、深い準位のアクセプタになると考えられるＯ2 が大量に存在しているのであるが、その理由の確たるところは不分明であって、現在、解析中なのであるが、推測されるところは次の通りである。
【００３０】
ＳＩＭＳのデータからすると、界面▲１▼に於けるＯ2 のシート濃度は×１０13台後半であることが認識され、このＯ2 がＧａＡｓ層の一層のみに全て含まれているとすると、Ｏ2 濃度は２×１０21〔cm-3〕以上である。
【００３１】
ＧａＡｓの原子密度は約４．４×１０22〔cm-3〕であるから、前記のＯ2 濃度であれば、５〔％〕程度のＯ2 が含まれていることになる。尚、実際には、ＧａＡｓ層に於ける界面の一層のみにＯ2 が存在するのではなく、若干は拡散しているものと思われる。
【００３２】
この大量のＯ2 が混入することについて、ＴＤＭＡＡｓに含まれる不純物が供給源であるとは考えられず、また、基板温度が４００〔℃〕以下の低温の状態でＴＤＭＡＡｓを導入した場合のみにＯ2 の混入が認められることからすれば、本来、基板表面に存在していた酸化膜が残ったのではないか、そして、本発明に依る処理を行なったことで、酸化膜の成分が例えばＡｓ2 Ｏ3 から主にＧａ2 Ｏ3 になるなど更に安定化される方向に変わったのではないかと推測される。因みに基板温度が４００〔℃〕を越えた状態でＴＤＭＡＡｓを導入すると酸化膜は失われてしまう。
【００３３】
前記実験に於いて、基板温度を６５０〔℃〕、或いは、それ以上にしてからＴＤＭＡＡｓを導入した場合、その効果は、ＡｓＨ3 のみを用いてクリーニングした場合と変わりなかった。
【００３４】
図４は参考の為にＡｓＨ3 のみでクリーニングした試料をＳＩＭＳに依って観測することで得られた図３と同様な不純物プロファイルを表す線図であり、横軸には試料表面からの深さ、また、縦軸には不純物濃度をそれぞれ採ってあり、図３に於いて用いた記号と同記号は同部分を表すか或いは同じ意味を持つものとする。
【００３５】
図から明らかなように、ＧａＡｓ基板１とノンドープＧａＡｓ結晶層２との界面▲１▼には、Ｓｉドナーを補償して不活性化できるほどのＯ2 は存在しない。
【００３６】
前記諸実験からすると、基板温度が低い状態、即ち、４００〔℃〕以下の状態でＴＤＭＡＡｓを導入してクリーニングを行なうことで、基板と結晶層との界面に大量のＯ2 が含まれることが確認され、又、そのＯ2 がＳｉドナーを補償して不活性化するとの推測は実験結果と良く一致する。尚、基板温度が４００〔℃〕乃至５００〔℃〕を越えた場合、基板表面のＯ2 は除去されてしまい、ＴＤＭＡＡｓを導入しても、Ｏ2 は残らなくなってしまう。
【００３７】
前記したところから、本発明に依る化合物半導体装置の製造方法に於いては、
（１）
化合物半導体ウエハ（例えばＧａＡｓ基板１）を気相成長装置（例えば図５参照）内にセットしてから化合物半導体結晶層（例えばノンドープＧａＡｓ結晶層２）を成長する前にウエハ温度が４００〔℃〕以下の状態でトリスジメチルアミノアルシンを導入してウエハ熱処理を施す工程が含まれてなることを特徴とするか、又は、
【００３８】
（２）
前記（１）に於いて、化合物半導体ウエハがＧａＡｓウエハであって且つその上に成長させる化合物半導体結晶層がＧａＡｓ層であることを特徴とするか、又は、
【００３９】
（３）
前記（１）に於いて、化合物半導体ウエハがＧａＡｓウエハであって且つその上に成長させる化合物半導体結晶層がＡｌＧａＡｓ層であることを特徴とするか、又は、
【００４０】
（４）
前記（２）或いは（３）に於いて、ＧａＡｓウエハを硫酸系溶液、アンモニア系溶液、フッ酸系溶液、塩酸系溶液の何れかを用いて前処理する工程が含まれてなることを特徴とする。
【００４１】
前記手段を採ることに依り、基板と成長結晶層との界面は不活性化され、キャリヤが生成されることはなく、従って、リークが少ないＭＥＳＦＥＴやＨＥＭＴを作製することができ、高性能の半導体装置を実現することが可能である。
【００４２】
また、その為に必要な従来の技術と異なる作業は、基板に結晶層を成長させる為の気相成長装置内に結晶成長を行なうに先立ち基板温度が低い状態でＴＤＭＡＡｓを導入するのみであり、クリーニングを行なう手間としては、従来の技術で行なわれているクリーニングと変わりないので、その為に工程が増加することもなく、実施には何等の困難もない。
【００４３】
【発明の実施の形態】
図５は本発明を実施するのに用いたＭＯＣＶＤ装置を表す要部説明図であり、図に於いて、１１は成長室、１２はヒータを含むウエハ載置台、１３はＡｓＨ3 のボンベ、１４並びに１５はＭＯ（ｍｅｔａｌｏｒｇａｎｉｃ）容器、１６並びに１７は恒温槽、１８はドライ・ポンプ、１９は除害装置、２０はウエハ、ＭＦＣはマス・フロー・コントローラ、Ｐは圧力計、ＰＶは圧力コントロール・バルブをそれぞれ示している。
【００４４】
本実施の形態の場合、ＭＯ容器１４にはトリメチルガリウム（ＴＭＧａ：Ｇａ（ＣＨ3 ）3 ）が、また、ＭＯ容器１５にはＴＤＭＡＡｓがそれぞれ収容されている。
【００４５】
次に、前記説明したＭＯＣＶＤ装置を用い、本発明を実施してＧａＡｓウエハ２０を熱クリーニングする場合について説明する。
【００４６】
（１）
成長室１１内にＧａＡｓウエハ２０をセットしてから、ドライ・ポンプ１８で真空引きを行なって、圧力を５０〔ｍｍＴｏｒｒ〕に維持する。
【００４７】
（２）
ヒータに通電し、ＧａＡｓウエハ２０を基板温度が３００〔℃〕を越えない低温でＡｓＨ3 を７×１０-3〔モル／分〕の流量で導入する。尚、この場合、図１（Ｂ）を参照すると理解が容易になる。
【００４８】
（３）
ＴＤＭＡＡｓは、基板温度が４００〔℃〕を越えない時点で導入を開始し、その流量は、例えば８×１０-5〔モル／分〕とする。
【００４９】
（４）
ＧａＡｓウエハ２０の基板温度が６５０〔℃〕に達してから、１０〔分〕間の熱クリーニングを行なう。尚、この際、ＡｓＨ3 の流量は、２×１０-2〔モル／分〕とした。
【００５０】
（５）
この後、前記熱クリーニングしたＧａＡｓウエハ２０上に所要の化合物半導体層を成長させてヘテロ接合ＦＥＴ（ｆｉｅｌｄ ｅｆｆｅｃｔ ｔｒａｎｓｉｓｔｏｒ）やＨＥＭＴを作製したところ、リークが少ない、特性良好なものが得られた。
【００５１】
図６は本発明による熱クリーニングを行なったＧａＡｓウエハを用いて製造した化合物半導体装置を表す要部切断側面図であり、（Ａ）にはヘテロ接合ＦＥＴを、（Ｂ）にはＨＥＭＴをそれぞれ表してある。
【００５２】
図６の（Ａ）に於いて、３１は基板、３２はバッファ層、３３はチャネル層、３４はショットキ・バリヤ層、３５はキャップ層、３６はソース領域、３７はドレイン領域、３８はゲート電極、３９はソース電極、４０はドレイン電極をそれぞれ示し、又、▲１▼は基板３１とバッファ層３２との界面を示している。
【００５３】
図示のヘテロ接合ＦＥＴの各部分に関する主要なデータを例示すると次の通りである。
【００５４】
（１） 基板３１について
材料：半絶縁性ＧａＡｓ
（２） バッファ層３２について
材料：ｉ−ＧａＡｓ（基板側）→ｉ−Ａｌx Ｇａ1-x Ａｓ（表面側）
厚さ：５００〔ｎｍ〕
（３） チャネル層３３について
材料：ｎ−ＧａＡｓ
ｎ−ＩｎＧａＡｓに代替可
不純物濃度：５×１０17〔cm-3〕
厚さ：１０〔ｎｍ〕
（４） ショットキ・バリヤ層３４について
材料：ｉ−ＡｌＧａＡｓ
厚さ：２０〔ｎｍ〕
（５） キャップ層３５について
材料：ｉ−ＧａＡｓ
厚さ：１０〔ｎｍ〕
（６） ソース領域３６及びドレイン領域３７について
導電型：ｎ
不純物濃度：５×１０18〔cm-3〕以上
（７） ゲート電極３８について
材料：ＷＳｉ
厚さ：５００〔ｎｍ〕
（８） ソース電極３９及びドレイン電極４０について
材料：ＡｕＧｅ／Ｎｉ／Ａｕ
厚さ：全部で４００〔ｎｍ〕程度
【００５５】
図６の（Ｂ）に於いて、４１は基板、４２はバッファ層、４３はチャネル層、４４はキャリヤ（この場合は電子）供給層、４５はコンタクト層、４６はソース領域、４７はドレイン領域、４８はゲート電極、４９はソース電極、５０はドレイン電極をそれぞれ示し、又、▲１▼は基板４１とバッファ層４２との界面を示している。
【００５６】
図示のＨＥＭＴの各部分に関する主要なデータを例示すると次の通りである。
【００５７】
（１） 基板４１について
材料：半絶縁性ＧａＡｓ
（２） バッファ層４２について
材料：ｉ−ＧａＡｓ（基板側）→ｉ−Ａｌx Ｇａ1-x Ａｓ（表面側）
厚さ：５００〔ｎｍ〕
（３） チャネル層４３について
材料：ｉ−ＧａＡｓ
ｉ−ＩｎＧａＡｓに代替可
厚さ：３０〔ｎｍ〕
（４） 電子供給層４４について
材料：ｎ−ＡｌＧａＡｓ
不純物濃度：２×１０18〔cm-3〕
厚さ：２５〔ｎｍ〕
（５） コンタクト層４５について
材料：ｎ−ＧａＡｓ
不純物濃度：２×１０18〔cm-3〕
厚さ：１０〔ｎｍ〕
（６） ソース領域４６及びドレイン領域４７について
導電型：ｎ
不純物濃度：５×１０18〔cm-3〕以上
（７） ゲート電極４８について
材料：ＷＳｉ
厚さ：５００〔ｎｍ〕
（８） ソース電極４９及びドレイン電極５０について
材料：ＡｕＧｅ／Ｎｉ／Ａｕ
厚さ：全体で４００〔ｎｍ〕程度
【００５８】
図６に示した化合物半導体装置は、何れもリーク電流は低く、特性は良好であった。
【００５９】
【発明の効果】
本発明に依る化合物半導体装置の製造方法に於いては、化合物半導体ウエハを気相成長装置内にセットしてから化合物半導体結晶層を成長する前にウエハ温度が４００〔℃〕以下の状態でトリスジメチルアミノアルシンを導入してウエハ熱処理を施す工程が含まれる。
【００６０】
前記手段を採ることに依り、基板と成長結晶層との界面は不活性化され、キャリヤが生成されることはなく、従って、リークが少ないＭＥＳＦＥＴやＨＥＭＴを作製することができ、高性能の半導体装置を実現することが可能である。
【００６１】
また、その為に必要な従来の技術と異なる作業は、基板に結晶層を成長させる為の気相成長装置内に結晶成長を行なうに先立ち基板温度が低い状態でＴＤＭＡＡｓを導入するのみであり、クリーニングを行なう手間としては、従来の技術で行なわれているクリーニングと変わりないので、その為に工程が増加することもなく、実施には何等の困難もない。
【図面の簡単な説明】
【図１】作製した試料及び試料の測定結果を表す図である。
【図２】作製した試料についてＣ−Ｖ法に依る測定を行なった結果を表す線図である。
【図３】試料をＳＩＭＳに依って観測することで得られた不純物プロファイルを表す線図である。
【図４】参考の為にＡｓＨ3 のみでクリーニングした試料をＳＩＭＳに依って観測することで得られた図３と同様な不純物プロファイルを表す線図である。
【図５】本発明を実施するのに用いたＭＯＣＶＤ装置を表す要部説明図である。
【図６】本発明による熱クリーニングを行なったＧａＡｓウエハを用いて製造した化合物半導体装置を表す要部切断側面図である。
【図７】基板と成長させた結晶層との界面に於けるキャリヤ濃度を表す線図である。
【符号の説明】
１ ＧａＡｓ基板
２ ノンドープＧａＡｓ結晶層
３ ｎ−ＧａＡｓ結晶層
▲１▼ 基板１と結晶層２との界面
▲２▼ 結晶層２と結晶層３との界面
【発明の属する技術分野】
本発明は、ＭＥＳＦＥＴ（ｍｅｔａｌ ｓｅｍｉｃｏｎｄｕｃｔｏｒ ｆｉｅｌｄ ｅｆｆｅｃｔ ｔｒａｎｓｉｓｔｏｒ）やＨＥＭＴ（ｈｉｇｈ ｅｌｅｃｔｒｏｎ ｍｏｂｉｌｉｔｙ ｔｒａｎｓｉｓｔｏｒ）などの特性を向上させることができる化合物半導体装置の製造方法に関する。
【０００２】
前記したような化合物半導体装置を製造する場合、例えば化合物半導体基板上に化合物半導体結晶層を成長させることが必須であるが、その際、基板と結晶層との界面が活性化してキャリヤが発生し易く、その為、半導体装置の特性が低下し、或いは、信頼性が低下する旨の問題が起こっているところであり、本発明では、その問題を解消する簡単な手段を開示する。
【０００３】
【従来の技術】
例えばＧａＡｓ基板上にＭＥＳＦＥＴやＨＥＭＴを構成するのに必要な化合物半導体結晶層を成長させると、基板と結晶層との界面が活性化してキャリヤが発生し易いので、結晶成長前にアルシン（ＡｓＨ3 ）雰囲気中で基板の熱処理を行ない、界面の活性化を抑えることが提案されている。
【０００４】
また、結晶の成長前に基板を例えば硫酸系溶液、或いはアンモニア（ＮＨ3 ）系溶液などでエッチングしてから、成長装置中に導入して結晶成長を行なって、界面の活性化を抑えることも提案されているが、Ｓｉを除去し切れないので、活性化を充分に抑えることはできない。
【０００５】
本発明者の実験に依れば、基板を硫酸系溶液やアンモニア系溶液で前処理することなく、ＭＥＳＦＥＴやＨＥＭＴに必要な結晶層を成長させる温度と同じ温度を適用し、ＡｓＨ3 雰囲気中で熱処理を加えても、界面の活性化を抑止することはできず、キャリヤが発生することを知った。
【０００６】
図７は基板と成長させた結晶層との界面に於けるキャリヤ濃度を表す線図であり、横軸には結晶層表面からの深さ、また、縦軸にはキャリヤ濃度をそれぞれ採ってある。
【０００７】
このデータは、基板の前処理を行なわずにＡｓＨ3 雰囲気中の熱処理のみを加えた試料について、Ｃ−Ｖ測定を行なった結果を表すものであり、基板と結晶層との界面に鋭いピークが現れているのが看取される。
【０００８】
同じく、実験に依れば、ＡｓＨ3 雰囲気中で行なう基板の熱処理に於いては、条件、即ち、ＡｓＨ3 の分圧、従って、ＡｓＨ3 の供給量と熱処理温度を適切な条件に設定した場合には、界面の活性化を抑止することができるのであるが、その条件の許容範囲は狭く、制御するには困難が伴い、また、基板の表面状態に依っては活性化が起こってしまう。
【０００９】
また、基板を硫酸系溶液やアンモニア系溶液でエッチングする前処理をしてから、ＡｓＨ3 雰囲気中で熱処理を加えると良い結果が得られとは云うものの、エッチングに依る前処理とＡｓＨ3 雰囲気中での熱処理とは別個の装置を用いて行なわなければならず、そのような前処理中に基板表面が汚染されたり、或いは、前処理後から結晶成長を開始するまでに汚染が起こったりする。
【００１０】
【発明が解決しようとする課題】
基板の熱処理を行なうのみで、そのまま直ちに結晶成長工程に入れるように、しかも、基板と結晶層との界面を充分に不活性化し、特性良好な半導体装置を製造できるようにする。
【００１１】
【課題を解決するための手段】
本発明では、ＭＯＣＶＤ（ｍｅｔａｌｏｒｇａｎｉｃ ｃｈｅｍｉｃａｌ ｖａｐｏｕｒ ｄｅｐｏｓｉｔｉｏｎ）法を実施する気相成長装置を利用して化合物半導体基板の熱処理を行なうに際し、温度を４００〔℃〕以下とし、
トリスジメチルアミノアルシン（〔（ＣＨ3 ）2 Ｎ〕3 Ａｓ：ＴＤＭＡＡｓ）を導入して実施することが基本になっている。
【００１２】
ここで、本発明者が本発明に到達するまでに知得したところ、及び、実験過程について触れておくことは、本発明を理解する上で有効と思われる。
【００１３】
本発明者は、ＴＤＭＡＡｓを用いて熱処理することで、ＧａＡｓ基板表面に於けるシリコン（Ｓｉ）、サルファ（Ｓ）、酸素（Ｏ2 ）などを除去するクリーニング効果があるのではないかと考え、ＴＤＭＡＡｓを気相成長装置内に導入し、ＧａＡｓ基板のクリーニングについて数多くの実験を行なった。
【００１４】
実験の一つとして、気相成長装置内にＴＤＭＡＡｓを導入する際の基板温度を低いところから高いところまで振って、データの蒐集を行なったところ、基板温度が低い時点でＴＤＭＡＡｓを導入した場合には、眞に瞠目すべき結果が得られた。
【００１５】
即ち、気相成長装置内に於いて、基板を加熱し、ＡｓＨ3 を流しつつ、基板温度がデータを蒐集する目標に達した際にＴＤＭＡＡｓを導入し、クリーニングを行なってから、直ちにＧａＡｓ結晶層をエピタキシャル成長させて試料を作製して、その試料を測定する作業を繰り返した。
【００１６】
図１は作製した試料及び試料の測定結果を表す図であって、（Ａ）は試料の要部切断側面図、（Ｂ）は測定結果を表す線図である。
【００１７】
図１（Ａ）に於いて、１はＧａＡｓ基板、２は厚さが５００〔ｎｍ〕であるノンドープＧａＡｓ結晶層、３は厚さが１６０〔ｎｍ〕且つ不純物濃度が１．５×１０17〔cm-3〕であるｎ−ＧａＡｓ結晶層、▲１▼は基板１と結晶層２との界面、▲２▼は結晶層２と結晶層３との界面をそれぞれ示している。
【００１８】
図１（Ｂ）は、基板温度及びＡｓＨ3 の供給量及びＴＤＭＡＡｓの供給量と時間との関係を表し、縦軸に基板温度及びＡｓＨ3 の供給量及びＴＤＭＡＡｓの供給量を、また、横軸に時間をそれぞれ採ってある。
【００１９】
図１（Ｂ）から明らかなように、適当な時点からＡｓＨ3 を流し、基板温度がデータをとる目標温度に達した際にＴＤＭＡＡｓを導入し、熱処理に依るクリーニングを終わってから、ＧａＡｓ結晶層を成長させて試料を作製した。
【００２０】
その試料は、室温から６５０〔℃〕を越える程度までの範囲に於いて、多くのデータ蒐集目標温度を設定して多数を作製し、その各試料についてＣ−Ｖ法（ｃａｐａｃｉｔａｎｃｅ−ｖｏｌｔａｇｅ ｍｅｔｈｏｄ）を適用して測定を行なった。
【００２１】
その結果、基板温度が低い状態、即ち、室温乃至４００〔℃〕程度の状態でＴＤＭＡＡｓを導入した場合、ＧａＡｓ基板とエピタキシャル成長したＧａＡｓ結晶層との界面にはキャリヤが発生しないことを確認した。
【００２２】
図２は作製した試料についてＣ−Ｖ法に依る測定を行なった結果を表す線図であり、横軸には結晶層表面からの深さ、また、縦軸にはキャリヤ濃度をそれぞれ採ってある。
【００２３】
図から明らかなように、基板と成長させた結晶層との界面には、図７に見られるような鋭いピークは存在せず、なだらかに立ち下がっていることが明瞭に看取される。
【００２４】
ところで、前記のようにして得られた試料について、ＳＩＭＳ（ｓｅｃｏｎｄａｒｙ ｉｏｎ ｍａｓｓ ｓｐｅｃｔｒｏｓｃｏｐｙ）に依る観測を行なったところ、前記のようなクリーニングを行なっても、基板表面から不純物が除去されたわけではないことが判った。
【００２５】
図３は試料をＳＩＭＳに依って観測することで得られた不純物プロファイルを表す線図であり、横軸には試料表面からの深さ、また、縦軸には不純物濃度をそれぞれ採ってある。
【００２６】
図に於いて、▲１▼は図１（Ａ）に示した試料に於けるＧａＡｓ基板１とノンドープＧａＡｓ結晶層２との界面、▲２▼はノンドープＧａＡｓ結晶層２とｎ−ＧａＡｓ結晶層３との界面をそれぞれ示している。
【００２７】
図から明らかなように、ＧａＡｓ基板１とノンドープＧａＡｓ結晶層２との界面▲１▼には、５．４×１０12〔cm-2〕ものＳｉドナーの存在が看取される。
【００２８】
このようにＳｉドナーが存在する状態にありながら、界面▲１▼にキャリヤが発生しない理由は、同じく界面▲１▼に大量のＯ2 、即ち、１．５×１０14〔cm-2〕ものＯ2 が存在することに由来し、このＯ2 がＳｉドナーを補償して界面を不活性化しているものと考えられる。
【００２９】
さて、前記したように、界面▲１▼には、Ｓｉドナーを補償するＯ2 、即ち、深い準位のアクセプタになると考えられるＯ2 が大量に存在しているのであるが、その理由の確たるところは不分明であって、現在、解析中なのであるが、推測されるところは次の通りである。
【００３０】
ＳＩＭＳのデータからすると、界面▲１▼に於けるＯ2 のシート濃度は×１０13台後半であることが認識され、このＯ2 がＧａＡｓ層の一層のみに全て含まれているとすると、Ｏ2 濃度は２×１０21〔cm-3〕以上である。
【００３１】
ＧａＡｓの原子密度は約４．４×１０22〔cm-3〕であるから、前記のＯ2 濃度であれば、５〔％〕程度のＯ2 が含まれていることになる。尚、実際には、ＧａＡｓ層に於ける界面の一層のみにＯ2 が存在するのではなく、若干は拡散しているものと思われる。
【００３２】
この大量のＯ2 が混入することについて、ＴＤＭＡＡｓに含まれる不純物が供給源であるとは考えられず、また、基板温度が４００〔℃〕以下の低温の状態でＴＤＭＡＡｓを導入した場合のみにＯ2 の混入が認められることからすれば、本来、基板表面に存在していた酸化膜が残ったのではないか、そして、本発明に依る処理を行なったことで、酸化膜の成分が例えばＡｓ2 Ｏ3 から主にＧａ2 Ｏ3 になるなど更に安定化される方向に変わったのではないかと推測される。因みに基板温度が４００〔℃〕を越えた状態でＴＤＭＡＡｓを導入すると酸化膜は失われてしまう。
【００３３】
前記実験に於いて、基板温度を６５０〔℃〕、或いは、それ以上にしてからＴＤＭＡＡｓを導入した場合、その効果は、ＡｓＨ3 のみを用いてクリーニングした場合と変わりなかった。
【００３４】
図４は参考の為にＡｓＨ3 のみでクリーニングした試料をＳＩＭＳに依って観測することで得られた図３と同様な不純物プロファイルを表す線図であり、横軸には試料表面からの深さ、また、縦軸には不純物濃度をそれぞれ採ってあり、図３に於いて用いた記号と同記号は同部分を表すか或いは同じ意味を持つものとする。
【００３５】
図から明らかなように、ＧａＡｓ基板１とノンドープＧａＡｓ結晶層２との界面▲１▼には、Ｓｉドナーを補償して不活性化できるほどのＯ2 は存在しない。
【００３６】
前記諸実験からすると、基板温度が低い状態、即ち、４００〔℃〕以下の状態でＴＤＭＡＡｓを導入してクリーニングを行なうことで、基板と結晶層との界面に大量のＯ2 が含まれることが確認され、又、そのＯ2 がＳｉドナーを補償して不活性化するとの推測は実験結果と良く一致する。尚、基板温度が４００〔℃〕乃至５００〔℃〕を越えた場合、基板表面のＯ2 は除去されてしまい、ＴＤＭＡＡｓを導入しても、Ｏ2 は残らなくなってしまう。
【００３７】
前記したところから、本発明に依る化合物半導体装置の製造方法に於いては、
（１）
化合物半導体ウエハ（例えばＧａＡｓ基板１）を気相成長装置（例えば図５参照）内にセットしてから化合物半導体結晶層（例えばノンドープＧａＡｓ結晶層２）を成長する前にウエハ温度が４００〔℃〕以下の状態でトリスジメチルアミノアルシンを導入してウエハ熱処理を施す工程が含まれてなることを特徴とするか、又は、
【００３８】
（２）
前記（１）に於いて、化合物半導体ウエハがＧａＡｓウエハであって且つその上に成長させる化合物半導体結晶層がＧａＡｓ層であることを特徴とするか、又は、
【００３９】
（３）
前記（１）に於いて、化合物半導体ウエハがＧａＡｓウエハであって且つその上に成長させる化合物半導体結晶層がＡｌＧａＡｓ層であることを特徴とするか、又は、
【００４０】
（４）
前記（２）或いは（３）に於いて、ＧａＡｓウエハを硫酸系溶液、アンモニア系溶液、フッ酸系溶液、塩酸系溶液の何れかを用いて前処理する工程が含まれてなることを特徴とする。
【００４１】
前記手段を採ることに依り、基板と成長結晶層との界面は不活性化され、キャリヤが生成されることはなく、従って、リークが少ないＭＥＳＦＥＴやＨＥＭＴを作製することができ、高性能の半導体装置を実現することが可能である。
【００４２】
また、その為に必要な従来の技術と異なる作業は、基板に結晶層を成長させる為の気相成長装置内に結晶成長を行なうに先立ち基板温度が低い状態でＴＤＭＡＡｓを導入するのみであり、クリーニングを行なう手間としては、従来の技術で行なわれているクリーニングと変わりないので、その為に工程が増加することもなく、実施には何等の困難もない。
【００４３】
【発明の実施の形態】
図５は本発明を実施するのに用いたＭＯＣＶＤ装置を表す要部説明図であり、図に於いて、１１は成長室、１２はヒータを含むウエハ載置台、１３はＡｓＨ3 のボンベ、１４並びに１５はＭＯ（ｍｅｔａｌｏｒｇａｎｉｃ）容器、１６並びに１７は恒温槽、１８はドライ・ポンプ、１９は除害装置、２０はウエハ、ＭＦＣはマス・フロー・コントローラ、Ｐは圧力計、ＰＶは圧力コントロール・バルブをそれぞれ示している。
【００４４】
本実施の形態の場合、ＭＯ容器１４にはトリメチルガリウム（ＴＭＧａ：Ｇａ（ＣＨ3 ）3 ）が、また、ＭＯ容器１５にはＴＤＭＡＡｓがそれぞれ収容されている。
【００４５】
次に、前記説明したＭＯＣＶＤ装置を用い、本発明を実施してＧａＡｓウエハ２０を熱クリーニングする場合について説明する。
【００４６】
（１）
成長室１１内にＧａＡｓウエハ２０をセットしてから、ドライ・ポンプ１８で真空引きを行なって、圧力を５０〔ｍｍＴｏｒｒ〕に維持する。
【００４７】
（２）
ヒータに通電し、ＧａＡｓウエハ２０を基板温度が３００〔℃〕を越えない低温でＡｓＨ3 を７×１０-3〔モル／分〕の流量で導入する。尚、この場合、図１（Ｂ）を参照すると理解が容易になる。
【００４８】
（３）
ＴＤＭＡＡｓは、基板温度が４００〔℃〕を越えない時点で導入を開始し、その流量は、例えば８×１０-5〔モル／分〕とする。
【００４９】
（４）
ＧａＡｓウエハ２０の基板温度が６５０〔℃〕に達してから、１０〔分〕間の熱クリーニングを行なう。尚、この際、ＡｓＨ3 の流量は、２×１０-2〔モル／分〕とした。
【００５０】
（５）
この後、前記熱クリーニングしたＧａＡｓウエハ２０上に所要の化合物半導体層を成長させてヘテロ接合ＦＥＴ（ｆｉｅｌｄ ｅｆｆｅｃｔ ｔｒａｎｓｉｓｔｏｒ）やＨＥＭＴを作製したところ、リークが少ない、特性良好なものが得られた。
【００５１】
図６は本発明による熱クリーニングを行なったＧａＡｓウエハを用いて製造した化合物半導体装置を表す要部切断側面図であり、（Ａ）にはヘテロ接合ＦＥＴを、（Ｂ）にはＨＥＭＴをそれぞれ表してある。
【００５２】
図６の（Ａ）に於いて、３１は基板、３２はバッファ層、３３はチャネル層、３４はショットキ・バリヤ層、３５はキャップ層、３６はソース領域、３７はドレイン領域、３８はゲート電極、３９はソース電極、４０はドレイン電極をそれぞれ示し、又、▲１▼は基板３１とバッファ層３２との界面を示している。
【００５３】
図示のヘテロ接合ＦＥＴの各部分に関する主要なデータを例示すると次の通りである。
【００５４】
（１） 基板３１について
材料：半絶縁性ＧａＡｓ
（２） バッファ層３２について
材料：ｉ−ＧａＡｓ（基板側）→ｉ−Ａｌx Ｇａ1-x Ａｓ（表面側）
厚さ：５００〔ｎｍ〕
（３） チャネル層３３について
材料：ｎ−ＧａＡｓ
ｎ−ＩｎＧａＡｓに代替可
不純物濃度：５×１０17〔cm-3〕
厚さ：１０〔ｎｍ〕
（４） ショットキ・バリヤ層３４について
材料：ｉ−ＡｌＧａＡｓ
厚さ：２０〔ｎｍ〕
（５） キャップ層３５について
材料：ｉ−ＧａＡｓ
厚さ：１０〔ｎｍ〕
（６） ソース領域３６及びドレイン領域３７について
導電型：ｎ
不純物濃度：５×１０18〔cm-3〕以上
（７） ゲート電極３８について
材料：ＷＳｉ
厚さ：５００〔ｎｍ〕
（８） ソース電極３９及びドレイン電極４０について
材料：ＡｕＧｅ／Ｎｉ／Ａｕ
厚さ：全部で４００〔ｎｍ〕程度
【００５５】
図６の（Ｂ）に於いて、４１は基板、４２はバッファ層、４３はチャネル層、４４はキャリヤ（この場合は電子）供給層、４５はコンタクト層、４６はソース領域、４７はドレイン領域、４８はゲート電極、４９はソース電極、５０はドレイン電極をそれぞれ示し、又、▲１▼は基板４１とバッファ層４２との界面を示している。
【００５６】
図示のＨＥＭＴの各部分に関する主要なデータを例示すると次の通りである。
【００５７】
（１） 基板４１について
材料：半絶縁性ＧａＡｓ
（２） バッファ層４２について
材料：ｉ−ＧａＡｓ（基板側）→ｉ−Ａｌx Ｇａ1-x Ａｓ（表面側）
厚さ：５００〔ｎｍ〕
（３） チャネル層４３について
材料：ｉ−ＧａＡｓ
ｉ−ＩｎＧａＡｓに代替可
厚さ：３０〔ｎｍ〕
（４） 電子供給層４４について
材料：ｎ−ＡｌＧａＡｓ
不純物濃度：２×１０18〔cm-3〕
厚さ：２５〔ｎｍ〕
（５） コンタクト層４５について
材料：ｎ−ＧａＡｓ
不純物濃度：２×１０18〔cm-3〕
厚さ：１０〔ｎｍ〕
（６） ソース領域４６及びドレイン領域４７について
導電型：ｎ
不純物濃度：５×１０18〔cm-3〕以上
（７） ゲート電極４８について
材料：ＷＳｉ
厚さ：５００〔ｎｍ〕
（８） ソース電極４９及びドレイン電極５０について
材料：ＡｕＧｅ／Ｎｉ／Ａｕ
厚さ：全体で４００〔ｎｍ〕程度
【００５８】
図６に示した化合物半導体装置は、何れもリーク電流は低く、特性は良好であった。
【００５９】
【発明の効果】
本発明に依る化合物半導体装置の製造方法に於いては、化合物半導体ウエハを気相成長装置内にセットしてから化合物半導体結晶層を成長する前にウエハ温度が４００〔℃〕以下の状態でトリスジメチルアミノアルシンを導入してウエハ熱処理を施す工程が含まれる。
【００６０】
前記手段を採ることに依り、基板と成長結晶層との界面は不活性化され、キャリヤが生成されることはなく、従って、リークが少ないＭＥＳＦＥＴやＨＥＭＴを作製することができ、高性能の半導体装置を実現することが可能である。
【００６１】
また、その為に必要な従来の技術と異なる作業は、基板に結晶層を成長させる為の気相成長装置内に結晶成長を行なうに先立ち基板温度が低い状態でＴＤＭＡＡｓを導入するのみであり、クリーニングを行なう手間としては、従来の技術で行なわれているクリーニングと変わりないので、その為に工程が増加することもなく、実施には何等の困難もない。
【図面の簡単な説明】
【図１】作製した試料及び試料の測定結果を表す図である。
【図２】作製した試料についてＣ−Ｖ法に依る測定を行なった結果を表す線図である。
【図３】試料をＳＩＭＳに依って観測することで得られた不純物プロファイルを表す線図である。
【図４】参考の為にＡｓＨ3 のみでクリーニングした試料をＳＩＭＳに依って観測することで得られた図３と同様な不純物プロファイルを表す線図である。
【図５】本発明を実施するのに用いたＭＯＣＶＤ装置を表す要部説明図である。
【図６】本発明による熱クリーニングを行なったＧａＡｓウエハを用いて製造した化合物半導体装置を表す要部切断側面図である。
【図７】基板と成長させた結晶層との界面に於けるキャリヤ濃度を表す線図である。
【符号の説明】
１ ＧａＡｓ基板
２ ノンドープＧａＡｓ結晶層
３ ｎ−ＧａＡｓ結晶層
▲１▼ 基板１と結晶層２との界面
▲２▼ 結晶層２と結晶層３との界面
Claims (4)
- 化合物半導体ウエハを気相成長装置内にセットしてから化合物半導体結晶層を成長する前にウエハ温度が４００〔℃〕以下の状態でトリスジメチルアミノアルシンを導入してウエハ熱処理を施す工程
が含まれてなることを特徴とする化合物半導体装置の製造方法。 - 化合物半導体ウエハがＧａＡｓウエハであって且つその上に成長させる化合物半導体結晶層がＧａＡｓ層であること
を特徴とする請求項１記載の化合物半導体装置の製造方法。 - 化合物半導体ウエハがＧａＡｓウエハであって且つその上に成長させる化合物半導体結晶層がＡｌＧａＡｓ層であること
を特徴とする請求項１記載の化合物半導体装置の製造方法。 - ＧａＡｓウエハを硫酸系溶液、アンモニア系溶液、フッ酸系溶液、塩酸系溶液の何れかを用いて前処理する工程
が含まれてなることを特徴とする請求項２或いは請求項３記載の化合物半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30386997A JP3684523B2 (ja) | 1997-11-06 | 1997-11-06 | 化合物半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30386997A JP3684523B2 (ja) | 1997-11-06 | 1997-11-06 | 化合物半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH11145059A JPH11145059A (ja) | 1999-05-28 |
| JP3684523B2 true JP3684523B2 (ja) | 2005-08-17 |
Family
ID=17926263
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP30386997A Expired - Fee Related JP3684523B2 (ja) | 1997-11-06 | 1997-11-06 | 化合物半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3684523B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5416602B2 (ja) * | 2010-01-25 | 2014-02-12 | 大陽日酸株式会社 | Ｍｏｃｖｄ装置 |
| JP5642217B2 (ja) * | 2013-02-25 | 2014-12-17 | 住友電工デバイス・イノベーション株式会社 | 半導体装置の製造方法 |
-
1997
- 1997-11-06 JP JP30386997A patent/JP3684523B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH11145059A (ja) | 1999-05-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4477311A (en) | Process and apparatus for fabricating a semiconductor device | |
| US5622891A (en) | Method of manufacturing semiconductor device with reduced side gate effect | |
| US20160149024A1 (en) | High-electron mobility transistor and process to form the same | |
| US7947578B2 (en) | Method for fabricating semiconductor device | |
| EP0045181A2 (en) | High electron mobility heterojunction semiconductor device and method of manufacturing | |
| EP0113983B1 (en) | Fabricating a semiconductor device by means of molecular beam epitaxy | |
| JP3684523B2 (ja) | 化合物半導体装置の製造方法 | |
| He et al. | Comparison of two types of recessed-gate normally-off AlGaN/GaN heterostructure field effect transistors | |
| KR910009409B1 (ko) | 분자선 에피택시에 사용되는 화합물 반도체 기판의 열에칭처리방법과 그 처리방법 | |
| US5248376A (en) | Process for thermal-etching treatment of compound semiconductor substrate used in molecular beam epitaxy and apparatus for performing same | |
| JP3090787B2 (ja) | 半導体装置の製造方法 | |
| JP2001313387A (ja) | 化合物半導体装置の製造方法 | |
| JPH022285B2 (ja) | ||
| JP2596027B2 (ja) | 化合物半導体結晶成長方法及び結晶成長装置 | |
| JPS62115831A (ja) | 半導体装置の製造方法 | |
| CN116391259A (zh) | 半导体结构的制作方法 | |
| JP2917690B2 (ja) | 化合物半導体装置の製造方法 | |
| JP3077876B2 (ja) | Ｉｉｉ−ｖ族化合物半導体の表面処理方法 | |
| JPS59110111A (ja) | 半導体装置の製造方法 | |
| JPS6223176A (ja) | 半導体装置の製造方法 | |
| JP2897107B2 (ja) | 結晶成長方法 | |
| CN116110787A (zh) | 动态调控半导体结构内载流子浓度的方法及其应用 | |
| JPH0216008B2 (ja) | ||
| JPH0243720A (ja) | 分子線エピタキシャル成長方法 | |
| JPH08339962A (ja) | 化合物半導体の成長装置と成長方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040903 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050425 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050510 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050519 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090610 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100610 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110610 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120610 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120610 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130610 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140610 Year of fee payment: 9 |
|
| LAPS | Cancellation because of no payment of annual fees |