JP3683670B2 - Gm−Cフィルタ - Google Patents
Gm−Cフィルタ Download PDFInfo
- Publication number
- JP3683670B2 JP3683670B2 JP08408397A JP8408397A JP3683670B2 JP 3683670 B2 JP3683670 B2 JP 3683670B2 JP 08408397 A JP08408397 A JP 08408397A JP 8408397 A JP8408397 A JP 8408397A JP 3683670 B2 JP3683670 B2 JP 3683670B2
- Authority
- JP
- Japan
- Prior art keywords
- filter
- amplifier
- current
- mosfet
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Networks Using Active Elements (AREA)
Description
【発明の属する技術分野】
本発明は、温度ドリフト補正機能を備えたGm−Cフィルタに関するものである。
【0002】
【従来の技術】
近年に至り、Gm−Cフィルタは従来から用いられてきたスイッチトキャパシタフィルタ(SCF)等に比べて高速性能に優れるため、HDDのリードチャネル用フィルタ等に用いられるようになってきた。
【0003】
図15は、従来から知られているGm−Cフィルタの一例を示す。本図において、150はGmアンプと容量から構成されるGm−Cフィルタ、151はGmアンプと容量から構成されるGm−C型低域通過フィルタ(LPF)、152は位相比較器、153は低域通過フィルタ(LPF)、154および155は比較器(コンパレータ)である。そして、これらの各素子151〜155により、PLL回路156が構成される。
【0004】
図16は、図15に示したPLL回路156の具体的な回路構成を示す。本図において、161〜164はGmアンプ、165および166は容量である。これらの各素子161〜166を有するGm−Cフィルタ151は、入力端子を167、出力端子を168としたとき低域通過フィルタ特性を有すると同時に、図17に示すような低域では位相シフトが0゜、高域では位相シフトが180゜、カットオフ周波数fcのところで位相シフトが90゜となる位相特性を有する。
【0005】
すなわち、入力信号の周波数がカットオフ周波数fcに一致している場合には、フィルタ入力信号およびフィルタ出力信号がコンパレータ155および154を通過し、さらに位相比較器152として機能する排他論理和回路(EXOR)を通過することにより、周波数が入力信号の2倍でかつ高レベル論理と低レベル論理のそれぞれの期間が等しくなる、いわゆるデューティ比50%の出力信号となる。このときには、位相比較器152から出力された信号を、低域通過フィルタ(LPF)として機能する積分器153を通しても、積分器153の直流出力レベルには変動はなく、位相ロック状態が実現できる。
【0006】
また、図16に示した161〜166で構成されるGm−Cフィルタのカットオフ周波数が設計値fcより小さいときには、図18に示すように位相遅れは設計値(90゜)よりも大きくなる。この結果として、位相比較器152の出力信号は高レベル論理の期間が低レベル論理期間よりも短くなるため、積分器153の出力レべルを下げる方向に動作する。そして、積分器153の出力レベルが下がったときに発生されるバイアス電圧は、すべてのGmアンプ161〜164のGm値が上がるように作用する。特に、Gmアンプ162および163のGm値は、Gm−Cフィルタ151のカットオフ周波数を決定しているので、このGm値の増加に伴ってカットオフ周波数も増加することになる。
【0007】
かくして、積分器153の出力レベルはフィルタ151のカットオフ周波数が設計値に等しくなる方向にシフトし、最終的に位相比較器152の出力信号のデューティ比が50%になったとき、すなわちフィルタのカットオフ周波数が設計値に等しくなったときに、積分器153の出力は一定レベルに落ちつく。また、Gm−Cフィルタ151のカットオフ周波数が設計値より大きいときにも、同様に動作して、最終的にはGm−Cフィルタ151のカットオフ周波数が設計値と等しくなり、積分器153の出力が一定レベルに落ちつく。
【0008】
一方、図15に示したGm−Cフィルタ150の回路構成が、仮にPLL回路156内に用いられている低域通過型Gm−Cフィルタ151と全く同じ回路構成であり、かつ、そこで用いられているGmアンプのGm値および容量値も同じであるならば、Gm−Cフィルタ150とGm−Cフィルタ151の特性は同一になる。しかしながら、構成されているGmアンプのGm値はMOSFETの素子間ぼらつきに起因して設計通りに実現できないため、フィルタ間で誤差が生ずる。
【0009】
ここで、Gm−Cフィルタ150の回路構成を図19に示す。本図に示した回路構成は、図16のGm−Cフィルタ151と全く同じである。また、Gm−Cフィルタ150のカットオフ周波数は、Gmアンプ192および193のGm値の相乗平均に比例する。
【0010】
同様に、図16に示したGm−Cフィルタ151のカットオフ周波数は、Gmアンプ162および163のGm値の相乗平均に比例する。
【0011】
仮に、Gm−Cフィルタ151のGmアンプ162および163のGm値の相乗平均値が、Gm−Cフィルタ150(図19参照)におけるGmアンプ192および、193のGm値の相乗平均に比べて1%ほど大きいならば、Gm−Cフィルタ151のカットオフ周波数は、Gm−Cフィルタ150のカットオフ周波数に比べて1%ほど大きくなる。
【0012】
【発明が解決しようとする課題】
上述したように、各Gmアンプを全く同じになるよう設計したとしても、プロセスの問題でGm値間に誤差が発生するため、Gm−Cフィルタ150(図15,図19参照)の特性がGm−Cフィルタ151(図15,図16)の特性と完全に一致しない。しかも、この誤差はLSIにおいて頻繁に用いられているSCF(スイッチトキャパシタフィルタ)に比べて大きいため、実用に供することが難しかった。
【0013】
このような問題を解決するために、トリミングという手法によってフィルタを所望特性になるように調整する方法がある。しかし、もともとマスター側トランジスタとスレーブ側トランジスタとの間の相対精度が良くないのに加えて、回路の配置上の問題からも両者はかなり離れた位置に配置せざるを得ないため、回路環境が大きく異なり、結果としてGm−Cフィルタの温度ドリフトが大きくなるという問題が新たに目立つようになってきた。
【0014】
よって、本発明の目的は、上述の点に鑑み、温度ドリフトが生じたとしても特性の変化を最小限に抑えた精度の高いGm−Cフィルタを提供することにある。
【0015】
【課題を解決するための手段】
上記の目的を達成するために、本発明に係るGm−Cフィルタは、フィルタ調整用基準信号を生成するマスター型手段と、Gmアンプおよび容量からなるGm−Cフィルタ回路を備え、前記フィルタ調整用基準信号に応じたフィルタ特性を呈するスレーブ型手段と、前記マスター型手段および前記スレーブ型手段を構成する素子のばらつきに起因するフィルタ特性の温度ドリフトを打ち消すための所定の温度ドリフト特性を有する温度補償手段とを具備し、前記温度補償手段によって、前記フィルタ調整用基準信号を補償し、前記温度ドリフトを打ち消すようにしたことを特徴とする。
【0016】
ここで、前記温度補償手段は、前記所定の温度ドリフト特性を有する補正用電流源を含み、前記補正用電流源の出力信号を前記フィルタ調整用基準信号に加算することができる。
また、該補正用電流源によって生じるオフセット電流を補償するためのオフセット補償用電流源をさらに備え、前記オフセット補償用電流源の出力信号を前記フィルタ調整用基準信号に加算することができる。
【0017】
また、前記温度補償手段は、前記マスター型手段からのフィルタ調整用基準信号を受けて前記マスター型手段と前記スレーブ型手段にそれぞれ電流を供給するカレントミラー回路を含み、前記カレントミラー回路は、前記フィルタ調整用基準信号を受ける第1のMOSFETと、ゲート端子に前記第1のMOSFETのゲート端子の信号レベルを受けスレーブ型手段に電流を供給する第2のMOSFETと、マスター型手段に電流を供給する第3のMOSFETと、前記第2のMOSFETのゲート端子の信号レベルと前記第3のMOSFETのゲート端子の信号レベルを入力して、前記第3のMOSFETのゲート端子に信号レベルを出力するオペアンプとを含み、前記オペアンプを構成するMOSFET対のサイズをアンバランスにして所定の温度ドリフト特性を生じさせることができる。
【0018】
また、前記温度補償手段は、前記マスター型手段からの電流を電圧に変換する変換部と、前記変換部によって変換された信号レベルおよび前記Gmアンプの出力信号レベルを入力し、前記Gmアンプの出力レベルを制御するために前記Gmアンプの電流量を制御する制御アンプとを含み、前記制御アンプを構成するMOSFET対のサイズをアンバランスにして所定の温度ドリフト特性を生じさせることができる。
また、前記温度補償手段は、前記マスター型手段からの電流を電圧に変換する変換部と、前記変換部によって変換された信号レベルおよび前記Gmアンプの出力信号レベルを入力し、前記Gmアンプの出力レベルを制御するために前記Gmアンプの電流量を制御する制御アンプとを含み、前記変換部は、温度特性を有する抵抗を含み、所定の温度ドリフト特性を生じさせることができる。
【0019】
さらに、前記温度補償手段は、前記マスター型手段に所定の温度ドリフト特性を有する遅延回路が挿入されていることにより、温度ドリフトを打ち消す構成とすることも可能である。
【0020】
【発明の実施の形態】
実施の形態1
図1は、本発明を適用した第一の実施の形態を示す。本図において、10はGmアンプおよび容量からなるフィルタ回路を含んだPLL回路(マスター回路)、11はGmアンプおよび容量からなるGm−Cフィルタ回路、12は温度補正用電流源、13は加算器、14はDC電流源、16PLL回路(マスター回路)10によって生成される基準電流の出力線路である。
【0021】
図2は、図1に示した加算器13と、Gm−Cフィルタ回路11に含まれているGmアンプの具体的な回路例を示している。本図において、17〜21はMOSFETであり、これらによってGmアンプ26を構成している。27および28はGmアンプ26の入力端子、29および30はGmアンプ26の出力端子である。また、22はMOSFETであって、マスター回路10、温度補正用電流源12、DC電流源14からの出力電流を加算するための加算器13として動作すると共に、MOSFET21と併せてカレントミラー回路を構成し、加算電流をMOSFET21に供給する。
【0022】
Gmアンプ26のGm値は入力MOSFET19および20のGm値で決まる。このため、電流を増加させればGm値は増加し、電流を減少させればGm値は減少するようになる。
【0023】
いま、図1において、仮に温度補正用電流源12、加算器13、DC電流源14がない場合に、回路素子の配置に起因してGm−Cフィルタのカットオフ周波数が図3の曲線40に示されるように高温側で増加、低温側で減少するものとする。そこで、出力電流値が高温側で減少、低音側で増加するような温度補正用電流源12から生成される電流と、PLL回路(マスター回路)10から生成される電流とを加算器13によって加えた電流をGm−Cフィルタ回路11に供給することにより、Gm−Cフィルタのカットオフ周波数は、低温側では加算される電流値が高温側よりも大きいため、図3の曲線41に示されるように低温側ではカットオフ周波数がより高くなるように補正され、結果として、温度に対して変動の小さい特性のフィルタが得られる。さらに、DC電流源14によって生成される電流を加算器13を介して加算して、温度補正用電流源12によって生じるオフセット電流を補償することにより、カットオフ周波数の温度特性が曲線42のように所望の特性に近づくようになる。
【0024】
このように、本実施の形態によるGm−Cフィルタ(図1)は、全温度範囲に亘ってほぼ所望通りの特性を有することができる。
【0025】
なお、上記の補正用電流の値は温度ドリフト量が予測可能でない場合は、LSIを製造した後に、トリミングまたはレジスタ書き込み等の手法によって調整できる。
【0026】
図4は、図1に示した温度補正用電流源12の回路例を示す。本図において、33はオペアンプ、34は抵抗値がRである抵抗、35〜37はMOSFET、38は出力電流i2を出力するための出力電流端子、39は基準電圧Vref を入力するための基準電圧入力端子である。ここで、温度補正用電流源12の出力電流i2は次式で表される。
【0027】
【数1】
i2=Vref /R (1)
ここで、抵抗34は、LSIにおいては通常ポリシリコン、または拡散層によって形成されることが多いが、いずれの場合にも基本的にはシリコン材料から形成されており、これらの抵抗は高温側で抵抗値が大きくなるという挙動を示す。従って、出力電流値i2は高温側では減少し、低温側で増加することになる。
【0028】
このような温度特性を有する電流源を用いることで、図2に示したGmアンプ26のGm値を、高温側でマスター回路10に比べて相対的に減少させることができる。
【0029】
実施の形態2
図5は、本発明の第二の実施の形態を示す。本図において、50はPLL回路であり、図15のPLL回路156と同じようにGm−Cフィルタ回路を有した回路構成をなしている。51はスレーブフィルタであり、図15のGm−Cフィルタ150と同じ回路構成を有している。52は温度補正回路である。本図において、従来の回路との違っている点は、温度補正回路52を備えていることである。
【0030】
図6は、この温度補正回路52の具体的回路例を示す。本図において、53〜55はP形のMOSFET、56は1倍のゲインを有するオペアンプ、57は電流を入力するための端子、58および59は電流を出力するための端子である。通常、オペアンプ56の入力端子(図6では57)の信号レベルと出力端子(図6では61)の信号レベルは一致している。従って、MOSFET53〜55はゲート端子の信号レベルが等しいためカレントミラー回路として働く。例えば、MOSFET53〜55のサイズが等しい場合には、端子57〜59の入出力電流は一致する。ここで、58をPLL回路50に電流を供給する端子、59をスレーブフィルタ51に電流を供給する端子とすると、動作的には従来の回路と同じように働く。
【0031】
図6に示したオペアンプ56の回路例を図7に示す。本図において、61〜65はMOSFET、66および67は入力端子、68は出力端子、69はバイアス電圧を供給するバイアス入力端子である。ここで、N型M0SFET対61、62とP型MOSFET対63、64はそれぞれ同じサイズで形成されるのが常である。しかしながら、これらのMOSFET対のサイズを意図的にアンバランスにさせた場台、オペアンプ56のDCオフセットのみならず、オフセット温度ドリフトが生ずる。
【0032】
図7に示した回路において、MOSトランジスタ対63、64のデバイスサイズを(W/L)から一方のみΔ(W/L)だけわずかにずらすと、演算増幅器のオフセット電圧ΔVoff は
【0033】
【数2】
【0034】
となる。ここでioはMOSトランジスタ63,64に流れる電流値、gmは(3)式で表せるように入力MOSトランジスタ61,62のトランスコンダクタンス値である。
【0035】
【数3】
gm=2・(iin・Cox・μ・W/L)0.5 (3)
ここで、C0xはMOSトランジスタのゲート単位容量、μはMOSトランジスタの移動度である。この移動度μは温度に依存しており、温度が高くなると格子散乱の影響を受けて移動度μは低下するので、gmも高温では同様に低下する。その結果として、演算増幅器のオフセット電圧は(2)式から判るように、温度によって変動する。この変動量はトランジスタ対のアンバランスの量に依存し、また、アンバランスの符号を変えると温度ドリフト量の符号も同時に変わるので、調整設定が可能である。
【0036】
図8は、オペアンプ56におけるオフセット温度ドリフトの振る舞いについて示した図である。本図の横軸は温度、縦軸はオフセット値であって、温度によって70のようにオフセットが変動する。
【0037】
図6のオペアンプ56において、MOSFET対を意図的にアンバランスなサイズにして図8のような温度ドリフト特性を与えると、MOSFET54、55のゲートに与えられる電圧は温度によって変動するため、出力される電流も同様に変動する。
【0038】
その結果として、スレーブフィルタ51に与えられる電流が温度によってドリフトを受けるため、Gm−CフィルタのGm値も変動を受ける。そこで、この変動量をGm−Cフィルタの温度ドリフト値を打ち消すように設定することで、Gm−Cフィルタの温度ドリフトをなくす、または、低減させることができる。
【0039】
実施の形態3
図9は、本発明の第三の実施の形態を示す。本図において、71〜74はGmアンプ、75および76は上記Gmアンプ72〜74の入力動作点を制御するための同相制御アンプ、77は図15のPLL回路156と同じような回路であるPLL回路、78は電流を電圧に変換して端子83の変換電圧レベルを同相制御アンプ75および76に与えるためのMOSFET、79および80は容量、81はフィルタの入力端子、82はフイルタの出力端子である。
【0040】
なお、図9に示した回路は、本来は各Gmアンプの入力端子および出力端子が正側および負側の端子を有するいわゆる全差動回路を構成したものであるが、簡便のため各端子は一本で表現してある。
【0041】
図10は、図9に示した各Gmアンプの回路例である。本図において、84および85はGm値を決めるための入力MOSFET、86および87はロードMOSFET、88および89は入力端子、90および91は出力端子、92は出力端子レベルを制御するためのバイアス端子であり図9に示した同相制御アンプ75,76の出力が入力される。このGmアンプの入力MOSFET84,85のGm値は入力電流によって制御される。
【0042】
ここで、図9に示したMOSFET78のゲート端子83の電圧と、図10に示した入力MOSFET84,85のゲート端子の電圧は、無信号の時、同相制御アンプ75,76の作用によって同じになる。従って、MOSFET78,84,85は見掛け上カレントミラー回路となっているので、図9のPLL回路77から供給される電流ipに比例した電流がMOSFET84,85に流れる。通常、このPLL回路77から供給される電流はPLL回路内部のGmアンプに比例しており、温度とは無関係にGm値が決定されているので、フィルタ特性も同様に温度に無関係になる。しかし、レイアウト等の問題でGm−Cフィルタに温度ドリフトが生ずることがある。
【0043】
図9に示した同相制御アンプ75,76は、基本的に図7と同じ回路構成とすることができる。ここで、図7の場合と同じようにMOSFET対を意図的にアンバランスにすることで、図8に示すようなオフセット電圧の温度ドリフトが発生する。このような同相制御アンプ75,76を用いることで、同相制御アンプの入力端子間に同様のオフセツトドリフトが発生する。
【0044】
このため、端子83に対してGmアンプの出力端子93,94の電圧レベル差は図8に示すような温度ドリフト特性を持ち、結果的にはMOSFET84,85の電流値はMOSFET78(図9)に流れる電流値に対して温度ドリフトを有することになる。
【0045】
すなわち、同相制御アンプ75,76のアンバランスの量を、元々のGm−Cフィルタの温度ドリフトを打ち消せるように設定することで、温度ドリフトの小さいGm−Cフィルタが実現できる。
【0046】
実施の形態4
図11は、本発明の第四の実施の形態を示す。本図において図9と異なるのは、PLL回路77とMOSFET78との間に抵抗95が挿入されている点であり、同相制御アンプ75,76に供給される電圧は、抵抗95とPLL回路77をつなぐ端子83に発生する電圧V83となる。この電圧83は、次の式で与えられる。
【0047】
【数4】
V83=V96+ip ・R (4)
ここで、V96はMOSFETのゲート・ドレイン部の電圧であり、従来の回路においては、この電圧が同相制御アンプに供給されていた。また、ip はPLL回路77から供給される電流値、Rは抵抗95の抵抗値である。この抵抗Rは、通常、LSIにおいてはポリシリコンまたは拡散領域で形成される。いずれの場合もシリコンが母材であるため、ある温度係数を有する。また、PLL回路77によって図9のGmアンプの入力MOSFET(図10中のMOSFET84,85に相当する)のGm値がいつも一定になるように制御されているので、通常、V96の温度係数はip ・Rの温度係数とは異なるものになる。
【0048】
すなわち、図11において抵抗95を追加したことによつて、Gmアンプ72,73の温度ドリフト量はPLL回路77内のGmアンプ(図16のGmアンプ161〜164に相当する)のGm値とは異なったものとなり、結果的に、Gm−Cフイルタ回路11は抵抗95がない場合と比較して、温度ドリフト特性が加算された特性を有することになる。したがって、この加算すべき抵抗の値は、抵抗がない場合に有する温度ドリフトが打ち消されるように設定すればよい。また、この回路の場合には、加算される温度ドリフト量は符号的に一方のみであるので、符号を逆にするにはGm−Cフィルタ回路11(スレーブフィルタ)でなく、PLL回路77内のGm−Cフィルタの方に図11中のMOSFETと抵抗を含む97に相当する回路設けることで達成できる。
【0049】
実施の形態5
図12は、本発明の第五の実施の形態を示す。本図と従来例(図15)との相違点は、PLL回路256内において遅延回路100がGm−Cフィルタ151と比較器154の間に追加して挿入されていることである。この追加された遅延回路100の遅延量の温度特性は、Gm−Cフィルタの遅延量の温度特性と異なるものとする。通常、回路が異なると遅延量の温度特性も異なる。
【0050】
PLL回路256の動作については、従来例において説明したように、比較器154と155の位相差が90゜になるように働く。この位相差(言い換えると遅延量)は、温度が変動しても90゜のまま保たれるので遅延回路100の遅延量とGm−Cフイルタ151の遅延量の温度特性が異なる場台には、それぞれの遅延量と両者の遅延量の和は図13に示す通りとなる。図13において、101はGm−Cフィルタの遅延量、102は遅延回路100の遅延量、103は両者の和であり位相量としては90゜(一定)になる。
【0051】
このようなPLL回路256を用いると、スレーブ回路側にあるGm−Cフィルタ150の中心周波数の温度特性は図13中の101のような特性になり、温度ドリフトを有するようになる。すなわち、遅延回路100を追加する以前のGm−Cフィルタの温度ドリフトを打ち消すような遅延量を有した遅延回路100を用いることにより、結果として、温度ドリフトの無い、または、少ないGm−Cフィルタ150を実現できる。仮に、図13のような遅延特性を有する遅延回路100を用いた場合、温度特性を補正できる符号は片側しか設定できないが、符号を反対に設定するためには、図12において、遅延回路を基準クロックを入力する端子と比較器155の間に挿入すればよい。
【0052】
図14は、遅延回路の一例を示す。本図において、104は抵抗、105は容量であり、いわゆる低域通過フィルタを構成するものであって、信号の位相量を遅らせるので遅延回路ということができる。この遅延量は、抵抗値と容量値できまる。ここで、容量は温度特性を持たないが、抵抗はGmアンプ内のMOSFETと異なる温度特性を有するので、温度補正回路として用いることができる。
【0053】
【発明の効果】
以上説明したとおり、本発明によれば温度補償手段を用いることとしているので、DCオフセット調整のみでは所要の仕様を満足し得なかったGm−Cフィルタにおいても、温度ドリフト特性が改善され、結果として精度の高いフィルタが実現できるようになる。
【図面の簡単な説明】
【図1】第一の実施の形態によるGm−Cフィルタを示す回路図である。
【図2】図1に示した加算器およびGmアンプの具体的回路を示す図である。
【図3】Gm−Cフィルタの温度に対するカットオフ周波数特性を示す図である。
【図4】温度補正用電流源の回路例を示す図である。
【図5】第二の実施の形態によるGm−Cフィルタを示す回路図である。
【図6】図5に示した温度補正回路の一例を示す図である。
【図7】オペアンプの回路例を示す図である。
【図8】第2の実施の形態に用いるオペアンプの温度ドリフト特性を示す図である。
【図9】第三の実施の形態によるGm−Cフィルタを示す回路図である。
【図10】第三の実施の形態に用いるGmアンプの回路図である。
【図11】第四の実施の形態によるGm−Cフィルタを示す回路図である。
【図12】第五の実施の形態によるGm−Cフィルタを示す回路図である。
【図13】遅延量の温度特性を示す図である。
【図14】図12に示した遅延回路の一例を示す図である。
【図15】従来から知られているGm−Cフィルタの一例を示す図である。
【図16】PLL回路の回路例を示す図である。
【図17】PLL回路内のフィルタの位相特性例を示す図である。
【図18】PLL回路内のフィルタの位相特性例を示す図である。
【図19】Gm−Cフィルタの回路例を示す図である。
Claims (7)
- フィルタ調整用基準信号を生成するマスター型手段と、
Gmアンプおよび容量からなるGm−Cフィルタ回路を備え、前記フィルタ調整用基準信号に応じたフィルタ特性を呈するスレーブ型手段と、
前記マスター型手段および前記スレーブ型手段を構成する素子のばらつきに起因するフィルタ特性の温度ドリフトを打ち消すための所定の温度ドリフト特性を有する温度補償手段とを具備し、
前記温度補償手段によって、前記フィルタ調整用基準信号を補償し、前記温度ドリフトを打ち消すようにしたことを特徴とするGm−Cフィルタ。 - 請求項1において、前記温度補償手段は、前記所定の温度ドリフト特性を有する補正用電流源を含み、前記補正用電流源の出力信号を前記フィルタ調整用基準信号に加算することを特徴とするGm−Cフィルタ。
- 請求項2において、該補正用電流源によって生じるオフセット電流を補償するためのオフセット補償用電流源をさらに備え、前記オフセット補償用電流源の出力信号を前記フィルタ調整用基準信号に加算することを特徴とするGm−Cフィルタ。
- 請求項1において、前記温度補償手段は、前記マスター型手段からのフィルタ調整用基準信号を受けて前記マスター型手段と前記スレーブ型手段にそれぞれ電流を供給するカレントミラー回路を含み、
前記カレントミラー回路は、
前記フィルタ調整用基準信号を受ける第1のMOSFETと、
ゲート端子に前記第1のMOSFETのゲート端子の信号レベルを受けスレーブ型手段に電流を供給する第2のMOSFETと、
マスター型手段に電流を供給する第3のMOSFETと、
前記第2のMOSFETのゲート端子の信号レベルと前記第3のMOSFETのゲート端子の信号レベルを入力して、前記第3のMOSFETのゲート端子に信号レベルを出力するオペアンプとを含み、
前記オペアンプを構成するMOSFET対のサイズをアンバランスにして所定の温度ドリフト特性を生じさせることを特徴とするGm−Cフィルタ。 - 請求項1において、前記温度補償手段は、
前記マスター型手段からの電流を電圧に変換する変換部と、
前記変換部によって変換された信号レベルおよび前記Gmアンプの出力信号レベルを入力し、前記Gmアンプの出力レベルを制御するために前記Gmアンプの電流量を制御する制御アンプとを含み、
前記制御アンプを構成するMOSFET対のサイズをアンバランスにして所定の温度ドリフト特性を生じさせることを特徴とするGm−Cフィルタ。 - 請求項1において、前記温度補償手段は、
前記マスター型手段からの電流を電圧に変換する変換部と、
前記変換部によって変換された信号レベルおよび前記Gmアンプの出力信号レベルを入力し、前記Gmアンプの出力レベルを制御するために前記Gmアンプの電流量を制御する制御アンプとを含み、
前記変換部は、温度特性を有する抵抗を含み、所定の温度ドリフト特性を生じさせることを特徴とするGm−Cフィルタ。 - 請求項1において、前記温度補償手段は、前記マスター型手段に所定の温度ドリフト特性を有する遅延回路が挿入されていることを特徴とするGm−Cフィルタ。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP08408397A JP3683670B2 (ja) | 1997-04-02 | 1997-04-02 | Gm−Cフィルタ |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP08408397A JP3683670B2 (ja) | 1997-04-02 | 1997-04-02 | Gm−Cフィルタ |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH10284989A JPH10284989A (ja) | 1998-10-23 |
JP3683670B2 true JP3683670B2 (ja) | 2005-08-17 |
Family
ID=13820606
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP08408397A Expired - Fee Related JP3683670B2 (ja) | 1997-04-02 | 1997-04-02 | Gm−Cフィルタ |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3683670B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4262953B2 (ja) | 2002-09-19 | 2009-05-13 | Necエレクトロニクス株式会社 | 定電流源回路及びこれを使用するアクティブフィルタ |
-
1997
- 1997-04-02 JP JP08408397A patent/JP3683670B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JPH10284989A (ja) | 1998-10-23 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6911858B2 (en) | Comparator with offset canceling function and D/A conversion apparatus with offset canceling function | |
JP4608153B2 (ja) | チャージポンプ電流補正回路 | |
JP5012412B2 (ja) | 増幅装置及びバイアス回路 | |
US6057727A (en) | Accurate constant current generator | |
US20020135424A1 (en) | Current mirror circuit and analog-digital converter | |
JP2003015750A (ja) | 低静止電流増幅器のための動的入力段バイアス | |
US7248117B1 (en) | Frequency compensation architecture for stable high frequency operation | |
JPH077340A (ja) | 全差動増幅器 | |
US7081785B2 (en) | Comparing circuit and offset compensating apparatus | |
US6529077B1 (en) | Gain compensation circuit for CMOS amplifiers | |
JP4652863B2 (ja) | フィルタ回路のq補正 | |
JP3683670B2 (ja) | Gm−Cフィルタ | |
JP3332082B2 (ja) | 高周波可変減衰回路 | |
US20040246760A1 (en) | Amplification circuit | |
US6570412B2 (en) | Filter characteristic regulating apparatus and regulating method therefor | |
US6118265A (en) | Reference voltage stabilization system and method for fixing reference voltages, independent of sampling rate | |
JPH09130164A (ja) | Mos基準抵抗器を備えた電圧/電流コンバータ | |
JP2001308683A (ja) | Gm−Cフィルタ | |
JP3858209B2 (ja) | 電圧−電流変換回路 | |
JP4665112B2 (ja) | 差分出力の同相モードフィードバックを持つデバイス | |
JP4016273B2 (ja) | レギュレータ回路 | |
US6577183B1 (en) | Offset correction circuit | |
JP3473400B2 (ja) | 発振器 | |
JP3580409B2 (ja) | オフセット調整回路 | |
JPH08274561A (ja) | 利得制御方法及び自動利得制御増幅器 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040511 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20041130 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050128 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050513 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050526 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080603 Year of fee payment: 3 |
|
R360 | Written notification for declining of transfer of rights |
Free format text: JAPANESE INTERMEDIATE CODE: R360 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080603 Year of fee payment: 3 |
|
R360 | Written notification for declining of transfer of rights |
Free format text: JAPANESE INTERMEDIATE CODE: R360 |
|
R371 | Transfer withdrawn |
Free format text: JAPANESE INTERMEDIATE CODE: R371 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080603 Year of fee payment: 3 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080603 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090603 Year of fee payment: 4 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090603 Year of fee payment: 4 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100603 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110603 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110603 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120603 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120603 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130603 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130603 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140603 Year of fee payment: 9 |
|
LAPS | Cancellation because of no payment of annual fees |