JP3680118B2 - 磁気記録装置 - Google Patents
磁気記録装置 Download PDFInfo
- Publication number
- JP3680118B2 JP3680118B2 JP2000167641A JP2000167641A JP3680118B2 JP 3680118 B2 JP3680118 B2 JP 3680118B2 JP 2000167641 A JP2000167641 A JP 2000167641A JP 2000167641 A JP2000167641 A JP 2000167641A JP 3680118 B2 JP3680118 B2 JP 3680118B2
- Authority
- JP
- Japan
- Prior art keywords
- comparator
- circuit
- output
- magnetic recording
- write
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Digital Magnetic Recording (AREA)
Description
【発明の属する技術分野】
本発明は、FDやHD等の磁気記録媒体への情報記録手段としてインダクティブヘッドを有する磁気記録装置に関するものである。
【0002】
【従来の技術】
図6は従来の磁気記録装置の一構成例を示すブロック図である。図中に示す磁気記録装置100において、磁気記録媒体である磁気ディスク106(以下、ディスク106と呼ぶ)に情報の記録を行う場合には、ホスト(CPU)側からライトドライバ101に対してライトデータ、すなわちディスク106に対する記録情報が入力される。
【0003】
前記ライトデータはホスト(CPU)側から磁気記録装置100に対して1系統のラインでシングル入力される場合と、2系統のラインで差動入力される場合とがあり、磁気記録装置100の仕様によっていずれかの入力形態をとる。なお、前記ライトデータがシングル入力された場合には、磁気記録装置100内部に設けられた差動変換回路(図示せず)によって前記ライトデータは差動信号に変換され、ライトドライバ101や後述する周波数異常検出回路104に入力される。
【0004】
ライトドライバ101は入力された前記ライトデータを電流波形に変換してからインダクティブヘッド102(以下、ヘッド102と呼ぶ)へと送出する。ヘッド102は前記電流波形に基づいて、ディスク106に対する前記ライトデータの書き込みを行う。
【0005】
ここで、従来の磁気記録装置100には、ディスク106への書き込み状態が異常であるか否かを検出するためのライトアンセーフ検出回路103が設けられている。このライトアンセーフ検出回路103は周波数異常検出回路104と、ヘッド異常検出回路105とを有している。
【0006】
ヘッド異常検出回路105は、入力される前記ライトデータに応じてヘッド102に現れる逆起電圧のパルスを捉えることで、ヘッド102のショートといったヘッド102自身の異常を検出する回路である。ヘッド異常検出回路105から送出されるライトアンセーフ出力に基づいて、ホスト(CPU)がヘッド102の異常を検出した場合には、ディスク106への書き込みを保障する動作(例えば、リセット動作)が行われる。
【0007】
一方、周波数異常検出回路104はライトドライバ101に入力される前記ライトデータの周波数が正常であるか否かを判定する回路である。図7は周波数異常検出回路104の一構成例を示す回路図である。
【0008】
前述の通り、周波数異常検出回路104に入力される前記ライトデータ(t)、(u)は差動信号となっており、それぞれ第1時定数回路110及び第2時定数回路111に入力される。第1時定数回路110の出力端は第1比較器112の正相入力端子(+)に接続されており、第1比較器112の逆相入力端子(−)には第1スレッショルド電圧Vth1が加えられている。
【0009】
一方、第2時定数回路111の出力端は第2比較器113の正相入力端子(+)に接続されており、第2比較器113の逆相入力端子(−)には第2スレッショルド電圧Vth2が加えられている。第1比較器112及び第2比較器113の各出力端は共に加算器114の入力端に接続されており、加算器114の出力端は周波数異常検出回路104の出力端子となっている。
【0010】
次に、上記構成から成る周波数異常検出回路104の動作について説明する。図8は周波数異常検出回路104における内部ロジックの一例を示すタイミングチャートである。なお、図中の(t)〜(z)は図7中で同符号が付された各信号の電圧レベルを示している。
【0011】
周波数異常検出回路104に差動入力されたライトデータ(t)、(u)は、それぞれ第1時定数回路110及び第2時定数回路111に入力される。なお、ライトデータ(t)、(u)においては、各パルスの立ち上がり/立ち下がりがそれぞれ記録情報として取り扱われる。よって、所定時間当たりの立ち上がり/立ち下がり回数が前記ライトデータの周波数であると言える。
【0012】
ライトデータ(t)、(u)の入力を受けた第1時定数回路110及び第2時定数回路111から送出される出力信号(v)、(w)は、それぞれライトデータ(t)、(u)に基づいた台形パルス列となる。この台形パルスは各時定数回路110、111が有する時定数に応じて、その立ち上がりが鈍ったものとなっている。
【0013】
第1時定数回路110の出力信号(v)は第1比較器112により、第1スレッショルド電圧Vth1と比較される。その比較結果出力(x)は出力信号(v)の電圧レベルが第1スレッショルド電圧Vth1より高ければ「H」レベルとなり、低ければ「L」レベルとなる矩形パルス列である。
【0014】
同様に、第2時定数回路111の出力信号(w)は第2比較器113により、第2スレッショルド電圧Vth2と比較される。その比較結果出力(y)は出力信号(w)の電圧レベルが第2スレッショルド電圧Vth2より高ければ「H」レベルとなり、低ければ「L」レベルとなる矩形パルス列である。
【0015】
第1比較器112及び第2比較器113の各比較結果出力(x)、(y)は加算器114によって足し合わされ、ライトアンセーフ出力(z)としてホスト(CPU)側へ送出される。
【0016】
上記構成の周波数異常検出回路104においては、第1時定数回路110及び第2時定数回路111の各時定数と、第1スレッショルド電圧Vth1及び第2スレッショルド電圧Vth2の設定値に応じて決定される所定時間tより、前記ライトデータの立ち上がり/立ち下がり間隔が長くなった場合に、ライトアンセーフ出力(z)の電圧レベルが「H」レベルとなる。
【0017】
ここで、前記ライトデータの周波数には磁気記録装置100の規格に応じて予め最低値が設定されている。言い換えれば、前記ライトデータの立ち上がり/立ち下がり間隔には最大値が存在すると言える。よって、所定時間tの長さを前記ライトデータが取り得ない値(前記最大値より大きい値)に設定しておけば、ライトアンセーフ出力(z)が「H」レベルとなった時点で、前記ライトデータの周波数が異常であると判断することができる。
【0018】
【発明が解決しようとする課題】
たしかに、上記構成の磁気記録装置であれば、磁気記録媒体に対するライトデータの周波数異常やインダクティブヘッド自身の異常を検知することができるので、ホスト側では前記磁気記録媒体に対する安定な書き込み動作を保障するための対策(リセット動作等)を実行することができる。
【0019】
しかしながら、従来の磁気記録装置に設けられたライトアンセーフ検出回路では、ホスト(CPU)側から入力されるライトデータそのものに対して周波数異常の検出動作を行っているため、インダクティブヘッドの制御を行うライトドライバに何らかの故障が生じている場合であっても、ホスト(CPU)側から入力される前記ライトデータの周波数に異常がなければ、ライトアンセーフ出力は異常状態を示さない結果となる。よって、磁気記録媒体への書き込み動作は継続され、最悪の場合には前記磁気記録媒体の記録情報を破壊してしまう恐れがある。
【0020】
また、従来構成の磁気記録装置に設けられたライトアンセーフ検出回路では、前記ライトデータの周波数が正常であるか否かを判定する回路と、前記インダクティブヘッドが正常であるか否かを判定する回路とが別々に構成されている。そのため、従来のライトアンセーフ検出回路は回路規模が大きく、チップ面積の拡大やそれに伴うコストアップが課題となっている。
【0021】
本発明は上記の問題点に鑑み、磁気記録媒体に対する書き込み動作の異常を従来より厳密に検出することができる磁気記録装置を提供することを目的とする。また、本発明では前記磁気記録媒体に対する書き込み動作の異常を検出するためのライトアンセーフ検出回路の回路規模を従来より縮小することも目的としている。
【0022】
【課題を解決するための手段】
上記目的を達成するために、本発明に係る磁気記録装置においては、磁気記録媒体への情報記録手段としてインダクティブヘッドを有する磁気記録装置において、前記磁気記録媒体へのライトデータに応じて前記インダクティブヘッドに現れる逆起電圧のパルスを捉えることで前記ライトデータの周波数異常を検知する構成としている。
【0023】
具体的には、前記インダクティブヘッドの一端電圧を所定の閾値電圧と比較する第1比較器と、前記インダクティブヘッドの他端電圧を所定の閾値電圧と比較する第2比較器と、第1比較器及び第2比較器の各出力が入力されるロジック回路と、前記ロジック回路の出力が入力される時定数回路と、前記時定数回路の出力を所定の閾値電圧と比較する第3比較器とを有し、第3比較器の出力に基づいて前記ライトデータの周波数異常を検知する構成にするとよい。さらに、上記構成から成る磁気記録装置については、第3比較器の出力に基づいて前記インダクティブヘッドの異常を検知する構成にするとよい。
【0024】
【発明の実施の形態】
本発明に係る磁気記録装置として、ここではフロッピーディスクドライブ装置(以下、FDD装置と呼ぶ)を例に挙げて説明を行う。FDD装置は磁気記録媒体であるフロッピーディスク(以下、ディスクと呼ぶ)に対し、インダクティブヘッドを介して情報の記録/再生を行う装置である。なお、FDD装置はホスト(CPU)からの命令信号に基づいて動作し、その制御はFDD装置に設けられた1チップのFDDコントロールLSIによって行われる。
【0025】
図1はFDDコントロールLSIの概略構成を示すブロック図である。図中に示す通り、FDDコントロールLSI1はコントロール回路2、大電流ドライバ回路3、及び信号処理回路4を有している。コントロール回路2はホスト(CPU)側からの命令信号等に基づいて、大電流ドライバ回路3及び信号処理回路4のコントロールを行うロジック部である。
【0026】
大電流ドライバ回路3は比較的大きな電流を必要とするステッピングモータ等(図示せず)を駆動させるためのドライバ回路であり、ステッパ部として機能する。信号処理回路4は前記ディスクから読み出されるリードデータ、及び前記ディスクへ書き込まれるライトデータを処理する回路であり、前記ディスクへの情報記録再生手段であるインダクティブヘッド5(以下、ヘッド5と呼ぶ)の動作を制御するリードライト部としての機能を有する。
【0027】
さらに信号処理回路4についての詳細な説明を行う。図2は信号処理回路4及びその周辺構成を示す要部ブロック図である。コントロール回路2から信号処理回路4へ送出される前記ライトデータは、信号処理回路4に設けられたライトドライバ40によって電流波形に変換されてからヘッド5へと送られる。ヘッド5は前記電流波形に基づいて、ディスク6に対する前記ライトデータの書き込みを行う。
【0028】
ここで、本実施形態における信号処理回路4には、ディスク6への書き込み状態が異常であるか否かを検出するためのライトアンセーフ検出回路41が設けられている。ライトアンセーフ検出回路41は入力される前記ライトデータに応じてヘッド5に現れる逆起電圧のパルスを捉えることで、前記ライトデータの周波数が正常であるか否かを判定する回路である。また、ヘッド5のショートといったヘッド5自身の異常も検出することができる。
【0029】
ライトアンセーフ検出回路41から送出されるライトアンセーフ出力に基づいて、ホスト(CPU)が前記ライトデータの周波数異常、もしくはヘッド5自身の異常を検出した場合には、ディスク6への書き込みを保障する動作(例えば、リセット動作)が行われる。
【0030】
図3はライトアンセーフ検出回路41の一構成例を示す回路図である。本実施形態におけるライトアンセーフ検出回路41は、ヘッド5の一端電圧を第1スレッショルド電圧Vth1と比較する第1比較器411と、ヘッド5の他端電圧を第2スレッショルド電圧Vth2と比較する第2比較器412と、第1比較器411の出力を反転する第1インバータ回路413と、第2比較器412の出力を反転する第2インバータ回路414と、第1インバータ回路413及び第2インバータ回路414の各出力が入力されるNAND回路415と、NAND回路415の出力が反転入力される時定数回路416と、時定数回路416の出力を第3スレッショルド電圧Vth3と比較する第3比較器417とを有し、第3比較器417の出力をライトアンセーフ出力として送出する構成である。
【0031】
ヘッド5の一端は第1比較器411の逆相入力端子(−)に接続され、他端は第2比較器412の逆相入力端子(−)に接続されている。また、第1比較器411及び第2比較器412の各正相入力端子(+)にはそれぞれ第1スレッショルド電圧Vth1、第2スレッショルド電圧Vth2が加えられている。
【0032】
第1比較器411の出力端は第1インバータ回路413の入力端に接続されており、第2比較器412の出力端は第2インバータ回路414の入力端に接続されている。第1インバータ回路413及び第2インバータ回路414の各出力端はともにNAND回路415の入力端に接続されており、NAND回路415の出力端は時定数回路416の入力端に接続されている。なお、時定数回路416の入力端は反転入力となっている。
【0033】
時定数回路416の出力端は第3比較器417の正相入力端子(+)に接続されており、第3比較器417の逆相入力端子(−)には第3スレッショルド電圧Vth3が加えられている。第3比較器417の出力端はライトアンセーフ検出回路41の出力端子となっている。
【0034】
次に、上記構成から成るライトアンセーフ検出回路41による前記ライトデータの周波数異常検出について説明する。図4はライトアンセーフ検出回路41における内部ロジックの一例を示すタイミングチャートである。なお、図中の(a)〜(g)は図3中で同符号が付された各信号の電圧レベルを示している。
【0035】
まず、ヘッド5がセンタータップを有しない場合を示した図中(A)を参照しながら説明する。図中に示すように、ライトドライバ40から差動入力されるライトデータのパルスが立ち上がると、ヘッド5の一端電圧(a)および他端電圧(b)には逆起電圧のパルスが現れる。一端電圧(a)は第1比較器411により、第1スレッショルド電圧Vth1と比較される。その比較結果出力(c)は一端電圧(a)の電圧レベルが第1スレッショルド電圧Vth1より低ければ「H」レベルとなり、高ければ「L」レベルとなる矩形パルス列である。
【0036】
同様に、他端電圧(b)は第2比較器412により、第2スレッショルド電圧Vth2と比較される。その比較結果出力(d)は他端電圧(b)の電圧レベルが第2スレッショルド電圧Vth2より低ければ「H」レベルとなり、高ければ「L」レベルとなる矩形パルス列である。
【0037】
第1比較器411及び第2比較器412の各比較結果出力(c)、(d)はそれぞれ第1インバータ回路413及び第2インバータ回路414によって反転出力(c’)、(d’)とされ、NAND回路415に送出される。
【0038】
第1インバータ回路413及び第2インバータ回路414の各反転出力(c’)、(d’)はNAND回路415によって論理合成され、時定数回路416に送出される。この際、NAND回路415からの出力信号(e)は反転されて時定数回路416に入力される。出力信号(e)の反転入力を受けた時定数回路416から送出される出力信号(f)は、出力信号(e)に基づいた台形パルス列となる。この台形パルスは時定数回路416が有する時定数に応じて、その立ち上がりが鈍った波形となっている。
【0039】
時定数回路416の出力信号(f)は第3比較器417により、第3スレッショルド電圧Vth3と比較される。その比較結果出力(g)は出力信号(f)の電圧レベルが第3スレッショルド電圧Vth1より高ければ「H」レベルとなり、低ければ「L」レベルとなる矩形パルス列である。この第3比較器417の比較結果出力(g)はライトアンセーフ出力(g)としてホスト(CPU)側へ送出される。
【0040】
上記構成のライトアンセーフ検出回路41においては、時定数回路416の時定数、及び第3スレッショルド電圧Vth3の設定値に応じて決定される所定時間tより、前記ライトデータの立ち上がり/立ち下がり間隔が長くなった場合に、ライトアンセーフ出力(g)の電圧レベルが「H」レベルとなる。
【0041】
前述した通り、前記ライトデータの周波数には磁気記録装置の規格に応じて予め最低値が設定されているため、前記ライトデータの立ち上がり/立ち下がり間隔には最大値が存在する。よって、所定時間tの長さを前記ライトデータが取り得ない値(前記最大値より大きい値)に設定しておけば、ライトアンセーフ出力(g)が「H」レベルとなった時点で、前記ライトデータの周波数が異常であると判断することができる。
【0042】
上記構成から成るライトアンセーフ検出回路41では、ディスク6へのライトデータに応じてヘッド5に現れる逆起電圧のパルスを捉えることで前記ライトデータの周波数異常を検知する構成となっている。このような構成とすることにより、前記ライトデータそのものに異常がある場合だけでなく、ヘッド5の制御を行うライトドライバ40に何らかの故障が生じている場合であっても、ライトアンセーフ出力(g)は異常状態を示すことになる。よって、ディスク6に対する書き込み動作の異常を従来より厳密に検出することができる。
【0043】
次に、ヘッド5がセンタータップを有する場合を示した図中(B)を参照しながらライトアンセーフ検出回路41の動作について説明する。ヘッド5がセンタータップを有する場合、ヘッド5の一端電圧(a)及び他端電圧(b)には前記ライトデータのパルスが立ち上がる時だけでなく、立ち下がる時にも逆起電圧のパルスが発生する。
【0044】
ここで、本実施形態におけるライトアンセーフ検出回路41に設けられた第1比較器411は、ヘッド5の一端電圧(a)と第1スレッショルド電圧Vth1とを比較し、一端電圧(a)の電圧レベルが第1スレッショルド電圧Vth1より低ければ「H」レベルとなり、高ければ「L」レベルとなる比較結果出力(c)を出力する。同様に、第2比較器412はヘッド5の他端電圧(b)と第2スレッショルド電圧Vth2とを比較し、他端電圧(b)の電圧レベルが第2スレッショルド電圧Vth2より低ければ「H」レベルとなり、高ければ「L」レベルとなる比較結果出力(d)を出力する。
【0045】
よって、ヘッド5の一端電圧(a)及び他端電圧(b)において、その低レベル側に発生する逆起電圧のみを捉えるように第1スレッショルド電圧Vth1及び第2スレッショルド電圧Vth2を設定しておけば、第1比較器411及び第2比較器412の比較結果出力(c)、(d)はヘッド5がセンタータップを有しない場合、すなわち図中(A)に示す比較結果出力(c)、(d)と同じ結果となる。このように、本実施形態におけるライトアンセーフ検出回路41は、ヘッド5がセンタータップを有するか否かに関わらず、広く適用することが可能である。
【0046】
続いて、上記構成から成るライトアンセーフ検出回路41によるヘッド5自体の異常検出動作について説明する。図5はライトアンセーフ検出回路41における内部ロジックの一例を示すタイミングチャートである。なお、図中の実線はヘッド5の一端と他端とがショートしている場合を示しており、図中の破線はヘッド5が正常である場合を示している。
【0047】
図中に示すように、ヘッド5の一端電圧(a)には前記ライトデータの立ち上がりに応じた逆起電圧のパルスが現れる。しかし、その逆起電圧の大きさは正常時に比べて小さく、第1スレッショルド電圧Vth1を下回るまで十分には下がらない。また、ヘッド5の他端電圧(b)についても同様であり、前記ライトデータの立ち上がりに応じて現れる逆起電圧の大きさは正常時に比べて小さく、第2スレッショルド電圧Vth2を下回るまで十分には下がらない。
【0048】
よって、第1比較器411及び第2比較器412の比較結果出力(c)、(d)はいずれも常に「L」レベルとなる。従って、第1インバータ回路413及び第2インバータ回路414の反転出力(c’)、(d’)はいずれも常に「H」レベルとなり、NAND回路415の出力(e)は常に「L」レベルとなる。
【0049】
そのため、NAND回路415の出力信号(e)が反転入力された時定数回路416の出力信号(f)は常に「H」レベルとなる。よって、時定数回路416の出力信号(f)の電圧レベルは第3スレッショルド電圧Vth1を常に上回るため、第3比較器417の比較結果出力(g)は常に「H」レベルとなる。そして、この第3比較器417の比較結果出力(g)がライトアンセーフ出力(g)としてホスト(CPU)側へ送出される。
【0050】
よって、ホスト(CPU)側ではライトアンセーフ出力(g)が常に「H」レベルを維持していると認知した時点で、ヘッド5が異常であると判断することができる。このような構成とすることにより、周波数異常検出回路とヘッド異常検出回路とを個別に設ける必要がないため、ライトアンセーフ検出回路41の回路規模を従来より縮小することが可能となる。
【0051】
なお、上記した実施形態においては、磁気記録装置としてFDD装置を例に挙げて説明を行ったが、本発明はFDD装置に限定されるものではなく、磁気記録媒体への情報記録手段としてインダクティブヘッドを使用する磁気記録装置について、広く適用することができる。
【0052】
【発明の効果】
本発明に係る磁気記録装置においては、磁気記録媒体への情報記録手段としてインダクティブヘッドを有する磁気記録装置において、前記磁気記録媒体へのライトデータに応じて前記インダクティブヘッドに現れる逆起電圧のパルスを捉えることで前記ライトデータの周波数異常を検知する構成としている。
【0053】
具体的には、前記インダクティブヘッドの一端電圧を所定の閾値電圧と比較する第1比較器と、前記インダクティブヘッドの他端電圧を所定の閾値電圧と比較する第2比較器と、第1比較器及び第2比較器の各出力が入力されるロジック回路と、前記ロジック回路の出力が入力される時定数回路と、前記時定数回路の出力を所定の閾値電圧と比較する第3比較器とを有し、第3比較器の出力に基づいて前記ライトデータの周波数異常を検知する構成にするとよい。
【0054】
このような構成とすることにより、前記ライトデータそのものに異常がある場合だけでなく、前記インダクティブヘッドの制御を行うライトドライバ等に何らかの故障が生じている場合であっても、正確に前記ライトデータの周波数異常を検出することができるので、前記磁気記録媒体に対する書き込み動作の異常を従来より厳密に検出することが可能となる。
【0055】
さらに、上記構成から成る磁気記録装置については、第3比較器の出力に基づいて前記インダクティブヘッドの異常を検知する構成にするとよい。このような構成とすることにより、従来のように周波数異常検出回路とヘッド異常検出回路とを個別に設ける必要がないため、前記ライトアンセーフ検出回路の回路規模を従来より縮小することが可能となる。
【図面の簡単な説明】
【図1】 FDDコントロールLSIの概略構成を示すブロック図である。
【図2】 信号処理回路4及びその周辺構成を示す要部ブロック図である。
【図3】 ライトアンセーフ検出回路41の一構成例を示す回路図である。
【図4】 ライトアンセーフ検出回路41における内部ロジックの一例を示すタイミングチャートである。
【図5】 ライトアンセーフ検出回路41における内部ロジックの一例を示すタイミングチャートである。
【図6】 従来の磁気記録装置の一構成例を示すブロック図である。
【図7】 周波数異常検出回路104の一構成例を示す回路図である。
【図8】 周波数異常検出回路104における内部ロジックの一例を示すタイミングチャートである。
【符号の説明】
1 FDDコントロールLSI
2 コントロール回路
3 大電流ドライバ回路
4 信号処理回路
40 ライトドライバ
41 ライトアンセーフ検出回路
411 第1比較器
412 第2比較器
413 第1インバータ回路
414 第2インバータ回路
415 NAND回路
416 時定数回路
417 第3比較器
5 インダクティブヘッド
6 フロッピーディスク
Claims (2)
- 磁気記録媒体への情報記録手段としてインダクティブヘッドを有する磁気記録装置において、前記インダクティブヘッドの一端に発生する低レベル側の逆起電圧を所定の閾値電圧と比較する第1比較器と、前記インダクティブヘッドの他端に発生する低レベル側の逆起電圧を所定の閾値電圧と比較する第2比較器と、第1比較器及び第2比較器の各出力を論理合成するロジック回路と、前記ロジック回路の出力が入力される時定数回路と、前記時定数回路の出力を所定の閾値電圧と比較する第3比較器と、を有して成り、第3比較器の出力に基づいて前記ライトデータの周波数異常及び前記インダクティブヘッドの異常を検知することを特徴とする磁気記録装置。
- 第3比較器の出力に基づいて、前記時定数回路の出力が前記閾値電圧に達したことを認知した時点で、前記ライトデータの周波数が異常であると判断し、さらに、その状態が常に維持されていることを認知した時点で、前記インダクティブヘッドの異常であると判断することを特徴とする請求項1に記載の磁気記録装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000167641A JP3680118B2 (ja) | 2000-06-05 | 2000-06-05 | 磁気記録装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000167641A JP3680118B2 (ja) | 2000-06-05 | 2000-06-05 | 磁気記録装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2001344705A JP2001344705A (ja) | 2001-12-14 |
JP3680118B2 true JP3680118B2 (ja) | 2005-08-10 |
Family
ID=18670769
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2000167641A Expired - Fee Related JP3680118B2 (ja) | 2000-06-05 | 2000-06-05 | 磁気記録装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3680118B2 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007257785A (ja) | 2006-03-24 | 2007-10-04 | Fujitsu Ltd | 記憶装置、制御方法及び制御装置 |
JP2020107385A (ja) * | 2018-12-28 | 2020-07-09 | 日本電産サンキョー株式会社 | 磁気記録媒体処理装置 |
-
2000
- 2000-06-05 JP JP2000167641A patent/JP3680118B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2001344705A (ja) | 2001-12-14 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4137504A (en) | Digital filter | |
JP4128489B2 (ja) | ショック検出装置、ディスク装置、ショック検出方法、ショック検出プログラム | |
KR950006841B1 (ko) | 디스크 구동장치의 데이타 검출레벨 조정회로 | |
JP3465433B2 (ja) | Mrヘッドのディスク接触検出回路 | |
JP4808053B2 (ja) | インターフェース回路およびその制御方法 | |
JP3680118B2 (ja) | 磁気記録装置 | |
US6683736B2 (en) | Method detecting a fault of a magnetic recording head, and a magnetic recording device | |
JPH10133825A (ja) | ハードディスクドライブのデータ補償回路及びその方法 | |
JPH02166670A (ja) | 磁気ディスク装置 | |
KR940000974B1 (ko) | 디지탈 신호 처리회로 | |
JPS62175969A (ja) | 記憶装置 | |
JPH1166701A (ja) | 磁気記録装置及び磁気記録装置をコンピュータにより制御するプログラムを記録した記録媒体 | |
US6072647A (en) | Reproduced signal waveform control device for magnetoresistive head | |
WO2001095326A2 (en) | System and method for terminal short detection | |
KR100246791B1 (ko) | 하드디스크구동장치의스핀들모터제어장치와방법 | |
US7019929B2 (en) | Disk recording apparatus with erroneous writing protection | |
US7272087B2 (en) | Circuit and method for detecting address in pre-groove (ADIP) signal in wobble detection system of optical disc apparatus | |
KR940006891B1 (ko) | 광디스크상의 오기록 판단장치 | |
US4688107A (en) | Information recording and regenerating system | |
JPH04313864A (ja) | 磁気ディスク装置 | |
JPH05314413A (ja) | ピーク検出装置 | |
JPH01143082A (ja) | 磁気デイスク装置のアドレスマーク検出回路 | |
JP2002260201A (ja) | 磁気記録装置 | |
JPS58115514A (ja) | 接続検知方式 | |
JPH02282906A (ja) | 磁気ディスクのデータ書き込み回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040303 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040406 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040528 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20041214 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050208 |
|
A911 | Transfer of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20050317 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050419 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050419 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |