JP2001344705A

JP2001344705A - 磁気記録装置

Info

Publication number: JP2001344705A
Application number: JP2000167641A
Authority: JP
Inventors: Kunihiro Komiya; 邦裕小宮
Original assignee: Rohm Co Ltd
Current assignee: Rohm Co Ltd
Priority date: 2000-06-05
Filing date: 2000-06-05
Publication date: 2001-12-14
Anticipated expiration: 2020-06-05
Also published as: JP3680118B2

Abstract

(57)【要約】【課題】従来の磁気記録装置ではホストから入力され
るライトデータそのものに対して周波数異常検出を行う
ため、ヘッドを制御するライトドライバに故障があって
も、前記ライトデータに周波数異常がなければ異常状態
を検出しない。【解決手段】本発明では、ディスク６への情報記録手
段としてインダクティブヘッド５を有する磁気記録装置
において、ディスク６へのライトデータに応じてインダ
クティブヘッド５に現れる逆起電圧のパルスを捉えるこ
とで前記ライトデータの周波数異常を検知するライトア
ンセーフ検出回路４１を有している。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、ＦＤやＨＤ等の磁
気記録媒体への情報記録手段としてインダクティブヘッ
ドを有する磁気記録装置に関するものである。

【０００２】

【従来の技術】図６は従来の磁気記録装置の一構成例を
示すブロック図である。図中に示す磁気記録装置１００
において、磁気記録媒体である磁気ディスク１０６（以
下、ディスク１０６と呼ぶ）に情報の記録を行う場合に
は、ホスト（ＣＰＵ）側からライトドライバ１０１に対
してライトデータ、すなわちディスク１０６に対する記
録情報が入力される。

【０００３】前記ライトデータはホスト（ＣＰＵ）側か
ら磁気記録装置１００に対して１系統のラインでシング
ル入力される場合と、２系統のラインで差動入力される
場合とがあり、磁気記録装置１００の仕様によっていず
れかの入力形態をとる。なお、前記ライトデータがシン
グル入力された場合には、磁気記録装置１００内部に設
けられた差動変換回路（図示せず）によって前記ライト
データは差動信号に変換され、ライトドライバ１０１や
後述する周波数異常検出回路１０４に入力される。

【０００４】ライトドライバ１０１は入力された前記ラ
イトデータを電流波形に変換してからインダクティブヘ
ッド１０２（以下、ヘッド１０２と呼ぶ）へと送出す
る。ヘッド１０２は前記電流波形に基づいて、ディスク
１０６に対する前記ライトデータの書き込みを行う。

【０００５】ここで、従来の磁気記録装置１００には、
ディスク１０６への書き込み状態が異常であるか否かを
検出するためのライトアンセーフ検出回路１０３が設け
られている。このライトアンセーフ検出回路１０３は周
波数異常検出回路１０４と、ヘッド異常検出回路１０５
とを有している。

【０００６】ヘッド異常検出回路１０５は、入力される
前記ライトデータに応じてヘッド１０２に現れる逆起電
圧のパルスを捉えることで、ヘッド１０２のショートと
いったヘッド１０２自身の異常を検出する回路である。
ヘッド異常検出回路１０５から送出されるライトアンセ
ーフ出力に基づいて、ホスト（ＣＰＵ）がヘッド１０２
の異常を検出した場合には、ディスク１０６への書き込
みを保障する動作（例えば、リセット動作）が行われ
る。

【０００７】一方、周波数異常検出回路１０４はライト
ドライバ１０１に入力される前記ライトデータの周波数
が正常であるか否かを判定する回路である。図７は周波
数異常検出回路１０４の一構成例を示す回路図である。

【０００８】前述の通り、周波数異常検出回路１０４に
入力される前記ライトデータ（ｔ）、（ｕ）は差動信号
となっており、それぞれ第１時定数回路１１０及び第２
時定数回路１１１に入力される。第１時定数回路１１０
の出力端は第１比較器１１２の正相入力端子（＋）に接
続されており、第１比較器１１２の逆相入力端子（−）
には第１スレッショルド電圧Ｖ_th1が加えられている。

【０００９】一方、第２時定数回路１１１の出力端は第
２比較器１１３の正相入力端子（＋）に接続されてお
り、第２比較器１１３の逆相入力端子（−）には第２ス
レッショルド電圧Ｖ_th2が加えられている。第１比較器
１１２及び第２比較器１１３の各出力端は共に加算器１
１４の入力端に接続されており、加算器１１４の出力端
は周波数異常検出回路１０４の出力端子となっている。

【００１０】次に、上記構成から成る周波数異常検出回
路１０４の動作について説明する。図８は周波数異常検
出回路１０４における内部ロジックの一例を示すタイミ
ングチャートである。なお、図中の（ｔ）〜（ｚ）は図
７中で同符号が付された各信号の電圧レベルを示してい
る。

【００１１】周波数異常検出回路１０４に差動入力され
たライトデータ（ｔ）、（ｕ）は、それぞれ第１時定数
回路１１０及び第２時定数回路１１１に入力される。な
お、ライトデータ（ｔ）、（ｕ）においては、各パルス
の立ち上がり／立ち下がりがそれぞれ記録情報として取
り扱われる。よって、所定時間当たりの立ち上がり／立
ち下がり回数が前記ライトデータの周波数であると言え
る。

【００１２】ライトデータ（ｔ）、（ｕ）の入力を受け
た第１時定数回路１１０及び第２時定数回路１１１から
送出される出力信号（ｖ）、（ｗ）は、それぞれライト
データ（ｔ）、（ｕ）に基づいた台形パルス列となる。
この台形パルスは各時定数回路１１０、１１１が有する
時定数に応じて、その立ち上がりが鈍ったものとなって
いる。

【００１３】第１時定数回路１１０の出力信号（ｖ）は
第１比較器１１２により、第１スレッショルド電圧Ｖ
_th1と比較される。その比較結果出力（ｘ）は出力信号
（ｖ）の電圧レベルが第１スレッショルド電圧Ｖ_th1よ
り高ければ「Ｈ」レベルとなり、低ければ「Ｌ」レベル
となる矩形パルス列である。

【００１４】同様に、第２時定数回路１１１の出力信号
（ｗ）は第２比較器１１３により、第２スレッショルド
電圧Ｖ_th2と比較される。その比較結果出力（ｙ）は出
力信号（ｗ）の電圧レベルが第２スレッショルド電圧Ｖ
_th2より高ければ「Ｈ」レベルとなり、低ければ「Ｌ」
レベルとなる矩形パルス列である。

【００１５】第１比較器１１２及び第２比較器１１３の
各比較結果出力（ｘ）、（ｙ）は加算器１１４によって
足し合わされ、ライトアンセーフ出力（ｚ）としてホス
ト（ＣＰＵ）側へ送出される。

【００１６】上記構成の周波数異常検出回路１０４にお
いては、第１時定数回路１１０及び第２時定数回路１１
１の各時定数と、第１スレッショルド電圧Ｖ_th1及び第
２スレッショルド電圧Ｖ_th2の設定値に応じて決定され
る所定時間ｔより、前記ライトデータの立ち上がり／立
ち下がり間隔が長くなった場合に、ライトアンセーフ出
力（ｚ）の電圧レベルが「Ｈ」レベルとなる。

【００１７】ここで、前記ライトデータの周波数には磁
気記録装置１００の規格に応じて予め最低値が設定され
ている。言い換えれば、前記ライトデータの立ち上がり
／立ち下がり間隔には最大値が存在すると言える。よっ
て、所定時間ｔの長さを前記ライトデータが取り得ない
値（前記最大値より大きい値）に設定しておけば、ライ
トアンセーフ出力（ｚ）が「Ｈ」レベルとなった時点
で、前記ライトデータの周波数が異常であると判断する
ことができる。

【００１８】

【発明が解決しようとする課題】たしかに、上記構成の
磁気記録装置であれば、磁気記録媒体に対するライトデ
ータの周波数異常やインダクティブヘッド自身の異常を
検知することができるので、ホスト側では前記磁気記録
媒体に対する安定な書き込み動作を保障するための対策
（リセット動作等）を実行することができる。

【００１９】しかしながら、従来の磁気記録装置に設け
られたライトアンセーフ検出回路では、ホスト（ＣＰ
Ｕ）側から入力されるライトデータそのものに対して周
波数異常の検出動作を行っているため、インダクティブ
ヘッドの制御を行うライトドライバに何らかの故障が生
じている場合であっても、ホスト（ＣＰＵ）側から入力
される前記ライトデータの周波数に異常がなければ、ラ
イトアンセーフ出力は異常状態を示さない結果となる。
よって、磁気記録媒体への書き込み動作は継続され、最
悪の場合には前記磁気記録媒体の記録情報を破壊してし
まう恐れがある。

【００２０】また、従来構成の磁気記録装置に設けられ
たライトアンセーフ検出回路では、前記ライトデータの
周波数が正常であるか否かを判定する回路と、前記イン
ダクティブヘッドが正常であるか否かを判定する回路と
が別々に構成されている。そのため、従来のライトアン
セーフ検出回路は回路規模が大きく、チップ面積の拡大
やそれに伴うコストアップが課題となっている。

【００２１】本発明は上記の問題点に鑑み、磁気記録媒
体に対する書き込み動作の異常を従来より厳密に検出す
ることができる磁気記録装置を提供することを目的とす
る。また、本発明では前記磁気記録媒体に対する書き込
み動作の異常を検出するためのライトアンセーフ検出回
路の回路規模を従来より縮小することも目的としてい
る。

【００２２】

【課題を解決するための手段】上記目的を達成するため
に、本発明に係る磁気記録装置においては、磁気記録媒
体への情報記録手段としてインダクティブヘッドを有す
る磁気記録装置において、前記磁気記録媒体へのライト
データに応じて前記インダクティブヘッドに現れる逆起
電圧のパルスを捉えることで前記ライトデータの周波数
異常を検知する構成としている。

【００２３】具体的には、前記インダクティブヘッドの
一端電圧を所定の閾値電圧と比較する第１比較器と、前
記インダクティブヘッドの他端電圧を所定の閾値電圧と
比較する第２比較器と、第１比較器及び第２比較器の各
出力が入力されるロジック回路と、前記ロジック回路の
出力が入力される時定数回路と、前記時定数回路の出力
を所定の閾値電圧と比較する第３比較器とを有し、第３
比較器の出力に基づいて前記ライトデータの周波数異常
を検知する構成にするとよい。さらに、上記構成から成
る磁気記録装置については、第３比較器の出力に基づい
て前記インダクティブヘッドの異常を検知する構成にす
るとよい。

【００２４】

【発明の実施の形態】本発明に係る磁気記録装置とし
て、ここではフロッピー（登録商標）ディスクドライブ
装置（以下、ＦＤＤ装置と呼ぶ）を例に挙げて説明を行
う。ＦＤＤ装置は磁気記録媒体であるフロッピーディス
ク（以下、ディスクと呼ぶ）に対し、インダクティブヘ
ッドを介して情報の記録／再生を行う装置である。な
お、ＦＤＤ装置はホスト（ＣＰＵ）からの命令信号に基
づいて動作し、その制御はＦＤＤ装置に設けられた１チ
ップのＦＤＤコントロールＬＳＩによって行われる。

【００２５】図１はＦＤＤコントロールＬＳＩの概略構
成を示すブロック図である。図中に示す通り、ＦＤＤコ
ントロールＬＳＩ１はコントロール回路２、大電流ドラ
イバ回路３、及び信号処理回路４を有している。コント
ロール回路２はホスト（ＣＰＵ）側からの命令信号等に
基づいて、大電流ドライバ回路３及び信号処理回路４の
コントロールを行うロジック部である。

【００２６】大電流ドライバ回路３は比較的大きな電流
を必要とするステッピングモータ等（図示せず）を駆動
させるためのドライバ回路であり、ステッパ部として機
能する。信号処理回路４は前記ディスクから読み出され
るリードデータ、及び前記ディスクへ書き込まれるライ
トデータを処理する回路であり、前記ディスクへの情報
記録再生手段であるインダクティブヘッド５（以下、ヘ
ッド５と呼ぶ）の動作を制御するリードライト部として
の機能を有する。

【００２７】さらに信号処理回路４についての詳細な説
明を行う。図２は信号処理回路４及びその周辺構成を示
す要部ブロック図である。コントロール回路２から信号
処理回路４へ送出される前記ライトデータは、信号処理
回路４に設けられたライトドライバ４０によって電流波
形に変換されてからヘッド５へと送られる。ヘッド５は
前記電流波形に基づいて、ディスク６に対する前記ライ
トデータの書き込みを行う。

【００２８】ここで、本実施形態における信号処理回路
４には、ディスク６への書き込み状態が異常であるか否
かを検出するためのライトアンセーフ検出回路４１が設
けられている。ライトアンセーフ検出回路４１は入力さ
れる前記ライトデータに応じてヘッド５に現れる逆起電
圧のパルスを捉えることで、前記ライトデータの周波数
が正常であるか否かを判定する回路である。また、ヘッ
ド５のショートといったヘッド５自身の異常も検出する
ことができる。

【００２９】ライトアンセーフ検出回路４１から送出さ
れるライトアンセーフ出力に基づいて、ホスト（ＣＰ
Ｕ）が前記ライトデータの周波数異常、もしくはヘッド
５自身の異常を検出した場合には、ディスク６への書き
込みを保障する動作（例えば、リセット動作）が行われ
る。

【００３０】図３はライトアンセーフ検出回路４１の一
構成例を示す回路図である。本実施形態におけるライト
アンセーフ検出回路４１は、ヘッド５の一端電圧を第１
スレッショルド電圧Ｖ_th1と比較する第１比較器４１１
と、ヘッド５の他端電圧を第２スレッショルド電圧Ｖ
_th2と比較する第２比較器４１２と、第１比較器４１１
の出力を反転する第１インバータ回路４１３と、第２比
較器４１２の出力を反転する第２インバータ回路４１４
と、第１インバータ回路４１３及び第２インバータ回路
４１４の各出力が入力されるＮＡＮＤ回路４１５と、Ｎ
ＡＮＤ回路４１５の出力が反転入力される時定数回路４
１６と、時定数回路４１６の出力を第３スレッショルド
電圧Ｖ_th3と比較する第３比較器４１７とを有し、第３
比較器４１７の出力をライトアンセーフ出力として送出
する構成である。

【００３１】ヘッド５の一端は第１比較器４１１の逆相
入力端子（−）に接続され、他端は第２比較器４１２の
逆相入力端子（−）に接続されている。また、第１比較
器４１１及び第２比較器４１２の各正相入力端子（＋）
にはそれぞれ第１スレッショルド電圧Ｖ_th1、第２スレ
ッショルド電圧Ｖ_th2が加えられている。

【００３２】第１比較器４１１の出力端は第１インバー
タ回路４１３の入力端に接続されており、第２比較器４
１２の出力端は第２インバータ回路４１４の入力端に接
続されている。第１インバータ回路４１３及び第２イン
バータ回路４１４の各出力端はともにＮＡＮＤ回路４１
５の入力端に接続されており、ＮＡＮＤ回路４１５の出
力端は時定数回路４１６の入力端に接続されている。な
お、時定数回路４１６の入力端は反転入力となってい
る。

【００３３】時定数回路４１６の出力端は第３比較器４
１７の正相入力端子（＋）に接続されており、第３比較
器４１７の逆相入力端子（−）には第３スレッショルド
電圧Ｖ_th3が加えられている。第３比較器４１７の出力
端はライトアンセーフ検出回路４１の出力端子となって
いる。

【００３４】次に、上記構成から成るライトアンセーフ
検出回路４１による前記ライトデータの周波数異常検出
について説明する。図４はライトアンセーフ検出回路４
１における内部ロジックの一例を示すタイミングチャー
トである。なお、図中の（ａ）〜（ｇ）は図３中で同符
号が付された各信号の電圧レベルを示している。

【００３５】まず、ヘッド５がセンタータップを有しな
い場合を示した図中（Ａ）を参照しながら説明する。図
中に示すように、ライトドライバ４０から差動入力され
るライトデータのパルスが立ち上がると、ヘッド５の一
端電圧（ａ）および他端電圧（ｂ）には逆起電圧のパル
スが現れる。一端電圧（ａ）は第１比較器４１１によ
り、第１スレッショルド電圧Ｖ_th1と比較される。その
比較結果出力（ｃ）は一端電圧（ａ）の電圧レベルが第
１スレッショルド電圧Ｖ_th1より低ければ「Ｈ」レベル
となり、高ければ「Ｌ」レベルとなる矩形パルス列であ
る。

【００３６】同様に、他端電圧（ｂ）は第２比較器４１
２により、第２スレッショルド電圧Ｖ_th2と比較され
る。その比較結果出力（ｄ）は他端電圧（ｂ）の電圧レ
ベルが第２スレッショルド電圧Ｖ_th2より低ければ
「Ｈ」レベルとなり、高ければ「Ｌ」レベルとなる矩形
パルス列である。

【００３７】第１比較器４１１及び第２比較器４１２の
各比較結果出力（ｃ）、（ｄ）はそれぞれ第１インバー
タ回路４１３及び第２インバータ回路４１４によって反
転出力（ｃ’）、（ｄ’）とされ、ＮＡＮＤ回路４１５
に送出される。

【００３８】第１インバータ回路４１３及び第２インバ
ータ回路４１４の各反転出力（ｃ’）、（ｄ’）はＮＡ
ＮＤ回路４１５によって論理合成され、時定数回路４１
６に送出される。この際、ＮＡＮＤ回路４１５からの出
力信号（ｅ）は反転されて時定数回路４１６に入力され
る。出力信号（ｅ）の反転入力を受けた時定数回路４１
６から送出される出力信号（ｆ）は、出力信号（ｅ）に
基づいた台形パルス列となる。この台形パルスは時定数
回路４１６が有する時定数に応じて、その立ち上がりが
鈍った波形となっている。

【００３９】時定数回路４１６の出力信号（ｆ）は第３
比較器４１７により、第３スレッショルド電圧Ｖ_th3と
比較される。その比較結果出力（ｇ）は出力信号（ｆ）
の電圧レベルが第３スレッショルド電圧Ｖ_th1より高け
れば「Ｈ」レベルとなり、低ければ「Ｌ」レベルとなる
矩形パルス列である。この第３比較器４１７の比較結果
出力（ｇ）はライトアンセーフ出力（ｇ）としてホスト
（ＣＰＵ）側へ送出される。

【００４０】上記構成のライトアンセーフ検出回路４１
においては、時定数回路４１６の時定数、及び第３スレ
ッショルド電圧Ｖ_th3の設定値に応じて決定される所定
時間ｔより、前記ライトデータの立ち上がり／立ち下が
り間隔が長くなった場合に、ライトアンセーフ出力
（ｇ）の電圧レベルが「Ｈ」レベルとなる。

【００４１】前述した通り、前記ライトデータの周波数
には磁気記録装置の規格に応じて予め最低値が設定され
ているため、前記ライトデータの立ち上がり／立ち下が
り間隔には最大値が存在する。よって、所定時間ｔの長
さを前記ライトデータが取り得ない値（前記最大値より
大きい値）に設定しておけば、ライトアンセーフ出力
（ｇ）が「Ｈ」レベルとなった時点で、前記ライトデー
タの周波数が異常であると判断することができる。

【００４２】上記構成から成るライトアンセーフ検出回
路４１では、ディスク６へのライトデータに応じてヘッ
ド５に現れる逆起電圧のパルスを捉えることで前記ライ
トデータの周波数異常を検知する構成となっている。こ
のような構成とすることにより、前記ライトデータその
ものに異常がある場合だけでなく、ヘッド５の制御を行
うライトドライバ４０に何らかの故障が生じている場合
であっても、ライトアンセーフ出力（ｇ）は異常状態を
示すことになる。よって、ディスク６に対する書き込み
動作の異常を従来より厳密に検出することができる。

【００４３】次に、ヘッド５がセンタータップを有する
場合を示した図中（Ｂ）を参照しながらライトアンセー
フ検出回路４１の動作について説明する。ヘッド５がセ
ンタータップを有する場合、ヘッド５の一端電圧（ａ）
及び他端電圧（ｂ）には前記ライトデータのパルスが立
ち上がる時だけでなく、立ち下がる時にも逆起電圧のパ
ルスが発生する。

【００４４】ここで、本実施形態におけるライトアンセ
ーフ検出回路４１に設けられた第１比較器４１１は、ヘ
ッド５の一端電圧（ａ）と第１スレッショルド電圧Ｖ
_th1とを比較し、一端電圧（ａ）の電圧レベルが第１ス
レッショルド電圧Ｖ_th1より低ければ「Ｈ」レベルとな
り、高ければ「Ｌ」レベルとなる比較結果出力（ｃ）を
出力する。同様に、第２比較器４１２はヘッド５の他端
電圧（ｂ）と第２スレッショルド電圧Ｖ_th2とを比較
し、他端電圧（ｂ）の電圧レベルが第２スレッショルド
電圧Ｖ_th2より低ければ「Ｈ」レベルとなり、高ければ
「Ｌ」レベルとなる比較結果出力（ｄ）を出力する。

【００４５】よって、ヘッド５の一端電圧（ａ）及び他
端電圧（ｂ）において、その低レベル側に発生する逆起
電圧のみを捉えるように第１スレッショルド電圧Ｖ_th1
及び第２スレッショルド電圧Ｖ_th2を設定しておけば、
第１比較器４１１及び第２比較器４１２の比較結果出力
（ｃ）、（ｄ）はヘッド５がセンタータップを有しない
場合、すなわち図中（Ａ）に示す比較結果出力（ｃ）、
（ｄ）と同じ結果となる。このように、本実施形態にお
けるライトアンセーフ検出回路４１は、ヘッド５がセン
タータップを有するか否かに関わらず、広く適用するこ
とが可能である。

【００４６】続いて、上記構成から成るライトアンセー
フ検出回路４１によるヘッド５自体の異常検出動作につ
いて説明する。図５はライトアンセーフ検出回路４１に
おける内部ロジックの一例を示すタイミングチャートで
ある。なお、図中の実線はヘッド５の一端と他端とがシ
ョートしている場合を示しており、図中の破線はヘッド
５が正常である場合を示している。

【００４７】図中に示すように、ヘッド５の一端電圧
（ａ）には前記ライトデータの立ち上がりに応じた逆起
電圧のパルスが現れる。しかし、その逆起電圧の大きさ
は正常時に比べて小さく、第１スレッショルド電圧Ｖ
_th1を下回るまで十分には下がらない。また、ヘッド５
の他端電圧（ｂ）についても同様であり、前記ライトデ
ータの立ち上がりに応じて現れる逆起電圧の大きさは正
常時に比べて小さく、第２スレッショルド電圧Ｖ_th2を
下回るまで十分には下がらない。

【００４８】よって、第１比較器４１１及び第２比較器
４１２の比較結果出力（ｃ）、（ｄ）はいずれも常に
「Ｌ」レベルとなる。従って、第１インバータ回路４１
３及び第２インバータ回路４１４の反転出力（ｃ’）、
（ｄ’）はいずれも常に「Ｈ」レベルとなり、ＮＡＮＤ
回路４１５の出力（ｅ）は常に「Ｌ」レベルとなる。

【００４９】そのため、ＮＡＮＤ回路４１５の出力信号
（ｅ）が反転入力された時定数回路４１６の出力信号
（ｆ）は常に「Ｈ」レベルとなる。よって、時定数回路
４１６の出力信号（ｆ）の電圧レベルは第３スレッショ
ルド電圧Ｖ_th1を常に上回るため、第３比較器４１７の
比較結果出力（ｇ）は常に「Ｈ」レベルとなる。そし
て、この第３比較器４１７の比較結果出力（ｇ）がライ
トアンセーフ出力（ｇ）としてホスト（ＣＰＵ）側へ送
出される。

【００５０】よって、ホスト（ＣＰＵ）側ではライトア
ンセーフ出力（ｇ）が常に「Ｈ」レベルを維持している
と認知した時点で、ヘッド５が異常であると判断するこ
とができる。このような構成とすることにより、周波数
異常検出回路とヘッド異常検出回路とを個別に設ける必
要がないため、ライトアンセーフ検出回路４１の回路規
模を従来より縮小することが可能となる。

【００５１】なお、上記した実施形態においては、磁気
記録装置としてＦＤＤ装置を例に挙げて説明を行った
が、本発明はＦＤＤ装置に限定されるものではなく、磁
気記録媒体への情報記録手段としてインダクティブヘッ
ドを使用する磁気記録装置について、広く適用すること
ができる。

【００５２】

【発明の効果】本発明に係る磁気記録装置においては、
磁気記録媒体への情報記録手段としてインダクティブヘ
ッドを有する磁気記録装置において、前記磁気記録媒体
へのライトデータに応じて前記インダクティブヘッドに
現れる逆起電圧のパルスを捉えることで前記ライトデー
タの周波数異常を検知する構成としている。

【００５３】具体的には、前記インダクティブヘッドの
一端電圧を所定の閾値電圧と比較する第１比較器と、前
記インダクティブヘッドの他端電圧を所定の閾値電圧と
比較する第２比較器と、第１比較器及び第２比較器の各
出力が入力されるロジック回路と、前記ロジック回路の
出力が入力される時定数回路と、前記時定数回路の出力
を所定の閾値電圧と比較する第３比較器とを有し、第３
比較器の出力に基づいて前記ライトデータの周波数異常
を検知する構成にするとよい。

【００５４】このような構成とすることにより、前記ラ
イトデータそのものに異常がある場合だけでなく、前記
インダクティブヘッドの制御を行うライトドライバ等に
何らかの故障が生じている場合であっても、正確に前記
ライトデータの周波数異常を検出することができるの
で、前記磁気記録媒体に対する書き込み動作の異常を従
来より厳密に検出することが可能となる。

【００５５】さらに、上記構成から成る磁気記録装置に
ついては、第３比較器の出力に基づいて前記インダクテ
ィブヘッドの異常を検知する構成にするとよい。このよ
うな構成とすることにより、従来のように周波数異常検
出回路とヘッド異常検出回路とを個別に設ける必要がな
いため、前記ライトアンセーフ検出回路の回路規模を従
来より縮小することが可能となる。

【図面の簡単な説明】

【図１】ＦＤＤコントロールＬＳＩの概略構成を示す
ブロック図である。

【図２】信号処理回路４及びその周辺構成を示す要部
ブロック図である。

【図３】ライトアンセーフ検出回路４１の一構成例を
示す回路図である。

【図４】ライトアンセーフ検出回路４１における内部
ロジックの一例を示すタイミングチャートである。

【図５】ライトアンセーフ検出回路４１における内部
ロジックの一例を示すタイミングチャートである。

【図６】従来の磁気記録装置の一構成例を示すブロッ
ク図である。

【図７】周波数異常検出回路１０４の一構成例を示す
回路図である。

【図８】周波数異常検出回路１０４における内部ロジ
ックの一例を示すタイミングチャートである。

【符号の説明】

１ＦＤＤコントロールＬＳＩ２コントロール回路３大電流ドライバ回路４信号処理回路４０ライトドライバ４１ライトアンセーフ検出回路４１１第１比較器４１２第２比較器４１３第１インバータ回路４１４第２インバータ回路４１５ＮＡＮＤ回路４１６時定数回路４１７第３比較器５インダクティブヘッド６フロッピーディスク

Claims

【特許請求の範囲】

【請求項１】磁気記録媒体への情報記録手段としてイン
ダクティブヘッドを有する磁気記録装置において、前記
記録媒体へのライトデータに応じて前記インダクティブ
ヘッドに現れる逆起電圧のパルスを捉えることで前記ラ
イトデータの周波数異常を検知することを特徴とする磁
気記録装置。
【請求項２】前記インダクティブヘッドの一端電圧を所
定の閾値電圧と比較する第１比較器と、前記インダクテ
ィブヘッドの他端電圧を所定の閾値電圧と比較する第２
比較器と、第１比較器及び第２比較器の各出力が入力さ
れるロジック回路と、前記ロジック回路の出力が入力さ
れる時定数回路と、前記時定数回路の出力を所定の閾値
電圧と比較する第３比較器とを有し、第３比較器の出力
に基づいて前記ライトデータの周波数異常を検知するこ
とを特徴とする請求項１に記載の磁気記録装置。
【請求項３】第３比較器の出力に基づいて前記インダク
ティブヘッドの異常を検知することを特徴とする請求項
２に記載の磁気記録装置。