JP3677414B2 - 回路基板のシールド壁形成用導電性ペースト及び回路基板の製造方法 - Google Patents
回路基板のシールド壁形成用導電性ペースト及び回路基板の製造方法 Download PDFInfo
- Publication number
- JP3677414B2 JP3677414B2 JP18583299A JP18583299A JP3677414B2 JP 3677414 B2 JP3677414 B2 JP 3677414B2 JP 18583299 A JP18583299 A JP 18583299A JP 18583299 A JP18583299 A JP 18583299A JP 3677414 B2 JP3677414 B2 JP 3677414B2
- Authority
- JP
- Japan
- Prior art keywords
- shield
- conductive paste
- conductor
- circuit board
- insulating film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)
- Conductive Materials (AREA)
Description
【発明の属する技術分野】
本発明は、導電性ペーストに関し、特に、回路基板のシールド壁を形成するために用いられる導電性ペーストに関するものである。
【0002】
【従来技術】
近年、電子機器は小型軽量化、携帯化が進んでおり、それに用いられる回路ブロックもその動向に呼応する形で、小型軽量薄型化、表面実装化、複合化が押し進められている。
【0003】
特に携帯通信等の高周波数を利用した通信機器においては、セラミックスの優れた誘電特性等と多層化技術からセラミック回路ブロックが従来より多用されており、それら回路ブロックを単一機能のものから複合化することが求められてきている。例えば、電圧制御発振器はセラミック基板内部にストリップラインを設けてブロック化しているが、更にセラミック基板の集積度をあげる目的で、ミキサ部を取り込んで1ブロック化しようとする動向がある。
【0004】
ところが、電圧制御発振器のような高周波領域での発信回路は外からのノイズの影響を受け易く、その対策としてはミキサ部を発振回路から離すしかなく、この構造は小型化のための複合化の利点を損なうものでしかなかった。あえて回路の分離を図ろうとするならば、ミキサ部と発振回路との間にビアホールを多数並べる方法もあったが、これでは十分な分離が困難であり、発振回路がミキサ部から放出されたノイズの影響を受けやすいという問題があった。
【0005】
従来、複数の回路素子を1ブロック化するにあたって問題となる回路干渉を防ぐ構造として、基板の平面方向に加えて厚み方向にも回路干渉を防ぐ為のシールド壁を形成した高周波複合回路ブロックが開示されている(特開平9−130045号公報参照)。
【0006】
図1及び図2は高周波複合回路ブロックを示すもので、これらの図では、電圧制御発振器Xとミキサ部Yの2つの回路機能を有するブロックが複合化されている。図において、符号1は絶縁基体を示している。この絶縁基体1には、端面電極2が形成されている。絶縁基体1の表面には表面電極3が形成されており、この表面電極3には厚膜抵抗体4、コンデンサ等のチップ部品6が接続されている。さらに、絶縁基体1にはキャビティ部が形成され、このキャビティ部には半導体ベアチップ7が配置され、この半導体ベアチップ7はワイヤを介して表面電極3に接続されている。
【0007】
絶縁基体1は、図2に示すように、絶縁層10a〜10hを複数積層して構成され、また、内部配線11やビアホール導体13、チップ部品6、半導体ベアチップ7等により2つの回路機能X、Yが形成されている。ここで、回路機能とは、一つの回路機能が他方の回路機能に影響を及ぼす虞があるもので、図2においては、電圧制御発振器Xとミキサ部Yを図示した。
【0008】
また、絶縁層10a〜10h間の内部配線11は、絶縁層10a〜10hの厚み方向に形成されたビアホール導体13によって接続されているものもあれば、容量結合等で分布定数的に接続されるものもある。
【0009】
そして、絶縁基体1には、電圧制御発振器Xとミキサ部Yの二つの回路機能の間に、絶縁層10a〜10hの積層方向にシールド壁17が形成されている。
【0010】
このシールド壁は17は、図2に示すように電圧制御発振器Xとミキサ部Yとの間を遮断して形成されている。回路機能Xのシールドをシールド壁17と端面電極2aにより行っている。即ち、シールド壁17により電圧制御発振器Yとのシールドを、端面電極2aにより外部とのシールドを行っている。
【0011】
このような高周波複合回路ブロックは、セラミック又はガラスセラミックからなる絶縁層材料、光硬化可能なモノマー、有機バインダを含有するスリップ材を薄層化し乾燥して絶縁層成形体を形成する工程と、シールド壁の形成位置を除いた前記絶縁層成形体の表面に露光処理を施す工程と、前記絶縁層成形体を現像処理してシールド壁を形成する位置にシールド用貫通溝を形成する工程と、該シールド用貫通溝内に導電性ペーストを充填する工程と、露光処理した前記絶縁層成形体に露光処理前の絶縁層成形体を積層する工程と、露光処理から積層までの工程を繰り返して形成された積層成形体を焼成する工程とにより製造される。
【0012】
例えば、セラミック粉末、光硬化可能なモノマー、有機バインダ、及び溶剤よりなるセラミックスリップ材を塗布、乾燥、露光して、図3(a)に示すように支持基板31に絶縁膜32aを形成し、この絶縁膜32a上に同様にして絶縁膜32bを形成し、この絶縁膜32bを露光、現像して、図3(b)に示すようなビアホール用貫通孔33b及びシールド用貫通溝34bを形成する。
【0013】
こうして形成された貫通孔33b及び貫通溝34bに、図3(c)に示すように、導電性ペーストをスクリーン印刷法等により充填し乾燥した後、紫外線を照射して露光し導電性ペーストを硬化させることによりビアホール導体35b及びシールド導体36bを形成する。その後、所望により絶縁膜32bの上面に光硬化性樹脂を含有する導電性ペーストを塗布、乾燥後、フォトリソプロセスにより所望形状の内部配線導体膜を形成し、この後、図3(d)に示すように、次の絶縁層となる絶縁膜32cを上述したセラミックスリップ材を塗布、乾燥、露光、現像し、ビアホール用貫通孔33c及びシールド用貫通溝34cを形成する。上記のような工程を繰り返して、図3(e)に示すような積層成形体を作製し、これを焼成することにより、高周波複合回路ブロックが得られる。
【0014】
そして、絶縁膜32b〜32dにフォトリソプロセスにより一括で形成したビアホール用貫通孔33及びシールド用貫通溝34内に充填される導電性ペーストは、例えば、本発明者等が先に提案した導電性ペーストが使用される(特願平10−242337号参照)。
【0015】
この導電性ペーストは、導電性金属と、絶縁性無機材料と、光重合開始剤及び光硬化性樹脂を含む有機バインダと、有機溶剤とを含有するとともに、導電性金属、絶縁性無機材料及び有機バインダの合量を100重量%とした時、導電性金属と絶縁性無機材料の合量が70〜95重量%、有機バインダの重量が5〜30重量%であり、貫通孔33及び貫通溝34内に充填、乾燥された後に紫外線照射して露光し硬化される。
【0016】
これにより、形成されたビアホール導体35及びシールド導体36の耐溶剤性が強化され、導体35、36上にスリップ材を塗布した際、導体35、36中にスリップ材中の有機溶剤が浸透して導体35、36の膨潤、変形による導通不良等の不具合を防ぐことができる。
【0017】
【発明が解決しようとする課題】
上記導電性ペーストをビアホール導体用として用いた場合には、ビアホール用貫通孔33bに充填、乾燥、露光し、さらにその上にスリップ材を塗布、乾燥、露光、現像処理を行って、次層の絶縁膜32cにビアホール用貫通孔33cを形成する工程を繰り返しても問題は生じないが、シールド用貫通溝34内に充填される導電性ペーストとして用いる場合には、以下のような問題があった。
【0018】
即ち、図4(a)に示すように、支持基板41上にスリップ材を塗布、乾燥、露光して絶縁膜42aが形成され、この絶縁膜42a上に、スリップ材を塗布、乾燥、露光、現像して絶縁膜42bを形成し、この絶縁膜42bにシールド用貫通溝44bを形成し、シールド用貫通溝44bに上記導電性ペーストが充填され、1層分のシールド導体46bが形成された絶縁膜42b上に、スリップ材を塗布、乾燥して絶縁膜42cを形成する。
【0019】
この後、図4(b)に示すように、絶縁膜42cにシールド導体を形成するためのシールド用貫通溝44cを露光、現像処理により形成すると、図4(c)に示すように現像処理後の現像液乾燥時に絶縁膜42cが、図中の矢印の方向に収縮する。この収縮する力はシールド用貫通溝44cに対して垂直に溝を外側に引き裂くように発生するため、この力に引っ張られて固くて脆い状態となっている絶縁膜42bのシールド導体46bの表面に、図4(d)に示すようにクラックxが発生し、シールド導体を繰り返し積層しても、複数のシールド導体46が厚み方向に連続した垂直なシールド壁を精度良く形成できなくなるという問題があった。
【0020】
【課題を解決するための手段】
本発明における導電性ペーストは、導電性金属と、絶縁性無機材料と、光重合開始剤、光硬化性樹脂及び可塑剤を含む有機バインダと、有機溶剤とを含有する回路基板のシールド壁形成用導電性ペーストであって、前記導電性金属、前記絶縁性無機材料及び前記有機バインダの合量を100重量%とした時、前記導電性金属と前記絶縁性無機材料の合量が70〜95重量%、前記有機バインダが5〜30重量%であり、該有機バインダ全量中に可塑剤を5〜25重量%含有することを特徴とするものである。ここで、可塑剤がジブチルフタレート及び/又はジオクチルフタレートであることが望ましい。
【0021】
また、本発明は、光硬化性樹脂を含有する絶縁膜を露光現像してシールド用貫通溝を形成し、該シールド用貫通溝に、請求項1又は 2 記載の導電性ペーストを充填して乾燥し、光硬化させる工程を繰り返して積層成形体を作製し、該積層成形体を焼成することを特徴とする回路基板の製造方法である。
【0022】
【作用】
本発明では、光硬化性樹脂を含有する絶縁膜を露光現像してビアホール用貫通孔及びシールド用貫通溝を形成し、このような貫通孔及び貫通溝に、本発明の導電性ペーストをスクリーン印刷法等により充填し、加熱して溶剤を飛散させて乾燥し、光硬化させることにより、絶縁膜の上面に塗布されるスリップ材に含有される有機溶剤がビアホール導体及びシールド導体に浸透しにくくなり、これら導体の導通不良や変形、クラックを防止でき、かつビアホール導体及びシールド導体が形成された絶縁膜上に塗布されるスリップ材乾燥工程においても、これら導体の絶縁膜表面からの突出や下層の絶縁膜の剥離あるいは支持基板からの積層成形体の剥離を防止できる。さらにこれに伴うビアホール導体およびシールド導体上方の積層絶縁膜表面の平滑性を向上し、導体同士の接続を確実に行うことができる。
【0023】
即ち、本発明の導電性ペーストは、光硬化前においては粘度が低いため、ビアホール用貫通孔やシールド用貫通溝に充分に充填でき、しかも有機溶剤を飛散させて乾燥した後に、光硬化性樹脂を重合させて硬化させるため、有機溶剤が侵入しにくく膨潤による変形の起こりにくい組織とすることができる。
【0024】
また、導体が光硬化されるため、導体上面のスリップ材を乾燥させる工程においても、その収縮による導体の変形等が小さく、導体上面が絶縁膜表面から突出したり、支持基板から剥離したり、各絶縁膜に形成された導体の接続部が断線したりすることを防止でき、積層体の平滑性を向上できる。
【0025】
そして、本発明の導電性ペーストでは、有機バインダ中に可塑剤を含有するので、乾燥し光硬化した導体には可塑剤が含まれており、強度を保った上である程度の柔軟性を有しているため、導体外部からこれを引き裂くような力が作用しても、これにある程度追従することができ、導体表面の亀裂発生を防止できる。従って、現像処理後の現像液乾燥時に絶縁膜が収縮し、この絶縁膜の下層の絶縁膜のシールド導体に、この導体の厚み方向に引き裂くような力が作用しても、シールド導体膜が柔軟性を有するため、シールド導体の表面におけるクラックの発生を防止でき、複数のシールド導体が基板の厚み方向に連続した垂直の寸法精度に優れたシールド壁を形成でき、シールド性良好な複数の回路機能内蔵の高周波モジュール用回路基板を提供できる。
【0026】
また、例えば、ジブチルフタレート及び/又はジオクチルフタレートからなる可塑剤を有機バインダ全量中に5〜25重量%含有することにより、シールド導体表面のクラックの発生をさらに防止できるとともに、より寸法精度の良好な垂直なシールド壁を形成できる。
【0027】
【発明の実施の形態】
本発明の導電性ペーストは、導電性金属と、絶縁性無機材料と、光重合開始剤、光硬化性樹脂及び可塑剤を含む有機バインダと、有機溶剤とを含有するものである。
【0028】
導電性金属としては、基板材料がガラスセラミックスからなる低温焼成材料(800〜1100℃程度の焼成)の場合は、金、銀、銅系あるいはその合金材料が用いられ、基板材料がアルミナの場合はタングステンやモリブデン等の金属が用いられる。導電性金属の平均粒径としては、ペースト作製時の分散性や焼結性という点から5〜10μmが望ましい。
【0029】
絶縁性無機材料としては、硼珪酸ガラス粉末、硼珪酸アルカリ土類金属系ガラス、石英ガラス等があり、少量で導電性金属との分散性を向上するという点から平均粒径0.5〜10μmであることが望ましい。またこの絶縁性無機材料は、導電性金属の焼結収縮挙動をコントロールする役割を有する。絶縁性無機材料は、導電性金属の0.1〜1重量%が望ましい。
【0030】
有機バインダを構成する光重合開始剤としては、2−メチル−1−〔4−(メチルチオ)フェニル〕−2−モンフォリノプロパノン−1(チバガイギー社製イルガキュア907)やジエチルチオキサントン等がある。これは、光を吸収して、光硬化反応を引き起こす役割を有する。
【0031】
光硬化性樹脂は、モノマー又はポリマーどちらでも良い。光硬化性樹脂としては、500℃以下の温度で熱分解可能なアルキルアクリレート又はアルキルメタクリレート、及びその高分子化合物がある。
【0032】
光硬化性のモノマーとしては、低温短時間で焼失させることが可能で、紫外線照射により重合が起こるエチレン性不飽和結合を有する化合物が挙げられ、具体的にはテトラエチレングリコールジアクリレート等のポリエチレングリコールジアクリレートやトリメチロールプロパントリアクリレート及びそれらに対応するメタクリレート等が挙げられる。また光硬化性のポリマーとしては、上記モノマーの高分子量化合物(分子量:5000〜50000)が挙げられる。
【0033】
また、有機バインダ中には、光硬化性を有しないポリアルキルアクリレートやメタクリレート、例えばポリメチルメタクリレートやポリ(イソ)ブチルメタクリレート等を含有しても良い。
【0034】
本発明では、さらに有機バインダ中には可塑剤が含有されている。可塑剤は、光硬化性樹脂を構成する高分子間に入り込むことにより樹脂の強固な結合を弱め、乾燥し硬化した、固くて脆い導体に適度な柔軟性を付与するためのもので、導電性ペーストを乾燥させる温度である80〜100℃程度の温度では飛散することはなく、かつ焼成時に低温短時間で飛散するものであり、また樹脂を構成するアルキルアクリレートやアルキルメタクリレートと親和性のよい物質が挙げられ、具体的には、ジブチルフタレート(DBP)やジオクチルフタレート(DOP)等のフタル酸エステル化合物が最適である。
【0035】
有機溶剤としては、ブチルカルビトールアセテート、α−ターピネオール等があり、導電性ペーストの粘度をスクリーン印刷に適した粘度に調整する役割を有する。
【0036】
そして、本発明の導電性ペーストでは、導電性金属、絶縁性無機材料及び有機バインダの合量を100重量%とした時、導電性金属と絶縁性無機材料の合量が70〜95重量%、有機バインダが5〜30重量%であることが重要である。
【0037】
これは、有機バインダの重量が5重量%より少ない場合、即ち導電性金属及び絶縁性無機材料の合計重量が95重量%より多い場合には充分な光硬化性が得られず、有機溶剤の浸透や導体の変形が生じる虞があるからであり、有機バインダの重量が30重量%を越える場合、即ち導電性金属及び絶縁性無機材料の合計重量が70重量%より少ない場合には、有機バインダが焼成時に充分に分解せず、導電性金属の焼結性に悪影響を与え、導体の断線が生じるからである。
【0038】
上記のような理由から、導電性金属及び絶縁性無機材料の合計重量は70〜95重量%、有機バインダの重量が5〜30重量%が望ましく、特に導電性金属及び絶縁性無機材料の合計重量が80〜90重量%、有機バインダの重量が10〜20重量%が望ましい。
【0039】
また、本発明の導電性ペーストでは、可塑剤を有機バインダ全量中に5〜25重量%含有することが重要である。有機バインダ中に含まれる可塑剤の重量が5重量%よりも少ない場合には、導体膜に充分な柔軟性が付与されず、導体を引き裂く力が加わった際に導体表面に亀裂が生じ易くなり、25重量%を越えると有機バインダを構成しバインダの骨格となる高分子化合物の強度が弱められ過ぎてしまうため、耐溶剤性の劣化や上層現像時の導体の溶解を引き起こす虞があるからである。有機バインダ中の可塑剤の量は、特に10〜20重量%が望ましい。
【0040】
本発明の導電性ペーストは、導電性金属と、絶縁性無機材料と、光重合開始剤、光硬化性樹脂、可塑剤とを含む有機バインダと、有機溶剤とを所定量添加混合することにより得られるが、有機バインダは予め有機溶剤に溶解して有機ビヒクルとしたものを無機成分と混合してもよい。
【0041】
本発明の導電性ペーストは、光硬化性樹脂を含有する絶縁膜を露光現像してビアホール用貫通孔及びシールド用貫通溝を形成し、このような貫通孔や貫通溝に、本発明の導電性ペーストをスクリーン印刷法等により充填し、加熱して溶剤を飛散させて乾燥し、光硬化させる工程を繰り返して形成される多層セラミック回路基板に用いられる。尚、この導電性ペーストについては、光源としてコンベア式のUV炉等を用いて加熱しながら露光を行うと、短時間で効率よく硬化させることができる。
【0042】
【実施例】
導電性金属として平均粒径が5μmの銀粉末、絶縁性無機材料として平均粒径が2μmの石英ガラス粉末、光重合開始剤として、2−メチル−1−〔4−(メチルチオ)フェニル〕−2−モンフォリノプロパノン−1(チバガイギー社製イルガキュア907)とジエチルチオキサントンからなる混合物、光硬化性樹脂としてトリメチロールプロパントリアクリレート及びその高分子体、有機バインダのその他の成分としてイソブチルメタクリレート、可塑剤としてジオクチルフタレート(DOP)、有機溶剤としてブチルカルビトールアセテートを用意し、絶縁性無機材料を導電性金属の0.5重量%とし、絶縁性無機材料と導電性金属の合計重量を全量中70重量%とし、光重合開始剤、光硬化性樹脂、イソブチルメタクリレート、及びジオクチルフタレート(DOP)からなる有機バインダを30重量%、ペースト全量中の有機溶剤を20重量%の混合物を、セラミック製3本ロールミルにより混練して本発明の導電性ペーストを作製した。尚、有機バインダ中のDOPの量は10重量%とした。
【0043】
さらに、絶縁性無機材料と導電性金属の合計重量、有機バインダ量、可塑剤量、有機溶剤量を、表1に示すように変化させて、導電性ペーストを作製した。尚、上記実施例は試料No.2として記載した。上記導電性ペーストを用いて、以下のようにして回路基板を作製した。
【0044】
絶縁層を形成するためのセラミックスリップ材を、絶縁材料として平均粒径が3μmであるアルミナ粉末50重量%と、平均粒径が3μmの硼珪酸鉛ガラス粉末50重量%とを混合したものを用い、光硬化性モノマとしてエチレン性不飽和結合を有するポリエチレングリコールジメタクリレート、有機バインダとしてビアホール用貫通孔及びシールド用貫通溝形成のための現像処理においてアルカリ水溶液に可溶な一定量のカルボキシル基を含むポリ(イソ)ブチルメタクリレートを用い、光重合開始剤としてイルガキュア907とジエチルチオキサントン、有機溶剤としてジエチレングリコールモノブチルエーテルアセテートを用い、これらを混合しボールミルで混練して作製した。
【0045】
セラミックスリップ材を、図3(a)に示すように、支持基板31上にドクターブレード法により塗布、乾燥して80μmの厚みをもつ絶縁膜32aを形成し、露光処理を施し、図3(b)に示すように、この絶縁膜32aにセラミックスリップ材を塗布、乾燥して80μmの厚みをもつ絶縁膜32bを形成した。この絶縁膜32bに露光処理、現像処理を施して所定の位置にビアホール用貫通孔33b及びシールド用貫通溝34bを形成した。
【0046】
具体的には、貫通孔33b及び貫通溝34bを形成する領域が遮光されるフォトターゲットを用いて、貫通孔33b及び貫通溝34bを形成する以外の領域に超高圧水銀灯にて100mJ/cm2 の露光を行ってその領域を硬化させ、露光されなかった未硬化領域をトリエタノールアミン水溶液の弱アルカリ水溶液を用いたスプレー現像にて溶解除去し、80℃、10分間で現像液を乾燥させて貫通孔33b及び貫通溝34bを形成した。
【0047】
この貫通孔33b及び貫通溝34bに、図3(c)に示すように、上記導電性ペーストをそれぞれスクリーン印刷法により充填し、100℃で加熱し、乾燥してビアホール導体35b及びシールド導体36bを形成した。このビアホール導体35b及びシールド導体36bにメタルハライドランプ等のUV光源を用いて露光量1〜5J/cm2 の紫外線を照射し、ビアホール導体35b及びシールド導体36bを硬化させた。
【0048】
次に、図3(d)に示すように、上記したセラミックスリップ材を塗布、乾燥して絶縁膜32cを形成した後、絶縁膜32c表面を観察し、ビアホール導体35b及びシールド導体36b上方の絶縁膜32cの突出の有無について判断した。突出の有無については、肉眼で突出が確認できるか否かで判断し、その結果を表1に示した。
【0049】
この後、絶縁膜32cの露光、現像処理によりビアホール用貫通孔33c及びシールド用貫通溝34cを形成し、80℃10分間の乾燥を行った後、貫通孔33c及び貫通溝34c下部にあるビアホール導体35b及びシールド導体36bの表面状態を観察し、クラックの有無について肉眼で判断し、その結果も表1に示した。
この後、図3(e)に示すように、導電性ペーストの貫通孔33c及び貫通溝34cへの充填、乾燥、紫外線硬化処理を行い、ビアホール導体35c及びシールド導体36cを作製した。さらに、上記と同様にして絶縁膜32d、ビアホール導体35d及びシールド導体36dを作製し、積層成形体を作製し、これを支持基板31から外した。
【0050】
次に、積層成形体の断面におけるビアホール導体35b〜35d及びシールド導体36b〜36dの状態について観察した。この結果を表1に示した。
【0051】
【表1】
【0052】
表1より、本発明の試料では、絶縁膜32c表面に凹凸がなく、シールド導体36bの表面にもクラックの発生がなく、さらに、焼成後のビアホール導体及びシールド壁についても不良はなかった。
【0053】
一方、試料No.10では、絶縁膜32cの塗布、乾燥後にビアホール導体35b、シールド導体36b上端が絶縁膜32b表面から突出しており、絶縁膜32c表面に突出が見られ、積層成形体としても大きな凹凸が確認された。また、試料No.4では、シールド用貫通溝34c下部のシールド導体36bの中央に沿ってクラックが確認された。
【0054】
この後上記積層成形体を500℃で脱バインダを行った後、900℃で1時間焼成を行った。この焼成体についてビアホール導体及びシールド導体の焼成状態を観察したところ、本発明の導電性ペーストを充填したビアホール導体及びシールド導体については緻密な焼結状態で導通の問題はなく、シールド導体もほぼ垂直であったが、試料No.4では垂直なシールド壁が形成されていなかった。
【0055】
【発明の効果】
本発明の導電性ペーストでは、光硬化性樹脂を含有する絶縁膜を露光現像してビアホール用貫通孔及び回路間の相互干渉を防止するための基板厚み方向へのシールド用貫通溝を形成し、このような貫通孔及び貫通溝に、導電性ペーストをスクリーン印刷法等により充填し、加熱して溶剤を飛散させて乾燥し、光硬化させることにより、絶縁膜の上面に塗布されるスリップ材に含有される有機溶剤がビアホール導体やシールド導体に浸透しにくくなり、ビアホール導体やシールド導体の導通不良や変質を防止できるとともに、ビアホール導体及びシールド導体が形成された絶縁膜上に塗布されるスリップ材乾燥工程においても、これら導体の絶縁膜面からの突出や下層あるいは支持基板からの剥離を防止できる。
【0056】
さらに、シールド導体上に絶縁膜を形成し、これに再度露光、現像処理によりシールド用貫通溝を形成しても、現像処理後に上層膜に発生する力により下層のシールド導体表面にクラックが発生することがなくなり、垂直でかつ信頼性の高いシールド壁の形成が可能となる。これにより、シールド性良好な複数の回路機能内蔵の高周波モジュール用回路基板を提供することができる。
【図面の簡単な説明】
【図1】高周波複合回路ブロックの斜視図である。
【図2】図1のA−A線における断面図である。
【図3】ビルドアップ多層方式による製法を説明する工程図である。
【図4】従来の導電性ペーストを用いた際のシールド導体表面へのクラックの発生を説明するための工程図である。
【符号の説明】
32a〜32d・・・絶縁膜
31・・・支持基板
33b〜33d・・・ビアホール用貫通孔
34b〜34d・・・シールド用貫通溝
35b〜35d・・・ビアホール導体
36b〜36d・・・シールド導体
Claims (3)
- 導電性金属と、絶縁性無機材料と、光重合開始剤、光硬化性樹脂及び可塑剤を含む有機バインダと、有機溶剤とを含有する回路基板のシールド壁形成用導電性ペーストであって、
前記導電性金属、前記絶縁性無機材料及び前記有機バインダの合量を100重量%とした時、前記導電性金属と前記絶縁性無機材料の合量が70〜95重量%、前記有機バインダが5〜30重量%であり、該有機バインダ全量中に可塑剤を5〜25重量%含有することを特徴とする回路基板のシールド壁形成用導電性ペースト。 - 可塑剤がジブチルフタレート及び/又はジオクチルフタレートであることを特徴とする請求項1記載の回路基板のシールド壁形成用導電性ペースト。
- 光硬化性樹脂を含有する絶縁膜を露光現像してシールド用貫通溝を形成し、該シールド用貫通溝に、請求項1又は 2 記載の導電性ペーストを充填して乾燥し、光硬化させる工程を繰り返して積層成形体を作製し、該積層成形体を焼成することを特徴とする回路基板の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP18583299A JP3677414B2 (ja) | 1999-06-30 | 1999-06-30 | 回路基板のシールド壁形成用導電性ペースト及び回路基板の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP18583299A JP3677414B2 (ja) | 1999-06-30 | 1999-06-30 | 回路基板のシールド壁形成用導電性ペースト及び回路基板の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2001014944A JP2001014944A (ja) | 2001-01-19 |
JP3677414B2 true JP3677414B2 (ja) | 2005-08-03 |
Family
ID=16177670
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP18583299A Expired - Fee Related JP3677414B2 (ja) | 1999-06-30 | 1999-06-30 | 回路基板のシールド壁形成用導電性ペースト及び回路基板の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3677414B2 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4843291B2 (ja) * | 2005-10-18 | 2011-12-21 | 東洋アルミニウム株式会社 | アルミニウムペースト組成物およびそれを用いた太陽電池素子 |
KR100749609B1 (ko) | 2006-02-09 | 2007-08-14 | 제일모직주식회사 | 도전성 폴리머를 함유한 감광성 수지 조성물 |
-
1999
- 1999-06-30 JP JP18583299A patent/JP3677414B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2001014944A (ja) | 2001-01-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4789299B2 (ja) | 多層基板の製法 | |
JP3677414B2 (ja) | 回路基板のシールド壁形成用導電性ペースト及び回路基板の製造方法 | |
US20040134875A1 (en) | Circuit-parts sheet and method of producing a multi-layer circuit board | |
JP3580688B2 (ja) | 積層セラミック回路基板の製造方法 | |
JP3236785B2 (ja) | 積層セラミック基板の製造方法 | |
JP4044830B2 (ja) | 複合シートの製造方法、並びに積層部品の製造方法 | |
JP4737958B2 (ja) | セラミック回路基板の製造方法 | |
JP3550283B2 (ja) | 高周波複合回路基板 | |
JP3563577B2 (ja) | 電子部品表面実装用基板 | |
JPH11312855A (ja) | コンデンサ内蔵基板 | |
JP2000077807A (ja) | ビアホール充填用導電性ペースト | |
JP3389383B2 (ja) | 高周波複合回路ブロックおよびその製造方法 | |
JP2005217051A (ja) | 複合シート及び積層部品並びにその製造方法 | |
JP2004202831A (ja) | 複合シート、積層体およびそれらの製造方法、ならびに積層部品 | |
JPH10189869A (ja) | 高周波モジュール基板およびその製造方法 | |
JP3323083B2 (ja) | セラミック積層体の製造方法 | |
JP2005217580A (ja) | 高周波モジュール | |
JP2004296543A (ja) | 複合シートの製造方法、並びに積層部品の製造方法 | |
JP2003151351A (ja) | 導電性ペースト及びセラミック回路基板の製法 | |
JP4072045B2 (ja) | 複合シートの製造方法および積層部品の製造方法 | |
JP2005136007A (ja) | 複合シート、並びに積層部品の製造方法 | |
JP3500244B2 (ja) | セラミック基板の製造方法 | |
JP2005159039A (ja) | 回路形成用積層体および回路基板 | |
JP3860696B2 (ja) | 多層基板の製法 | |
JP4550560B2 (ja) | 感光性材料、感光性シート、およびそれを用いた多層回路基板の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040901 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040914 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20041112 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050428 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050509 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090513 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090513 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100513 Year of fee payment: 5 |
|
LAPS | Cancellation because of no payment of annual fees |