JP3673342B2 - セラミック回路基板及びその製造方法 - Google Patents
セラミック回路基板及びその製造方法 Download PDFInfo
- Publication number
- JP3673342B2 JP3673342B2 JP28736796A JP28736796A JP3673342B2 JP 3673342 B2 JP3673342 B2 JP 3673342B2 JP 28736796 A JP28736796 A JP 28736796A JP 28736796 A JP28736796 A JP 28736796A JP 3673342 B2 JP3673342 B2 JP 3673342B2
- Authority
- JP
- Japan
- Prior art keywords
- conductor
- weight
- ceramic
- conductor material
- via hole
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/09—Use of materials for the conductive, e.g. metallic pattern
- H05K1/092—Dispersed materials, e.g. conductive pastes or inks
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/4038—Through-connections; Vertical interconnect access [VIA] connections
- H05K3/4053—Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques
- H05K3/4061—Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques for via connections in inorganic insulating substrates
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
- H05K3/4626—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials
- H05K3/4629—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials laminating inorganic sheets comprising printed circuits, e.g. green ceramic sheets
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
- Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
- Manufacturing Of Printed Wiring (AREA)
- Parts Printed On Printed Circuit Boards (AREA)
Description
【0001】
【発明の属する技術分野】
本発明は、ビアホール内を充たし、且つその端部がセラミック基板の表面に十分に突き出したビアホール用導体と、セラミック基板の表面に形成され、少なくとも上記ビアホール用導体と導通する配線用導体からなる配線層とを備えるセラミック回路基板及びその製造方法に関する。本発明のセラミック回路基板は特に複数積層されて多層セラミック回路基板とされ、移動通信分野等における高周波領域で用いられる共振器、フィルタなどとして使用される。
【0002】
【従来の技術】
近年、移動通信分野での技術の進展が著しく、それら高周波領域における用途で用いるのに適した材料として、抵抗の低い導体及び誘電損失の小さいガラスセラミック等が注目されている。これらの素材を用いた多層セラミック回路基板の内部導体としては、通常、Ag、AgとPdとの混合物、Cu及びAgとPtとの混合物等が用いられているが、特に高い信頼性が要求される部品にはAuが用いられる。
【0003】
また、多層セラミック回路基板では、各層に設けられる配線層を構成する導体間の導通は、ビアによる方法によってなされるのが一般的である。このビアはセラミックグリーンシートに設けられた貫通孔(ビアホール)に導体材料を充填し、これを焼成することにより形成される。この貫通孔に充填されるビアホール用導体材料としては、通常、Agが、また用途によってはAgとPdとの混合物、AgとPtとの混合物及びCu等が用いられる。
【0004】
しかし、配線層がAuによって構成される場合、上記の各種のビアホール用導体材料を貫通孔に充填し、焼成すると、異種材料間の相互拡散速度の差により、焼成時に配線層とビアとの接合界面に空洞が形成されることがある(カーケンダル効果と呼ばれる。)。その結果、Auからなる配線用導体とビア内のビアホール用導体との間の導通不良或いは断線を生じ易く、高い信頼性を得ることは困難である。この場合、ビアホール用導体材料として配線用導体材料と同じAu粉末を多量に含む材料を使用すれば問題はないが、Au粉末は高価でありコストの面で非常に不利となる。
【0005】
上記のカーケンダル効果による、配線用導体とビアホール用導体との間の導通不良或いは断線を回避する方法が提案されている。例えば基板表裏面の第1層のビアホール内導体材料と接続する導体材料が異なる部分において、このビアホールと接続する配線層を他の配線層よりも厚く構成するという方法がある(特開平7−273457号公報)。しかし、この方法を適用することができるのは表裏面と接する第1層のみに限定されている。このように第1層のみに限定するのは、内部まで上記の構造とした場合、基板の厚みに凹凸を生じてしまい、表裏面が平滑にならない等の問題があるためである。
【0006】
【発明が解決しようとする課題】
本発明は、上記従来の問題を解決するものであり、配線層を構成する導体材料として主にAuを使用し、特に低温において焼成することができるセラミック材料を用いる。また、ビアホール用の導体材料をAuにほとんど拡散しないPdを比較的多量に含むものとし、且つ有機バインダの量比を少なくすることによって、ビアホール内の導体のセラミック基板表面への突き出し量を大きくする。これによってAu等からなる配線用導体とビアホール用導体との導通不良或いは断線を抑え、信頼性の高いセラミック回路基板及びその製造方法を提供することを目的とする。
【0007】
【課題を解決するための手段】
本発明のセラミック回路基板は、ビアホールを有するセラミック基板、該ビアホール内を充たし、且つ該セラミック基板の表面から20〜50μm突き出しているビアホール用導体及び配線用導体により構成される配線層を備え、該ビアホール用導体と該配線用導体とは導通しており、該ビアホール用導体はAgとPdとからなり、該Agと該Pdとの合計量を100重量%とした場合に、該Pdは20〜55重量%であり、該配線用導体は、該配線用導体を100重量%とした場合に、50重量%以上のAuを含有することを特徴とする。
【0008】
上記「ビアホール」は上記「セラミック基板」を貫通する細孔であり、その内部はビアホール用導体によって充たされている。このセラミックグリーンシートに設けられた貫通孔にビアホール用導体材料を充填した後、焼成することにより、上記「ビアホール用導体」の生成とともにビアが形成される。ビアの径は焼成に伴う収縮によって貫通孔の径よりも少し小さくなるが、通常、200〜400μm、特に250〜350μmとすることができる。この場合、貫通孔の孔径は250〜450μm、特に300〜400μmとすればよく、貫通孔の孔径がこの程度であれば、ビアホール用導体材料の充填が容易であって、セラミック基板表裏面を確実に導通させることができる。
【0009】
また、ビアホール用導体はセラミック基板の表面から所定の高さ突き出していなければならない。この所定の高さとは、このビアホール用導体と上記「配線用導体」とが確実に接合され、導通される程度の高さという意味である。本発明では、この高さのことを「突き出し量」という。この突き出し量は、「20〜50μm」であり、「20〜40μm」であることが更に好ましい。突き出し量が20μm未満では、ビアホール用導体中のPdの量比を高くしても、ビアホール用導体と配線用導体との導通不良を起こし、セラミック回路基板の信頼性が低下する。一方、突き出し量が50μmであれば十分信頼性の高いセラミック回路基板が得られる。また、50μmを越える突き出し量では、特に配線用導体材料を同時焼成しない場合は、この配線用導体材料を印刷する際に、その印刷面からビアホール用導体が突き出したりして却って問題となる。
【0010】
尚、上記の突き出し量は特に25〜40μm、更には30〜40μmとすることがより好ましい。この範囲の突き出し量であれば、特にビアホール用導体中のPdの量比を20重量%以上とすれば、焼成を繰り返しても、また、その後の信頼性試験或いは使用環境等によっても断線を起こすことがほとんどなく、非常に信頼性の高いセラミック回路基板を得ることができる。
【0011】
上記「ビアホール用導体」は「Ag」と「Pd」とからなる。このPdは配線用導体の主体をなすAuにほとんど拡散せず、所謂カーケンダル効果によるビアホール用導体と配線用導体との間の空間の生成が抑えられる。特に、AgとPdとの合計量を100重量%とした場合に、Pdを20〜55重量%とすれば、上記の空間の生成はより確実に抑えられる。これはAgがAuに拡散したとしても、比較的多量に含有されているPdがAuとの接続を保つためである。
【0012】
上記のPdの含有量が20重量%未満では、ビアホール用導体と配線用導体との導通が不安定となる。また、55重量%を越える場合は、合金粉末として所定の粒径とすることが難しくなり、メタライズ用の合金粉末として適したものが得られない。このPdの含有量は特に20〜50重量%、更には25〜35重量%とすることが好ましい。Pdの含有量がこの範囲であれば、より確実な導通がなされるとともに、所定粒径の合金粉末を容易に調製することができる。
【0013】
上記「配線用導体」はAuのみからなるか、又はこのAuとAg、Pd及びPtのうちの少なくとも1種の金属元素とからなるものを使用することができる。配線用導体がAuのみからなる場合は信頼性の高いセラミック回路基板が得られるが、所要性能とコストとのバランスを考え、上記の各種の金属元素を併用することができる。配線用導体を100重量%とした場合に、このAuは「50重量%以上」である必要があり、特に80重量%以上であればより好ましい。このAuが50重量%未満では、導通抵抗が高くなりすぎ、信頼性に劣るため好ましくない。
【0014】
本発明のセラミック回路基板の製造方法は、セラミックグリーンシートに貫通孔を設け、該貫通孔内に、ビアホール用導体材料を充填した後、一次焼成し、その後、上記セラミックグリーンシートが焼成されてなるセラミック基板の表面に突き出した上記ビアホール用導体材料が焼成されてなるビアホール用導体の表面、及び上記セラミック基板の表面に、配線用導体材料を印刷し、次いで、二次焼成してセラミック回路基板を製造する方法において、上記ビアホール用導体材料は、第1の導体材料と第1の有機バインダとを含み、該第1の導体材料はAgとPdからなり、該Agと該Pdとの合計量を100重量%とした場合に、上記第1の有機バインダは3.5〜6.5重量%であり、上記配線用導体材料は、少なくともAuを含む第2の導体材料と第2の有機バインダとを含有し、該第2の導体材料を100重量%とした場合に、上記Auは50重量%以上であることを特徴とする。
【0015】
また、他の本発明のセラミック回路基板の製造方法は、セラミックグリーンシートに貫通孔を設け、該貫通孔内に、ビアホール用導体材料を充填し、その後、該ビアホール用導体材料の端面及び上記セラミックグリーンシートの表面に、配線用導体材料を印刷し、次いで、一体に焼成してセラミック回路基板を製造する方法において、上記ビアホール用導体材料は、第1の導体材料と第1の有機バインダとを含み、該第1の導体材料はAgとPdからなり、該Agと該Pdとの合計量を100重量%とした場合に、上記第1の有機バインダは3.5〜6.5重量%であり、上記配線用導体材料は、少なくともAuを含む第2の導体材料と第2の有機バインダとを含有し、該第2の導体材料を100重量%とした場合に、上記Auは50重量%以上であることを特徴とする。
【0016】
上記「セラミックグリーンシート」に設けられる上記「貫通孔」は、例えば低温において焼成することができるガラスセラミックの場合、その孔径が焼成によって10〜20%程度小さくなる。このことを考慮し、焼成後のビアホールの径が前記の範囲となるような孔径の貫通孔とすればよい。また、上記「ビアホール用導体材料」は、特に上記量比の「Ag」と「Pd」とからなる上記「第1の導体材料」と、上記「第1の有機バインダ」とを含有する。この第1の有機バインダとしては、エチルセルロース等、通常、この用途に使用される有機バインダを用いることができる。これらAg、Pd及び第1の有機バインダに、更にブチルカルビトールアセテート等の適宜溶媒を加え、混練、調合することにより、ペースト状のビアホール用導体材料を得ることができる。
【0017】
尚、上記の第1の有機バインダの配合量によって、ビアホール用導体のセラミック基板表面からの突き出しの程度を制御することができる。この第1の有機バインダの量が少ないと突き出し量は大きくなる。一方、第1の有機バインダが多いと突き出し量は少なくなり或いはビアホールの容積よりも、ビアホール用導体の体積のほうが小さくなって、ビアホール用導体の端面は、ビアホール内に陥没した状態となる。公知技術では、通常、この第1の有機バインダは7〜8重量%程度使用され、この場合、突き出し量は−30μm(−は陥没を意味する。)から高々+10μm程度にしかならない。
【0018】
本発明ではAgとPdとの合計量を100重量%とした場合に、第1の有機バインダを「3.5〜6.5重量%」使用する。この第1の有機バインダは特に4.0〜6.0重量%、更には4.5〜5.5重量%とすることがより好ましい。第1の有機バインダの配合量が3.5重量%未満では、ビアホール用導体の突き出し量が大きくなりすぎ、また、セラミック材料とビアホール用導体材料との焼結性の差によって、ビアホールの周辺のセラミック基板に割れを生ずることがある。一方、第1の有機バインダの配合量が6.5重量%を越える場合は、ビアホール用導体の突き出し量が15μm未満となり、断線を生じ易くなる。
【0019】
尚、上記の溶媒は、ペースト状のビアホール用導体材料を、貫通孔に充填する際の作業性等を考慮し、適宜の量配合とすればよい。通常、AgとPdとの合計量に対して3〜10重量%、特に3〜7重量%程度とすればよく、これによって適度な粘度を有する、作業性に優れたビアホール用導体材料とすることができる。
【0020】
また、上記「配線用導体材料」に使用される上記「第2の有機バインダ」としては、第1の有機バインダと同様のものを使用することができる。その上記「第2の導体材料」に対する配合量は、第2の導体材料を100重量%とした場合に、3〜8重量%、特に4〜6重量%程度とすればよい。この配線用導体材料にもビアホール用導体材料と同様、ブチルカルビトールアセテート等の溶媒を配合することにより、ペースト状の配線用導体材料を得ることができる。この場合、溶媒は印刷厚み、作業性等を考慮して適宜の量とすればよいが、第2の導体材料を100重量%とした場合に、10〜20重量%、特に13〜17重量%程度配合することにより、適度な粘度を有する、作業性に優れた配線用導体材料とすることができる。
【0021】
更に、セラミックグリーンシートは、1000℃以下の比較的低温において焼成することができるセラミック材料からなるものであることが好ましい。このように低温焼成することができるセラミック材料としては、特に誘電損失の小さいガラスセラミックが好適である。この低温で焼成することができるセラミック材料は、配線用導体材料を印刷した後、一体に同時焼成することができる。そのため、ビアホール用導体材料中の第1の有機バインダの配合量を、本発明において特定したビアホール用導体のセラミック基板表面からの突き出し量が40μmを越える程度に少量にしても、配線用導体材料の印刷面からビアホール用導体が突き出すといった問題を生ずることがなく好ましい。
【0022】
また、本発明における上記「一次焼成」では、配線用導体材料は印刷されていないため、低温での焼成を特に考慮する必要はなく、1000℃を越える温度で焼成することもできる。しかし、セラミック材料としてガラスセラミックス等、低温で焼成することができるものを使用した場合は、1000℃以下、850〜1000℃、特に900〜950℃で焼成することが好ましい。更に、上記「二次焼成」及び上記「一体に焼成」する場合は、Auを主体とする配線用導体材料が印刷されているため、上記のガラスセラミック等の低温で焼成することができるセラミック材料を使用し、850〜1000℃、特に900〜950℃で焼成することが好ましい。焼成時間は特定されないが、30分間から2時間、特に30分間から1時間程度とすることができる。
【0023】
【発明の実施の形態】
以下、本発明を実施例によって詳しく説明する。
(1) ビアホール用導体材料の調製
平均粒径5μm、Pdの量比0、15、20、30及び55重量%のAgとPdとの合金粉末200gに、第1の有機バインダとしてエチルセルロースを8〜14g及び溶媒としてブチルカルビトールアセテートを10g配合し、3対のローラを有する混練ローラによって混練し、ペースト状のビアホール用導体材料を調製した。尚、第1の有機バインダの配合量を上記範囲内で適宜調整することにより、ビアホール用導体の突き出し量を0、15、20、25、30、35及び40μmとなるようにした。
【0024】
(2) 配線用導体材料の調製
平均粒径1.4μmのAu粉末100gに、第2の有機バインダとしてエチルセルロースを5g及び溶媒としてブチルカルビトールアセテートを15g配合し、3対のローラを有する混練ローラによって混練し、ペースト状の配線用導体材料を調製した。
【0025】
(3) セラミック多層回路基板の作製
厚さ0.35mmのガラスセラミックからなるグリーンシートを5枚調製し、各グリーンシートに直径0.35mmの貫通孔を64個設けた。その後、この貫通孔に上記(1) において調製したビアホール用導体材料を充填した。次いで、少なくとも充填されたビアホール用導体材料の端面を覆う形で、上記(2) において調製した配線用導体材料を印刷した。その後、これらを積層し、脱バインダ処理した後、930℃で30分間焼成した。焼成後のビアの直径を表層のセラミック基板において観察したところ、焼成収縮によって0.30mmとなっていた。
【0026】
(4) ビアホール用導体の突き出し量の測定
ビアホール用導体材料をグリーンシートの貫通孔に充填し、配線用導体材料は印刷せずに上記(3) と同様にして脱バインダ処理し、焼成した。得られたセラミック基板の表面に突き出したビアホール用導体の高さを表面粗さ計によって測定した。尚、表1の突き出し量の数値は、20個のビアホール用導体の突き出し量の平均値である。また、表1の突き出し量は上記のようにして測定したものであるため、断線発生率を測定したセラミック回路基板の突き出し量そのものではないが同等であるものと考えられる。
【0027】
(5)断線発生率の評価
上記(3)において作製したセラミック多層回路基板を用いて、〔1〕上記の930℃、30分間の焼成をした後、〔2〕上記のセラミック多層回路基板作製後の外部取り付け導体等の焼成を模した870℃、15分間の複数回(1、3及び5回)の熱処理をした後、及び〔3〕基板の実装時の使用環境を模した−45〜+125℃における100回の冷熱サイクルを実施した後、における断線発生率を評価した。上記〔1〕〜〔3〕をこの順に実施し、それぞれの段階における断線発生率を評価し、〔3〕の冷熱サイクル後も断線せずに残ったものを最終合格品とし、その残った割合を最終合格率として求めた。この最終合格率は少なくとも90%以上、好ましくは100%であることを目標とした。尚、断線の有無は導通チェッカーによって確認した。結果を表1に示す。
【0028】
【表1】
【0029】
表1の結果によれば、ビアホール用導体の突き出し量が0μmである場合は、この導体中のPdの量比が55重量%と高くても、最終合格率は僅か13%であり、このセラミック多層回路基板は実用に供し得ないものであることが分かる。また、突き出し量が本発明の下限値未満の15μmである場合は、Pdの量比を20重量%以上とすれば、最終合格率はほぼ80%以上となり、突き出し量が0μmである場合に比べて大きく改善される。
【0030】
更に、突き出し量が本発明の下限値である20μmである場合は、Pdの量比を本発明の下限値である20重量%以上とすれば、最終合格率は100%となることが分かる。また、突き出し量が25μm以上では、Pdの量比が15重量%であっても最終合格率は80%以上となり、特に突き出し量が30μm以上では最終合格率は90%以上、更には突き出し量が40μmであれば、Pdの量比が15重量%であっても、最終合格率はほぼ100%となることが分かる。尚、最終合格品の導通抵抗の変化率について調べたところ、初期抵抗値の10%以内と良好であることが確認できた。
【0031】
【発明の効果】
本発明によれば、ビアホール用導体として高価なAuを使用することなく、焼成或いは信頼性試験等におけるAu又はAuを主体とする配線用導体と、AgとPdとからなるビアホール用導体との間で発生し易い導通不良或いは断線といったトラブルが大幅に低減された、又はそのようなトラブルのないセラミック回路基板を得ることができる。このセラミック回路基板では、ビアホール用導体として高価なAuを使用しないため、コスト的に有利であり、信頼性も大きく向上する。
【0032】
また、本発明によれば、AgとPd及び特定量の第1の有機バインダを含むビアホール用導体材料を使用することにより、この導体材料が焼成されてなるビアホール用導体と、Auを主体とする配線用導体材料が焼成されてなる配線用導体との間の導通不良或いは断線を生ずることのないセラミック回路基板を容易に製造することができる。
【発明の属する技術分野】
本発明は、ビアホール内を充たし、且つその端部がセラミック基板の表面に十分に突き出したビアホール用導体と、セラミック基板の表面に形成され、少なくとも上記ビアホール用導体と導通する配線用導体からなる配線層とを備えるセラミック回路基板及びその製造方法に関する。本発明のセラミック回路基板は特に複数積層されて多層セラミック回路基板とされ、移動通信分野等における高周波領域で用いられる共振器、フィルタなどとして使用される。
【0002】
【従来の技術】
近年、移動通信分野での技術の進展が著しく、それら高周波領域における用途で用いるのに適した材料として、抵抗の低い導体及び誘電損失の小さいガラスセラミック等が注目されている。これらの素材を用いた多層セラミック回路基板の内部導体としては、通常、Ag、AgとPdとの混合物、Cu及びAgとPtとの混合物等が用いられているが、特に高い信頼性が要求される部品にはAuが用いられる。
【0003】
また、多層セラミック回路基板では、各層に設けられる配線層を構成する導体間の導通は、ビアによる方法によってなされるのが一般的である。このビアはセラミックグリーンシートに設けられた貫通孔(ビアホール)に導体材料を充填し、これを焼成することにより形成される。この貫通孔に充填されるビアホール用導体材料としては、通常、Agが、また用途によってはAgとPdとの混合物、AgとPtとの混合物及びCu等が用いられる。
【0004】
しかし、配線層がAuによって構成される場合、上記の各種のビアホール用導体材料を貫通孔に充填し、焼成すると、異種材料間の相互拡散速度の差により、焼成時に配線層とビアとの接合界面に空洞が形成されることがある(カーケンダル効果と呼ばれる。)。その結果、Auからなる配線用導体とビア内のビアホール用導体との間の導通不良或いは断線を生じ易く、高い信頼性を得ることは困難である。この場合、ビアホール用導体材料として配線用導体材料と同じAu粉末を多量に含む材料を使用すれば問題はないが、Au粉末は高価でありコストの面で非常に不利となる。
【0005】
上記のカーケンダル効果による、配線用導体とビアホール用導体との間の導通不良或いは断線を回避する方法が提案されている。例えば基板表裏面の第1層のビアホール内導体材料と接続する導体材料が異なる部分において、このビアホールと接続する配線層を他の配線層よりも厚く構成するという方法がある(特開平7−273457号公報)。しかし、この方法を適用することができるのは表裏面と接する第1層のみに限定されている。このように第1層のみに限定するのは、内部まで上記の構造とした場合、基板の厚みに凹凸を生じてしまい、表裏面が平滑にならない等の問題があるためである。
【0006】
【発明が解決しようとする課題】
本発明は、上記従来の問題を解決するものであり、配線層を構成する導体材料として主にAuを使用し、特に低温において焼成することができるセラミック材料を用いる。また、ビアホール用の導体材料をAuにほとんど拡散しないPdを比較的多量に含むものとし、且つ有機バインダの量比を少なくすることによって、ビアホール内の導体のセラミック基板表面への突き出し量を大きくする。これによってAu等からなる配線用導体とビアホール用導体との導通不良或いは断線を抑え、信頼性の高いセラミック回路基板及びその製造方法を提供することを目的とする。
【0007】
【課題を解決するための手段】
本発明のセラミック回路基板は、ビアホールを有するセラミック基板、該ビアホール内を充たし、且つ該セラミック基板の表面から20〜50μm突き出しているビアホール用導体及び配線用導体により構成される配線層を備え、該ビアホール用導体と該配線用導体とは導通しており、該ビアホール用導体はAgとPdとからなり、該Agと該Pdとの合計量を100重量%とした場合に、該Pdは20〜55重量%であり、該配線用導体は、該配線用導体を100重量%とした場合に、50重量%以上のAuを含有することを特徴とする。
【0008】
上記「ビアホール」は上記「セラミック基板」を貫通する細孔であり、その内部はビアホール用導体によって充たされている。このセラミックグリーンシートに設けられた貫通孔にビアホール用導体材料を充填した後、焼成することにより、上記「ビアホール用導体」の生成とともにビアが形成される。ビアの径は焼成に伴う収縮によって貫通孔の径よりも少し小さくなるが、通常、200〜400μm、特に250〜350μmとすることができる。この場合、貫通孔の孔径は250〜450μm、特に300〜400μmとすればよく、貫通孔の孔径がこの程度であれば、ビアホール用導体材料の充填が容易であって、セラミック基板表裏面を確実に導通させることができる。
【0009】
また、ビアホール用導体はセラミック基板の表面から所定の高さ突き出していなければならない。この所定の高さとは、このビアホール用導体と上記「配線用導体」とが確実に接合され、導通される程度の高さという意味である。本発明では、この高さのことを「突き出し量」という。この突き出し量は、「20〜50μm」であり、「20〜40μm」であることが更に好ましい。突き出し量が20μm未満では、ビアホール用導体中のPdの量比を高くしても、ビアホール用導体と配線用導体との導通不良を起こし、セラミック回路基板の信頼性が低下する。一方、突き出し量が50μmであれば十分信頼性の高いセラミック回路基板が得られる。また、50μmを越える突き出し量では、特に配線用導体材料を同時焼成しない場合は、この配線用導体材料を印刷する際に、その印刷面からビアホール用導体が突き出したりして却って問題となる。
【0010】
尚、上記の突き出し量は特に25〜40μm、更には30〜40μmとすることがより好ましい。この範囲の突き出し量であれば、特にビアホール用導体中のPdの量比を20重量%以上とすれば、焼成を繰り返しても、また、その後の信頼性試験或いは使用環境等によっても断線を起こすことがほとんどなく、非常に信頼性の高いセラミック回路基板を得ることができる。
【0011】
上記「ビアホール用導体」は「Ag」と「Pd」とからなる。このPdは配線用導体の主体をなすAuにほとんど拡散せず、所謂カーケンダル効果によるビアホール用導体と配線用導体との間の空間の生成が抑えられる。特に、AgとPdとの合計量を100重量%とした場合に、Pdを20〜55重量%とすれば、上記の空間の生成はより確実に抑えられる。これはAgがAuに拡散したとしても、比較的多量に含有されているPdがAuとの接続を保つためである。
【0012】
上記のPdの含有量が20重量%未満では、ビアホール用導体と配線用導体との導通が不安定となる。また、55重量%を越える場合は、合金粉末として所定の粒径とすることが難しくなり、メタライズ用の合金粉末として適したものが得られない。このPdの含有量は特に20〜50重量%、更には25〜35重量%とすることが好ましい。Pdの含有量がこの範囲であれば、より確実な導通がなされるとともに、所定粒径の合金粉末を容易に調製することができる。
【0013】
上記「配線用導体」はAuのみからなるか、又はこのAuとAg、Pd及びPtのうちの少なくとも1種の金属元素とからなるものを使用することができる。配線用導体がAuのみからなる場合は信頼性の高いセラミック回路基板が得られるが、所要性能とコストとのバランスを考え、上記の各種の金属元素を併用することができる。配線用導体を100重量%とした場合に、このAuは「50重量%以上」である必要があり、特に80重量%以上であればより好ましい。このAuが50重量%未満では、導通抵抗が高くなりすぎ、信頼性に劣るため好ましくない。
【0014】
本発明のセラミック回路基板の製造方法は、セラミックグリーンシートに貫通孔を設け、該貫通孔内に、ビアホール用導体材料を充填した後、一次焼成し、その後、上記セラミックグリーンシートが焼成されてなるセラミック基板の表面に突き出した上記ビアホール用導体材料が焼成されてなるビアホール用導体の表面、及び上記セラミック基板の表面に、配線用導体材料を印刷し、次いで、二次焼成してセラミック回路基板を製造する方法において、上記ビアホール用導体材料は、第1の導体材料と第1の有機バインダとを含み、該第1の導体材料はAgとPdからなり、該Agと該Pdとの合計量を100重量%とした場合に、上記第1の有機バインダは3.5〜6.5重量%であり、上記配線用導体材料は、少なくともAuを含む第2の導体材料と第2の有機バインダとを含有し、該第2の導体材料を100重量%とした場合に、上記Auは50重量%以上であることを特徴とする。
【0015】
また、他の本発明のセラミック回路基板の製造方法は、セラミックグリーンシートに貫通孔を設け、該貫通孔内に、ビアホール用導体材料を充填し、その後、該ビアホール用導体材料の端面及び上記セラミックグリーンシートの表面に、配線用導体材料を印刷し、次いで、一体に焼成してセラミック回路基板を製造する方法において、上記ビアホール用導体材料は、第1の導体材料と第1の有機バインダとを含み、該第1の導体材料はAgとPdからなり、該Agと該Pdとの合計量を100重量%とした場合に、上記第1の有機バインダは3.5〜6.5重量%であり、上記配線用導体材料は、少なくともAuを含む第2の導体材料と第2の有機バインダとを含有し、該第2の導体材料を100重量%とした場合に、上記Auは50重量%以上であることを特徴とする。
【0016】
上記「セラミックグリーンシート」に設けられる上記「貫通孔」は、例えば低温において焼成することができるガラスセラミックの場合、その孔径が焼成によって10〜20%程度小さくなる。このことを考慮し、焼成後のビアホールの径が前記の範囲となるような孔径の貫通孔とすればよい。また、上記「ビアホール用導体材料」は、特に上記量比の「Ag」と「Pd」とからなる上記「第1の導体材料」と、上記「第1の有機バインダ」とを含有する。この第1の有機バインダとしては、エチルセルロース等、通常、この用途に使用される有機バインダを用いることができる。これらAg、Pd及び第1の有機バインダに、更にブチルカルビトールアセテート等の適宜溶媒を加え、混練、調合することにより、ペースト状のビアホール用導体材料を得ることができる。
【0017】
尚、上記の第1の有機バインダの配合量によって、ビアホール用導体のセラミック基板表面からの突き出しの程度を制御することができる。この第1の有機バインダの量が少ないと突き出し量は大きくなる。一方、第1の有機バインダが多いと突き出し量は少なくなり或いはビアホールの容積よりも、ビアホール用導体の体積のほうが小さくなって、ビアホール用導体の端面は、ビアホール内に陥没した状態となる。公知技術では、通常、この第1の有機バインダは7〜8重量%程度使用され、この場合、突き出し量は−30μm(−は陥没を意味する。)から高々+10μm程度にしかならない。
【0018】
本発明ではAgとPdとの合計量を100重量%とした場合に、第1の有機バインダを「3.5〜6.5重量%」使用する。この第1の有機バインダは特に4.0〜6.0重量%、更には4.5〜5.5重量%とすることがより好ましい。第1の有機バインダの配合量が3.5重量%未満では、ビアホール用導体の突き出し量が大きくなりすぎ、また、セラミック材料とビアホール用導体材料との焼結性の差によって、ビアホールの周辺のセラミック基板に割れを生ずることがある。一方、第1の有機バインダの配合量が6.5重量%を越える場合は、ビアホール用導体の突き出し量が15μm未満となり、断線を生じ易くなる。
【0019】
尚、上記の溶媒は、ペースト状のビアホール用導体材料を、貫通孔に充填する際の作業性等を考慮し、適宜の量配合とすればよい。通常、AgとPdとの合計量に対して3〜10重量%、特に3〜7重量%程度とすればよく、これによって適度な粘度を有する、作業性に優れたビアホール用導体材料とすることができる。
【0020】
また、上記「配線用導体材料」に使用される上記「第2の有機バインダ」としては、第1の有機バインダと同様のものを使用することができる。その上記「第2の導体材料」に対する配合量は、第2の導体材料を100重量%とした場合に、3〜8重量%、特に4〜6重量%程度とすればよい。この配線用導体材料にもビアホール用導体材料と同様、ブチルカルビトールアセテート等の溶媒を配合することにより、ペースト状の配線用導体材料を得ることができる。この場合、溶媒は印刷厚み、作業性等を考慮して適宜の量とすればよいが、第2の導体材料を100重量%とした場合に、10〜20重量%、特に13〜17重量%程度配合することにより、適度な粘度を有する、作業性に優れた配線用導体材料とすることができる。
【0021】
更に、セラミックグリーンシートは、1000℃以下の比較的低温において焼成することができるセラミック材料からなるものであることが好ましい。このように低温焼成することができるセラミック材料としては、特に誘電損失の小さいガラスセラミックが好適である。この低温で焼成することができるセラミック材料は、配線用導体材料を印刷した後、一体に同時焼成することができる。そのため、ビアホール用導体材料中の第1の有機バインダの配合量を、本発明において特定したビアホール用導体のセラミック基板表面からの突き出し量が40μmを越える程度に少量にしても、配線用導体材料の印刷面からビアホール用導体が突き出すといった問題を生ずることがなく好ましい。
【0022】
また、本発明における上記「一次焼成」では、配線用導体材料は印刷されていないため、低温での焼成を特に考慮する必要はなく、1000℃を越える温度で焼成することもできる。しかし、セラミック材料としてガラスセラミックス等、低温で焼成することができるものを使用した場合は、1000℃以下、850〜1000℃、特に900〜950℃で焼成することが好ましい。更に、上記「二次焼成」及び上記「一体に焼成」する場合は、Auを主体とする配線用導体材料が印刷されているため、上記のガラスセラミック等の低温で焼成することができるセラミック材料を使用し、850〜1000℃、特に900〜950℃で焼成することが好ましい。焼成時間は特定されないが、30分間から2時間、特に30分間から1時間程度とすることができる。
【0023】
【発明の実施の形態】
以下、本発明を実施例によって詳しく説明する。
(1) ビアホール用導体材料の調製
平均粒径5μm、Pdの量比0、15、20、30及び55重量%のAgとPdとの合金粉末200gに、第1の有機バインダとしてエチルセルロースを8〜14g及び溶媒としてブチルカルビトールアセテートを10g配合し、3対のローラを有する混練ローラによって混練し、ペースト状のビアホール用導体材料を調製した。尚、第1の有機バインダの配合量を上記範囲内で適宜調整することにより、ビアホール用導体の突き出し量を0、15、20、25、30、35及び40μmとなるようにした。
【0024】
(2) 配線用導体材料の調製
平均粒径1.4μmのAu粉末100gに、第2の有機バインダとしてエチルセルロースを5g及び溶媒としてブチルカルビトールアセテートを15g配合し、3対のローラを有する混練ローラによって混練し、ペースト状の配線用導体材料を調製した。
【0025】
(3) セラミック多層回路基板の作製
厚さ0.35mmのガラスセラミックからなるグリーンシートを5枚調製し、各グリーンシートに直径0.35mmの貫通孔を64個設けた。その後、この貫通孔に上記(1) において調製したビアホール用導体材料を充填した。次いで、少なくとも充填されたビアホール用導体材料の端面を覆う形で、上記(2) において調製した配線用導体材料を印刷した。その後、これらを積層し、脱バインダ処理した後、930℃で30分間焼成した。焼成後のビアの直径を表層のセラミック基板において観察したところ、焼成収縮によって0.30mmとなっていた。
【0026】
(4) ビアホール用導体の突き出し量の測定
ビアホール用導体材料をグリーンシートの貫通孔に充填し、配線用導体材料は印刷せずに上記(3) と同様にして脱バインダ処理し、焼成した。得られたセラミック基板の表面に突き出したビアホール用導体の高さを表面粗さ計によって測定した。尚、表1の突き出し量の数値は、20個のビアホール用導体の突き出し量の平均値である。また、表1の突き出し量は上記のようにして測定したものであるため、断線発生率を測定したセラミック回路基板の突き出し量そのものではないが同等であるものと考えられる。
【0027】
(5)断線発生率の評価
上記(3)において作製したセラミック多層回路基板を用いて、〔1〕上記の930℃、30分間の焼成をした後、〔2〕上記のセラミック多層回路基板作製後の外部取り付け導体等の焼成を模した870℃、15分間の複数回(1、3及び5回)の熱処理をした後、及び〔3〕基板の実装時の使用環境を模した−45〜+125℃における100回の冷熱サイクルを実施した後、における断線発生率を評価した。上記〔1〕〜〔3〕をこの順に実施し、それぞれの段階における断線発生率を評価し、〔3〕の冷熱サイクル後も断線せずに残ったものを最終合格品とし、その残った割合を最終合格率として求めた。この最終合格率は少なくとも90%以上、好ましくは100%であることを目標とした。尚、断線の有無は導通チェッカーによって確認した。結果を表1に示す。
【0028】
【表1】
【0029】
表1の結果によれば、ビアホール用導体の突き出し量が0μmである場合は、この導体中のPdの量比が55重量%と高くても、最終合格率は僅か13%であり、このセラミック多層回路基板は実用に供し得ないものであることが分かる。また、突き出し量が本発明の下限値未満の15μmである場合は、Pdの量比を20重量%以上とすれば、最終合格率はほぼ80%以上となり、突き出し量が0μmである場合に比べて大きく改善される。
【0030】
更に、突き出し量が本発明の下限値である20μmである場合は、Pdの量比を本発明の下限値である20重量%以上とすれば、最終合格率は100%となることが分かる。また、突き出し量が25μm以上では、Pdの量比が15重量%であっても最終合格率は80%以上となり、特に突き出し量が30μm以上では最終合格率は90%以上、更には突き出し量が40μmであれば、Pdの量比が15重量%であっても、最終合格率はほぼ100%となることが分かる。尚、最終合格品の導通抵抗の変化率について調べたところ、初期抵抗値の10%以内と良好であることが確認できた。
【0031】
【発明の効果】
本発明によれば、ビアホール用導体として高価なAuを使用することなく、焼成或いは信頼性試験等におけるAu又はAuを主体とする配線用導体と、AgとPdとからなるビアホール用導体との間で発生し易い導通不良或いは断線といったトラブルが大幅に低減された、又はそのようなトラブルのないセラミック回路基板を得ることができる。このセラミック回路基板では、ビアホール用導体として高価なAuを使用しないため、コスト的に有利であり、信頼性も大きく向上する。
【0032】
また、本発明によれば、AgとPd及び特定量の第1の有機バインダを含むビアホール用導体材料を使用することにより、この導体材料が焼成されてなるビアホール用導体と、Auを主体とする配線用導体材料が焼成されてなる配線用導体との間の導通不良或いは断線を生ずることのないセラミック回路基板を容易に製造することができる。
Claims (5)
- ビアホールを有するセラミック基板、該ビアホール内を充たし、且つ該セラミック基板の表面から20〜50μm突き出しているビアホール用導体及び配線用導体により構成される配線層を備え、該ビアホール用導体と該配線用導体とは導通しており、該ビアホール用導体はAgとPdとからなり、該Agと該Pdとの合計量を100重量%とした場合に、該Pdは20〜55重量%であり、該配線用導体は、該配線用導体を100重量%とした場合に、50重量%以上のAuを含有することを特徴とするセラミック回路基板。
- セラミックグリーンシートに貫通孔を設け、該貫通孔内に、ビアホール用導体材料を充填した後、一次焼成し、その後、上記セラミックグリーンシートが焼成されてなるセラミック基板の表面に突き出した上記ビアホール用導体材料が焼成されてなるビアホール用導体の表面、及び上記セラミック基板の表面に、配線用導体材料を印刷し、次いで、二次焼成してセラミック回路基板を製造する方法において、上記ビアホール用導体材料は、第1の導体材料と第1の有機バインダとを含み、該第1の導体材料はAgとPdとからなり、該Agと該Pdとの合計量を100重量%とした場合に、上記第1の有機バインダは3.5〜6.5重量%であり、上記配線用導体材料は、少なくともAuを含む第2の導体材料と第2の有機バインダとを含有し、該第2の導体材料を100重量%とした場合に、上記Auは50重量%以上であることを特徴とするセラミック回路基板の製造方法。
- セラミックグリーンシートに貫通孔を設け、該貫通孔内に、ビアホール用導体材料を充填し、その後、該ビアホール用導体材料の端面及び上記セラミックグリーンシートの表面に、配線用導体材料を印刷し、次いで、一体に焼成してセラミック回路基板を製造する方法において、上記ビアホール用導体材料は、第1の導体材料と第1の有機バインダとを含み、該第1の導体材料はAgとPdからなり、該Agと該Pdとの合計量を100重量%とした場合に、上記第1の有機バインダは3.5〜6.5重量%であり、上記配線用導体材料は、少なくともAuを含む第2の導体材料と第2の有機バインダとを含有し、該第2の導体材料を100重量%とした場合に、上記Auは50重量%以上であることを特徴とするセラミック回路基板の製造方法。
- 上記Agと上記Pdとの合計量を100重量%とした場合に、上記Pdは20〜55重量%である請求項2又は3記載のセラミック回路基板の製造方法。
- 上記セラミックグリーンシートは、1000℃以下の温度で焼成することができるセラミック材料からなるものである請求項2乃至4のいずれか1項に記載のセラミック回路基板の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP28736796A JP3673342B2 (ja) | 1996-10-08 | 1996-10-08 | セラミック回路基板及びその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP28736796A JP3673342B2 (ja) | 1996-10-08 | 1996-10-08 | セラミック回路基板及びその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH10117053A JPH10117053A (ja) | 1998-05-06 |
JP3673342B2 true JP3673342B2 (ja) | 2005-07-20 |
Family
ID=17716453
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP28736796A Expired - Fee Related JP3673342B2 (ja) | 1996-10-08 | 1996-10-08 | セラミック回路基板及びその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3673342B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2018024426A1 (de) * | 2016-08-02 | 2018-02-08 | Continental Automotive Gmbh | Leiterplatte und verfahren zur herstellung einer solchen leiterplatte |
-
1996
- 1996-10-08 JP JP28736796A patent/JP3673342B2/ja not_active Expired - Fee Related
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2018024426A1 (de) * | 2016-08-02 | 2018-02-08 | Continental Automotive Gmbh | Leiterplatte und verfahren zur herstellung einer solchen leiterplatte |
Also Published As
Publication number | Publication date |
---|---|
JPH10117053A (ja) | 1998-05-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3237258B2 (ja) | セラミック多層配線基板 | |
US6335077B1 (en) | Electrically conductive paste for via-hole and method of producing monolithic ceramic substrate using the same | |
JP2002270456A (ja) | 導電性ペーストおよび積層セラミック電子部品 | |
US8802998B2 (en) | Ceramic multilayer substrate and method for producing the same | |
US6461540B2 (en) | Conductive paste and multi-layer ceramic electronic component using the same | |
JPH07105717A (ja) | 積層電子部品の外部電極用卑金属組成物 | |
JP2007073882A (ja) | チップ型電子部品 | |
JP3673342B2 (ja) | セラミック回路基板及びその製造方法 | |
JPH11329073A (ja) | 導電ペースト及びそれを用いたセラミック電子部品 | |
JP2002110444A (ja) | 導電性ペーストおよび積層セラミック電子部品 | |
JPH09190950A (ja) | 電子部品の外部電極 | |
JP2762017B2 (ja) | スルーホールを充填したセラミック基板およびスルーホール充填用導体ペースト | |
JPH08274434A (ja) | 導電性ペースト及びそれを用いたセラミック回路基板 | |
JPH06224556A (ja) | 低温焼成多層基板 | |
JPH10163067A (ja) | チップ型電子部品の外部電極 | |
JPH1153940A (ja) | 銅メタライズ組成物及びそれを用いたガラスセラミック配線基板 | |
JP2842711B2 (ja) | 回路基板 | |
JPH09115772A (ja) | チップ型電子部品の外部電極 | |
JPH0738493B2 (ja) | 同時焼成セラミック回路基板 | |
JPH11251700A (ja) | 銅メタライズ組成物及びそれを用いたガラスセラミック配線基板 | |
JP2000058375A (ja) | 積層セラミック電子部品及びその製造方法 | |
JP4462695B2 (ja) | セラミック回路基板の製造方法 | |
JPH06338686A (ja) | 多層基板の製造方法 | |
JP2003323816A (ja) | 導体組成物 | |
JPH11103169A (ja) | ガラスセラミック配線基板 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050118 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050309 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050405 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050422 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |