JP3670370B2 - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP3670370B2
JP3670370B2 JP31879395A JP31879395A JP3670370B2 JP 3670370 B2 JP3670370 B2 JP 3670370B2 JP 31879395 A JP31879395 A JP 31879395A JP 31879395 A JP31879395 A JP 31879395A JP 3670370 B2 JP3670370 B2 JP 3670370B2
Authority
JP
Japan
Prior art keywords
silicon substrate
semiconductor device
etching
manufacturing
oxide film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP31879395A
Other languages
English (en)
Other versions
JPH09162162A (ja
Inventor
伸一 今井
信浩 地割
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Panasonic Holdings Corp
Original Assignee
Panasonic Corp
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp, Matsushita Electric Industrial Co Ltd filed Critical Panasonic Corp
Priority to JP31879395A priority Critical patent/JP3670370B2/ja
Publication of JPH09162162A publication Critical patent/JPH09162162A/ja
Application granted granted Critical
Publication of JP3670370B2 publication Critical patent/JP3670370B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Drying Of Semiconductors (AREA)

Description

【0001】
【発明の属する技術分野】
本発明は、半導体装置の製造方法で、特に酸化膜のドライエッチング方法に関するものである。
【0002】
【従来の技術】
近年、半導体デバイスの集積度向上にはめざましいものがある。しかし、寸法などの横方向のスケーリングは比較的進んでいるが、層間膜膜厚などの縦方向のスケーリングはあまり進んでいない。したがって、コンタクトホールではホールの直径に対するホール深さの比(以下アスペクト比という。)は増大することになる。
【0003】
そこで高集積デバイスを実現するためには高アスペクト比コンタクトホールのエッチング技術の確立が重要となっている。最近、高アスペクト比コンタクトホールエッチングに対する解決策として低ガス圧力で生成したプラズマを用いたエッチング技術が各社から発表されており、さまざまな問題点が明らかになってきている。以下、その技術について図面を参照しながら説明する。
【0004】
図6は半導体装置の製造装置で、誘導結合型プラズマを用いたエッチング装置の概略図である。誘導結合型装置は低ガス圧力でプラズマを生成できる装置として最近注目されている(ジェー マークスほか、月刊セミコンダクター ワールド(J. Marks et al. "Semiconductor World")1993年10月号第12巻第12号68-75頁)。図6において、1はプラズマ生成手段である誘導コイル、2はコイルに印加する高周波電源、3はシリコン基板6を加熱するための下部電極、4は下部電極に印加する高周波電源、5は反応室7全体を加熱保持するための上部電極、8は反応室7内の圧力を制御するための圧力制御バルブ、9は反応室7内を減圧にするためのターボ分子ポンプ、10はドライポンプ、11は反応室7内にガスを導入するためのガスボンベである。反応室7にガスボンベ11からエッチングガスを導入し、コイル1に高周波電力2を印加してプラズマを生成する。そして、高周波電力4を下部電極3に印加してエッチング種を引き込み、シリコン基板上の被エッチング膜をエッチングする。
【0005】
次に図7(a)〜(c)は、図6に示す装置でコンタクトエッチングした場合の工程断面図を示す。図7(a)〜(c)において12はフォトレジスト、13はBPSG(borophosphosilicate glass)膜、14はn+拡散層、15はシリコン基板、16はコンタクトホール、17はポリマー膜である。まず、BPSG膜13上にフォトレジスト12でコンタクトホールのパターンニングを行う(図7(a))。次に図6で示す装置を用いてエッチングを行い、コンタクトホール16を形成する(図7(b))。シリコン基板15に対して選択比を高くすると、コンタクト底部にはポリマー膜17が堆積する。このポリマー膜17は炭素含有率が高いため、これを除去するために酸素プラズマを用いてエッチングする必要がある。そこで、酸素プラズマを用いてポリマー膜17を除去する。図7(c)は、ポリマー膜17を除去した後の断面図である。
【0006】
【発明が解決しようとする課題】
しかしながら、前記従来の技術は、n+ 拡散層へのポリシリコンのコンタクト抵抗が高くなるという問題がある。
【0007】
本発明は、前記従来の問題を解決するため、コンタクト抵抗を下げることができる半導体装置の製造方法を提供することを目的とする。
【0008】
【課題を解決するための手段】
前記目的を達成するために、本発明の半導体装置の第1番目の製造方法は、半導体装置の酸化膜のドライエッチングにおいて、酸化膜のコンタクトホールエッチングを施したシリコン基板に対して、前記エッチングと同一装置の反応室に少なくとも酸素ガスを導入し、ガス圧力を10mTorr以上に制御し、コイルに高周波電力を印加して酸素プラズマを生成し、前記シリコン基板を載置した電極に高周波電力を供給することによって前記シリコン基板にバイアス電圧を印加し、前記シリコン基板内部に形成される酸化膜層を薄くして、コンタクト抵抗を0.5kΩ以下にすることを特徴とする。
【0009】
前記方法においては、装置のプラズマ源として、誘導結合型プラズマを用いることが好ましい。
【0010】
次に本発明の半導体装置の第2番目の製造方法は、半導体装置の酸化膜のドライエッチングにおいて、酸化膜を形成したシリコン基板を有する反応室内に、酸素を除く炭素とフッ素と水素のいずれかを含むエッチングガスを導入し、ガス圧力を50mTorr 以下に制御し、高周波電力を印加することを特徴とする。
【0011】
前記方法においては、エッチングガスとして、CHF3、CH22、C26、C38及びC48から選ばれる少なくとも一つのガスを用いることが好ましい。
本発明の第1番目の製造方法によれば、酸化膜のコンタクトホールエッチングを施したシリコン基板に対して、前記エッチングと同一装置の反応室に少なくとも酸素ガスを導入し、ガス圧力を10mTorr 以上に制御し、高周波電力を印加することにより、高抵抗層の形成を抑制し、コンタクト抵抗を下げることができる。これは、シリコン基板の内部に形成される酸化膜層を薄くするからである。
【0012】
また、本発明の第2番目の製造方法によれば、酸化膜を形成したシリコン基板を有する反応室内に、酸素を除く炭素とフッ素と水素のいずれかを含むエッチングガスを導入し、ガス圧力を50mTorr 以下に制御し、高周波電力を印加することにより、高抵抗層の形成を抑制し、コンタクト抵抗を下げることができる。これは、シリコン基板の内部に形成される酸化層をなくしてしまうか、または薄くできるからである。
【0013】
【発明の実施の形態】
以下、本発明の半導体装置の製造方法の実施の形態を説明する。以下の実施の形態において製造装置そのものは、図6に示す装置を用いた。
【0014】
(第1の実施形態)
まず本発明の第1の実施形態について、図面を参照しながら説明する。図1は、本発明の半導体装置の製造方法の処理手順図を示す。図1においてステップS1でコンタクトエッチングを行う。ステップS2でコンタクト底部に堆積したポリマー膜を除去するために酸素ガスを反応室内に導入する。ステップS3で酸素ガス圧力をバルブ開度を調節して10mTorr以上に制御する。ステップS4でコイルに高周波電力を印加して酸素プラズマを生成し、ステップS5でシリコン基板にバイアス電圧を印加して酸素イオンを引き込み、ステップS6(図示せず)でポリマー膜を除去する。
【0015】
次に、本発明の製造方法で得られた半導体装置のn+ 拡散層へのポリシリコンコンタクト抵抗の測定結果を示す。図2はガス圧力に対するコンタクト抵抗の変化を示している。図2では10mTorr未満のガス圧力の場合(従来)、コンタクト抵抗が急上昇しているが、10mTorr以上になるとコンタクト抵抗が低くなることが明かとなっている。
【0016】
次に、この理由を図を用いて説明する。図3(a)〜(b)は、酸素プラズマにより高抵抗層が形成される理由を示すモデル図である。図3(a)に示すようにガス圧力が低くなると、プラズマ密度が高くなり、シリコン基板内部に打ち込まれる酸素イオン21の量が多くなるため、基板内部に高抵抗の酸化層22bが形成される。これに対して、図3(b)に示すようにガス圧力を高くすると、プラズマ密度が低くなり基板内部に形成される酸化膜層22bの膜厚が薄くなり、コンタクト抵抗は低くなる。なお22aは基板表面の高抵抗のシリコン酸化層である。従来の酸化膜層22bの膜厚は約10nm(100オンストローム)程度であったが、本発明の実施形態の酸化膜層22bの膜厚は、約1nm(10オンストローム)程度であった。
【0017】
(第2の実施形態)
次に、本発明の半導体装置の製造方法における第2の実施形態について、図面を参照しながら説明する。
【0018】
図4は、各エッチングガスに対してn+ 拡散層へのポリシリコンコンタクト抵抗の変化を示す。図4からエッチングガスに酸素を含まないガス系の方がコンタクト抵抗が低くなることがわかる。また、炭素に対するフッ素の比率も小さい方が抵抗は低いこともわかる。
【0019】
次に、図5(a)〜(b)は高抵抗の理由を説明するモデル図である。図5(a)に酸素をガス系に含む場合の例を示す。炭素およびフッ素を含むガス系からはCF2 +及び/またはCF3 +が生成され、これらのイオンがシリコン基板25に打ち込まれることによって、基板表面の浅い位置に炭化したシリコン層23が形成される。さらにガス系に酸素を含むために酸素イオンが生成され、これが基板25に打ち込まれることによって、前記の炭化層23より深い位置に酸化層24が形成される。そのためにコンタクト抵抗は高くなる。
【0020】
次に本実施形態の場合のモデル図を図5(b)に示す。図5(b)では、ガス系に酸素を含まないために炭化層23のみが、表面の浅い位置に形成される。浅い位置に形成されるためエッチング後処理で十分除去可能である。したがってコンタクト抵抗は低くなる。
【0021】
また、本実施形態では、n+ 拡散層へのポリシリコンコンタクト抵抗について述べたが、n+ 拡散層やp+ 拡散層へのメタルコンタクト抵抗についても同様の結果が得られることはいうまでもない。
【0022】
以上本発明の実施の形態を説明したが、本発明は前記実施の形態で説明したものに限られるものではない。
【0023】
【発明の効果】
以上のように、本発明は、10mTorr以上の圧力に制御する工程を備えていることによってコンタクト抵抗を低くすることができる。すなわち、本発明の第1番目の製造方法によれば、酸化膜のコンタクトホールエッチングを施したシリコン基板に対して、前記エッチングと同一装置の反応室に少なくとも酸素ガスを導入し、ガス圧力を10mTorr 以上に制御し、高周波電力を印加することにより、高抵抗層の形成を抑制し、コンタクト抵抗を下げることができる。
【0024】
また、本発明の第2番目の製造方法によれば、酸化膜を形成したシリコン基板を有する反応室内に、酸素を除く炭素とフッ素と水素のいずれかを含むエッチングガスを導入し、ガス圧力を50mTorr 以下に制御し、高周波電力を印加することにより、高抵抗層の形成を抑制し、コンタクト抵抗を下げることができる。
【図面の簡単な説明】
【図1】 本発明の第1の実施の形態の半導体装置の製造方法の処理工程を説明する図。
【図2】 同、ガス圧力に対するコンタクト抵抗の変化を説明するグラフ。
【図3】 同、原理を説明するモデル図。
【図4】 本発明の第2の実施の形態の半導体装置の電気特性結果を示すグラフ。
【図5】 (a)から(b)は、同第2の実施の形態の原理を示すモデル図。
【図6】 従来例及び本発明の第1〜2の実施の形態で用いたコンタクトエッチング装置の概略図。
【図7】 (a)〜(c)は従来例のコンタクトエッチング工程断面図。
【符号の説明】
1 誘導コイル
2 誘導コイルに印加する高周波電源
3 下部電極
4 下部電極に印加する高周波電源
5 上部電極
6 シリコン基板
7 反応室
8 圧力制御バルブ
9 ターボ分子ポンプ
10 ドライポンプ
11 ガスボンベ
12 フォトレジスト
13 BPSG膜
14 n+ 拡散層
15 シリコン基板
16 コンタクトホール
17 ポリマー膜
21 酸素イオン
22a 基板表面の高抵抗のシリコン酸化層
22b 基板内部に形成される酸化膜層
23 炭化層
24 酸化層
25 シリコン基板

Claims (2)

  1. 半導体装置の酸化膜のドライエッチングにおいて、酸化膜のコンタクトホールエッチングを施したシリコン基板に対して、前記エッチングと同一装置の反応室に少なくとも酸素ガスを導入し、ガス圧力を10mTorr以上に制御し、コイルに高周波電力を印加して酸素プラズマを生成し、前記シリコン基板を載置した電極に高周波電力を供給することによって前記シリコン基板にバイアス電圧を印加し、前記シリコン基板内部に形成される酸化膜層を薄くして、コンタクト抵抗を0.5kΩ以下にすることを特徴とする半導体装置の製造方法。
  2. 装置のプラズマ源として、誘導結合型プラズマ源を用いる請求項1記載の半導体装置の製造方法。
JP31879395A 1995-12-07 1995-12-07 半導体装置の製造方法 Expired - Fee Related JP3670370B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP31879395A JP3670370B2 (ja) 1995-12-07 1995-12-07 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP31879395A JP3670370B2 (ja) 1995-12-07 1995-12-07 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JPH09162162A JPH09162162A (ja) 1997-06-20
JP3670370B2 true JP3670370B2 (ja) 2005-07-13

Family

ID=18103013

Family Applications (1)

Application Number Title Priority Date Filing Date
JP31879395A Expired - Fee Related JP3670370B2 (ja) 1995-12-07 1995-12-07 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP3670370B2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100311487B1 (ko) * 1997-12-16 2001-11-15 김영환 산화막식각방법
US6831018B2 (en) 2001-08-21 2004-12-14 Matsushita Electric Industrial Co., Ltd. Method for fabricating semiconductor device

Also Published As

Publication number Publication date
JPH09162162A (ja) 1997-06-20

Similar Documents

Publication Publication Date Title
JP4632371B2 (ja) 選択的ポリマー蒸着を用いた自己整合コンタクトホール形成方法
US5316616A (en) Dry etching with hydrogen bromide or bromine
US5422310A (en) Method of forming interconnection in semiconductor device
US6306772B1 (en) Deep trench bottle-shaped etching using Cl2 gas
KR100440806B1 (ko) 반도체장치의제조방법및드라이에칭장치의반응실환경제어방법
TWI323487B (en) Plasma etching method
KR100574141B1 (ko) 단결정 실리콘층의 트렌치 에칭 방법
JP4008352B2 (ja) 絶縁膜のエッチング方法
EP0328350A2 (en) Dry etching with hydrogen bromide or bromine
WO1999021218A1 (en) Self-aligned contact etch using difluoromethane and trifluoromethane
JPH05102107A (ja) 半導体装置の製造方法
JP5223364B2 (ja) プラズマエッチング方法及び記憶媒体
JP2019121685A (ja) エッチング方法
TW559911B (en) Flash step preparatory to dielectric etch
JP3408409B2 (ja) 半導体装置の製造方法およびドライエッチング装置の反応室環境制御方法
JP3670370B2 (ja) 半導体装置の製造方法
JP2950110B2 (ja) プラズマエッチング方法
JP2006286775A (ja) エッチング方法
JP3550276B2 (ja) 半導体装置の製造方法
JP3326864B2 (ja) ドライエッチング方法
JP3722772B2 (ja) 半導体装置の製造方法
JPH0750292A (ja) テーパエッチング方法
JPH05166762A (ja) エッチング方法
JP2639402B2 (ja) 酸化物層のテーパーエッチング方法
JP2004140415A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20041001

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20050414

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080422

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090422

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100422

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110422

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120422

Year of fee payment: 7

LAPS Cancellation because of no payment of annual fees