JP3667264B2 - マルチ電子源の特性調整方法及び装置ならびにマルチ電子源の製造方法 - Google Patents

Description

【０００１】
【発明の属する技術分野】
本発明は、電子放出素子を多数個備えるマルチ電子源の特性調整方法及び特性調整装置に関するものである。
【０００２】
【従来の技術】
従来から、電子放出素子として熱陰極素子と冷陰極素子の２種類が知られている。このうち冷陰極素子では、例えば電界放出型素子（以下ＦＥと記す）や、金属／絶縁層／金属型放出素子（以下ＭＩＭＥと記す）や、表面伝導型電子放出素子（以下ＳＣＥと記す）などが知られている。
【０００３】
本出願人らは、特開平０６−３４２６３６号公報に開示されているように、多数のＳＣＥを単純マトリクス配線したマルチ電子源、ならびにこのマルチ電子源を応用した画像表示装置について研究を行ってきた。
【０００４】
マルチ電子源を構成するＳＣＥは、工程上の変動などにより、個々の素子の電子放出特性に多少のばらつきを生じ、これを用いて表示装置を作成した場合に、この特性のばらつきが輝度のばらつきとなって表れるという問題があった。これに対して、ＳＣＥの電子放出特性のメモリ性を利用して特性を揃えるという発明が、特開平１０−２２８８６７号公報において本出願人により既に開示されている。
【０００５】
【発明が解決しようとする課題】
本発明は、前記従来技術（特開平１０−２２８８６７号）におけるＳＣＥの電子放出特性のメモリ性を利用して、マルチ電子源の特性の均一化を行う点は共通しているが、電子源パネルの量産工程に適するようにさらに改良したものである。
【０００６】
従来技術の構成では、特性均一化プロセスを電子源の製造プロセス工程に取り入れる場合、電子放出素子毎に特性調整の調整時間にばらつきを生じやすく、その結果、電子源パネル毎に特性調整の調整時間や調整後の電子放出特性にばらつきが発生する可能性があった。
【０００７】
本発明は、マルチ電子源を構成する電子放出素子の電子放出特性のメモリ特性が、各電子放出素子毎に異なったり、または複数の電子源パネル間で変化しても、ほぼ同一の電子放出特性を有する電子源パネルをほぼ同一のプロセス時間で製造できるような製造プロセスを提供するものである。
【０００８】
即ち、本発明の目的は、簡易な工程でマルチ電子源の電子放出特性及び調整時間を略同一にしたマルチ電子源の特性調整方法及び特性調整装置を提供することにある。
【０００９】
【課題を解決するための手段】
本発明の特性調整方法は、
複数の表面伝導型電子放出素子を基板上に配置したマルチ電子源の特性調整方法であって、
前記複数の表面伝導型電子放出素子の各々の電子放出特性を計測し、特性調整目標値を設定する工程と、
互いに電圧値が異なる複数の特性シフト電圧の各々が互いに異なる電子放出素子に印加されるように、前記複数の表面伝導型電子放出素子から選択された一部の電子放出素子の各々に前記複数の特性シフト電圧のいずれか一つを印加することによって、前記一部の電子放出素子の各々の電子放出特性を計測し、計測された電子放出特性の変化率に基づいて前記複数の特性シフト電圧毎に特性調整テーブルを作成する工程と、
前記複数の表面伝導型電子放出素子の各々毎に前記特性調整テーブルを参照し、前記複数の特性シフト電圧から所定の特性シフト電圧を選択して、前記複数の表面伝導型電子放出素子の各々に印加することにより前記特性調整目標値まで電子放出特性をシフトさせるシフト工程と
を有することを特徴とする。
【００１０】
【作用】
本発明においては、特性調整前に、全素子の初期の電子放出電流を測定して特性調整目標値を設定するとともに、一部の素子を用いて特性シフト電圧の複数の特性シフト電圧値毎に放出電流変化特性を計測し、計測された特性の平均値に基づき特性調整テーブルを作成する。次いで、各素子毎に特性調整テーブルを参照して初期電子放出電流と特性調整目標値との差である特性シフト量に対する特性シフトのための電圧の波高値、パルス幅及びパルス数を決定し、特性シフト駆動を行う。さらに、特性シフト駆動時の電子放出特性の変化をモニタし、必要に応じて、特性シフト条件、即ち前記特性シフト電圧の波高値、パルス幅及びパルス数を再設定する。
【００１１】
これにより、簡易な構成で、複数の電子放出素子が配設されたマルチ電子源を有する電子発生装置における、各電子放出素子の特性調整工程の時間が均一化できるとともに、量産製造工程において、特性調整後の電子源パネル間の電子放出特性や特性調整時間のばらつきを抑制することができ、製造工程の管理が容易となる。
【００１２】
【実施例】
以下本発明を実施例に基づき説明する。
本出願人らはＳＣＥの特性を改善するための研究を鋭意行った結果、製造工程において通常の駆動に先立ち、特開２０００−３１０９７３号公報に開示されている予備駆動を行うことで経時的な輝度の変化が低減することが出来ることを見出している。本実施例は予備駆動と、電子源の特性調整を一体化して行ったものである。
【００１３】
予備駆動とは、安定化工程を施したＳＣＥに対し、Ｖｐｒｅなる電圧でしばらく駆動を行った後、Ｖｐｒｅ電圧で駆動時に素子の電子放出部近傍の電界強度を測定することである。その後、電界強度が小さくなるような通常駆動電圧Ｖｄｒｖで通常の駆動を行う。Ｖｐｒｅ電圧印加による駆動により、素子の電子放出部を予め大きな電界強度で駆動を行うことで、経時特性の不安定性の原因となる構造部材の変化を短期間に集中的に発現させ、通常駆動電圧Ｖｄｒｖで長い間駆動時による変動要因を減少することができると考えられる。
【００１４】
予備駆動を施した素子に、ＳＣＥが示す電子放出特性のメモリ機能を用いて行った電子放出特性の特性調整方法について説明する。
図１は、マルチ電子源を構成する素子の一つに注目し、一素子に印加した予備駆動及び特性調整駆動信号の電圧波形を示す図で、横軸に時間を、縦軸にはＳＣＥに印加した電圧（以下、素子電圧Ｖｆと記す）を示している。
【００１５】
ここで駆動信号は、同図（ａ）に示すように連続した矩形電圧パルスを用い、特性調整駆動期間の電圧パルスの印加期間を第１期間〜第３期間の３つに分け、各期間内においてはパルスを１〜１０００パルス印加した。素子によって、印加するパルス波高値及びパルス数は異なる。図１（ａ）の電圧パルスの波形の一部を、同図（ｂ）に拡大して示す。
【００１６】
具体的な駆動条件としては、駆動信号のパルス幅をＴ１＝１［ｍｓｅｃ］、パルス周期をＴ２＝１０［ｍｓｅｃ］とした。なお、素子に実効的に印加される電圧パルスの立ち上がり時間Ｔｒ及び立ち下がり時間Ｔｆが１００［ｎｓ］以下となるように、駆動信号源から素子までの配線路のインピーダンスを十分に低減して駆動した。
【００１７】
ここで素子電圧Ｖｆは、予備駆動期間ではＶｆ＝Ｖｐｒｅとし、特性調整期間においては第１期間と第３期間ではＶｆ＝Ｖｄｒｖとし、第２期間ではＶｆ＝Ｖｓｈｉｆｔとした。これら素子電圧Ｖｐｒｅ、Ｖｄｒｖ、Ｖｓｈｉｆｔ、は共に、素子の電子放出しきい値電圧よりも大きい電圧であって、かつ、Ｖｄｒｖ＜Ｖｐｒｅ≦Ｖｓｈｉｆｔの条件を満足するように設定した。但し、ＳＣＥの形状や材料により電子放出しきい値電圧も異なるので、測定対象となるＳＣＥに合わせて適宜設定した。
【００１８】
図１（ａ）において特性調整期間の各期間の詳細を説明する。
（第１期間：動作電圧における特性評価期間）
第１期間は、予備駆動電圧印加後、駆動電圧を通常の動作電圧である通常駆動Ｖｄｒｖに下げた際の素子特性を評価する期間である。素子に通常駆動電圧（Ｖｄｒｖ）パルスを印加し、Ｖｄｒｖ電圧印加時の放出電流Ｉｅを計測している。素子特性を測定するための波形パルスは１〜１０発程度印加した。
【００１９】
（第２期間：特性シフト電圧印加期間）
第２期間は、電子放出特性の特性調整方法のために、電子放出特性のメモリ機能を用いて予備駆動電圧Ｖｐｒｅより大きな電圧値Ｖｓｈｉｆｔを印加し、素子の電子放出特性をシフトさせる。従って、特性調整を行う必要が無い素子に対しては、第２期間〜第３期間は適用されない。素子の電子放出特性をシフトさせるための波形パルスは１〜１０００発程度印加した。
【００２０】
（第３期間：特性シフト電圧印加後、動作電圧における特性評価期間）
第３期間は、特性シフト電圧印加後、駆動電圧を通常の動作電圧である通常駆動Ｖｄｒｖに下げた際の素子特性を評価する期間である。第１期間と同様に、素子に通常駆動電圧（Ｖｄｒｖ）パルスを印加し、Ｖｄｒｖ電圧印加時の放出電流Ｉｅを計測している。
一つの素子に対して、上記の駆動を行った後、全ての素子に対して同様なプロセスを施すことで、マルチ電子源に対しての特性調整プロセスが完了する。
【００２１】
特性調整時に印加するシフト電圧の印加時間と特性のシフト量には相関がある。図２は電子放出しきい値電圧値以上の大きさの、ある特性シフト電圧Ｖｓｈｉｆｔを印加したときの特性シフト量Ｓｈｉｆｔとシフト電圧の印加時間の相関を模式的に示すグラフである。グラフのＸ軸にはシフト電圧印加時間を対数で、Ｙ軸には特性シフト量Ｓｈｉｆｔをそれぞれ設定している。図２に示すようにシフト電圧の印加時間の対数におおむね正比例して特性シフト量が増加する。
【００２２】
図３（ａ）は、図２の関係を別の面からみたもので、第２期間において、Ｖｆ＝Ｖｓｈｉｆｔのパルスの印加数が多くなるにしたがって、放出電流特性が右方向にシフトしていくことを示したものである。シフトパルス印加前Ｉｅｃ（１）の特性を示した素子は、Ｖｓｈｉｆｔのパルスを１パルス印加した状態Ｉｅｃ（２）に変化する。Ｖｓｈｉｆｔのパルスを３パルス印加したときは放出電流特性カーブＩｅｃ（３）となり、Ｖｓｈｉｆｔのパルスを１０パルス印加したときは放出電流特性カーブＩｅｃ（５）となり、Ｖｓｈｉｆｔのパルスを１００パルス印加したときは放出電流特性カーブＩｅｃ（６）となる。放出電流特性カーブ上の放出電流Ｉｅｃ（５）は通常駆動電圧Ｖｄｒｖにおいて放出電流Ｉｅ５となり、放出電流Ｉｅｃ（６）は通常駆動電圧Ｖｄｒｖにおいて放出電流Ｉｅ６となる。この特性変化を用いると、第２期間における素子へのＶｓｈｉｆｔのパルスの印加数を増減し所望の放出電流特性カーブに変化させることによって、第３期間における通常駆動電圧Ｖｄｒｖにおける電子放出電流を特定の値にすることができる。
【００２３】
図３（ａ）において、マルチ電子源のある素子の電子放出電流が予備駆動後、Ｖｆ＝Ｖｄｒｖ印加時Ｉｅ４であったのが、シフト電圧（Ｖｓｈｉｆ）の印加回数を増やしていくことによりＶｆ＝Ｖｄｒｖ印加時Ｉｅ３→Ｉｅ５→Ｉｅ６へ電子放出量が変化することを説明した。マルチ電子源は、多数の素子で構成され、予備駆動印加後の特性もそれぞれ異なっている。本出願人は、予備駆動後の電子放出特性がそれぞれ異なっている素子に対して特性シフト電圧を印加した場合、どのように電子放出電流が変化するかを鋭意研究した。この結果、本出願人は、特性シフト電圧を印加した際の特性変化率は、シフト電圧印加前の電子放出量の多い少ないに依らず概ね一定であることを見出した。即ち、図３（ｂ）のように、図３（ａ）と異なる初期特性を持つ素子の電子放出電流が予備駆動後、Ｖｆ＝Ｖｄｒｖ印加時Ｉｅ４’であったのが、シフト電圧（Ｖｓｈｉｆｔ）の印加回数を増やしていくことによりＶｆ＝Ｖｄｒｖ印加時Ｉｅ３’→Ｉｅ５’→Ｉｅ６’へ電子放出量が変化したとする。このとき図３（ａ）及び図３（ｂ）に示されるＩｅの変化率に着目すると、図３（ａ）の素子（１）にＶｓｈｉｆｔを印加したときのＩｅ及び変化率は、Ｉｅが、Ｉｅ４（初め）→Ｉｅ３（１パルス）→Ｉｅ５（１０パルス）→Ｉｅ６（１００パルス）と変化し、Ｉｅの変化率は、Ｉｅ３／Ｉｅ４→Ｉｅ５／Ｉｅ４→Ｉｅ６／Ｉｅ４である。また、図３（ｂ）の素子（２）にＶｓｈｉｆｔを印加したときのＩｅ及び変化率は、Ｉｅが、Ｉｅ４’（初め）→Ｉｅ３’（１パルス）→Ｉｅ５’（１０パルス）→Ｉｅ６’（１００パルス）と変化し、Ｉｅの変化率は、Ｉｅ３’／Ｉｅ４’→Ｉｅ５’／Ｉｅ４’→Ｉｅ６’／Ｉｅ４’である。ここで、各々の変化率Ｉｅ３／Ｉｅ４とＩｅ３’／Ｉｅ４’、Ｉｅ５／Ｉｅ４とＩｅ５’／Ｉｅ４’、Ｉｅ６／Ｉｅ４とＩｅ６’／Ｉｅ４’を比較すると概ね等しくなることを本出願人は見出した。この特性を用いると、初期Ｉｅが多少異なる素子に対しても同じ放出電流特性の変化曲線を適用し、素子特性の調整を行うことができる。
【００２４】
そして、多数ある素子の中には、同じ放出電流特性の変化曲線上ではあるが前記変化率が大きく異なり、１回のＶｓｈｉｆｔ電圧印加後の変化率が放出電流特性の変化曲線上の変化率に比べて変化の割合が非常に遅い素子や逆に早い素子も存在することが分かった。このような数は僅かであるが変化率の大きく異なった素子については、印加するパルス幅を増減させてパルス印加することで、同じ放出電流特性の変化曲線を適用し、素子特性の調整を行うことができることも見出した。
【００２５】
そこで、本発明においては、先ずマルチ電子源の一部の素子を用いて、特性シフト電圧印加に対する放出電流特性の変化曲線を取得し、これに基づいてマルチ電子源全体の特性調整を行った。詳細は後述するが、印加するシフト電圧値も離散的に何段階か選んでデータを取得し電子源全体の特性を所望の時間で調整できるようにした。以下その詳細を説明する。
【００２６】
図４は、マルチ電子源を用いた表示パネル３０１を構成する各ＳＣＥに特性調整用の波形信号を加えて個々のＳＣＥの電子放出特性を変えるための駆動回路の構成を示すブロック図である。図４において、３０１は表示パネルである。本実施例において、表示パネル３０１には複数のＳＣＥが単純マトリクス状に配線されており、既にフォーミング処理及び活性化処理が完了し、安定化工程にあるものとする。
【００２７】
表示パネル３０１は、複数のＳＣＥをマトリクス状に配設した基板と、その基板上に離れて設けられＳＣＥから放出される電子により発光する蛍光体を有するフェースプレート等を真空容器中に配設している。さらに行方向配線端子Ｄｘ１〜Ｄｘｎ及び列方向配線端子Ｄｙ１〜Ｄｙｍを介して外部の電気回路と接続されている。３０１ａは、表示パネル３０１内の複数のＳＣＥをマトリクス状に配設した基板のうちの一部であり、特性調整用データ取得用素子が配設されている。
【００２８】
３０２は、表示パネル３０１の蛍光体に高電圧源３１１からの高電圧を印加するための端子である。３０３，３０４はスイッチマトリクスで、それぞれ行方向配線及び列方向配線を選択してパルス電圧を印加するためのＳＣＥを選択している。３０６，３０７はパルス発生回路で、パルス波形信号Ｐｘ，Ｐｙを発生させている。３０８はパルス波高値及びパルス幅値設定回路で、パルス設定信号Ｌｐｘ，Ｌｐｙを出力することにより、パルス発生回路３０６，３０７のそれぞれより出力されるパルス信号の波高値及びパルス幅値を決定している。３０９は制御回路で、特性調整フロー全体を制御し、パルス波高値及びパルス幅値設定回路３０８に波高値及び幅値を設定するためのデータＴｖを出力している。なお、３０９ａはＣＰＵで、制御回路３０９の動作を制御している.ＣＰＵ３０９Ａの動作は、図５、図６及び図１１のフローチャートを参照して後述する。
【００２９】
図４において、３０９ｂは、各素子の特性調整のための各素子の特性を記憶するためのメモリである。具体的には、３０９ｂは通常駆動電圧Ｖｄｒｖ印加時の各素子の電子放出電流Ｉｅを格納している。３０９ｃは、詳細は後述するが、一部の素子３０１ａに電圧印加を行ってデータ取得し作成した参照用ルックアップテーブルで、特性調整時に参照する。３０９ｄは各プロセスに合わせた印加パルスの波高値及び幅値を記憶するためのパルス設定メモリであり、特性調整時には前記変化率の大きく異なった電子源についてのパルス幅の再設定を行うときにも用いる。３１０はスイッチマトリクス制御回路で、スイッチ切換え信号Ｔｘ，Ｔｙを出力してスイッチマトリクス３０３，３０４のスイッチの選択を制御することにより、パルス電圧を印加するＳＣＥを選択している。
【００３０】
次に、特性調整プロセスで必要となるデータ取得について説明する。本実施例では素子の電子放出電流を調整するために各素子からの電子放出電流Ｉｅを測定し、格納している。この電子放出電流Ｉｅ計測の詳細について述べる。特性調整のためには少なくとも、通常駆動電圧Ｖｄｒｖ印加時に流れる電子放出電流Ｉｅを測定する必要が有るが、これについて説明する。制御回路３０９からのスイッチマトリクス制御信号Ｔｓｗにより、スイッチマトリクス制御回路３１０がスイッチマトリクス３０３及び３０４が所定の行方向配線または列方向配線を選択し、所望のＳＣＥが駆動できるように切換え接続される。
【００３１】
一方、制御回路３０９は、パルス波高値及びパルス幅値設定回路３０８に通常駆動電圧Ｖｄｒｖに対応した波高値及びパルス幅値データＴｖを出力する。これによりパルス波高値及びパルス幅値設定回路３０８から波高値及びパルス幅値データＬｐｘ及びＬｐｙが、パルス発生回路３０６，３０７のそれぞれに出力される。この波高値及びパルス幅値データＬｐｘ及びＬｐｙに基づいて、パルス発生回路３０６及び３０７のそれぞれは駆動パルスＰｘ及びＰｙを出力し、この駆動パルスＰｘ及びＰｙがスイッチマトリクス３０３及び３０４により選択された素子に印加される。ここで、この駆動パルスＰｘ及びＰｙは、素子に、通常駆動電圧Ｖｄｒｖ（波高値）の１／２の振幅で、かつ互いに異なる極性のパルスとなるように設定されている。また同時に、高圧電源３１１により表示パネル３０１の蛍光体に所定の電圧を印加する。
【００３２】
ＳＣＥの電子放出特性は、しきい値電圧以上の素子電圧を印加すると急激に電子放出電流Ｉｅが増加し、一方しきい値電圧以下では電子放出電流Ｉｅがほとんど検出されない。つまり、ＳＣＥは電子放出電流Ｉｅに対する明確なしきい値電圧Ｖｔｈを持った非線形素子である。よって、駆動パルスＰｘ及びＰｙの振幅値がＶｄｒｖの１／２でかつ互いに異なる極性のパルスとなる場合、スイッチマトリクス３０３及び３０４により選択された素子からのみ電子放出がなされる。そしてこの駆動パルスＰｘ，Ｐｙで素子が駆動されている時の電子放出電流Ｉｅを電流検出器３０５により測定する。
【００３３】
マルチ電子源を構成する個々のＳＣＥの電子放出特性を調整するプロセスフローを図５、図６及び図１１のフローチャートを用いて説明する。本実施例においては、予備駆動と特性調整駆動を一体化して行ったので、両方の駆動プロセスを含めて説明する。
【００３４】
プロセスフローは、表示パネル３０１の全素子に予備駆動電圧Ｖｐｒｅを印加後、通常駆動電圧Ｖｄｒｖ印加時の電子放出特性を測定し、特性調整を行うときの基準目標電子放出電流値Ｉｅ-tを設定する段階Ｉ（図５のフロー図、図１（ａ）の予備駆動期間と特性調整期間の第１期間に対応）と、画像を表示する上でほとんど支障をきたさない箇所３０１ａの一部の素子を用いて素子に特性シフト電圧Ｖｓｈｉｆｔと通常駆動電圧Ｖｄｒｖを交互に印加したときの電子放出電流変化量を導き出しルックアップテーブルを作成する段階II（図６のフロー図、図１（ａ）の特性調整期間の第２、第３期間に対応）と、特性調整のためのルックアップテーブルに応じて特性シフト電圧Ｖｓｈｉｆｔのパルス波形信号を印加すること及び特性調整が終了したかを判定するために通常駆動電圧Ｖｄｒｖを印加して電子放出特性を測定する段階III（図１１のフロー図、図１（ａ）の特性調整期間の第２、第３期間に対応）とからなる。
【００３５】
まず、段階Ｉ（図５のフロー図）について説明する。ステップＳ１１で、スイッチマトリクス制御信号Ｔｓｗを出力して、スイッチマトリクス制御回路３１０によりスイッチマトリクス３０３，３０４を切換えて表示パネル３０１から素子を一つ選択する。次にステップＳ１２で、選択された素子に印加するパルス設定メモリ３０９ｄにあらかじめ設定されていたパルス信号の波高値及びパルス幅値データＴｖをパルス波高値及びパルス幅値設定回路３０８に出力する。測定用パルスの波高値は、予備駆動電圧値Ｖｐｒｅ＝１６Ｖであり、パルス幅値は１ｍｓｅｃである。そしてステップＳ１３で、パルス発生回路３０６，３０７よりスイッチマトリクス３０３，３０４を介して、ステップＳ１１で選択されている素子に、予備駆動電圧値Ｖｐｒｅのパルス信号を印加する。ステップＳ１４では、予備駆動電圧を行った素子を通常駆動電圧Ｖｄｒｖに下げて駆動した時の電子放出特性評価を行うために、選択された素子に印加するパルス信号の波高値及びパルス幅値データＴｖとしてパルス設定メモリ３０９ｄにあらかじめ設定されていた通常駆動電圧値Ｖｄｒｖ＝１４．５Ｖ及びパルス幅値１ｍｓｅｃを設定する。そしてステップＳ１５で、ステップＳ１１で選択されている素子に、通常駆動電圧値Ｖｄｒｖのパルス信号を印加する。ステップ１６で特性調整のためにＶｄｒｖ電圧における電子放出電流Ｉｅをメモリ３０９ｂに格納する。
【００３６】
ステップＳ１７では、表示パネル３０１の全てのＳＣＥに対して測定を行ったかどうかを調べ、そうでないときはステップＳ１８に進み、次の素子を選択するスイッチマトリクス制御信号Ｔｓｗを設定してステップＳ１１に進む。一方、ステップＳ１７で全てのＳＣＥに対する測定処理が終了しているときは、ステップＳ１９で表示パネル３０１の全てのＳＣＥに対し、通常駆動電圧Ｖｄｒｖにおける電子放出電流Ｉｅを比較し、基準目標電子放出電流値Ｉｅ-tを設定する。
【００３７】
基準目標電子放出電流値Ｉｅ-tは、以下のようにして設定した。
図３（ａ）に示すように、特性シフト電圧印加により、Ｉｅ−Ｖｆカーブはいずれの素子も右方向にシフトする。故に、目標値はＶｄｒｖ印加時のＩｅの中で小さなものに設定することになる。しかしながら、目標値を小さくし過ぎると特性調整後のマルチ電子源の平均電子放出量が大きく低下してしまう。本実施例においては、全素子の電子放出電流値を統計的に処理し、その平均電子放出電流Ｉｅ-ａｖｅと標準偏差σ-Ｉｅを算出した。そして、基準目標電子放出電流値Ｉｅ-tは、
Ｉｅ-t ＝ Ｉｅ-ａｖｅ − σ-Ｉｅ
とした。
【００３８】
基準目標電子放出電流値Ｉｅ-tをこのように設定することで、特性調整後のマルチ電子源の平均電子放出電流を大きく低下させることなく、個々の素子の電子放出量ばらつきを低減できる。
【００３９】
次に、段階II（図６のフロー図）について説明する。
ルックアップテーブルを作成する際、特性シフト電圧として４段階（Ｖｓｈｉｆｔ１〜Ｖｓｈｉｆｔ４）の離散的な電圧値を選択してそれぞれの電圧毎に特性シフト量を観測した。特性シフト電圧の範囲は、前述したように、Ｖｓｈｉｆｔ≧Ｖｐｒｅであり、Ｖｓｈｉｆｔ電圧の範囲は、ＳＣＥの形状や材料により適宜設定するが、通常は１Ｖ程度の範囲で数ステップに分けて設定することで特性調整できる。
【００４０】
まず、図６のフロー図で、複数の素子に４つの特性シフト電圧値Ｖｓｈｉｆｔ１、Ｖｓｈｉｆｔ２、Ｖｓｈｉｆｔ３、Ｖｓｈｉｆｔ４各々をもつ特性シフト電圧を印加（１〜１００パルス）したときの素子放出電流Ｉｅの変化量を計測する手順を説明する。
【００４１】
ステップＳ２１で、複数のＳＣＥに４つの特性シフト電圧各々を印加する領域、素子数、各特性シフト電圧値、パルス幅値、及び、印加パルス数を設定する。複数の素子に４つの特性シフト電圧各々を印加する表示パネル３０１内の領域は、画像を表示する上でほとんど支障をきたさない箇所３０１ａを選定し、素子数は１つの特性シフト電圧に対して２０素子とした。ステップＳ２２で、スイッチマトリクス制御信号Ｔｓｗを出力して、スイッチマトリクス制御回路３１０によりスイッチマトリクス３０３，３０４を切換えて表示パネル３０１から素子を一つ選択する。ステップＳ２３で、選択された素子に印加する、パルス設定メモリ３０９ｄにあらかじめ設定されていたパルス信号の波高値及びパルス幅値データＴｖをパルス波高値及びパルス幅値設定回路３０８に出力する。特性シフト電圧用パルスの波高値は、予備駆動電圧値Ｖｐｒｅ＝１６Ｖ、特性シフト電圧値Ｖｓｈｉｆｔ１＝１６．２５Ｖ、Ｖｓｈｉｆｔ２＝１６．５Ｖ、Ｖｓｈｉｆｔ３＝１６．７５Ｖ、Ｖｓｈｉｆｔ４＝１７Ｖのいずれかであり、パルス幅値はいずれも１ｍｓｅｃである。そしてステップＳ２４で、パルス発生回路３０６，３０７よりスイッチマトリクス３０３，３０４を介して、ステップＳ２１で選択されている素子に、特性シフト電圧の初回として予備駆動電圧値Ｖｐｒｅパルス信号を印加する。
【００４２】
ステップＳ２５では、特性シフト電圧印加を行った素子を通常駆動電圧Ｖｄｒｖに下げて駆動した時の電子放出電流特性評価を行うために、選択された素子に印加するパルス信号の波高値及びパルス幅値データＴｖとしてパルス設定メモリ３０９ｄにあらかじめ設定されていた通常駆動電圧値Ｖｄｒｖ＝１４．５Ｖ及びパルス幅値１ｍｓｅｃを設定する。そしてステップＳ２６で、ステップＳ２２で選択されている素子に、通常駆動電圧値Ｖｄｒｖパルス信号を印加する。ステップＳ２７で特性シフト電圧印加パルス数に応じた電子放出量変化データとしてＶｄｒｖ電圧における電子放出電流Ｉｅをメモリ３０９ｂに格納する。ステップＳ２８では、ステップＳ２２で選択されている素子に、特性シフト電圧を所定の回数印加したかどうかを調べ、そうでないときはステップＳ２３に進む。
【００４３】
一方、ステップＳ２８で特性シフト電圧が所定の印加回数に達したときは、ステップＳ２９に進む。ステップＳ２９では、複数の所定の素子に対して電子放出量変化測定を行ったかどうかを調べ、そうでないときはステップＳ３０に進み、次の素子を選択するスイッチマトリクス制御信号Ｔｓｗを設定してステップＳ２２に進む。一方、ステップＳ２９で所定の素子に対する測定処理が終了しているときは、複数の所定の素子に５つの特性シフト電圧値Ｖｓｈｉｆｔ０（＝Ｖｐｒｅ）、Ｖｓｈｉｆｔ１、Ｖｓｈｉｆｔ２、Ｖｓｈｉｆｔ３、Ｖｓｈｉｆｔ４各々をもつ特性シフト電圧を印加（１〜１００パルス）したときの素子放出電流の変化量をグラフ化する。
【００４４】
図７は、複数の素子に５つの特性シフト電圧値Ｖｓｈｉｆｔ０（＝Ｖｐｒｅ）、Ｖｓｈｉｆｔ１、Ｖｓｈｉｆｔ２、Ｖｓｈｉｆｔ３、Ｖｓｈｉｆｔ４各々をもつ特性シフト電圧を印加（１〜１００パルス）したときの素子放出電流の変化量（平均値）を示したものである。なお、このときの素子放出電流値は、各特性シフト電圧を１パルス印加毎に通常駆動（Ｖｄｒｖ）したときに計測した値である。５つの特性シフト電圧値の関係はＶｓｈｉｆｔ４＞Ｖｓｈｉｆｔ３＞Ｖｓｈｉｆｔ２＞Ｖｓｈｉｆｔ１＞Ｖｐｒｅである。
【００４５】
図７に示すように特性シフト電圧印加数を増やすかまたは特性シフト電圧を大きくすることで素子特性の変化量は大きく、即ち調整量は多くなる。図７に示す特性変化曲線を用いてマルチ電子源全体を特性調整するのは、以下の２ステップで行われる。
▲１▼ 図５のＩｅ計測結果から設定した目標電子放出電流値Ｉｅ-tより、特性シフト電圧範囲及び平均印加パルス数を設定する。つまり、ここまでが、特性調整をするためのルックアップテーブルを作成する段階となる。
▲２▼ ▲１▼で決めた設定値を基に、各素子毎に特性シフト電圧を設定する。そして、特性シフト電圧印加と電子放出電流特性計測を繰り返し、特性を目標値までシフトさせる。即ち、特性調整のためのルックアップテーブルに応じて特性シフト電圧Ｖｓｈｉｆｔのパルス波形信号を印加すること及び特性調整が終了したかを判定するために通常駆動電圧Ｖｄｒｖを印加して電子放出特性を測定する段階（図１１のフロー図、図１（ａ）の特性調整期間の第２、第３期間に対応）となる。
【００４６】
但し、前述したように、図７に示す特性変化曲線における印加パルス数に対する変化率が大きく異なった電子放出素子を有する電子源も少数ではあるが存在する。このような電子源についても、大多数の電子源の特性調整▲１▼、▲２▼のステップに後述する対処方法を組み込むことによって、特性調整を可能にした。
【００４７】
▲１▼、▲２▼を詳細に説明する。
▲１▼ 図５で計測した電流値の一番大きいものをＩｅ max値とし、図５で設定した目標Ｉｅ-tから最大調整率Ｄｍａｘを下式から求める。
Ｄｍａｘ ＝ Ｉｅ-t／Ｉｅ max
例えば、目標Ｉｅ-t ＝０．９μＡ、Ｉｅ max ＝１．２μＡとすると、Ｄｍａｘ＝０．７５必要になる。このとき図７より最大シフト電圧としてＶｓｈｉｆｔ４を印加しても１パルスでは、全てを調整できないことがわかる。一方、特性シフト電圧印加パルス数が増えると特性調整プロセス時間が長くなりあまり好ましいものとは言えない。そこで、本実施例においては、平均的に１０パルスの印加によって特性調整を行うようにした。このときプロセスに要する時間は１０パルス印加時間と目標Ｉｅ-t以上を有する素子数の積で見積もることができる。
【００４８】
図７より１０パルス印加時のＩｅの調整率Ｄ0〜Ｄ4を読み出す。
ここである特性シフト電圧Ｖｓｈｉｆｔを１０パルス印加した直後に目標電子放出電流Ｉｅ-tに達するであろう予備駆動（Ｖｐｒｅ）を初回１パルス印加した直後の通常駆動（Ｖｄｒｖ）時の電子放出電流上限値Ｉｅ-uは以下の式で表すことができる。
Ｉｅ-u ＝ Ｉｅ-t／Ｄ
即ち特性シフト電圧Ｖｓｈｉｆｔ１を１０パルス印加時の調整率をＤ１とすると、このときの予備駆動（Ｖｐｒｅ）１パルス印加後の通常駆動（Ｖｄｒｖ）時の電子放出電流上限値Ｉｅ-u1は、
Ｉｅ-u1 ＝ Ｉｅ-t／Ｄ1
となる。同様に、特性シフト電圧Ｖｓｈｉｆｔ２を１０パルス印加時の調整率をＤ2とすると、このときの予備駆動（Ｖｐｒｅ）１パルス印加後の通常駆動（Ｖｄｒｖ）時の電子放出電流上限値Ｉｅ-u2は、
Ｉｅ-u2 ＝ Ｉｅ-t／Ｄ2
となる。
【００４９】
特性シフト電圧Ｖｓｈｉｆｔ３を１０パルス印加時の調整率をＤ3とすると、このときの予備駆動（Ｖｐｒｅ）１パルス印加後の通常駆動（Ｖｄｒｖ）時の電子放出電流上限値Ｉｅ-u3は、
Ｉｅ-u3 ＝ Ｉｅ-t／Ｄ3
特性シフト電圧Ｖｓｈｉｆｔ４を１０パルス印加時の調整率をＤ4とすると、このときの予備駆動（Ｖｐｒｅ）１パルス印加後の通常駆動（Ｖｄｒｖ）時の電子放出電流上限値Ｉｅ-u4は、
Ｉｅ-u4 ＝ Ｉｅ-t／Ｄ4
となる。また、特性シフト電圧Ｖｓｈｉｆｔ０＝Ｖｐｒｅを１０パルス印加時の調整率をＤ0とすると、このときの予備駆動（Ｖｐｒｅ）１パルス印加後の通常駆動（Ｖｄｒｖ）時の電子放出電流上限値Ｉｅ-u0は、
Ｉｅ-u0 ＝ Ｉｅ-t／Ｄ0
となる。
【００５０】
これらの各々の電子放出電流上限値から特性調整するためのルックアップテーブルを作成すると、図８となる。図８において、特性シフト電圧Ｖｐｒｅ（＝Ｖｓｈｉｆｔ０）を印加して特性調整を実施する予備駆動（Ｖｐｒｅ）１パルス印加後の通常駆動（Ｖｄｒｖ）時の電子放出電流範囲は、目標Ｉｅ-tからＩｅ-u1までとなる。同様に特性シフト電圧Ｖｓｈｉｆｔ１を印加して特性調整を実施する予備駆動（Ｖｐｒｅ）１パルス印加後の通常駆動（Ｖｄｒｖ）時の電子放出電流範囲は、Ｉｅ-u1からＩｅ-u2までとなり、特性シフト電圧Ｖｓｈｉｆｔ２を印加して特性調整を実施する予備駆動Ｖｐｒｅ後の通常駆動（Ｖｄｒｖ）時の電子放出電流範囲は、Ｉｅ-u2からＩｅ-u3まで、特性シフト電圧Ｖｓｈｉｆｔ３を印加して特性調整を実施する予備駆動Ｖｐｒｅ後の通常駆動（Ｖｄｒｖ）時の電子放出電流範囲は、Ｉｅ-u3からＩｅ-u4まで、特性シフト電圧Ｖｓｈｉｆｔ４を印加して特性調整を実施する予備駆動Ｖｐｒｅ後の通常駆動（Ｖｄｒｖ）時の電子放出電流範囲は、Ｉｅ-u4より大となる。予備駆動Ｖｐｒｅ後の通常駆動電圧Ｖｄｒｖでの電子放出電流がＩｅ-u4よりも大きい場合は、Ｖｓｈｉｆｔ４を印加することとした。
【００５１】
例えば、各々の特性シフト電圧を１０パルス印加したときの調整率がＤ0＝０．９、Ｄ１＝０．８１、Ｄ2＝０．７２、Ｄ3＝０．６、Ｄ4＝０．５、目標Ｉｅ-t＝０．９μＡで、Ｉｅ最大値＝１．５５μＡのとき、各々の特性シフト電圧を印加する素子のＩｅの範囲は、０．９＜Ｉｅ≦１．０μＡ（＠Ｖｓｈｉｆｔ０）、１．０＜Ｉｅ≦１．１１μＡ（＠Ｖｓｈｉｆｔ１）、１．１１＜Ｉｅ≦１．２５μＡ（＠Ｖｓｈｉｆｔ２）、１．２５＜Ｉｅ≦１．５μＡ（＠Ｖｓｈｉｆｔ３）、１．５＜Ｉｅ（＠Ｖｓｈｉｆｔ４）となる。
【００５２】
ここで、図７に示す特性変化曲線における印加パルス数に対する変化率が大きく異なった素子を有する電子源に対する対処方法について説明する。前述したように、大多数の電子源は、図７に示す特性変化曲線を基に平均印加パルス数を１０パルスとしてルックアップテーブルを作成し、このテーブルを参照して特性シフト電圧を決定することにより各素子当たり１０数パルス以下で電子放出特性をほぼ目標Ｉｅ-t近傍に設定することができた。後述の特性調整実施においては、最大印加パルス数も平均印加パルス数の２倍の２０パルスを設定している。このとき、特性調整を実施したにもかかわらず目標Ｉｅ-t近傍にならなかった素子は、１つは、最大印加パルス数２０パルスを印加しても目標Ｉｅ-tに達しなかった素子であり、もう１つは、特性調整中に目標Ｉｅ-tを大きく下回ってしまった素子ということになる。即ち、図７に示す特性変化曲線における印加パルス数に対する変化率が大きく異なった素子であったことを意味する。
【００５３】
そして、このような特性調整未完の素子または電子源を少なくするための方法を以下に述べる。先ず、このような特性調整未完となってしまう素子であるかどうかを推測するために、初回の特性シフト電圧を印加した後に通常駆動電圧Ｖｄｒｖを印加して測定した電子放出電流Ｉｅ値と想定していた変化率による電子放出電流Ｉｅ値とを比べることとした。想定していた変化率として、下限は、最大印加パルス数２０パルスを印加しても目標Ｉｅ-tに達することが期待できない変化率Ｄ-llであり、上限は、２回目のパルス印加によって目標Ｉｅ-tを下回ってしまうことが予測される変化率Ｄ-ulである。図７に示す特性変化曲線は、対数関数で表すことができることから、例えば、シフト電圧Ｖｓｈｉｆｔ０でパルス幅１［ｍｓｅｃ］の特性変化曲線は、
ｙ＝Ａ0・logｘ＋Ｂ0
と表すことができる。但し、ｘはパルス数、ｙはＩｅ変化量、Ａ0及びＢ0は定数である。
【００５４】
ここで、下限の変化率Ｄ-ll0は、以下のように表すことができる。初回特性シフト電圧を印加したときの変化率が下限の変化率Ｄ-ll0であった場合、特性変化曲線は、

であり、この特性変化曲線において、パルスを２０回印加したときの変化率は、
ｙ＝Ａ0・log２０＋Ｄ-ll0
となる。この値が当初設定した特性変化曲線におけるパルスを１０回印加したときの変化率を上回る値となる場合に、特性調整は最大印加パルス数２０パルス印加において目標Ｉｅ-tに達することが期待できないことになるから、
Ａ0・log２０＋Ｄ-ll0＜Ａ0・log１０＋Ｂ0
と表すことができる。したがって、下限の変化率Ｄ-ll0は

と表すことができる。初回パルス電圧を印加したときの変化率がこの下限の変化率Ｄ-ll0より小さい場合は、最大印加パルス数２０パルス印加以内に目標Ｉｅ-tに達することが期待できるが、下限の変化率Ｄ-ll0より大きい場合は、目標Ｉｅ-tに達することが期待できない。そこで、初回パルス電圧を印加したときの変化率が下限の変化率Ｄ-ll0より大きい場合は、図９の特性調整期間の第２期間に示すように、２回目以降に印加するパルス波形の幅を広げてパルス印加を行うこととした。これは、１回パルス印加毎の変化量を大きくし、平均印加パルス数の前後で目標Ｉｅ-tに達することが期待できるようにしたことになる。本実施例においては、２回目以降に印加するパルス幅を１［ｍｓｅｃ］から２倍の２［ｍｓｅｃ］にした。
【００５５】
次に、上限の変化率Ｄ-ul0は、以下のように表すことができる。つまり、初回特性シフト電圧を印加したときの変化率が上限の変化率Ｄ-ul0であった場合、特性変化曲線は、

であり、この特性変化曲線において、パルス２回印加したときの変化率は、
ｙ＝Ａ0・log２ ＋ Ｄ-ul0
となる。この値が当初設定した特性変化曲線におけるパルス１０回印加したときの変化率を下回る値となる場合に、特性調整は２回目のパルス印加において目標Ｉｅ-tを下回ることが予測されることになるから、
Ａ0・log２＋Ｄ-ul0＞Ａ0・log１０＋Ｂ0
と表すことができる。したがって、上限の変化率Ｄ-ulは、

と表すことができる。
【００５６】
そこで、初回パルス電圧印加したとき変化率が上限の変化率Ｄ-ul0より小さい場合は、図１０の特性調整期間の第２期間に示すように、２回目以降に印加するパルス波形の幅を狭めることとした。これは、１回のパルス印加毎の変化量を小さくし、平均印加パルス数の前後で目標Ｉｅ-tに達することが期待できるようにしたことになる。本実施例においては、２回目以降に印加するパルス幅を１［ｍｓｅｃ］から１／１０倍の０．１［ｍｓｅｃ］にした。
【００５７】
同様に各特性シフト電圧値Ｖｓｈｉｆｔ１〜４においても下限の変化率Ｄ-ll1〜Ｄ-ll4及び上限の変化率Ｄ-ul1〜D-ul4を算出することができ、各下限の変化率を上回った場合のパルス幅値及び各上限の変化率を下回った場合のパルス幅値も設定することができる。以上のように、図７に示す特性変化曲線における印加パルス数に対する変化率が大きく異なった素子に対処するために、前述のルックアップテーブルを作成するときに、各シフト電圧Ｖｓｈｉｆｔ０〜４の下限の変化率Ｄ-ll0〜Ｄ-ll4及び上限の変化率Ｄ-ul0〜Ｄ-ul4を算出して、下限の変化率を上回った場合のパルス幅値及び上限の変化率を下回った場合のパルス幅値とともにパルス設定メモリ３０９ｄに格納する。
【００５８】
次に、段階III（図１１のフロー図）について説明する。
まずステップＳ５１で、表示パネル３０１中の特性調整を実施するＳＣＥの１素子に対して特性調整時に印加する最大印加パルス数を設定する。最大印加パルス数は、平均印加パルス数の２倍の２０パルスとした。次にＳ５２で、スイッチマトリクス制御信号Ｔｓｗを出力して、スイッチマトリクス制御回路３１０によりスイッチマトリクス３０３，３０４を切換えて表示パネル３０１からＳＣＥを一つ選択する。ステップＳ５３で、選択された素子についての予備駆動後の通常駆動電圧Ｖｄｒｖ印加時の電子放出電流値を読み出す。ステップＳ５４で特性調整ルックアップテーブルを読み出す。ステップＳ５５ではステップＳ５３で読み出した選択された素子の電子放出電流値が特性調整における目標値Ｉｅ-tと比較し、特性調整を実施するか否かを判断する。ステップＳ５３で読み出した選択された素子の電子放出電流値が特性調整における目標値Ｉｅ-tと等しいかそれ以下の場合は、特性調整を実施せずステップＳ６６に進む。
【００５９】
ステップＳ５３で読み出した選択された素子の電子放出電流値が特性調整における目標値Ｉｅ-tよりも大きい場合は、ステップＳ５４で読み出した特性調整ルックアップテーブルを参照して選択された素子の電子放出電流値に対応した特性シフト電圧値Ｖｓｈｉｆｔ０〜Ｖｓｈｉｆｔ４のいずれかと、パルス幅１［ｍｓｅｃ］をパルス設定メモリ３０９ｄに設定する。そしてステップＳ５６で、選択された素子に印加するパルス設定メモリ３０９ｄに設定されていたパルス信号の波高値及びパルス幅値データＴｖをパルス波高値及びパルス幅値設定回路３０８に出力する。ステップＳ５７で、パルス発生回路３０６，３０７よりスイッチマトリクス３０３，３０４を介して、ステップＳ５２で選択されているＳＣＥに、特性シフト電圧値Ｖｓｈｉｆｔ０〜Ｖｓｈｉｆｔ４のいずれかのパルス信号を印加する。例えば、ステップＳ５２で選択されているＳＣＥの電子放出電流値がＩｅ-pで、下記の範囲にあったとすると、特性調整ルックアップテーブル図８より、特性シフト電圧値は、Ｖｓｈｉｆｔ２となる。
Ｉｅ-u2 ＜Ｉｅ-p ≦Ｉｅ-u3
【００６０】
ステップＳ５８では、特性調整を行った素子を通常駆動電圧Ｖｄｒｖに下げて駆動した時の素子特性評価を行うために、選択された素子に印加するパルス設定メモリ３０９ｄにあらかじめ設定されていたパルス信号の波高値及びパルス幅値データＴｖとして通常駆動電圧値Ｖｄｒｖ、パルス幅は１［ｍｓｅｃ］を設定する。そしてステップＳ５９で、ステップＳ５２で選択されている素子に、通常駆動電圧値Ｖｄｒｖパルス電圧を印加する。この時の電子放出電流をステップＳ６０で計測しメモリへ格納する。ステップＳ６１ではステップＳ６０で計測された電子放出電流値が特性調整における目標Ｉｅ-t以下にならない場合はステップＳ６２の初回パルス印加チェックへ進む。一方、ステップＳ６０で計測された素子の電子放出電流値が特性調整における目標値Ｉｅ-tと等しいかそれ以下の場合は、特性調整を実施せずステップＳ６６に進む。
【００６１】
ステップＳ６２では、パルス印加が初回であったかどうかをチェックし、初回の場合は、ステップＳ６３に進む。２回目以降の場合は、ステップ６５の特性調整駆動最大印加パルス数に対する累積パルス印加数チェックへに進む。ステップＳ６３では、選択された素子が図７に示す特性変化曲線における印加パルス数に対する変化率が大きく異なった素子であるかどうかの判定するために、前述したパルス設定メモリ３０９ｄから選択された素子に印加されている特性シフト電圧に対応した下限の変化率及び上限の変化率を読み出す。そして、選択された素子についての予備駆動後の通常駆動電圧Ｖｄｒｖ印加時の電子放出電流値に下限の変化率を掛け合わせた値を下限Ｉｅ値とし上限の変化率を掛け合わせた値を上限Ｉｅ値として、ステップＳ６０で計測された電子放出電流値と比較する。続いて、ステップＳ６４において、ステップＳ６０で計測された電子放出電流値が下限Ｉｅ値より大きい場合は印加するパルス波形の幅値を１［ｍｓｅｃ］から２倍の２［ｍｓｅｃ］に再設定し、上限Ｉｅ値より小さい場合は印加するパルス波形の幅値を１［ｍｓｅｃ］から１／１０倍の０．１［ｍｓｅｃ］に再設定し、下限Ｉｅと上限Ｉｅ値との間にある場合は印加するパルス波形の幅値はそのままの１［ｍｓｅｃ］とし、２回目のパルス印加のために、ステップＳ５６へ進む。
【００６２】
一方、ステップＳ６５では２回目以降のパルス印加に対して選択された素子への累積パルス印加数が特性調整駆動最大印加パルス数設定値に達したかどうかをチェックし、達していない場合は前回のパルス印加と同様にパルス印加するためにステップＳ５６へ進み、達した場合はステップＳ６６へ進む。ステップＳ６６では、表示パネル３０１の全てのＳＣＥに対して特性調整を行ったかどうかを調べ、そうでないときはステップＳ６７に進み、次の素子を選択しスイッチマトリクス制御信号Ｔｓｗを出力してステップＳ５２に進む。ステップＳ６６で全ての素子に対して、フローが終了すると特性調整が完了し、全ての素子の電子放出電流が均一化する。ここでステップ▲２▼が終了する。このときプロセスに要する時間は、概ね初期Ｉｅが目標Ｉｅ-tよりも大きな素子の数と１０パルスシフト電圧印加時間の積の時間となる。
【００６３】
本実施例で述べた図７に示す特性変化曲線における印加パルス数に対する変化率が大きく異なった電子源に対処する方法として、上述した方法以外に、変化率が大きく異なった電子源に印加されたいずれかの特性シフト電圧値Ｖｓｈｉｆｔ０〜４に対して電圧値を増減させて２回目以降のパルス印加をすることで、変化率を想定された変化率に近づけ、目標Ｉｅ-tに到達させる方法にしてもよい。
【００６４】
また、本実施例においては、表示パネル３０１毎に特性調整ルックアップテーブルを作成し、その特性調整ルックアップテーブルを基に特性調整を行う手順としたが、同一ロット内の表示パネル３０１でＳＣＥの目標電子放出電流値Ｉｅ-tを同じにして特性調整を行う場合は、最初の１枚目の表示パネルのみ特性調整ルックアップテーブルを作成し、２枚目以降の表示パネルにおいては、表示パネル３０１の全ＳＣＥに予備駆動電圧Ｖｐｒｅを印加後、通常駆動電圧Ｖｄｒｖ印加時の電子放出特性の測定結果がＳＣＥの目標電子放出電流値Ｉｅ-tに設定可能な範疇であれば、図７に示す特性変化曲線の全てを取得しなくても一部を確認のためのみデータ取得し、最初の１枚目の表示パネルの特性調整ルックアップテーブルを用いて特性調整を行うことも可能であり、２枚目以降の表示パネルに対する特性調整プロセスの処理時間を削減することができる。
【００６５】
なお、本実施例においては、電子放出電流を計測し、これを均一化するように特性調整を行ったが、ＳＣＥから放出される電子により発光する蛍光体の発光輝度を測定し、輝度ばらつきがあった場合に、これを均一になるように補正するようにしてもよい。即ち、各素子を駆動する毎に、当該素子より放出される電子により発光される蛍光体の発光輝度を測定し、その測定した輝度を前記電子放出電流に相当する値に変換することでも均一化が実現できる。
【００６６】
その他、本実施例においては、表示パネル内３０１ａの画像表示エリアの素子を用いたが、画像表示の際には駆動が行われないダミー素子を作り込んでおいて、ここでデータを取得するようにしてもよい。
【００６７】
【発明の効果】
以上説明したように本発明によれば、複数の電子放出素子が配設されたマルチ電子源を有する電子発生装置において、各電子放出素子の特性調整工程の時間が均一化できるとともに、量産製造工程において、特性調整後の電子源パネル間の電子放出特性や特性調整時間のばらつきを抑制することができ、製造工程の管理が容易となる。
【図面の簡単な説明】
【図１】 本発明の一実施例に係るＳＣＥの特性調整信号の一例を示す図である。
【図２】 シフト電圧印加時間と特性シフト量との関係を示すグラフである。
【図３】 ＳＣＥの駆動電圧に対する放出電流の特性の違いを説明する図である。
【図４】 本発明の一実施例に係る特性調整用波形信号をマルチ電子源に印加する装置の概略構成図である。
【図５】 図４の装置による電子源の各ＳＣＥの特性調整フローである。
【図６】 図５のフローに続く特性調整フローである。
【図７】 数種類の駆動電圧毎に素子に連続印加したときの電子放出電流の変化量を説明する特性曲線図である。
【図８】 図４の装置において特性調整するために印加する離散的な特性シフト電圧値に対する各々のＳＣＥの電子放出電流範囲を示した図である。
【図９】 図４の装置においてＳＣＥに最初に決定した数のパルスを印加しても調整目標値に達しないと判定した場合に印加する特性調整信号の一例を示す図である。
【図１０】 図４の装置においてＳＣＥに最初に決定した数のパルスを印加すると調整目標値を超えると判定した場合に印加する特性調整信号の一例を示す図である。
【図１１】 図６のフローに続く特性調整フローである。
【符号の説明】
３０１：表示パネル、３０１ａ：表示パネル内の特性調整データ取得エリア、３０２：高圧端子、３０３，３０４：スイッチマトリクス回路、３０５：電子放出電流検出器、３０６，３０７：パルス発生回路、３０８：パルス波高値及びパルス幅値設定回路、３０９：制御回路、３０９ａ：ＣＰＵ、３０９ｂ：メモリ、３０９ｃ：特性調整ルックアップテーブル、３０９ｄ：パルス設定メモリ、３１０：スイッチマトリクス制御回路、３１１：高圧電源。

Claims (2)

1. 複数の表面伝導型電子放出素子を基板上に配置したマルチ電子源の特性調整方法において、
   前記複数の表面伝導型電子放出素子の各々の電子放出特性を計測し、特性調整目標値を設定する工程と、
   互いに電圧値が異なる複数の特性シフト電圧の各々が互いに異なる電子放出素子に印加されるように、前記複数の表面伝導型電子放出素子から選択された一部の電子放出素子の各々に前記複数の特性シフト電圧のいずれか一つを印加することによって、前記一部の電子放出素子の各々の電子放出特性を計測し、計測された電子放出特性の変化率に基づいて前記複数の特性シフト電圧毎に特性調整テーブルを作成する工程と、
   前記複数の表面伝導型電子放出素子の各々毎に前記特性調整テーブルを参照し、前記複数の特性シフト電圧から所定の特性シフト電圧を選択して、前記複数の表面伝導型電子放出素子の各々に印加することにより前記特性調整目標値まで電子放出特性をシフトさせるシフト工程と
   を有することを特徴とするマルチ電子源の特性調整方法。
2. 複数の表面伝導型電子放出素子を基板上に配置したマルチ電子源の製造方法において、
   前記複数の表面伝導型電子放出素子の各々の電子放出特性を計測し、特性調整目標値を設定する工程と、
   互いに電圧値が異なる複数の特性シフト電圧の各々が互いに異なる電子放出素子に印加されるように、前記複数の表面伝導型電子放出素子から選択された一部の電子放出素子の各々に前記複数の特性シフト電圧のいずれか一つを印加することによって、前記一部の電子放出素子の各々の電子放出特性を計測し、計測された電子放出特性の変化率に基づいて前記複数の特性シフト電圧毎に特性調整テーブルを作成する工程と、
   前記複数の表面伝導型電子放出素子の各々毎に前記特性調整テーブルを参照し、前記複数の特性シフト電圧から所定の特性シフト電圧を選択して、前記複数の表面伝導型電子放出素子の各々に印加することにより前記特性調整目標値まで電子放出特性をシフトさせるシフト工程と
   を有することを特徴とするマルチ電子源の製造方法。

Images